JP2001223116A

JP2001223116A - 半導体基板上のインダクタンス構造体

Info

Publication number: JP2001223116A
Application number: JP2000377431A
Authority: JP
Inventors: Frederic Lemaire; ルメールフレデリク
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1999-12-15
Filing date: 2000-12-12
Publication date: 2001-08-17
Also published as: FR2802700B1; US6462396B2; EP1109179A1; FR2802700A1; US20010015473A1

Abstract

(57)【要約】【課題】この発明は、インダクタンスと、前記インダ
クタンス及び半導体基板間に配置された導電面を含む半
導体基板上に配置するインダクタンス構造体に関する。【解決手段】この発明によるインダクタンス構造体は
前記導電面の幾つかの分離された導電素子を有し、前記
導電素子の接続が少なくとも一つの導電素子を接続して
いる導電トラックにより前記導電面の接触点Ｍに行われ
ており、導電トラックのそれぞれは前記インダクタンス
により前記の導電トラック内に誘起する起電力の合成が
ほぼゼロになる様に配置されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、集積回路の分野
より詳細には半導体基板の上に形成するインダクタンス
に関する。

【０００２】

【従来の技術】図１は絶縁層２の上に堆積した導電素子
で作られている複数のターン又はスパイラルの部分を含
むインダクタンスを示している。絶縁層２は例えば酸化
ケイ素であり、一般的にはケイ素（シリコン）で作られ
ている半導体基板３の上に置かれている。半導体基板３
は図１の例に示す様に下側表面４に接地されている。

【０００３】図１のインダクタンスの大きな欠点は電力
損失が大きいことである。これは絶縁層２が誘電体とし
て作用するので半導体基板３に対してキャパシタンスＣ
を有するためである。更に、該基板３は図１の上側表面
５と下側表面４間のＲで示す抵抗を有している。従って
可変電流がインダクタンス１内に流れると、キャパシタ
ンスＣと抵抗Ｒにより電力損失が発生する。この電力損
失はインダクタンスのＱを非常に小さくする欠点であ
る。

【０００４】この欠点を解決するため、欧州特許出願第
ＥＰ−Ａ−０７８０８５３号にはインダクタンス構造体
をインダクタンスと前記基板間に置かれた導電面を含む
ケイ素基板上に与えることを開示している。この導電面
は前記基板とインダクタンスから絶縁されており、接地
又は回路のコールドポイントに接続されインダクタンス
と半導体基板間で“電磁シールド又は電磁スクリーン”
となっている。導電面内に渦電流が発生することによる
電力損失を避けるため、前記出願では導電面を離すこと
を提案している。

【０００５】前述の出願の例に基づき離された導電面を
有するインダクタンスの種類を図２に示す。

【０００６】図２にはインダクタンス１、絶縁層２及び
半導体基板３を示しており、該基板３に上側表面５及び
接地されている下側表面４を有している。図２には絶縁
層２の上の導電面１０も示している。導電面１０は縦方
向ストリップ１２の部分により離されている。該縦方向
ストリップ１２はこれに直角な横方向ストリップ１３が
接続されており、中間点に接地されているノード１１を
有している。図２の構造体により渦電流効果はかなり減
少するが、該構造体には次の欠点がある。

【０００７】

【発明が解決しようとする課題】図２では、インダクタ
ンス１に可変電流が流れるとストリップ１２とインダク
タンス間の電磁結合による起電力ｅが前記ストリップの
それぞれの中に発生する。同様に、横方向ストリップ１
３とインダクタンス１間の電磁結合による起電力ｅ’が
前記ストリップ１３の中に発生する。これらの起電力に
より電力損失が発生する。ストリップ１２と１３の全て
の点は誘導起電力により接地に対しゼロ電位でない。こ
れにより誘電体の役目をする絶縁層２によるキャパシタ
ンスと、半導体基板の電気抵抗を通して電力損失が発生
する。前記のキャパシタンスと電気抵抗の値は分布型で
あり、導電面の全ての点で異なっている。

【０００８】これらの電力損失により図２の構造体の動
作が不十分となり、インダクタンスのＱが低下する。

【０００９】前記の特許出願では導電面を分割する他の
方法も提案している（前記出願の図７、９及び１２を参
照）。しかし、図７に対応した好適な実施態様を含め前
記出願の全ての例示には高い誘導起電力により既に記載
した好ましくない影響が生ずる導電面の部分が依然とし
てある。

【００１０】この発明の目的は前述の欠点を発生せずに
半導体基板上に配置するインダクタンス構造体を提供す
ることである。

【００１１】この発明の他の目的はインダクタンスの動
作による電力損失を最小にする半導体基板上への配置の
インダクタンス構造体を提供することである。

【００１２】この発明の更に他の目的は導電面内に誘導
する起電力を最小にするインダクタンス構造体を提供す
ることである。

【００１３】

【課題を解決するための手段】上記の目的及び他の目的
を達成するため、この発明はインダクタンスと、前記イ
ンダクタンス及び半導体基板間に配置された導電面を含
む半導体基板上へ配置されたインダクタンス構造体を提
供している。前記導電面は幾つかの分離した導電素子と
幾つかの導電トラックを含み、該導電トラックのそれぞ
れにより少なくとも１つの導電素子が前記導電面の接触
点Ｍに接続されている。導電トラックのそれぞれは前記
インダクタンスにより前記導電トラックに誘導された起
電力の合成がほぼゼロになる様に配置されている。

【００１４】この発明の実施態様によれば、導電トラッ
クのそれぞれがインダクタンスの対称軸にほぼ沿って配
置されている。

【００１５】この発明の実施態様によれば、インダクタ
ンスがほぼ正方形の形であり、導電トラックが前記正方
形の対角線及び中央の線に沿って配置されている。

【００１６】この発明の実施態様によれば、インダクタ
ンスがほぼ円形の形であり、導電トラックが前記円形の
複数の半径に沿って配置されている。

【００１７】この発明の実施態様によれば、導電素子が
細長の形であり、前記導電素子上に置かれているスパイ
ラル部分と直角に配置されている。

【００１８】この発明の実施態様によれば、導電素子が
インダクタンスのスパイラルの下のみに配置されてい
る。

【００１９】この発明の前述の目的、特徴及び利点は添
付の図面に関連した特別な実施態様に関して詳細に記載
するが、この記載に限定されない。

【００２０】

【発明の実施の形態】図３Ａはこの発明に基づくインダ
クタンス構造体を示している。図３Ａにおいて、インダ
クタンス１は１ターンのスパイラルと３つの四分体（ク
オータ:quarter）から形成されており、スパイラルは直
線で囲んだスパイラルで示している。この様に、インダ
クタンス１は直線で囲んだ導電性のスパイラルの部分Ａ
Ｂ，ＢＣ，ＣＤ，ＤＥ，ＥＦ，ＦＧ及びＧＨから形成さ
れている。図３Ａにはインダクタンス１の下の導電面１
０も示している。

【００２１】この発明によれば、導電面１０は分離した
導電素子２０から形成され、該導電素子のそれぞれは絶
縁されている。図３Ａに例示の導電素子２０はほぼ直線
のストリップの形をしており、例えば金属層のエッチン
グやドーピングを十分に行った面を基板に拡散させる等
の種々の方法で形成されている。導電面が互いに絶縁し
ている個々の素子から形成されていることは接続に対す
るフレキシビリティーを大きくすることができる利点で
ある。このフレキシビリティーはこの発明の構造体に利
用されている。導電素子２０は導電トラックにより接触
点Ｍに接続されており、図３Ｂに関連して説明する。接
触点Ｍは導電面を接続する。これは接地するため又は回
路の多くの“コールドポイント”に接続するためであ
る。

【００２２】簡略化するため、図３Ａでは必要な絶縁層
と、インダクタンス構造体が置かれている半導体基板を
示していない。

【００２３】図３Ｂは図３Ａと類似しているが、インダ
クタンス１は導電面１０の導電素子２０と該素子２０を
接触点Ｍに接続する導電トラックをより明確に示すため
省略している。

【００２４】前述の様に、導電素子２０はほぼ長方形で
細長の形をしている。前記素子２０はほぼその上にある
スパイラルの部分と直角に配置されている。前記素子の
幅は表面の大きさを制限するため小さくし、渦電流を少
なくしている。これにより渦電流は小さくなるが、未だ
存在している。好適には前記素子２０の静電スクリーン
としての効率を減少させないことに注意して前記の幅は
出来るだけ小さく選ばれる。導電素子２０の長さはスパ
イラルの部分の一番内側と一番外側の部分より若干長く
し対象とするスパイラルの両側部分の上に十分ある様に
置いている。従って、前記素子２０は交差するスパイラ
ルの数により長かったり短かったりする。スパイラルの
部分ＢＣ及びＦＧの中央部分の下にある図３Ｂの導電素
子２４はスパイラルの部分ＤＥの中央部の下にある導電
素子２５よりも長い。これは上に置かれているスパイラ
ルの部分の数が後者の場合少ないからである。

【００２５】スパイラルの中央部の下では、図３Ａに示
す様に隣接している全ての該素子２０の長さと幅が同じ
である。しかしインダクタンスの頂点では該素子２０は
その上に置かれているスパイラルの部分に直角であるが
隣接した辺の素子２０と向かい合っているので長さが短
い。図３Ｂの導電素子２６、２７の長さはスパイラルの
部分ＡＢとＥＦの中央部分にある導電素子３０、３１と
長さが等しい導電素子２８、２９より短い。しかし、図
３Ｂは一例であり導電素子２０を配置する他の方法を考
えることはこの発明の範囲を越えることなく可能である
ことに留意することが必要である。

【００２６】更に、導電面１０の導電素子２０は渦電流
による電力損失を少なくするためインダクタンス構造体
の表面を制限してインダクタンス構造体の中まで入って
いないことに留意する必要がある。

【００２７】又、図３Ａ、図３Ｂの導電素子２０の形状
と配置は一例であり、分離した導電素子２０の他の形状
と配置がこの発明の範囲を越えることなく可能である。

【００２８】図３Ｂは更に導電素子２０を接触点Ｍに接
続することを詳細に示している。接触点Ｍは導電トラッ
クＭＯによりインダクタンス１の中心に対応した点Ｏに
接続されている。前記の導電トラックＭＯにより前記点
Ｍが導電素子２５、２５’及び２５”に接続されてい
る。この他の種々の導電トラックは該点Ｏを通り、幾つ
かの該素子２０に接続されている。該トラックＭＯの延
長であるトラックＯＮは導電素子２４、２４’及び２
４”に接続されている。トラックＲＳは導電素子３０、
３１、３２及び３３に接続されている。同様に、図３Ｂ
の対角線であるトラックＶＷ，ＴＵはインダクタンス１
の頂点部分の下にある上記以外の導電素子２０に接続さ
れている。

【００２９】好適には、前記の導電層は最大許容抵抗と
コンパチブルな最小の幅である。

【００３０】導電トラックＲＳ，ＴＵ，ＭＮ及びＶＷは
前述の点Ｏにより定まる直線であるセグメントに限定さ
れず、例えば図３Ｂの太線で示す様に導電素子２０に効
率的に接続される様に配置されていることに留意する必
要がある。更に、導電トラックＯＮにはこれに直角な二
つのセグメントＮＮ’，ＮＮ”があり、導電素子２
４’、２４”に接続されている。

【００３１】更にノ−ドＯは導電トラックＯＭにより全
てが接触点Ｍに電気的に接続され、離れている導電素子
２０に対し導電面１０を形成している全ての導電トラッ
クに対し共通であることに留意する必要がある。実際に
は、導電トラックＯＭの幅は必要があれば他の導電トラ
ックより広くし導電面の外側に残留電流を効果的に流す
様にしている。

【００３２】導電素子２０を接続している導電トラック
の配置は、導電トラックに発生した起電力がほぼゼロに
なる様に選定されている。

【００３３】上記の様に決定した選定をより理解するた
め、インダクタンスに可変電流iが流れる時この発明に
基づくインダクタンス構造体の動作を図３Ａと図３Ｂに
関して以下に記載する。

【００３４】第一に、導電面は形状が小さく分離した導
電素子から形成されているため、導電素子２０のそれぞ
れの中にある渦電流（この渦電流は表面が無視できる程
度の導電トラックには存在しない）の問題が事実上解決
でき、考えられる問題は誘起される起電力によるものだ
けである。

【００３５】一般的には、可変電流ｉが流れる第二の導
体により第一の導体に誘起される起電力はｅ＝−Ｍ．ｄ
ｉ／ｄｔであり、Ｍは二つの導体間の相互インダクタン
ス係数であり、ｄｉ／ｄｔは第二の導体を流れる電流ｉ
の時間的変化である。

【００３６】導体が二つの並列な直線の場合、前記の相
互コンダクタンス係数Ｍは該導体の長さと、それらの間
の距離により定まる。該Ｍは導体の長さが大きく、距離
が小さい程大きい。導体が平行でなく所定の角度を有し
ていると、相互コンダクタンスＭは二つの導体が作る角
度のコサイン（余弦）に比例する。次に二つの導体が直
角の時（即ち角度が９０度の時）、相互コンダクタンス
はゼロである。

【００３７】導電トラック内に誘起する起電力と、イン
ダクタンス１に生ずる電力損失を少なくするため、三種
類の形状を実現できる。

【００３８】第一の形状によれば、導電トラック又はそ
の一部はスパイラルに直角であり、これにより相互イン
ダクタンス及び誘起される起電力がゼロになる。

【００３９】第二の形状によれば、導電トラック又はそ
の一部が少なくとも二つのスパイラルの部分に平行であ
り、このスパイラル間の距離に等しい。これにより前記
トラックをインダクタンスの中央部に置くことができ
る。更にインダクタンスのスパイラルのそれぞれには絶
対値が同じで逆方向に電流の流れる部分があるので、対
象とする導電トラックには二つの成分から成る相互イン
ダクタンスが存在する。第一の成分は正であり、第二の
成分は負であり、スパイラルの部分の数が両側で同じ場
合前記二つの成分には引き算が行われ互いに打ち消され
る。

【００４０】第三の形状によれば、インダクタンスの頂
点に対して行われ、導電トラック又はその一部がスパイ
ラルの部分により形成される角度の二分割線に沿って配
置されている。スパイラルのそれぞれの部分（前記角度
の頂点に向かう方向及び反対の方向の部分）において、
前記のスパイラルの部分及び対象とする導電トラック又
はその一部との間に発生する相互インダクタンスはゼロ
であり、対象とする導電トラック又はその一部に誘起さ
れる起電力もゼロである。

【００４１】次に、図３Ａと図３Ｂに関し、この発明に
よる個々の導電トラックとインダクタンス１のスパイラ
ルのそれぞれの部分間の電磁結合と、前記インダクタン
スに可変電流が流れる時前記のスパイラルの部分が導電
トラック内に発生する起電力を検討する。

【００４２】導電トラックＭＯはスパイラルの部分Ｄ
Ｅ，ＦＧ及びＢＣに直角である。これらのスパイラルの
部分と導電トラックＭＯ間の相互インダクタンス係数は
ゼロであり、スパイラルのこれらの部分によりＭＯ内に
誘起される起電力はゼロである。更に、導電トラックＭ
Ｏはスパイラルの部分ＡＢ，ＣＤ，ＥＦ及びＧＨに平行
であり、前記のスパイラルの部分間は等間隔に配置され
ている。部分ＡＢとＥＦにより誘起された第一の起電力
は導電トラックＭＯの中にあるが、該起電力はスパイラ
ルの部分ＣＤとＧＨにより誘起された第二の起電力によ
り補償される。これによりスパイラルの部分ＡＢ，Ｃ
Ｄ，ＥＦ及びＧＨにより発生する起電力の合成はゼロで
ある。従って、結果として導電トラックＭＯ内の起電力
は存在せず、ノ−ドＯの電位は点Ｍと全く同じである。

【００４３】同様に、合成がゼロの起電力が導電トラッ
クＯＮ内にある。前記トラックＯＮはスパイラルの部分
ＢＣ，ＦＣ及びＤＥに直角であり、部分ＡＢ，ＣＤ，Ｅ
Ｆ及びＧＨと平行であり、これらの部分の間隔は等し
い。更に点Ｎは点Ｍと等電位である。

【００４４】導電トラックＯＲはスパイラルの部分Ａ
Ｂ，ＣＤ，ＥＦ及びＧＨに直角である。スパイラルのこ
れらの部分により導電トラックＯＲ内には起電力が誘起
されない。導電トラックＯＲは更にスパイラルの部分Ｂ
Ｃ，ＤＥ及びＦＧに平行である。導電トラックＯＲはス
パイラルの部分ＤＥ及びＦＧの丁度真ん中にあるのでス
パイラルの部分の作用が補償される。しかし、スパイラ
ルの部分ＢＣによる影響は補償されない。これはインダ
クタンス１が対称でなく全てのスパイラルの数を備えて
いないからである。導電トラックＯＲ及びスパイラルの
部分ＢＣ間の距離が十分であるので、導電トラックＲＯ
に誘起される起電力は小さいままである。しかし、ノー
ドＲはノードＯ、従ってノードＭに対して所定の電位が
あり、この電位により電力損失を生ずる。同様に、非対
称のインダクタンスによる残留起電力が導電トラックＳ
Ｏにあり、点Ｓの電位はノードＯ及びＭと異なる。

【００４５】導電トラックＴＯは一方がスパイラルの部
分ＡＢ及びＢＣが作る角度の二等分線上にあり、他方が
スパイラルの部分ＥＦ及びＦＧが作る角度の二等分線上
にある。これは前述の形状の一つであり同じ電流が点Ｂ
と点Ｆに向かい流れるため、補償の作用を行う二つの起
電力が導電トラックＴＯ内に存在しその合力がゼロにな
る場合である。部分的に補償の役目をしＴＯからの距離
は十分であるスパイラルの部分ＣＤ，ＤＥ及びＧＨの作
用は第一の近似として無視できる。スパイラルの部分Ｂ
Ｃ及びＣＤ，ＦＧ及びＧＨにより作られる角度の二等分
線から成る導電トラックＷＯに対しても同じことが言え
る。

【００４６】しかし、導電トラックＶＯとＵＯはインダ
クタンスが非対称であるためスパイラルの部分により作
られる角度の二等分線に正確には沿っていない。前記の
補償は完全ではなくノードＯ、従ってＭに対する電位が
ノードＶとノードＵに生ずる。

【００４７】この発明による構造体により種々の導電素
子２０を接続する種々の導電トラックに誘起される起電
力の合成はゼロであるか又はゼロに近くなる。実際には
インダクタンスが完全に対称であるならば前述の構造体
により導電トラック内に誘起する起電力が完全に補償さ
れる。導電トラック内にある残留起電力を更に少なくす
る方法を記載する前に導電素子２０の接続点は接触ノー
ドＭの接続点とほぼ等電位である重要な利点を以下に述
べる。

【００４８】再び図２に関して、高い起電力ｅ’とｅが
ストリップ１３とその両側の周りにあるストリップ１２
の中に発生する。これは影響の大きい長い部分が狭い間
隔でスパイラルの部分に沿っているからである。ストリ
ップ１３の一方の端にあるノード１４はノード１１に対
し電位がｅ’／２であり、周りのストリップ１２の端に
あるノード１５の電位はｅ”＝ｅ＋ｅ’／２である。導
電面と基板間にあるキャパシタンスＣ’及びＣ”と、基
板の抵抗Ｒ’とＲ”はそれぞれノード１４及び１５の下
にある。キャパシタンスＣ’，Ｃ”及び抵抗Ｒ’，Ｒ”
は分布型のキャパシタンスと抵抗であり、その値は多く
の変数により定まる。キャパシタンスＣ’とＣ”内には
電流ｉ’とｉ”が流れる場合、前記の値は抵抗Ｒ’と
Ｒ”がキャパシタンスＣ’とＣ”のインピーダンスに比
較して実際には小さいため、それぞれｉ’＝Ｃ’．ｄ
ｅ’／ｄｔとｉ”＝Ｃ”．ｄｅ”／ｄｔである。ｄｅ’
／ｄｔとｄｅ”／ｄｔはそれぞれｅ’とｅ”の時間的変
化を表している。電流ｉ’とｉ”は基板内のジュール
（Joule）効果により電力損失になる。該電力損失はそ
れぞれＲ’．ｉ’^２とＲ”．ｉ”^２であり、電圧ｅ’と
ｅ”が高くなる程大きい。

【００４９】しかし、この発明によれば導電面の導電ト
ラックを接続する素子は前記トラック内に誘起する起電
力の合成がほぼゼロにある様に配置されている。これは
導電素子２０とこれを接続する導電トラック間の接続点
の電位がほぼゼロであることを意味している。従って起
電力は導電素子の殆ど（例示の場合素子２４と２５のみ
が完全に離れている）に誘起するが、ノードＭと導電素
子２０のノードのそれぞれの間の最大電位差は前記素子
２０内に誘起する起電力の値により制限されることが保
たれる。前記の最大電位差は導電素子がスパイラルの部
分に直角で長さが小さいことにより常に小さい。従っ
て、これにより該素子２０の下にあるキャパシタンスを
流れる電流が制限され、基板内の電力損失が制限され
る。更に導電面の部分に対する接続がしばしば周辺部で
行われる。この場合前記の電力損失の制限は従来の技術
に比べて非常に大きい。

【００５０】しかし、前述の様に主にインダクタンスの
非対称による残留起電力は導電面の種々の素子を接続す
る幾つかの導電トラック内に例えば導電トラックＲＯ内
に残っており、ノードＭに対するノードＲの電位を完全
にゼロにすることができない。この発明では前記の残留
起電力を少なくすることができる。実際電磁シミュレー
ション技術があり、この技術によりインダクタンス１と
特定のトラックパス（path）との間の相互インダクタン
ス係数を種々のシステムパラメータから計算することが
できる。例えば、導電トラックＲＯに対し該トラックＲ
Ｏと導電トラックＶＯ間にある導電トラックＲ’Ｏはス
パイラルの部分ＤＥから一層強く影響を受ける。従って
導電トラックＲ’Ｏは誘起される起電力の合成に関して
導電トラックＲＯより良好となる。前述の電磁シミュレ
ーション技術を使い一つ又は導電トラックＲＯに対しシ
フトした幾つかの導電トラックＲＯ’の性能を評価し誘
起される起電力の合成が一番ゼロに近い導電トラックを
選択することができる。これにより導電トラックのパタ
ーンを変形し、多数の導電トラックパスを得ることがで
きる。これにより図３Ｂの導電面が改善できる。しか
し、更に複雑な計算が必要であるが常に必要であるとは
限らない。インダクタンス１がほぼ対称な図３Ａの場
合、図３Ｂの導電面によりいかなる補正も加えること無
く前述の利点を十分得ることができる。

【００５１】図３Ａと図３Ｂに示すインダクタンス構造
体は勿論一例であり、この発明は当業者が容易に考えら
れる種々の変更、修正及び改善を有している。特に、導
電素子２０はインダクタンス１のスパイラルがある場所
の下に配置されているが、この場所をはみ出す場合も稀
にあることに留意する必要がある。しかし、前記の特徴
はこの発明の必須事項でなく導電面の素子はこの発明の
範囲を越えることなく前記インダクタンスの下で範囲を
より広げることが可能である。

【００５２】更に、図３Ａと図３Ｂの例は一つのスパイ
ラルのターン部分と三つの四分体（クオータ）を含んだ
四角形を示している。この発明はインダクタンスのスパ
イラルの数が幾らでも、又インダクタンスがどの様な形
であっても適用できることは勿論である。

【００５３】スパイラルが直角の時、導電面の導電素子
はこの発明の例示の様に長方形になり、導電トラックは
インダクタンスの非対称による補正を除いて、長方形の
対角線の半分に沿う。

【００５４】インダクタンスのスパイラルが円形又はス
パイラルで中心Ｏを有すると、導電面１０の導電素子２
０は長方形であるが、好適には中心Ｏの半径で制限され
る不等辺四角形を取ることもできる。しかし、この場合
導電素子は放射状に配置され、半導体基板が完全に対称
であり電力損失が最小になる様に導電トラックにより前
記の中心への接続も放射状に配置される。

【００５５】前述の変更、修正及び改善はこの発明の開
示の一部であり、この発明の精神と範囲内にある。従っ
て、前述の内容は一例でありこれに限定されない。この
発明は特許請求の範囲及びその均等に基づく。

【図面の簡単な説明】

【図１】従来の技術に基づき半導体基板上に堆積したイ
ンダクタンスを示す図である。

【図２】従来の技術に基づき半導体基板上に堆積したイ
ンダクタンスの他の構造体を示す図である。

【図３Ａ】この発明に基づくインダクタンス構造体を示
す図である。

【図３Ｂ】図３Ａの構造体に属する導電面を示す図であ
る。

【符号の説明】

１インダクタンス２絶縁層３半導体基板４下側表面５上側表面１０導電面１１ノード１２縦方向ストリップ１３横方向ストリップ１４ノード１５ノード２０離れている導電素子２４導電素子２５より長い離れている導電素子２５導電素子２４より短い離れている導電素子２６、２７、２８、２９導電素子

Claims

【特許請求の範囲】

【請求項１】インダクタンス（１）と、前記インダク
タンス（１）及び半導体基板（３）間に配置された導電
面（１０）を含み、前記導電面（１０）が幾つかの分離
した導電素子（２０）と幾つかの導電トラックを含み、
該導電トラックのそれぞれにより少なくとも１つの導電
素子（２０）が前記導電面の接触点Ｍに接続されている
半導体基板（３）上に配置したインダクタンス構造体で
あって、前記インダクタンスにより前記導電トラックに
誘起された起電力の合成がほぼゼロになる様に導電トラ
ックのそれぞれが配置されていることを特徴とするイン
ダクタンス構造体。
【請求項２】導電トラックのそれぞれがインダクタン
スの対称軸にほぼ沿っていることを特徴とする請求項１
に記載のインダクタンス構造体。
【請求項３】インダクタンスがほぼ正方形の形であ
り、導電トラックが前記正方形の対角線及び中央の線に
沿って配置されていることを特徴とする請求項２に記載
のインダクタンス構造体。
【請求項４】インダクタンスがほぼ円形の形であり、
導電トラックが前記円形の複数の半径に沿って配置され
ていることを特徴とする請求項２に記載のインダクタン
ス構造体。
【請求項５】導電素子（２０）が細長の形であり、前
記導電素子上に置かれているスパイラルの部分と直角に
配置されていることを特徴とする請求項１に記載のイン
ダクタンス構造体。
【請求項６】導電素子（２０）がインダクタンスのス
パイラルの下のみに配置されていることを特徴とする請
求項１に記載のインダクタンス構造体。