JP2001217221A - 半導体素子用シリコンウェーハおよびその製造方法 - Google Patents
半導体素子用シリコンウェーハおよびその製造方法Info
- Publication number
- JP2001217221A JP2001217221A JP2000028110A JP2000028110A JP2001217221A JP 2001217221 A JP2001217221 A JP 2001217221A JP 2000028110 A JP2000028110 A JP 2000028110A JP 2000028110 A JP2000028110 A JP 2000028110A JP 2001217221 A JP2001217221 A JP 2001217221A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- groove width
- layer
- etching
- etching process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【課題】破砕層と共にマイクロ加工クラック内の残存研
磨剤や不純物等による結晶欠陥や歪み層を完全に除去
し、結晶特性が大幅に改善された高品位の半導体素子用
シリコンウェーハを提供する。 【解決手段】機械的加工によりシリコンウェーハの表面
に生じた加工変質層の破砕層を除去するエッチング処理
工程を有し、このエッチング処理の管理をシリコンウェ
ーハ表面に残存するマイクロクラックの溝幅の変化で行
うシリコンウェーハの製造方法、また、シリコンウェー
ハ。
磨剤や不純物等による結晶欠陥や歪み層を完全に除去
し、結晶特性が大幅に改善された高品位の半導体素子用
シリコンウェーハを提供する。 【解決手段】機械的加工によりシリコンウェーハの表面
に生じた加工変質層の破砕層を除去するエッチング処理
工程を有し、このエッチング処理の管理をシリコンウェ
ーハ表面に残存するマイクロクラックの溝幅の変化で行
うシリコンウェーハの製造方法、また、シリコンウェー
ハ。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子用シリコ
ンウェーハおよびその製造方法に係わり、特に表面に生
じた加工変質層の破砕層を除去するエッチング処理の管
理を表面に残存するマイクロクラックの溝幅または溝深
さの変化の管理により行う半導体素子用シリコンウェー
ハおよびその製造方法に関する。
ンウェーハおよびその製造方法に係わり、特に表面に生
じた加工変質層の破砕層を除去するエッチング処理の管
理を表面に残存するマイクロクラックの溝幅または溝深
さの変化の管理により行う半導体素子用シリコンウェー
ハおよびその製造方法に関する。
【０００２】
【従来の技術】一般的にシリコンウェーハは、シリコン
単結晶の切断―面取り―ラッピング―エッチング―ドナ
ーキラー処理―鏡面研磨等多数の工程を経て製造され
る。そしてこの各工程間には、洗浄、または洗浄／乾燥
の工程が組込まれている。
単結晶の切断―面取り―ラッピング―エッチング―ドナ
ーキラー処理―鏡面研磨等多数の工程を経て製造され
る。そしてこの各工程間には、洗浄、または洗浄／乾燥
の工程が組込まれている。
【０００３】ラッピング後のエッチング（洗浄）では、
図３に示すように、切断―ラッピング（研削）間の機械
的加工により生じたシリコンウェーハ１１の表面の加工
変質層１２およびごみ等の汚染物を取り除かねばならな
いため、アルカリエッチング、酸エッチング等の洗浄が
行われている。
図３に示すように、切断―ラッピング（研削）間の機械
的加工により生じたシリコンウェーハ１１の表面の加工
変質層１２およびごみ等の汚染物を取り除かねばならな
いため、アルカリエッチング、酸エッチング等の洗浄が
行われている。
【０００４】加工変質層１２には、破砕層１３および表
層にマイクロクラック１４が存在し、この破砕層１３の
厚さはスライス後の状態で２５〜５０μｍ、ラッピング
後の状態で１０〜１５μｍ程度である。上記のようにシ
リコンウェーハ１１の表面には、シリコン屑やごみ等の
汚染物、加工変質層１２には、さらにラッピング時の研
磨剤（砥粒）、汚染物等が残存するため、アルカリエッ
チングや酸エッチング等による洗浄が必要となる。
層にマイクロクラック１４が存在し、この破砕層１３の
厚さはスライス後の状態で２５〜５０μｍ、ラッピング
後の状態で１０〜１５μｍ程度である。上記のようにシ
リコンウェーハ１１の表面には、シリコン屑やごみ等の
汚染物、加工変質層１２には、さらにラッピング時の研
磨剤（砥粒）、汚染物等が残存するため、アルカリエッ
チングや酸エッチング等による洗浄が必要となる。
【０００５】通常、洗浄はシリコンウェーハ１１の表面
から０．１μｍくらいまで、表面汚染物および破砕層１
３の一部（図３中のａ線）を除去する。
から０．１μｍくらいまで、表面汚染物および破砕層１
３の一部（図３中のａ線）を除去する。
【０００６】しかし、この程度の洗浄では、ラップ面に
生成する析出物、結晶欠陥等が極端に多くなり、デバイ
ス歩留の低下が著しい。そこで、その改善策として、特
開平３―２８３５３２号公報には、アルカリエッチング
（ＮａＯＨ＋界面活性剤）等により、ラッピング後にお
けるシリコンウェーハの表面汚染あるいは破砕層除去、
すなわち、エッチング代をシリコンウェーハの片面で破
砕層の厚さに相当する０．５〜１．５μｍ程度エッチン
グ処理することが開示されている。
生成する析出物、結晶欠陥等が極端に多くなり、デバイ
ス歩留の低下が著しい。そこで、その改善策として、特
開平３―２８３５３２号公報には、アルカリエッチング
（ＮａＯＨ＋界面活性剤）等により、ラッピング後にお
けるシリコンウェーハの表面汚染あるいは破砕層除去、
すなわち、エッチング代をシリコンウェーハの片面で破
砕層の厚さに相当する０．５〜１．５μｍ程度エッチン
グ処理することが開示されている。
【０００７】このようなラッピング後のシリコンウェー
ハ表面のエッチング処理で、ウェーハ表面に形成されて
いる破砕層はほぼ除去され、表面のシリコン屑やごみ等
の汚染物、さらには加工変質層の研磨剤、不純物等が少
なくなり、シリコンウェーハの表面清浄度に関する不具
合が減り、結晶特性が改善される。
ハ表面のエッチング処理で、ウェーハ表面に形成されて
いる破砕層はほぼ除去され、表面のシリコン屑やごみ等
の汚染物、さらには加工変質層の研磨剤、不純物等が少
なくなり、シリコンウェーハの表面清浄度に関する不具
合が減り、結晶特性が改善される。
【０００８】
【発明が解決しようとする課題】しかしながら、上記開
示の方法に示すように、破砕層に対するエッチング処理
の管理を、エッチング代の大小により行う方法では、シ
リコンウェーハの加工変質層の表面の破砕層は取り除か
れても、表層のマイクロクラック（マイクロ加工クラッ
ク）内およびマイクロクラック内の研磨剤、汚染物等が
そのまま残る。そのため、高品位の半導体素子用シリコ
ンウェーハを得ることができないと言った問題がある。
示の方法に示すように、破砕層に対するエッチング処理
の管理を、エッチング代の大小により行う方法では、シ
リコンウェーハの加工変質層の表面の破砕層は取り除か
れても、表層のマイクロクラック（マイクロ加工クラッ
ク）内およびマイクロクラック内の研磨剤、汚染物等が
そのまま残る。そのため、高品位の半導体素子用シリコ
ンウェーハを得ることができないと言った問題がある。
【０００９】そこで、破砕層と共にマイクロクラック内
の残存研磨剤や不純物等による結晶欠陥、歪み層を完全
に除去し、結晶特性が大幅に改善された高品位の半導体
素子用シリコンウェーハが要望されていた。
の残存研磨剤や不純物等による結晶欠陥、歪み層を完全
に除去し、結晶特性が大幅に改善された高品位の半導体
素子用シリコンウェーハが要望されていた。
【００１０】本発明は上述した事情を考慮してなされた
もので、破砕層と共にマイクロクラック内の残存研磨剤
や不純物等による結晶欠陥や歪み層を完全に除去し、結
晶特性が大幅に改善された高品位の半導体素子用シリコ
ンウェーハを提供することを目的とする。
もので、破砕層と共にマイクロクラック内の残存研磨剤
や不純物等による結晶欠陥や歪み層を完全に除去し、結
晶特性が大幅に改善された高品位の半導体素子用シリコ
ンウェーハを提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
になされた本願請求項１の発明は、機械的加工により表
面に生じた加工変質層の破砕層の除去がエッチング処理
で行われ、このエッチング処理の管理が表面に残存する
マイクロクラックの溝幅の変化により行われることを特
徴とする半導体素子用シリコンウェーハであることを要
旨としている。
になされた本願請求項１の発明は、機械的加工により表
面に生じた加工変質層の破砕層の除去がエッチング処理
で行われ、このエッチング処理の管理が表面に残存する
マイクロクラックの溝幅の変化により行われることを特
徴とする半導体素子用シリコンウェーハであることを要
旨としている。
【００１２】本願請求項２の発明では、上記マイクロク
ラックの溝幅は、一定の範囲内にあることを特徴とする
請求項１に記載の半導体素子用シリコンウェーハである
ことを要旨としている。
ラックの溝幅は、一定の範囲内にあることを特徴とする
請求項１に記載の半導体素子用シリコンウェーハである
ことを要旨としている。
【００１３】本願請求項３の発明では、上記一定の範囲
は０．３〜３．０μｍであることを特徴とする請求項２
に記載の半導体素子用シリコンウェーハであることを要
旨としている。
は０．３〜３．０μｍであることを特徴とする請求項２
に記載の半導体素子用シリコンウェーハであることを要
旨としている。
【００１４】本願請求項４の発明では、上記マイクロク
ラックの溝幅は１．０〜２．０μｍであることを特徴と
する請求項２または３に記載の半導体素子用シリコンウ
ェーハであることを要旨としている。
ラックの溝幅は１．０〜２．０μｍであることを特徴と
する請求項２または３に記載の半導体素子用シリコンウ
ェーハであることを要旨としている。
【００１５】本願請求項５の発明は、機械的加工により
シリコンウェーハの表面に生じた加工変質層の破砕層を
除去するエッチング処理工程を有し、このエッチング処
理の管理をシリコンウェーハ表面に残存するマイクロク
ラックの溝幅の変化で行うことを特徴とする半導体素子
用シリコンウェーハの製造方法であることを要旨として
いる。
シリコンウェーハの表面に生じた加工変質層の破砕層を
除去するエッチング処理工程を有し、このエッチング処
理の管理をシリコンウェーハ表面に残存するマイクロク
ラックの溝幅の変化で行うことを特徴とする半導体素子
用シリコンウェーハの製造方法であることを要旨として
いる。
【００１６】本願請求項６の発明では、上記マイクロク
ラックの溝幅は、一定の範囲内にあることを特徴とする
請求項５に記載の半導体素子用シリコンウェーハの製造
方法であることを要旨としている。
ラックの溝幅は、一定の範囲内にあることを特徴とする
請求項５に記載の半導体素子用シリコンウェーハの製造
方法であることを要旨としている。
【００１７】本願請求項７の発明では、上記一定の範囲
は０．３〜３．０μｍであることを特徴とする請求項６
に記載の半導体素子用シリコンウェーハの製造方法であ
ることを要旨としている。
は０．３〜３．０μｍであることを特徴とする請求項６
に記載の半導体素子用シリコンウェーハの製造方法であ
ることを要旨としている。
【００１８】本願請求項８の発明では、上記マイクロク
ラックの溝幅は１．０〜２．０μｍであることを特徴と
する請求項６または７に記載の半導体素子用シリコンウ
ェーハの製造方法であることを要旨としている。
ラックの溝幅は１．０〜２．０μｍであることを特徴と
する請求項６または７に記載の半導体素子用シリコンウ
ェーハの製造方法であることを要旨としている。
【００１９】本願請求項９の発明は、機械的加工により
シリコンウェーハの表面に生じた加工変質層の破砕層を
除去するエッチング処理工程を有し、このエッチング処
理の管理をシリコンウェーハ表面に残存するマイクロク
ラックの溝深さの変化で行うことを特徴とする半導体素
子用シリコンウェーハの製造方法であることを要旨とし
ている。
シリコンウェーハの表面に生じた加工変質層の破砕層を
除去するエッチング処理工程を有し、このエッチング処
理の管理をシリコンウェーハ表面に残存するマイクロク
ラックの溝深さの変化で行うことを特徴とする半導体素
子用シリコンウェーハの製造方法であることを要旨とし
ている。
【００２０】
【発明の実施の形態】以下、本発明に係わる半導体素子
用シリコンウェーハおよびその製造方法の実施の形態に
ついて添付図面に基づき説明する。
用シリコンウェーハおよびその製造方法の実施の形態に
ついて添付図面に基づき説明する。
【００２１】シリコンウェーハは、図１に示すような製
造工程を経て製造される。
造工程を経て製造される。
【００２２】切断工程：単結晶引上装置により引上げら
れたシリコン単結晶をＳｉＣ砥粒が分散された加工液を
供給しながらマルチワイヤソーにより所定の厚さに切断
しシリコンウェーハを製造する。
れたシリコン単結晶をＳｉＣ砥粒が分散された加工液を
供給しながらマルチワイヤソーにより所定の厚さに切断
しシリコンウェーハを製造する。
【００２３】面取り工程：シリコンウェーハのカケ・チ
ップ防止およびエピタキシャル成長のウェーハ周辺部で
の異常成長を防止するため、ダイヤモンド砥石を用いて
面取りを行う。
ップ防止およびエピタキシャル成長のウェーハ周辺部で
の異常成長を防止するため、ダイヤモンド砥石を用いて
面取りを行う。
【００２４】ラッピング工程：切断で生じたシリコンウ
ェーハ面の凹凸の平滑化、加工歪みの深さの均一化、ウ
ェーハ内およびウェーハ間の厚さの均一化を図るため
に、ＳｉＣ、ＳｉＯ２、ＺｒＳｉＯ４、Ａｌ２Ｏ３など
の研磨剤を用いて両面を４０〜６０μｍラッピングす
る。
ェーハ面の凹凸の平滑化、加工歪みの深さの均一化、ウ
ェーハ内およびウェーハ間の厚さの均一化を図るため
に、ＳｉＣ、ＳｉＯ２、ＺｒＳｉＯ４、Ａｌ２Ｏ３など
の研磨剤を用いて両面を４０〜６０μｍラッピングす
る。
【００２５】エッチング（洗浄）工程：スライスやラッ
ピングされたシリコンウェーハには、加工により生じた
加工変質層が存在し、スライス状態で２５〜５０μｍ、
ラッピング状態で１０〜１５μｍであり、この加工変質
層には、研磨剤、シリコン粉等の汚染物が残存する。こ
のような研磨剤、シリコン粉等の汚染物が残存した歪層
が存在するとデバイスの電気特性の悪化、動作不良等の
悪影響を与えると共に以降のシリコンウェーハ製造工程
においても汚染等の悪影響を与える。
ピングされたシリコンウェーハには、加工により生じた
加工変質層が存在し、スライス状態で２５〜５０μｍ、
ラッピング状態で１０〜１５μｍであり、この加工変質
層には、研磨剤、シリコン粉等の汚染物が残存する。こ
のような研磨剤、シリコン粉等の汚染物が残存した歪層
が存在するとデバイスの電気特性の悪化、動作不良等の
悪影響を与えると共に以降のシリコンウェーハ製造工程
においても汚染等の悪影響を与える。
【００２６】残留研磨剤はラッピンングされたシリコン
ウェーハの表面清浄度の指標となるもので、研削時の研
磨剤が残留することなく、完全に除去されなければなら
ない。当該シリコンウェーハの研磨剤には、Ａｌ２Ｏ３
砥粒とＺｒＳｉＯ４砥粒が使用されているが、特に前者
のＡｌ２Ｏ３にはアルミナ原料のボーキサイト（水和ア
ルミナ）に起因する酸化チタン（ＴｉＯ２）およびアル
カリ土類酸化物（ＣａＯ、ＭｇＯ、ＳｒＯ２等）、酸化
セリウム（ＣｅＯ２）等の結晶特性に有害な種々の不純
物（夾雑物）が多量に含まれている。そのため、マイク
ロクラックに深く食い込んだ砥粒は見逃すことなく取り
除くことが必要である。
ウェーハの表面清浄度の指標となるもので、研削時の研
磨剤が残留することなく、完全に除去されなければなら
ない。当該シリコンウェーハの研磨剤には、Ａｌ２Ｏ３
砥粒とＺｒＳｉＯ４砥粒が使用されているが、特に前者
のＡｌ２Ｏ３にはアルミナ原料のボーキサイト（水和ア
ルミナ）に起因する酸化チタン（ＴｉＯ２）およびアル
カリ土類酸化物（ＣａＯ、ＭｇＯ、ＳｒＯ２等）、酸化
セリウム（ＣｅＯ２）等の結晶特性に有害な種々の不純
物（夾雑物）が多量に含まれている。そのため、マイク
ロクラックに深く食い込んだ砥粒は見逃すことなく取り
除くことが必要である。
【００２７】図２に示すように、シリコンウェーハ１の
加工変質層２や不純物を除去する目的で、例えばシリコ
ンウェーハ表面をアルカリ系洗浄液（５％ＮａＯＨ＋３
％界面活性剤）による洗浄を行う。
加工変質層２や不純物を除去する目的で、例えばシリコ
ンウェーハ表面をアルカリ系洗浄液（５％ＮａＯＨ＋３
％界面活性剤）による洗浄を行う。
【００２８】このエッチング工程では、ごみ、砥粒等の
汚染物の除去と共にウェーハ表面の破砕層３がエッチン
グ（除去）される。シリコンウェーハ１の表面に残存
し、当初線状であったマイクロクラック４（図２（ａ）
およびこの図２（ａ）の概念図である図２（ｂ）参照）
は、エッチングされて溝状に変化しマイクロクラック４
の溝幅Ｗが次第に拡大し、また、溝深さＤを有する（図
２（ｃ）およびこの図２（ｃ）の概念図である図２
（ｄ）参照）。さらにエッチングが進行すると、溝幅Ｗ
は４μｍ前後まで広がり、深さＤは浅くなる（ 図２
（ｅ）およびこの図２（ｅ）の概念図である図２（ｆ）
参照）。
汚染物の除去と共にウェーハ表面の破砕層３がエッチン
グ（除去）される。シリコンウェーハ１の表面に残存
し、当初線状であったマイクロクラック４（図２（ａ）
およびこの図２（ａ）の概念図である図２（ｂ）参照）
は、エッチングされて溝状に変化しマイクロクラック４
の溝幅Ｗが次第に拡大し、また、溝深さＤを有する（図
２（ｃ）およびこの図２（ｃ）の概念図である図２
（ｄ）参照）。さらにエッチングが進行すると、溝幅Ｗ
は４μｍ前後まで広がり、深さＤは浅くなる（ 図２
（ｅ）およびこの図２（ｅ）の概念図である図２（ｆ）
参照）。
【００２９】マイクロクラック溝幅管理：このマイクロ
クラックの溝幅（エッチング溝）はシリコンウェーハ表
面の洗浄状態と密接に関係するので、マイクロクラック
の溝幅の変化を管理することで、エッチング処理の管理
を行う。
クラックの溝幅（エッチング溝）はシリコンウェーハ表
面の洗浄状態と密接に関係するので、マイクロクラック
の溝幅の変化を管理することで、エッチング処理の管理
を行う。
【００３０】例えば、洗浄工程中を流れるシリコンウェ
ーハの一部を抜取り、光学顕微鏡を用いてウェーハ表面
に残存するマイクロクラックの溝幅を測定し、溝幅が所
定の範囲内に入ったらエッチングを終了する。あるい
は、事前にエッチング液の濃度、エッチング時間とマイ
クロクラックの溝幅と相関を測定しておき、所定時間経
過後エッチングを終了させるようにしてもよく、この場
合には溝幅が所定の範囲内に入っていることを推定でき
る。
ーハの一部を抜取り、光学顕微鏡を用いてウェーハ表面
に残存するマイクロクラックの溝幅を測定し、溝幅が所
定の範囲内に入ったらエッチングを終了する。あるい
は、事前にエッチング液の濃度、エッチング時間とマイ
クロクラックの溝幅と相関を測定しておき、所定時間経
過後エッチングを終了させるようにしてもよく、この場
合には溝幅が所定の範囲内に入っていることを推定でき
る。
【００３１】マイクロクラックの溝幅はウェーハ表面の
洗浄状態と密接に関係し、溝幅０．３〜３．０μｍの範
囲、特に１．０〜２．０μｍの範囲では表面清浄度が非
常に良好で、以降のシリコンウェーハ製造工程の製品品
質あるいは歩留低下の防止もできる。
洗浄状態と密接に関係し、溝幅０．３〜３．０μｍの範
囲、特に１．０〜２．０μｍの範囲では表面清浄度が非
常に良好で、以降のシリコンウェーハ製造工程の製品品
質あるいは歩留低下の防止もできる。
【００３２】上記溝幅が０．３μｍ以下の場合は、当該
ウェーハ表面の洗浄状態、すなわち残留研磨剤や不純物
等が極端に多くなり、デバイス歩留を低下させるため好
ましくない。また、溝幅が３μｍ以上の場合は、洗浄工
程の短縮（簡素化）やウェーハ表面消耗量の低減の観点
から可能な限り溝幅を狭くする（ウェーハエッチング量
を少なくする）という要求に応じられず、さらに、生産
性やコスト面からもやはり好ましくない。
ウェーハ表面の洗浄状態、すなわち残留研磨剤や不純物
等が極端に多くなり、デバイス歩留を低下させるため好
ましくない。また、溝幅が３μｍ以上の場合は、洗浄工
程の短縮（簡素化）やウェーハ表面消耗量の低減の観点
から可能な限り溝幅を狭くする（ウェーハエッチング量
を少なくする）という要求に応じられず、さらに、生産
性やコスト面からもやはり好ましくない。
【００３３】ドナーキラー処理：シリコン単結晶に含ま
れる酸素ドナーを消去するために、ウェーハを６５０℃
で３０分熱処理する。
れる酸素ドナーを消去するために、ウェーハを６５０℃
で３０分熱処理する。
【００３４】鏡面研磨工程：化学―機械研磨方法を用い
て加工変質層がなく汚れもないシリコンウェーハの表面
を鏡のように研磨する。
て加工変質層がなく汚れもないシリコンウェーハの表面
を鏡のように研磨する。
【００３５】このような製造工程を経てシリコンウェー
ハが製造される。
ハが製造される。
【００３６】上述したようなシリコンウェーハの製造工
程において、エッチング処理の管理をマイクロクラック
の溝幅の変化を把握することで行うので、ラッピング後
のエッチング処理でマイクロクラック内の残存研磨剤や
不純物等による結晶欠陥および歪み層を完全に除去で
き、デバイス歩留の向上と共に結晶特性を大幅に改善で
き、高品位のシリコンウェーハを提供することができ
る。
程において、エッチング処理の管理をマイクロクラック
の溝幅の変化を把握することで行うので、ラッピング後
のエッチング処理でマイクロクラック内の残存研磨剤や
不純物等による結晶欠陥および歪み層を完全に除去で
き、デバイス歩留の向上と共に結晶特性を大幅に改善で
き、高品位のシリコンウェーハを提供することができ
る。
【００３７】なお、上記実施形態では、エッチング処理
の管理をマイクロクラックの溝幅の変化を管理すること
で行うが、図２示すように、マイクロクラックのエッチ
ング溝深さはウェーハ表面の洗浄状態と密接に関係して
おり、上記実施工程と同様にして溝深さを管理すること
で、シリコンウェーハの表面清浄度を良好に管理でき、
以降のシリコンウェーハ製造工程の製品品質あるいは歩
留低下を防止することができる。
の管理をマイクロクラックの溝幅の変化を管理すること
で行うが、図２示すように、マイクロクラックのエッチ
ング溝深さはウェーハ表面の洗浄状態と密接に関係して
おり、上記実施工程と同様にして溝深さを管理すること
で、シリコンウェーハの表面清浄度を良好に管理でき、
以降のシリコンウェーハ製造工程の製品品質あるいは歩
留低下を防止することができる。
【００３８】
【実施例】１．試験１ （１）試料：シリコンウェーハの切出し−洗浄−面取り
−ラッピング工程を経て試料を７枚作製する。さらに、
この７枚の試料を界面活性剤（１％）＋ＮａＯＨ（５
％）の洗浄液を用い、薬液温度やタクトタイム等を調整
して、ウェーハ表面の破砕層の除去と共にマイクロクラ
ックの溝幅が約０．２μｍないし０．５μｍずつ広がる
ようにエッチングした（実施例１〜６および比較例）。
−ラッピング工程を経て試料を７枚作製する。さらに、
この７枚の試料を界面活性剤（１％）＋ＮａＯＨ（５
％）の洗浄液を用い、薬液温度やタクトタイム等を調整
して、ウェーハ表面の破砕層の除去と共にマイクロクラ
ックの溝幅が約０．２μｍないし０．５μｍずつ広がる
ようにエッチングした（実施例１〜６および比較例）。
【００３９】（２）試験目的・方法：各試料の１次鏡面
研磨（ＨＭＬ）工程後の検査不良率（洗浄、加工起因等
による外観不良率）との関係を調べた。
研磨（ＨＭＬ）工程後の検査不良率（洗浄、加工起因等
による外観不良率）との関係を調べた。
【００４０】（３）試験結果：結果を表１に示す。
【００４１】
【表１】
【００４２】・マイクロクラックの溝幅は０．３μｍ〜
３．０μｍの範囲でデバイスの電気特性の悪化、動作不
良等の悪影響を与える鏡面研磨後の不良率との間に非常
に強い相関性が見られた。 ・マイクロクラックの溝幅は０．３μｍ〜３．０μｍ、
好ましくは１．０μｍ〜２．０μｍの範囲が最も効果的
であることが確認できた。
３．０μｍの範囲でデバイスの電気特性の悪化、動作不
良等の悪影響を与える鏡面研磨後の不良率との間に非常
に強い相関性が見られた。 ・マイクロクラックの溝幅は０．３μｍ〜３．０μｍ、
好ましくは１．０μｍ〜２．０μｍの範囲が最も効果的
であることが確認できた。
【００４３】２．試験２ （１）試験目的：上記試験１で作製した試料を用いて、
マイクロクラックの溝幅と残留研磨剤の数との関係を調
べた。
マイクロクラックの溝幅と残留研磨剤の数との関係を調
べた。
【００４４】（２）試験方法：各試料から大きさ２ｃｍ
×２ｃｍの正方形の試料片を切出す。これらの試料を電
子線顕微鏡による反射電子像ないし二次電子像の２００
倍の面積（視野は４２０μｍ×５６０μｍ）の大きさの
範囲内に存在する大きさが粒径１μｍ〜５μｍのＡｌ２
Ｏ３砥粒の数を数える。
×２ｃｍの正方形の試料片を切出す。これらの試料を電
子線顕微鏡による反射電子像ないし二次電子像の２００
倍の面積（視野は４２０μｍ×５６０μｍ）の大きさの
範囲内に存在する大きさが粒径１μｍ〜５μｍのＡｌ２
Ｏ３砥粒の数を数える。
【００４５】（３）試験結果：結果を表１に示す。 ・マイクロクラックの溝幅は、０．３μｍ〜３．０μｍ
の範囲で結晶欠陥や歪層結晶等の悪影響を与える残留研
磨剤数との間に非常に強い相関性があり、エッチング処
理でマイクロクラックの溝幅を０．３μｍ〜３．０μ
ｍ、特に溝幅１．０μｍ〜２．０μｍの範囲に管理する
ことで、マイクロクラック内の研磨剤や不純物等を大幅
に減少できることがわかった。
の範囲で結晶欠陥や歪層結晶等の悪影響を与える残留研
磨剤数との間に非常に強い相関性があり、エッチング処
理でマイクロクラックの溝幅を０．３μｍ〜３．０μ
ｍ、特に溝幅１．０μｍ〜２．０μｍの範囲に管理する
ことで、マイクロクラック内の研磨剤や不純物等を大幅
に減少できることがわかった。
【００４６】
【発明の効果】本発明に係わる半導体素子用シリコンウ
ェーハおよびその製造方法によれば、破砕層と共にマイ
クロ加工クラック内の残存研磨剤や不純物等による結晶
欠陥や歪み層を完全に除去し、結晶特性が大幅に改善さ
れた高品位の半導体素子用シリコンウェーハを提供する
ことができる。
ェーハおよびその製造方法によれば、破砕層と共にマイ
クロ加工クラック内の残存研磨剤や不純物等による結晶
欠陥や歪み層を完全に除去し、結晶特性が大幅に改善さ
れた高品位の半導体素子用シリコンウェーハを提供する
ことができる。
【００４７】すなわち、機械的加工により表面に生じた
加工変質層の破砕層の除去がエッチング処理で行われ、
このエッチング処理の管理が表面に残存するマイクロク
ラックの溝幅の変化により行われるので、ラッピング後
のエッチング処理でマイクロクラック内の残存研磨剤や
不純物等による結晶欠陥および歪み層を完全に除去で
き、デバイス歩留の向上と共に結晶特性を大幅に改善で
き、高品位のシリコンウェーハを提供することができ
る。
加工変質層の破砕層の除去がエッチング処理で行われ、
このエッチング処理の管理が表面に残存するマイクロク
ラックの溝幅の変化により行われるので、ラッピング後
のエッチング処理でマイクロクラック内の残存研磨剤や
不純物等による結晶欠陥および歪み層を完全に除去で
き、デバイス歩留の向上と共に結晶特性を大幅に改善で
き、高品位のシリコンウェーハを提供することができ
る。
【００４８】また、マイクロクラックのエッチング溝幅
は一定の範囲内にあるので、エッチング溝とシリコンウ
ェーハ表面の洗浄状態とが密接に関係するのを利用し
て、エッチング溝幅の変化を管理することで、エッチン
グ処理の管理を的確に行うことができる。
は一定の範囲内にあるので、エッチング溝とシリコンウ
ェーハ表面の洗浄状態とが密接に関係するのを利用し
て、エッチング溝幅の変化を管理することで、エッチン
グ処理の管理を的確に行うことができる。
【００４９】また、一定の範囲は０．３〜３．０μｍで
あるので、表面清浄度が非常に良好で、以降のシリコン
ウェーハ製造工程の製品品質あるいは歩留低下の防止も
できる。
あるので、表面清浄度が非常に良好で、以降のシリコン
ウェーハ製造工程の製品品質あるいは歩留低下の防止も
できる。
【００５０】また、マイクロクラックの溝幅は１．０〜
２．０μｍであるので、表面清浄度がさらに良好で、以
降のシリコンウェーハ製造工程の製品品質あるいは歩留
低下の防止もできる。
２．０μｍであるので、表面清浄度がさらに良好で、以
降のシリコンウェーハ製造工程の製品品質あるいは歩留
低下の防止もできる。
【００５１】また、機械的加工によりシリコンウェーハ
の表面に生じた加工変質層の破砕層を除去するエッチン
グ処理工程を有し、このエッチング処理の管理をシリコ
ンウェーハ表面に残存するマイクロクラックの溝深さの
変化で行うので、ラッピング後のエッチング処理でマイ
クロクラック内の残存研磨剤や不純物等による結晶欠陥
および歪み層を完全に除去でき、デバイス歩留の向上と
共に結晶特性を大幅に改善でき、高品位のシリコンウェ
ーハを提供することができる。
の表面に生じた加工変質層の破砕層を除去するエッチン
グ処理工程を有し、このエッチング処理の管理をシリコ
ンウェーハ表面に残存するマイクロクラックの溝深さの
変化で行うので、ラッピング後のエッチング処理でマイ
クロクラック内の残存研磨剤や不純物等による結晶欠陥
および歪み層を完全に除去でき、デバイス歩留の向上と
共に結晶特性を大幅に改善でき、高品位のシリコンウェ
ーハを提供することができる。
【図１】シリコンウェーハの製造工程図。
【図２】エッチング工程におけるエッチング溝幅の変化
を示す説明図。
を示す説明図。
【図３】機械的加工により生じたシリコンウェーハの表
面の加工変質層の説明図。
面の加工変質層の説明図。
１ シリコンウェーハ ２ 加工変質層 ３ 破砕層 ４ マイクロクラック Ｄ 溝深さ Ｗ 溝幅
Claims (9)
- 【請求項１】 機械的加工により表面に生じた加工変質
層の破砕層の除去がエッチング処理で行われ、このエッ
チング処理の管理が表面に残存するマイクロクラックの
溝幅の変化により行われることを特徴とする半導体素子
用シリコンウェーハ。 - 【請求項２】 上記マイクロクラックの溝幅は、一定の
範囲内にあることを特徴とする請求項１に記載の半導体
素子用シリコンウェーハ。 - 【請求項３】 上記一定の範囲は０．３〜３．０μｍで
あることを特徴とする請求項２に記載の半導体素子用シ
リコンウェーハ。 - 【請求項４】 上記マイクロクラックの溝幅は１．０〜
２．０μｍであることを特徴とする請求項２または３に
記載の半導体素子用シリコンウェーハ。 - 【請求項５】 機械的加工によりシリコンウェーハの表
面に生じた加工変質層の破砕層を除去するエッチング処
理工程を有し、このエッチング処理の管理をシリコンウ
ェーハ表面に残存するマイクロクラックの溝幅の変化で
行うことを特徴とする半導体素子用シリコンウェーハの
製造方法。 - 【請求項６】 上記マイクロクラックの溝幅は、一定の
範囲内にあることを特徴とする請求項５に記載の半導体
素子用シリコンウェーハの製造方法。 - 【請求項７】 上記一定の範囲は０．３〜３．０μｍで
あることを特徴とする請求項６に記載の半導体素子用シ
リコンウェーハの製造方法。 - 【請求項８】 上記マイクロクラックの溝幅は１．０〜
２．０μｍであることを特徴とする請求項６または７に
記載の半導体素子用シリコンウェーハの製造方法。 - 【請求項９】 機械的加工によりシリコンウェーハの表
面に生じた加工変質層の破砕層を除去するエッチング処
理工程を有し、このエッチング処理の管理をシリコンウ
ェーハ表面に残存するマイクロクラックの溝深さの変化
で行うことを特徴とする半導体素子用シリコンウェーハ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000028110A JP2001217221A (ja) | 2000-02-04 | 2000-02-04 | 半導体素子用シリコンウェーハおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000028110A JP2001217221A (ja) | 2000-02-04 | 2000-02-04 | 半導体素子用シリコンウェーハおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217221A true JP2001217221A (ja) | 2001-08-10 |
Family
ID=18553574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000028110A Pending JP2001217221A (ja) | 2000-02-04 | 2000-02-04 | 半導体素子用シリコンウェーハおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001217221A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016509263A (ja) * | 2013-02-25 | 2016-03-24 | エクソジェネシス コーポレーション | 基板処理方法における欠陥削減 |
-
2000
- 2000-02-04 JP JP2000028110A patent/JP2001217221A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016509263A (ja) * | 2013-02-25 | 2016-03-24 | エクソジェネシス コーポレーション | 基板処理方法における欠陥削減 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4835069B2 (ja) | シリコンウェーハの製造方法 | |
| US6376335B1 (en) | Semiconductor wafer manufacturing process | |
| JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| KR20060017614A (ko) | 실리콘 웨이퍼의 가공 방법 | |
| WO2006129484A1 (ja) | 貼り合わせウェーハの製造方法 | |
| EP1936664A1 (en) | Method for producing bonded wafer | |
| US20100021688A1 (en) | Wafer manufacturing method and wafer obtained through the method | |
| JP6418357B1 (ja) | ＧａＡｓ基板およびその製造方法 | |
| JP4537643B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| EP0850737A2 (en) | Multistep method of manufacturing semiconductor wafers | |
| KR19990087978A (ko) | 매우평탄한실리콘반도체웨이퍼및반도체웨이퍼의제조방법 | |
| US20200388492A1 (en) | METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER | |
| JPH09312274A (ja) | 半導体ウエーハの製造方法 | |
| JP3787485B2 (ja) | 薄板の加工方法 | |
| JP2001217221A (ja) | 半導体素子用シリコンウェーハおよびその製造方法 | |
| JP7028353B1 (ja) | シリコンウェーハの製造方法 | |
| JPH11126771A (ja) | 半導体ウエーハのエッチング方法およびこの工程を有する半導体ウエーハの製造方法 | |
| KR100201705B1 (ko) | 경면 연마 웨이퍼 제조방법 | |
| JP2010165960A (ja) | シリコンウェハの洗浄方法 | |
| JP4128687B2 (ja) | 半導体ウェーハ表面の清浄度管理方法およびエッチング代検出方法 | |
| TWI810847B (zh) | 磷化銦基板 | |
| JPH11191543A (ja) | シリコンウエーハの保管用水及び保管する方法 | |
| KR20030053085A (ko) | 실리콘 웨이퍼의 제조방법 | |
| EP3029730A1 (en) | Bonded wafer manufacturing method | |
| US20090311808A1 (en) | Method for producing semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070711 |