JP2001216256A - アクセス権調停方法及び装置 - Google Patents
アクセス権調停方法及び装置Info
- Publication number
- JP2001216256A JP2001216256A JP2000025349A JP2000025349A JP2001216256A JP 2001216256 A JP2001216256 A JP 2001216256A JP 2000025349 A JP2000025349 A JP 2000025349A JP 2000025349 A JP2000025349 A JP 2000025349A JP 2001216256 A JP2001216256 A JP 2001216256A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- access right
- processing device
- data
- processing request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
データ処理装置を効率良く使用でき、しかも補助データ
処理装置へのアクセス権が一つのデータ処理装置によっ
て必要以上に占有されてしまうことのないアクセス権調
停方法及び装置を提供する。 【解決手段】 プロセッサPiの処理要求信号RQi
は、コプロセッサに対するライト信号WRi又はリード
信号RDiの送出開始で設定され、リード信号RDiの
送出終了で解除される。但し、既にプロセッサPjの処
理要求信号RQjが設定済みであれば、ホールド信号H
OLDiによりプロセッサPiをホールドする。選択信
号SLjがアクティブにされコプロセッサへのアクセス
権を有するプロセッサPjには、処理要求信号RQjが
アクティブである間、即ちコプロセッサCPに対する一
連の動作(データ書込,処理実行,結果データ読出)が
完了するまで連続してアクセス権が付与される。
Description
装置にて補助データ処理装置を共有する際に、データ処
理装置間で補助データ処理装置へのアクセス権を調停す
るアクセス権調停方法及び装置に関する。
理装置)を並列動作させるマルチプロセッサシステムで
は、各プロセッサが共通に使用するデータを格納するた
めのメモリや浮動小数点演算装置等の高価なコプロセッ
サ(補助データ処理装置)といった周辺装置を共有する
場合がある。以下、このような周辺装置を共有周辺装置
という。
周辺装置への書込を同時に行う等してデータが破壊され
てしまうことのないように、共有周辺装置へのアクセス
権をいずれかのプロセッサに排他的に付与するための調
停が必要となる。このようなアクセス権の調停は、各プ
ロセッサから共有周辺装置へのアクセス要求を受け付け
て、アクセス要求が競合した場合に、アクセス権を与え
るプロセッサを選択すると共に、競合する他のプロセッ
サに対して動作停止を指示するためのホールド信号を送
出する調停回路を設けてハードウェア的に調停を行う方
法と、共有周辺装置の使用状態を示すフラグを設け、ア
クセスの競合が発生しないように各プロセッサがフラグ
の照会,操作を行うことでソフトウェア的に調停を行う
方法とが知られている。
サ(例えば浮動小数点演算装置等)を用いる場合、プロ
セッサによる被演算データの書込、コプロセッサによる
演算処理の実行、プロセッサによる演算結果データの読
出という一連の処理が必要となる。この一連の処理の途
中に、他のプロセッサからコプロセッサに対して新たな
データの書込が行われると、処理シーケンスが狂ってし
まい、正しい処理結果が得られない場合がある。
各プロセッサは共有周辺装置へのアクセスを1回終了す
る毎に、一旦アクセス権を解放し、改めてアクセス要求
を行うのが一般的である。つまり、共有周辺装置として
コプロセッサを用いる場合には、一連の動作が終了する
までの間、単一のプロセッサにアクセス権を占有させる
ための仕組みが必要となる。
5−289987号公報には、アクセス終了後、一定の
優先期間内に、同じプロセッサから連続してアクセス要
求が出された場合に、そのプロセッサに対して引き続き
アクセス権を与えるよう制御する装置が開示されてい
る。
置では、コプロセッサでの演算時間、即ち被演算データ
の書込後、演算結果データの読出が可能となるまでの時
間間隔が長くなると、上述の優先期間をオーバーしてし
まい、演算結果データの読出を行う前にコプロセッサの
アクセス権が、他のプロセッサにアクセス権が移ってし
まう場合があるという問題があった。
長くすれば防止できる。しかし、この装置では、他のプ
ロセッサにアクセス権を移すには、必ず優先期間の間待
機しなければならないため、優先期間を長くするほど無
駄な待機時間が増大してしまう。また、優先期間を長く
すると、連続アクセスを必要としない場合にも、単一の
プロセッサがアクセス権を占有する可能性が高くなり、
競合する他のプロセッサがホールド状態に保持される時
間が増大してしまうため、システム全体としての処理効
率が低下してしまうという問題があった。
した場合には、一定時間内に応答を返す必要のある処理
等、リアルタイム性が要求される処理を実行する際の障
害となり、処理の応答性が低下するという問題もあっ
た。一方、ソフトウェア的に調停する場合、フラグの操
作のみで、特定のプロセッサに任意期間だけアクセス権
を占有させることが可能であるが、アクセス権を獲得,
解放する際には、必ずフラグの照会,操作のための処理
が必要となるため、その分、処理効率が低下してしまう
という問題があった。
複数のデータ処理装置により共有される補助データ処理
装置を効率良く使用でき、しかも補助データ処理装置へ
のアクセス権が一つのデータ処理装置によって必要以上
に長く占有されてしまうことのないアクセス権調停方法
及び装置を提供することを目的とする。
の発明である請求項1記載のアクセス権調停方法では、
データ処理装置毎に、補助データ処理装置に対する書込
信号の送出開始により設定され、同じく補助データ処理
装置に対する読出信号の送出完了により解除される処理
要求を生成する。そして、処理要求の設定時に、既に他
のデータ処理装置の処理要求が設定されている場合、こ
の新たに設定された処理要求に対応するデータ処理装置
をホールド状態にする。
理装置のうち非ホールド状態にあるものを、補助データ
処理装置へのアクセス権を有する第1のデータ処理装置
として、この第1のデータ処理装置の処理要求の解除時
に、他の処理要求が存在すればそのいずれか一つを選択
し、選択した処理要求に対応する第2のデータ処理装置
をホールド状態から解放する。これにより、補助データ
処理装置へのアクセス権は、第1のデータ処理装置から
第2のデータ処理装置に移る。
は、補助データ処理装置への書込信号により処理要求を
設定し、この処理要求に基づいてアクセス権を付与した
データ処理装置に、以後、そのデータ処理装置からの読
出信号の送出が完了するまでの間、補助データ処理装置
へのアクセス権を無条件で占有させている。
装置から正常な処理結果を得るために必要な一連の動作
(入力データの書込で開始され出力データの読出で終
了)の途中で、他のデータ処理装置により新たな入力デ
ータが補助データ処理装置に書き込まれてしまうことが
なく、補助データ処理装置を使用する各データ処理装置
は、補助データ処理装置から信頼性の高い処理結果(出
力データ)を得ることができる。
うか否かの判断のために、従来装置のような優先期間を
設ける必要がなく、必要最小限の時間でアクセス権の調
停が行われるため、複数のデータ処理装置に、補助デー
タ処理装置を効率良く利用することができる。しかも、
補助データ処理装置に対する一連の動作が終了する毎に
アクセス権が解放されるため、特定のデータ処理装置が
必要以上にアクセス権を占有し続けてしまうことを確実
に防止できる。
各データ処理装置からの書込信号及び読出信号に基づい
て行っており、他に調停専用の信号を用いる必要がない
ため、当該方法を実現するための装置構成を簡易化でき
る。次に、請求項2記載のアクセス権調停装置では、請
求項1記載の方法を実現するものであり、処理要求生成
手段が上述の処理要求を生成し、その処理要求に従っ
て、ホールド設定手段及びホールド解放手段が、上述の
ようにデータ処理装置のホールド状態を制御することに
より、アクセス権の調停を行う。
れば、請求項1記載の方法と同様の効果を得ることがで
きる。ところで、補助データ処理装置は、必ずしも、入
力データの書込で開始され出力データの読出で終了する
一連の処理を必要とするものではなく、ステータスレジ
スタの読込等、データの読込だけが行われる場合も考え
られる。つまり、処理要求の設定を書込信号だけで行っ
ていると、このようなデータの読込だけを行う場合に
は、ダミーの書込信号を送出しなければならず、処理効
率の低下を招いてしまう。
らデータの読込のみを行う場合がある時には、請求項3
記載のように、処理要求生成手段は、読出信号の送出開
始によっても処理要求の設定を行うように構成すること
が望ましい。これにより、書込信号を伴わない単独の読
出信号に対してもアクセス権の調停が行われることにな
る。
では、第1のデータ処理装置の処理要求の解除後、予め
設定された一定期間内に、この第1のデータ処理装置の
処理要求が設定された場合、ホールド解放禁止手段が、
ホールド解放手段の動作を禁止することにより、第1の
データ処理装置に連続してアクセス権を与えている。
れば、補助データ処理装置に読出信号を送出後、一定期
間内に、補助データ処理装置に書込信号を送出すること
により、同一データ処理装置により補助データ処理装置
を連続的に使用することが可能となる。なお、本発明に
おける上記一定期間は、従来装置の優先期間とは異な
り、補助データ処理装置の動作とは無関係に設定できる
ため、必要最小限の長さ(例えば1クロック期間)があ
ればよく、処理効率を大きく劣化させてしまうことがな
い。
設けた場合、従来装置と同様に、特定のデータ処理装置
により補助データ処理装置へのアクセス権が占有され続
けてしまう可能性がある。これに対して、請求項5記載
のアクセス権調停装置では、第1のデータ処理装置にア
クセス権が連続して与えられた場合、第1の連続アクセ
ス制限手段が、その連続回数をカウントし、このカウン
ト値が上限回数に達すると、ホールド解放禁止手段の動
作を禁止する。
れば、同一データ処理装置に対してアクセス権が連続し
て付与される回数が、上述の上限回数に制限されるた
め、アクセス権が必要以上に占有されてしまうことを確
実に防止できる。また、請求項6記載のアクセス権調停
装置では、第2の連続アクセス制限手段が、アクセス権
を有するデータ処理装置(第1のデータ処理装置)と、
装置指定手段にて指定されたデータ処理装置とが不一致
である場合、ホールド解放禁止手段の動作を禁止する。
れば、装置指定手段にて指定されたデータ処理装置に対
してのみ、補助データ処理装置へのアクセス権の連続付
与が可能となるため、重要な処理(例えばリアルタイム
処理)等を実行しているデータ処理装置を装置指定手段
にて指定することにより、システム全体から見た各デー
タ処理装置の実行状態を最適化することができる。
7記載のように、指定変更手段によって変更できるよう
に構成してもよい。具体的には、例えば、請求項8記載
のように、予め設定された切換順序に従って定期的に変
更するようにしてもよいし、外部からの設定や、所定の
データ処理装置からの指示により任意に変更できるよう
にしてもよい。
期的に変更する場合、請求項9記載のように、順序変更
手段によって切換順序を変更できるように構成していも
よい。この場合、補助データ処理装置へのアクセス権
を、各データ処理装置に対して様々な割合で割り当てる
ことができ、その時々に応じて個々のデータ処理装置の
処理状態を柔軟に変更することができる。
置では、処理要求の優先度を設定する要求優先度設定手
段を備え、ホールド解除手段は、対象となる処理要求が
複数存在する場合、要求優先度指定手段にて指定された
優先度が最も高い処理要求に対応するデータ処理装置
を、ホールド状態から解放する。
は、次にアクセス権を付与すべきデータ処理装置を、処
理要求の優先度に従って決めることができる。なお、要
求優先度指定手段は、例えば、請求項11記載のよう
に、処理要求の発生順に従って優先度を設定するように
構成すればよい。また、処理要求の生成元であるデータ
処理装置に対応させて固定的な優先度を設定してもよ
い。
方法では、処理要求の解除を読出信号の送出完了時点で
行っているが、例えば、補助データ処理装置が、出力デ
ータの読出と他のデータ処理装置による次に処理すべき
入力データの書込とを同時に実行可能なように構成され
ている場合には、請求項12記載のように、処理要求の
解除を、読出要求の送出開始時点で行ってもよい。
果に加え、読出,書込の並列動作が可能となる分だけ、
補助データ処理装置をより効率よく各データ処理装置に
使用させることができる。そして、請求項13記載のア
クセス権調停装置は、請求項12記載の方法を実現する
ものであり、従って、請求項12記載の方法と全く同様
の効果を得ることができる。
共に説明する。 [第1実施形態]図1は、本発明が適用されたマルチプ
ロセッサシステムの概略構成を表すブロック図である。
テムは、それぞれ独立に動作するデータ処理装置として
の一対のプロセッサP0,P1と、両プロセッサP0,
P1が共有する補助データ処理装置としてのコプロセッ
サCPと、プロセッサP0,P1のいずれかにコプロセ
ッサCPへのアクセス権を与えるための調停を行う調停
装置10とを備えている。そして、調停装置10は、個
別バスBSi(i=0,1)を介して各プロセッサPi
に接続されていると共に、共通バスBSCを介してコプ
ロセッサCPに接続されている。
サPiとの間でデータDTiを入出力するためのデータ
バス、及び各プロセッサPiが供給するアドレス信号A
Di,リード信号RDi,ライト信号WRiを取り込む
ための各種制御信号線からなり、一方、共通バスBSC
は、コプロセッサCPとの間でデータDBCを入出力す
るためのデータバス、及びコプロセッサCPに対してア
ドレス信号ADC,リード信号RDC,ライト信号WR
Cを供給するための各種制御信号線からなる。
に対して動作停止を指示するためのホールド信号HOL
Diを出力し、また外部より当該調停装置10の動作モ
ードを指定するための動作モード設定信号MODを入力
するよう構成されている。なお、本実施形態では、動作
モード設定信号MODにより、コプロセッサCPへのア
クセス要求の競合時に、同一プロセッサPiへのアクセ
ス権の連続付与を許すか否かを表す優先指定がプロセッ
サ毎に設定される他、優先指定が設定された場合にアク
セス権の連続付与回数を制限するか否かを表す連続制限
指定、更に制限する場合その上限回数Cmax 等が設定さ
れる。
表すブロック図である。図2に示すように、調停装置1
0は、リード信号RD0,RD1,ライト信号WR0,
WR1から処理要求信号RQ0,RQ1を生成する処理
要求生成回路12と、処理要求信号RQ0,RQ1及び
動作モード設定信号MODに基づいて、アクセス権を与
えるべきプロセッサを選択し、これに対応した選択信号
SL0.SL1を生成する選択回路14と、処理要求信
号RQ0,RQ1及び選択信号SL0,SL1に基づい
てホールド信号HOLD0,HOLD1の設定,解除を
行うホールド制御回路16と、選択信号SL0,SL1
に従って、個別バスBS0,BS1と共通バスBSCと
の接続状態の切換、即ちを行うバス切換回路18とを備
えている。但し、本実施形態において各信号WRi,R
Di,RQi,SLi,HOLDiは、いずれもハイレ
ベルがアクティブ、ローレベルが非アクティブであるも
のとする。
信号WRi及びリード信号RDiの論理和を生成する論
理和回路ORiと、リード信号RDiを反転させる反転
回路INViと、論理和回路ORiの出力の立上りエッ
ジにてセットされ、反転回路INViの出力の立上りエ
ッジにてリセットされるSRフリップフロップ回路SF
iとからなる。
ロセッサPiに対応して、それぞれ、ライト信号WRi
又はリード信号RDiの送出開始タイミング(立上りエ
ッジ)でハイレベルとなり、リード信号RDiの送出終
了タイミング(立下りエッジ)でロウレベルとなる処理
要求信号RQiが生成される。
信号RQ0の立上りエッジにて、処理要求信号RQ1の
信号レベルをラッチし、選択信号SL0がアクティブの
時にリセットされるよう接続されたフリップフロップ回
路FF0と、処理要求信号RQ1の立上りエッジにて処
理要求信号RQ0の信号レベルをラッチし、選択信号S
L1がアクティブの時にリセットされるよう接続された
フリップフロップ回路FF1とからなる。そして、これ
ら各フリップフロップ回路FFiの出力が、ホールド信
号HOLDiとして出力される。
要求信号RQiが設定された(アクティブとなった)時
に、他方の処理要求信号RQj(j≠i)が設定されて
いなければ、非アクティブのまま保持され、一方、他方
の処理要求信号RQjが既に設定されている場合には、
アクティブに変化する。これにより、プロセッサPiは
ホールド状態に遷移する。また、アクティブに設定され
たホールド信号HOLDiは、選択信号SLiがアクテ
ィブになることにより非アクティブに戻る。これによ
り、プロセッサPiはホールド状態から解放される。
iがアクティブである場合に、個別バスBSiと共通バ
スBSCとを接続するように動作するものであり、その
構成は周知のものであるため、詳細な説明は省略する。
次に、選択回路14について説明する。但し、選択回路
14は、論理回路の組合せにより様々な方法にて簡単に
実現できるため、ここでは、その動作のみを、図3,図
4に示すフローチャート、及び図5,図6に示すタイミ
ング図に沿って説明する。
又はリード信号RDiを送出することにより、処理要求
信号RQiがアクティブに変化した時に起動される処理
について説明する。本処理が起動されると、図3に示す
ように、まずS110では、他方の処理要求信号RQj
(つまり、i=0ならばj=1、i=1ならばj=0)
が設定されているか否かを判断し、他方の処理要求信号
RQjが設定されていなければ、即ち他方のプロセッサ
Pjと競合していなければ、S120に移行し、選択信
号SLiをアクティブとする(図5中の参照)。
18では、個別バスBSiと共通バスBSCとが接続さ
れ、更に、ホールド制御回路16のフリップフロップ回
路FFiがリセット状態(即ちホールド信号HOLDi
が非アクティブ状態)に保持されることにより、コプロ
セッサCPへのアクセス権がプロセッサPiに与えられ
ることになる。
るアクセス権の連続付与回数を示すカウント値Cを1に
設定して本処理を終了する。一方、先のS110にて、
他方の処理要求信号RQjが設定されていると判定され
た場合、即ち、既にプロセッサPjがコプロセッサCP
に対するライト信号WRj又はリード信号RDjを送出
している場合には、そのまま本処理を終了する(図5中
の参照)。但し、この時、ホールド制御回路16の動
作により、ホールド信号HOLDiがアクティブとな
り、プロセッサPiはホールド状態に遷移する。
から送出されたリード信号RDiが非アクティブに変化
することにより、処理要求信号RQiが解除された(非
アクティブに変化した)時に起動される処理について説
明する。本処理が起動されると、図4に示すように、ま
ずS210では、解除された処理要求信号RQiに対応
するプロセッサPiが、モード設定信号MODにより優
先指定されているか否かを判断し、優先指定されていな
ければ、S260に移行して、選択信号SLiを非アク
ティブに設定する(図5中の参照)。
別バスBSiと共通バスBSCとの接続が解除され、プ
ロセッサPiに与えられていたコプロセッサCPへのア
クセス権が解放されることになる。続くS270では、
他の処理要求信号RQjが設定されているか否か、即ち
プロセッサPiと競合してホールド状態とされていたプ
ロセッサPjが存在するか否かを判断し、他の処理要求
信号RQjが設定されていなければ(図5中の参
照)、そのまま本処理を終了する。
ている場合には、S280に移行し、選択信号SLjを
アクティブとする(図5中の参照)。これにより、バ
ス切換回路18では、個別バスBSjと共通バスBSC
とが接続され、更に、ホールド制御回路16の動作によ
りホールド信号HOLDjが非アクティブに変化して、
プロセッサPjがホールド状態から解放されることによ
り、コプロセッサCPへのアクセス権がプロセッサPj
に与えられる。
に、連続アクセス回数を表すカウント値Cを1にセット
して本処理を終了する。先のS210にて、解除された
処理要求信号RQiに対応するプロセッサPiが優先指
定されていると判定された場合には、S220に移行す
る。
りアクセス権連続付与回数が制限されているか否かを判
断し、制限されていなければS240に移行する。S2
40では、予め設定された一定期間(本実施形態では1
クロック期間)TCの間、先に解除された処理要求信号
RQiを監視し、この一定期間TC内に、処理要求信号
RQiが再設定されたか否かを判断する。
260に移行して、先に説明した通り、選択信号SL
i,SLjの設定,解除、カウント値Cのクリアを行う
(他の処理要求信号RQjが設定されていない場合(S
270−NO)は図5中の〜’、他の処理要求信号
RQjが設定されている場合(S270−YES)は図
5中の〜’参照)。
定されていれば、コプロセッサCPへのアクセス権は、
処理要求信号RQiの解除後、一定期間TCが経過して
から、プロセッサPjに移ることになる。またS240
にて処理要求信号RQiが再設定されたと判定された場
合には、S250に移行して、カウント値Cをインクリ
メントした後、本処理を終了する(図6中の〜’参
照)。これにより、コプロセッサCPへのアクセス権
は、処理要求信号RQjの有無に関わらず、引き続きプ
ロセッサPiが保有することになる。
数が制限されていると判定された場合には、S230に
移行して、カウント値Cが、アクセス権連続付与回数の
制限値Cmax より小さいか否かを判断する。そして、カ
ウント値Cが制限値Cmax より小さければ(C<Cma
x)、S240に移行して、先に説明した通り、処理要
求信号RQiの再設定の有無に応じた処理を行う(再設
定が有る場合(S240−YES)は図6中の〜
’、再設定が無い場合(S240−NO)は図6中の
〜’参照)。
ている(S230−NO)場合、処理要求信号RQiの
監視を行うことなく、S260に移行して、先に説明し
た通り、選択信号SLi,SLjの設定,解除、カウン
ト値Cのクリアを行う(図6中の参照)。
設定されていれば、コプロセッサCPへのアクセス権
は、処理要求信号RQiの解除後、一定期間TCの間待
機することなく、直ちにプロセッサPjに移ることにな
る。なお、本実施形態において処理要求生成回路12が
処理要求生成手段、ホールド制御回路16がホールド設
定手段、S270,S280がホールド解放手段、S2
40がホールド解放禁止手段、S220,S230が第
1の連続アクセス制限手段、S210が第2の連続アク
セス制限手段に相当する。
置10では、コプロセッサCPへのライト信号WRi又
はリード信号RDiの送出開始で設定され、リード信号
RDiの送出終了で解除される処理要求信号RQiを、
各プロセッサPi毎に生成し、この処理要求信号RQi
に基づいて、コプロセッサCPへのアクセス権を付与す
べきプロセッサPiを選択し、一旦アクセス権を付与す
ると、処理要求信号RQiが解除されるまでの間、アク
セス権を占有させるようにされている。
ば、コプロセッサCPから正常な処理結果を得るために
必要な一連の動作(入力データの書込で開始され出力デ
ータの読出で終了)の途中で、コプロセッサCPのアク
セス権が他のプロセッサに移ってしまうことがなく、ア
クセス権を有するプロセッサPiは、コプロセッサCP
から信頼性の高い処理結果を得ることができる。
ば、処理要求信号RQiがアクティブである間、即ちコ
プロセッサCPに対する一連の動作が行われている間
は、無条件で同一プロセッサにアクセス権を付与してい
るため、1回のアクセス毎に連続アクセスの可否を判定
する従来装置と比較して、コプロセッサCPを効率良く
使用することができる。
定の設定を行わない場合には、この一連の動作が終了す
る毎にアクセス権の解放が行われるため、特定のプロセ
ッサPiが必要以上にアクセス権を占有し続けてしまう
ことを確実に防止できる。また本実施形態では、優先指
定の設定を行う場合にも、連続アクセスを許可するか否
かを判定する一定期間TCを、コプロセッサCPの動作
とは無関係に短く設定できるため、この判定のために無
駄になる待機時間を最小限に抑えることができ、更に、
本実施形態では、アクセス権の連続付与回数の上限を制
限することもできるため、特定のプロセッサPiによる
不要なアクセス権の占有を確実に防止できる。
セス権の連続付与を許可するか否かを指定するための優
先指定を、動作モード設定信号MODによりプロセッサ
毎に個別に設定できるようにされているが、いずれか一
方のプロセッサPiのみを優先指定し、しかも、一定時
間が経過する毎に、優先指定されるプロセッサPiを交
互に切り換えるように構成してもよい。
セス権を有するプロセッサが優先指定されている時には
(図中)、アクセス権の連続付与が行われ、一定時間
が経過して、優先指定が切り替わった後に処理要求信号
RQiが解除されると、他の処理要求信号RQjが設定
されていれば、一定期間TCを待つことなく、直ちに、
この処理要求信号RQjに対応するプロセッサPjに対
してアクセス権が付与される(図中)ことになる。
り当ててもよいし、不均等にしてもよく、更に、優先指
定の割当時間の比率を、動作モード設定信号MODによ
り設定できるように構成してもよい。そして、この場
合、優先指定したプロセッサを記憶する記憶装置が装置
指定手段、この記憶装置の内容を書き換える処理が指定
変更手段に相当する。 [第2実施形態]次に第2実施形態について説明する。
Pを二つのプロセッサP0,P1にて共有する場合の調
停装置10について説明したが、本実施形態では、一つ
のコプロセッサCPをn+1個のプロセッサP0〜Pn
にて共有する場合の調停装置20について説明する。
20は、第1実施形態の調停装置10と同様に、処理要
求生成回路22,選択回路24,ホールド制御回路2
6,バス切換回路28とからなる。処理要求生成回路2
2は、リード信号RDi及びライト信号WRiから処理
要求信号RQiを生成する個別の回路は、第1実施形態
の処理要求生成回路22と全く同様であり、これがプロ
セッサの数に合わせてn+1個設けられている。
OLDi毎に、フリップフロップ回路FFiを備え、処
理要求信号RQiの立上りエッジにてデータ入力端子に
印加された信号レベルをラッチし、選択信号SLiにて
リセットされることは、第1実施形態のホールド制御回
路16と全く同じであるが、フリップフロップ回路FF
iのデータ入力端子には、論理和回路OR1iを介し
て、処理要求信号RQi以外の全ての処理要求信号RQ
j(j≠i)の論理和が印加されるように構成されてい
る。つまり、処理要求信号RQiの設定時に、他のプロ
セッサPjの処理要求信号RQjが、いずれか一つでも
設定されていれば、プロセッサPiへのホールド信号H
OLDiがアクティブとなる。
Snの数が多いだけで、第1実施形態のバス切換回路1
8と同様に、選択信号SLiがアクティブである場合
に、個別バスBSiと共通バスBSCとを接続するよう
に動作する。そして、選択回路は、S110,S270
のRQjを、RQi以外の全ての処理要求とし、S28
0では、RQjのうち、最も優先度の高い処理要求信号
RQkに対応した選択信号SLkを、アクティブにする
ものとして考える以外は、全く同様である。
度は、早くに設定されたものほど、高く設定されるもの
とする。この処理要求信号RQの優先度を設定する処理
が本発明の要求優先度設定手段に相当する。このように
構成された本実施形態の調停装置20では、n+1個の
プロセッサP0〜Pnに対してコプロセッサCPのアク
セス権を調停することができること以外は、第1実施形
態の調停装置10と全く同様の効果を得ることができ
る。
うに、調停すべきプロセッサP0〜Pnが多数存在する
場合、いずれか一つのプロセッサPiのみを優先指定と
し、その優先指定を順次切り替えるように構成すること
ができる。この優先指定切換処理(本発明の指定変更手
段に相当する)の一例を、図8に示すフローチャートに
沿って説明する。
時間が経過したか否かを判断し、経過していなければ、
同ステップを繰り返し実行することで待機する。そし
て、所定時間が経過すると、S320に移行して、優先
指定すべきプロセッサを表す指定値pをインクリメント
し、続くS330では、この指定値がプロセッサの数を
表すnより大きいか否かを判断し、大きければS340
に移行して指定値pを0にリセット後にS310に戻
り、一方、小さければそのままS310に戻る。
れたpにて表されるプロセッサPpが優先指定されるこ
とになる。この場合、優先指定の切換は、常に一定順序
に行われることになるが、例えば、予め複数の切換順を
書き込んだテーブルを用意しておき、テーブルに従って
切り替えを行うと共に、動作モード設定信号MODによ
り、どの切換順を使用するか指定するように構成した
り、状況の変化に応じて切換順を適宜変更できるように
構成してもよい。この切換順を変更する処理が本発明の
順序変更手段に相当する。
0〜RQnが競合している場合に、その発生順に優先度
を付与しているが、この優先度を上述の優先指定とリン
クさせてもよい。 [第3実施形態]次に第3実施形態について説明する。
態の調停装置10と一部構成が異なっているだけである
ため、構成の相違する部分を中心に説明する。但し、第
1実施形態において、コプロセッサCPは、データの入
出力を同じデータバスを用いて行っているが、本実施形
態にて使用するコプロセッサCPaは、入力データを保
持するための入力レジスタRGIと、出力データを保持
するための出力レジスタRGOとが独立して設けられて
おり、両レジスタRGI,RGOへの同時アクセス、即
ち、先の処理での処理結果である出力データの読出と、
次に処理すべき入力データの書込とを同時に行うことが
可能なように構成されている。
う場合、各プロセッサP0,P1は、必ず被演算データ
の書込と演算結果データの読出とを対にして行うものと
し、コプロセッサに対してリード信号が単独で供給され
ることがないものとする。図9に示すように、本実施形
態の調停装置30では、バス切換回路18aが、コプロ
セッサCPaにアドレス信号ADC,リード信号RD
C,ライト信号WRCを供給すると共に、コプロセッサ
CPaへの入力データWDTと、コプロセッサCPaか
らの出力データRDTとを、別々のデータバスを介して
入出力するように構成されている。また、選択信号SL
0,SL1が同時にアクティブにされている場合、リー
ド信号RD及びライト信号WRに従って、個別バスBS
0,BS1の一方を入力データWDT用のデータバス
に、他方を出力データRDT用のデータバスに同時に接
続するよう構成されている。
信号WRiの立上りエッジにてセットされリード信号R
Diの立上りエッジにてリセットされるSRフリップフ
ロップ回路SFiのみからなる。そして、選択回路14
aは、図10に示すように、処理要求信号RQiが解除
された場合、これと同時に選択信号SLiが非アクティ
ブになるのではなく、リード信号RD0の送出終了タイ
ミング(立下りエッジ)までアクティブを保持するよう
にされている(図中の期間X参照)。
に、他の処理要求信号RQjが設定されていれば、二つ
の選択信号SLi,SLjが同時にアクティブとなり、
プロセッサPiによるコプロセッサCPからのデータの
読出と、プロセッサPjによるコプロセッサCPへのデ
ータの書込とが同時に行われることになる。
置30によれば、コプロセッサCPに対して、結果デー
タの読出と、次に処理すべきデータの書込とを同時に行
うことができるため、コプロセッサCPの利用効率を向
上させることができる。また、処理要求生成回路12a
の構成が簡易なものとなるため、装置の小型化を図るこ
とができる。
ック図である。
ロック図である。
作を表すフローチャートである。
作を表すフローチャートである。
る。
る。
ク図である。
トである。
ク図である。
ある。
理要求生成回路、14,14a,24…選択回路、1
6,26…ホールド制御回路、18,18a,28…バ
ス切換回路、BS0,BS1…個別バス、BSC…共通
バス、CP,CPa…コプロセッサ、FF0〜FFn…
フリップフロップ回路、INV0〜INVn…反転回
路、OR0〜ORn,OR10〜OR1n…論理和回
路、P0〜Pn…プロセッサ、RGI…入力レジスタ、
RGO…出力レジスタ、SF0〜SFn…SRフリップ
フロップ回路
Claims (13)
- 【請求項1】 入力データが書き込まれると該入力デー
タに従った処理結果を出力データとして生成する補助デ
ータ処理装置を、複数のデータ処理装置にて共有する際
に、該データ処理装置間で前記補助データ処理装置への
アクセス権を調停するアクセス権調停方法であって、 前記データ処理装置毎に、前記補助データ処理装置に対
して前記入力データを書き込むための書込信号の送出開
始により設定され、前記出力データを読み出すための読
出信号の送出完了により解除される処理要求を生成し、 該処理要求の設定時に、既に他のデータ処理装置の処理
要求が設定されている場合、新たに設定された処理要求
に対応するデータ処理装置をホールド状態にし、 前記処理要求が設定されているデータ処理装置のうち非
ホールド状態にあるものを、前記補助データ処理装置へ
のアクセス権を有する第1のデータ処理装置として、該
第1のデータ処理装置の処理要求の解除時に、他の処理
要求が存在すればそのいずれか一つを選択し、該選択し
た処理要求に対応する第2のデータ処理装置をホールド
状態から解放することにより、該第2のデータ処理装置
に前記補助データ処理装置へのアクセス権を与えること
を特徴とするアクセス権調停方法。 - 【請求項2】 入力データが書き込まれると該入力デー
タに従った処理結果を出力データとして生成する補助デ
ータ処理装置を、複数のデータ処理装置にて共有する際
に、該データ処理装置間で前記補助データ処理装置への
アクセス権を調停するアクセス権調停装置であって、 前記データ処理装置毎に、前記補助データ処理装置に対
して前記入力データを書き込むための書込信号の送出開
始により設定され、前記出力データを読み出すための読
出信号の送出完了により解除される処理要求を生成する
処理要求生成手段と、 該処理要求設定手段による処理要求の設定時に、既に他
のデータ処理装置の処理要求が設定されている場合、新
たに設定された処理要求に対応するデータ処理装置をホ
ールド状態にするホールド設定手段と、 前記処理要求設定手段により処理要求が設定されたデー
タ処理装置のうち非ホールド状態にあるものを、前記補
助データ処理装置へのアクセス権を有する第1のデータ
処理装置として、該第1のデータ処理装置の処理要求の
解除時に、他の処理要求が存在すればそのいずれか一つ
を選択し、該選択した処理要求に対応する第2のデータ
処理装置をホールド状態から解放することにより、該第
2のデータ処理装置に前記補助データ処理装置へのアク
セス権を与えるホールド解放手段と、 を備えることを特徴とするアクセス権調停装置。 - 【請求項3】 請求項2記載のアクセス権調停装置にお
いて、 前記処理要求生成手段は、前記読出信号の送出開始によ
っても処理要求の設定を行うことを特徴とするアクセス
権調停装置。 - 【請求項4】 請求項2又は請求項3記載のアクセス権
調停装置において、 前記第1のデータ処理装置の処理要求が解除された後、
予め設定された一定期間内に、該第1のデータ処理装置
の処理要求が再度設定された場合に、前記ホールド解放
手段の動作を禁止するホールド解放禁止手段を備えるこ
とを特徴とするアクセス権調停装置。 - 【請求項5】 請求項4記載のアクセス権調停装置にお
いて、 前記第1のデータ処理装置にアクセス権が連続して与え
られた場合、その連続回数をカウントし、該カウント値
が予め設定された上限回数に達すると、前記ホールド解
放禁止手段の動作を禁止する第1の連続アクセス制限手
段を備えることを特徴とするアクセス権調停装置。 - 【請求項6】 請求項4又は請求項5記載のアクセス権
調停装置において、 前記データ処理装置のいずれかを指定する装置指定手段
と、 該装置指定手段の指定と前記第1のデータ処理装置とが
不一致である場合、前記ホールド解放禁止手段の動作を
禁止する第2の連続アクセス制限手段と、 を備えることを特徴とするアクセス権調停装置。 - 【請求項7】 前記装置指定手段の指定内容を変更する
指定変更手段を備えることを特徴とする請求項6記載の
アクセス権調停装置。 - 【請求項8】 前記指定変更手段は、予め設定された切
換順序に従って前記指定内容を定期的に変更することを
特徴とする請求項7記載のアクセス権調停装置。 - 【請求項9】 前記指定変更手段が前記指定内容の変更
に用いる前記切換順序を変更する順序変更手段を備える
ことを特徴とする請求項8記載のアクセス権調停装置に
おいて、 - 【請求項10】 請求項2ないし請求項9いずれか記載
のアクセス権調停装置において、 前記処理要求の優先度を設定する要求優先度設定手段を
備え、 前記ホールド解除手段は、前記処理要求が複数存在する
場合、前記要求優先度設定手段にて設定された優先度が
最も高い処理要求に対応するデータ処理装置を、ホール
ド状態から解放することを特徴とするアクセス権調停装
置。 - 【請求項11】 請求項10記載のアクセス権調停装置
において、 前記要求優先度設定手段は、前記処理要求の発生順に従
って優先度を設定することを特徴とするアクセス権調停
装置。 - 【請求項12】 入力データが書き込まれると該入力デ
ータに従った処理結果を出力データとして生成し、且つ
前記出力データの読出と次に処理すべき入力データの書
込とを同時に実行可能な補助データ処理装置を、複数の
データ処理装置にて共有する際に、該データ処理装置間
で前記補助データ処理装置へのアクセス権を調停するア
クセス権調停方法であって、 前記データ処理装置毎に、前記補助データ処理装置に対
して前記入力データを書き込むための書込信号の送出開
始により設定され、前記出力データを読み出すための読
出信号の送出開始により解除される処理要求を生成し、 該処理要求の設定時に、既に他のデータ処理装置の処理
要求が設定されている場合、新たに設定された処理要求
に対応するデータ処理装置をホールド状態にし、 前記処理要求が設定されているデータ処理装置のうち非
ホールド状態にあるものを、前記補助データ処理装置へ
のアクセス権を有する第1のデータ処理装置として、該
第1のデータ処理装置の処理要求の解除時に、他の処理
要求が存在すればそのいずれか一つを選択し、該選択し
た処理要求に対応する第2のデータ処理装置をホールド
状態から解放することにより、該第2のデータ処理装置
に前記補助データ処理装置へのアクセス権を与えること
を特徴とするアクセス権調停方法。 - 【請求項13】 入力データが書き込まれると該入力デ
ータに従った処理結果を出力データとして生成し、且つ
前記出力データの読出と次に処理すべき入力データの書
込とを同時に実行可能な補助データ処理装置を、複数の
データ処理装置にて共有する際に、該データ処理装置間
で前記補助データ処理装置へのアクセス権を調停するア
クセス権調停装置であって、 前記データ処理装置毎に、前記補助データ処理装置に対
して前記入力データを書き込むための書込信号の送出開
始により設定され、前記出力データを読み出すための読
出信号の送出開始により解除される処理要求を生成する
処理要求生成手段と、 該処理要求設定手段による処理要求の設定時に、既に他
のデータ処理装置の処理要求が設定されている場合、新
たに設定された処理要求に対応するデータ処理装置をホ
ールド状態にするホールド設定手段と、 前記処理要求設定手段により処理要求が設定されたデー
タ処理装置のうち非ホールド状態にあるものを第1のデ
ータ処理装置として、該第1のデータ処理装置の処理要
求の解除時に、他の処理要求が存在すればそのいずれか
一つを選択し、該選択した処理要求に対応する第2のデ
ータ処理装置をホールド状態から解放するホールド解放
手段と、 を備え、前記処理要求が設定され且つ非ホールド状態に
あるデータ処理装置に対して前記補助データ処理装置へ
のアクセス権を与えることを特徴とするアクセス権調停
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000025349A JP3596402B2 (ja) | 2000-02-02 | 2000-02-02 | アクセス権調停装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000025349A JP3596402B2 (ja) | 2000-02-02 | 2000-02-02 | アクセス権調停装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001216256A true JP2001216256A (ja) | 2001-08-10 |
JP3596402B2 JP3596402B2 (ja) | 2004-12-02 |
Family
ID=18551216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000025349A Expired - Fee Related JP3596402B2 (ja) | 2000-02-02 | 2000-02-02 | アクセス権調停装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3596402B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006259842A (ja) * | 2005-03-15 | 2006-09-28 | Fuji Xerox Co Ltd | データ転送処理装置 |
JP2007264881A (ja) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 記憶装置共有システム |
WO2013145062A1 (ja) * | 2012-03-30 | 2013-10-03 | 日本電気株式会社 | バスアクセス調停回路およびバスアクセス調停方法 |
JP2015035069A (ja) * | 2013-08-08 | 2015-02-19 | 株式会社デンソー | マイクロコンピュータ |
-
2000
- 2000-02-02 JP JP2000025349A patent/JP3596402B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006259842A (ja) * | 2005-03-15 | 2006-09-28 | Fuji Xerox Co Ltd | データ転送処理装置 |
JP4666143B2 (ja) * | 2005-03-15 | 2011-04-06 | 富士ゼロックス株式会社 | データ転送処理装置 |
JP2007264881A (ja) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 記憶装置共有システム |
WO2013145062A1 (ja) * | 2012-03-30 | 2013-10-03 | 日本電気株式会社 | バスアクセス調停回路およびバスアクセス調停方法 |
JPWO2013145062A1 (ja) * | 2012-03-30 | 2015-08-03 | 日本電気株式会社 | バスアクセス調停回路およびバスアクセス調停方法 |
US9747231B2 (en) | 2012-03-30 | 2017-08-29 | Nec Corporation | Bus access arbiter and method of bus arbitration |
JP2015035069A (ja) * | 2013-08-08 | 2015-02-19 | 株式会社デンソー | マイクロコンピュータ |
Also Published As
Publication number | Publication date |
---|---|
JP3596402B2 (ja) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6732242B2 (en) | External bus transaction scheduling system | |
JP5787629B2 (ja) | マシンビジョン用マルチプロセッサシステムオンチップ | |
JP3899142B2 (ja) | パイプライン分散バス・アービトレーション・システム | |
US11782720B2 (en) | Processor architecture with micro-threading control by hardware-accelerated kernel thread | |
JP5498505B2 (ja) | データバースト間の競合の解決 | |
JP2012038293A5 (ja) | ||
TWI603198B (zh) | 以複數個引擎作資源與互連結構的分散式分配以支援指令序列的執行 | |
JP2008027305A (ja) | データ処理装置 | |
KR101624153B1 (ko) | 데이터 공간 아비터 | |
US10740269B2 (en) | Arbitration circuitry | |
KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
JP2007219816A (ja) | マルチプロセッサシステム | |
JP2008293487A (ja) | プロセッサシステム、バス制御方法および半導体装置 | |
JP3596402B2 (ja) | アクセス権調停装置 | |
JP2007172112A (ja) | メモリコントローラ | |
JP3260456B2 (ja) | コンピュータシステムおよびそれに適した集積回路並びに要求選択回路 | |
JP2002163228A (ja) | 多重コアdsp装置のための外部バス裁定技術 | |
JP7169942B2 (ja) | 半導体装置及びその動作方法 | |
JP2006195598A (ja) | リアルタイム処理システム | |
JP2004326633A (ja) | 階層型メモリシステム | |
JP2011248454A (ja) | プロセッサ装置及びプロセッサ装置の制御方法 | |
JP2009187327A (ja) | 情報通信システムの処理要求調停方法及びそのシステム並びにそのための制御プログラム | |
US10534707B2 (en) | Semiconductor device including plurality of bus masters and control device and program used in the semiconductor device | |
JP2007280127A (ja) | プロセッサ間通信方法 | |
JP2005316546A (ja) | メモリコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |