JP2001204176A - 電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 歪みの少ない安定した交流出力を供給する。 【解決手段】 直流電源の両端にトランスの１次巻線５
ａとスイッチング素子５Ｂの直列体を接続し、２次巻線
５Ｃ、５Ｄに中間点を設けたＰＷＭコンバータ部５と、
前記２次巻線５Ｃの一端と中間点に接続された＋電圧整
流平滑部６と、前記２次巻線５Ｄの他端と前記中間点に
接続された−電圧整流平滑部７と、これらの＋電圧整流
平滑部６と−電圧整流平滑部７が接続された電力増幅部
１０と、ＣＰＵ部１２のＤ／Ａ出力部から正弦波基準信
号部１と全波整流部２とレベルシフト部３を介して前記
スイッチング素子５Ｂを駆動するＰＷＭ制御部４と、前
記正弦波基準信号部１を介して前記電力増幅部１０を駆
動する出力駆動部１１と、前記＋電圧整流平滑部６から
前記ＰＷＭ制御部４への帰還路に介在させた＋誤差増幅
部８と、前記−電圧整流平滑部７からＰＷＭ制御部４へ
の帰還路に介在させた−側誤差増幅部９とを備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流電圧から交流
電圧を得る電子機器に関し、具体的にはＦＴＴＨ（Ｆib
er Ｔo Ｔhe Ｈome）システムなどの光終端装置（ＯＮ
Ｕ：Ｏptical Ｎetwork Ｕnit）、電話機のリンガ用電
源、ブザーやベルなどのスピーカホン用電源、あるいは
交流電源機器等に関するものである。

【０００２】

【従来の技術】近年の情報通信業界においては、インタ
ーネットやＣＡＴＶ、ＩＳＤＮなどの爆発的な人気、普
及にともない急激な光ファイバー化が進んでいる。今後
も、さらなる高速伝送の市場ニーズの中で、光化がより
いっそう進むと予測される。これらの中で、既存の家庭
電話機においては、光化により電力送電ができなくなる
という課題がある。各家庭に設置される電話機において
は、呼び出しベルを鳴らす電子機器がそれぞれ個々に必
要となり、これらは各家庭内に設けられることになる。
この装置は一般にリンガ装置と呼ばれている。このリン
ガ装置においては、郵政省制定の技術基準にも規定され
ているように、正弦波出力を必要とし、技術的に複雑、
困難を極め、また交換機として高精度、高耐久、高信頼
性を必要とされる。これらは各家庭に設置されることか
ら、小型化、経済化への取り組みが急務となっている。

【０００３】従来提案されている装置の一例を図１０、
図１１、図１２により説明する。

【０００４】図１０において、正弦波基準信号部２４か
ら得られた正弦波信号をＰＷＭパルス発生回路２３の基
準信号として与え、ドライバー回路２２を介してＰＷＭ
コンバータ部５のスイッチング素子５Ｂを駆動し、直流
電圧源１７の電圧を高周波スイッチングさせ、トランス
１次巻線５ＡにＰＷＭ変調された変換電圧を得る。同時
にトランス２次巻線５Ｃ、５Ｄに前記トランス１次巻線
５Ａに比例した変調電圧を発生させ、低域フィルタであ
る＋電圧整流平滑部６、−電圧整流平滑部７にそれぞれ
正負の高周波成分を取り除いた平滑電圧を得る。さら
に、正弦波基準信号部２４から切換パルス発生回路２５
を介して＋側出力駆動部２６と−側出力駆動部２７に正
弦波基準信号に応じた交互矩形波パルスを送出し、＋側
半導体スイッチ２０、−側半導体スイッチ２１を半周期
ごとに交互に駆動し、＋電圧と−電圧を０Ｖ電位でつな
ぎ合わせ正弦波出力を得る構成としている。

【０００５】また、正弦波基準信号部２４の一例とし
て、図１１にアナログ構成のクワッドラチャ発振回路を
示す。この回路は正弦波発振器として一般に広く用いら
れているものであり、その動作詳細については説明を省
くが、発振周波数は、コンデンサ（ＣＴ）２４Ａ、２４
Ｂ、２４Ｃと抵抗（ＲＴ）２４Ｄ、２４Ｅ、２４Ｆで決
まり、 ｆ＝１／（２・π・ＣＴ・ＲＴ） となり、正弦波信号を得ることができるものである。

【０００６】正弦波発振器においては、この他にもウィ
ーンブリッジ発振回路等の方式があり、これについても
公知としてよく用いられ一般化されている。

【０００７】

【発明が解決しようとする課題】この図１０、図１１に
示す従来構成において、下記に示す課題がある。

【０００８】図１０の回路構成におけるスイッチング素
子５Ｂの動作状態と正弦波出力波形の詳細を図１２に示
す。正弦波基準信号部２４から与えられた基準信号は、
ＰＷＭパルス発生回路２３により基準信号に応じたＰＷ
Ｍパルス信号に変換された後、ドライバー回路２２を介
しスイッチング素子５Ｂを駆動する。ここで図１２
（ａ）（ｂ）に示すように、基準信号が０Ｖに近い電位
となったとき、ＰＷＭパルス幅は極小となり、スイッチ
ング素子５Ｂはパルスを絞りきれなくなり、ＰＷＭ動作
一時停止、間欠状態に陥る。このとき、出力において
は、前記動作停止期間に対応する間の正弦波電圧が維持
できなくなり、ちょうど正電圧から負電圧への切換ポイ
ントで波形歪み２９（クロスオーバー歪み）となって現
れることになる。

【０００９】さらに、ＰＷＭパルス発生回路２３のＰＷ
Ｍパルス幅が粗いとき、＋電圧整流平滑部６、−電圧整
流平滑部７において高周波成分が完全には除去されず、
図１２（ｃ）の正弦波電圧拡大部２８に示すような高調
波歪みを含んだ電圧となる。

【００１０】上記に挙げたクロスオーバー歪みや高調波
歪みは、ベルやブザーなどの音声負荷等に対し、音質低
下や性能低下の要因になるものであり、これら諸特性と
信頼性を確保するには技術的に困難なものである。

【００１１】そこで本発明は波形歪みの少ない安定した
正弦波出力を得ることを目的とするものである。

【００１２】

【課題を解決するための手段】そしてこの目的を達成す
るために本発明は、直流電源の両端にトランスの１次巻
線とスイッチング素子の直列体を接続し、２次巻線に中
間点を設けたＰＷＭコンバータ部と、前記２次巻線の一
端と中間点に接続された＋電圧整流平滑部と、前記２次
巻線の他端と前記中間点に接続された−電圧整流平滑部
と、これらの＋電圧整流平滑部と−電圧整流平滑部が接
続された電力増幅部と、ＣＰＵ部のＤ／Ａ出力部から正
弦波基準信号部と全波整流部とレベルシフト部を介して
前記スイッチング素子を駆動するＰＷＭ制御部と、前記
正弦波基準信号部を介して前記電力増幅部を駆動する出
力駆動部と、前記＋電圧整流平滑部から前記ＰＷＭ制御
部への帰還路に介在させた＋誤差増幅部と、前記−電圧
整流平滑部からＰＷＭ制御部への帰還路に介在させた−
側誤差増幅部とを備えた構成としたものであり、前記正
弦波基準信号部と前記全波整流部により得られた基準信
号に基づき、前記ＰＷＭ制御部により正弦波状に変調さ
れた高周波のパルスを作成し、前記スイッチング素子を
駆動させ、前記トランスの２つの２次巻線に前記トラン
スの１次巻線との巻線比に比例した高周波の正負電圧を
誘起せしめ、前記＋電圧整流平滑部、−電圧整流平滑部
により高周波成分を除去し、それぞれ＋側誤差増幅部、
−側誤差増幅部を介し前記ＰＷＭ制御部に帰還させパル
ス幅を制御し、前記正弦波基準信号部からの信号と同期
させ前記出力駆動部により電力増幅部を駆動して出力に
波形歪みの少ない安定した正弦波電圧を得るようにした
ものである。

【００１３】

【発明の実施の形態】本発明の請求項１に記載の発明
は、直流電源の両端にトランスの１次巻線とスイッチン
グ素子の直列体を接続し、２次巻線に中間点を設けたＰ
ＷＭコンバータ部と、前記２次巻線の一端と中間点に接
続された＋電圧整流平滑部と、前記２次巻線の他端と前
記中間点に接続された−電圧整流平滑部と、これらの＋
電圧整流平滑部と−電圧整流平滑部が接続された電力増
幅部と、ＣＰＵ部のＤ／Ａ出力部から正弦波基準信号部
と全波整流部とレベルシフト部を介して前記スイッチン
グ素子を駆動するＰＷＭ制御部と、前記正弦波基準信号
部を介して前記電力増幅部を駆動する出力駆動部と、前
記＋電圧整流平滑部から前記ＰＷＭ制御部への帰還路に
介在させた＋誤差増幅部と、前記−電圧整流平滑部から
ＰＷＭ制御部への帰還路に介在させた−側誤差増幅部と
を備えた電子機器であって、前記正弦波基準信号部と前
記全波整流部により得られた基準信号に基づき、前記Ｐ
ＷＭ制御部により正弦波状に変調された高周波のパルス
を作成し、前記スイッチング素子を駆動させ、前記トラ
ンスの２つの２次巻線に前記トランスの１次巻線との巻
線比に比例した高周波の正負電圧を誘起せしめ、前記＋
電圧整流平滑部、−電圧整流平滑部により高周波成分を
除去し、それぞれ＋側誤差増幅部、−側誤差増幅部を介
し前記ＰＷＭ制御部に帰還させパルス幅を制御し、前記
正弦波基準信号部からの信号と同期させ前記出力駆動部
により電力増幅部を駆動して出力に正弦波電圧を得るよ
うにした構成としたものである。この構成により、デジ
タル制御により作成された正弦波基準信号を基に、ＰＷ
Ｍコンバータ部の発振を停止させることなく安定すると
ともに、基準信号をリニアに増幅、変換でき、波形歪み
の少ない安定した正弦波出力を得ることが可能となる。

【００１４】本発明の請求項２に記載の発明は、直流基
準電圧を第１の抵抗、第２の抵抗を介して前記ＣＰＵ部
のＤ／Ａ変換部に接続し、前記第１の抵抗と第２の抵抗
との接続点から、第３の抵抗、第４の抵抗、第５の抵抗
……第ｎの抵抗を前記ＣＰＵ部の各Ｄ／Ａ変換ポートへ
それぞれ接続し、前記第１の抵抗と第２の抵抗の接続点
をＤ／Ａ出力として前記正弦波基準信号部に接続し、前
記ＣＰＵは、Ｄ／Ａデータ格納部にあらかじめ設定され
たデジタル制御信号に応じ順次前記各Ｄ／Ａ変換部を切
り換えアナログ出力として生成し、外部起動信号受付時
に前記ＣＰＵ部各Ｄ／Ａ変換ポートが全ロー出力時から
カウントし前記正弦波基準信号部の信号周期の１／４時
間あるいは３／４時間の位相時に前記ＰＷＭ制御部へ起
動信号を送出する機能を備え、前記正弦波基準信号の０
Ｖ変位点で前記ＰＷＭコンバータ部を起動、あるいは停
止させ、前記＋電圧整流平滑部、−電圧整流平滑部と前
記電力増幅部を介し、ゼロクロスポイントで起動、ある
いは停止させ正弦波出力を得る構成としたものである。
この構成により、従来例にあるウィーンブリッジ発振器
やクワッドラチャ発振器を必要とせず、抵抗のみの構成
で正弦波基準信号を得ることが可能となる。また、外部
起動信号によりＤ／Ａ出力させるタイミングにおいて、
別なるゼロクロス制御回路を必要とせずＣＰＵ部内でＤ
／Ａデータ格納部とリンクさせてゼロクロス制御を行う
ことが可能となる。

【００１５】本発明の請求項３に記載の発明は、ＣＰＵ
部のＡ／Ｄ変換部が、前記正弦波出力電圧からダイオー
ドを介して得られた半波整流電圧を電圧モニター部で降
圧し、前記ＣＰＵ部のＡ／Ｄ変換部へアナログ電圧とし
て与え該正弦波出力電圧を監視する機能と、前記ＣＰＵ
部のＡ／Ｄ変換部によりアナログ〜デジタル変換された
データとＡ／Ｄデータ格納部にあらかじめ設定されたデ
ータとを比較／判定し処理する機能と、リセット信号部
によりＰＷＭ制御部にリセット信号を送出してＰＷＭコ
ンバータ部を起動あるいは停止させる機能を備えた構成
としたものである。この構成により、別なる比較回路を
必要とせず、各正弦波の半波パルスごとにデータを確
定、処理することができ、処理スピードの高速化とデジ
タルによる信頼性の高い制御が可能となる。

【００１６】本発明の請求項４に記載の発明は、レベル
シフト部を、直流基準電圧から第１の抵抗と第２の抵抗
とＰＮＰトランジスタのエミッタを介してコレクタを０
Ｖ電位に接続し、ベースを前記全波整流部の出力に接続
し、前記ベースと前記コレクタ間に第３の抵抗を接続
し、前記第１の抵抗と第２の抵抗の接続点を後段のＰＷ
Ｍ制御部の基準入力端子に接続してオフセット変換され
た電圧を前記ＰＷＭ制御部に与え、ＰＷＭコンバータ部
をオフセット駆動するように構成したものである。この
構成により、ＰＷＭ制御部の基準電位レベルを任意の電
圧にオフセットすることが可能で、パルス幅制御範囲を
広げることができ、発振停止や間欠動作に陥ることなく
安定したＰＷＭ制御が可能となる。

【００１７】本発明の請求項５に記載の発明は、＋電圧
整流平滑部を、２次巻線の一端から第１のダイオードの
アノードを介して第１のコンデンサを接続した構成と
し、−電圧整流平滑部は２次巻線の他端から第２のダイ
オードのカソードを介して第２のコンデンサを接続した
構成とし、前記トランスの２次巻線の中間点に前記第
１、第２のコンデンサを接続したものである。この構成
により、トランスのフライバック電圧を利用することか
ら、入力電源電圧に影響されない極めて安定化された変
換電圧を前記＋電圧整流平滑部と−電圧整流平滑部に得
ることが可能となる。

【００１８】本発明の請求項６に記載の発明は、前記電
力増幅部が、前記＋電圧整流平滑部をＮＰＮトランジス
タのコレクタへ接続し、前記−電圧整流平滑部をＰＮＰ
トランジスタのコレクタへ接続し、前記ＮＰＮトランジ
スタのエミッタと前記ＰＮＰトランジスタのエミッタと
を互いに接続し、前記ＮＰＮトランジスタのベースと前
記ＰＮＰトランジスタのベースとを互いに接続し、前記
ベースは前記出力駆動部へ接続した構成としたものであ
る。この構成により、前記ＮＰＮ、ＰＮＰの各トランジ
スタは出力駆動部からリニアに制御、駆動され、波形歪
みの極めて少ない安定した正弦波出力を得ることが可能
となる。

【００１９】本発明の請求項７に記載の発明は、＋側誤
差増幅部を、前記＋電圧整流平滑部の前記第１のコンデ
ンサ両端部に第１の抵抗と第２の抵抗の直列体を接続
し、前記第１の抵抗と第２の抵抗の接続点を演算増幅器
の＋入力に接続し、前記演算増幅器の−入力と前記演算
増幅器出力とを接続し、前記演算増幅器出力をＰＷＭ制
御部へ帰還させる構成としたものである。この構成によ
り、前記第１、第２の抵抗のインピーダンスを高く設定
することができ、高効率化、小型化が可能となる。

【００２０】本発明の請求項８に記載の発明は、−側誤
差増幅部を、前記−電圧整流平滑部の前記第２のコンデ
ンサ両端部に第１の抵抗と第２の抵抗の直列体を接続
し、前記第１の抵抗と第２の抵抗の接続点を第３の抵抗
を介して演算増幅器の−入力に接続し、前記演算増幅器
出力と−入力間に第４の抵抗を接続し、前記演算増幅器
の＋入力を接地した構成としたものである。この構成に
より、前記同様に前記第１、第２の抵抗のインピーダン
スを高く設定することができ、高効率化、小型化が可能
となる。

【００２１】（実施の形態１）図１は本発明の電子機器
における基本構成図である。また、基本構成は以下で説
明する他の実施の形態についても同様である。ＣＰＵ部
（中央演算処理装置の略称）１２におけるＤ／Ａ出力部
は、デジタル処理により基本信号となる正弦波信号をＤ
Ｃオフセット値によりアナログ値として生成するととも
に、演算処理やカウンタによるＯＮ／ＯＦＦ制御機能を
もち、ＰＷＭ制御部４に対しリセットパルスやゼロクロ
ス制御を行う機能を併せ持つ。前記基本となる正弦波信
号（ＤＣオフセット値）は正弦波基準信号部１に与えら
れ、信号増幅と正負変換を同時に行い、ＰＷＭ制御部
４、出力駆動部１１、電力増幅部１０をそれぞれ駆動
し、アナログ信号をリニアに増幅して必要とする正弦波
を得るものである。また、前記ＣＰＵ部１２を含めた本
電子機器の特徴とする波形歪みの少ない高効率安定動作
を実現するための具体的手段について説明する。従来例
においては、前述したようにＰＷＭパルスが抜けること
により出力に歪みを生じたが、本発明においては、全波
整流部２にて変換された信号を一旦レベルシフト部３に
よりＤＣオフセットを加える。これによりＰＷＭ制御部
４への入力信号を常に０Ｖ以上に維持し、最小パルス時
においてもスイッチングのパルス幅を十分確保するよう
にしたものである。これにより常にＰＷＭコンバータ部
５を連続発振で動作させ、＋電圧整流平滑部６と−電圧
整流平滑部７においては高周波パルスが整流平滑された
ＤＣ＋ＡＣ電圧を得ることができる。さらに＋電圧整流
平滑部６と−電圧整流平滑部７にそれぞれ＋側誤差増幅
部８と−側誤差増幅部９を接続し、前記ＤＣ＋ＡＣ電圧
をモニターしてその相対信号をＰＷＭ制御部４に帰還さ
せる。ＰＷＭ制御部４はこの帰還信号を受け、レベルシ
フト部３で設定された基準信号とを比較し、それぞれの
信号が平衡するようにＰＷＭコンバータ部５へパルス信
号を送出し、スイッチングパルスの幅を変化させて＋電
圧整流平滑部６と−電圧整流平滑部７の電圧を安定化す
る。しかしながらここで得られたＤＣ＋ＡＣ電圧はスイ
ッチングパルスによるノイズや高周波成分を多く含んだ
粗悪な整流電圧となっている。この電圧から滑らかな正
弦波出力を得るための具体的手段を次に挙げる。正弦波
基準信号部１からの信号により、オペアンプによる反転
増幅回路や非反転増幅回路で構成される出力駆動部１１
とバッファとなる電力増幅部１０をリニアに駆動すると
ともに、電力増幅部１０で得られた出力信号を出力駆動
部１１に帰還させる。また出力駆動部１１内において
は、抵抗とコンデンサ等を用いた帰還回路により出力信
号が位相補正され、正弦波出力における発振の安定度や
負荷の過渡特性を改善し、出力に所定の極めて安定度の
高い正弦波電圧を得ることができるものである。

【００２２】次に、ＣＰＵ部１２におけるＤ／Ａ出力の
具体的構成を図２により説明する。ＣＰＵ部１２のＤ／
Ａ部は、デジタル処理を行うＤ／Ａ変換部１２Ｈ、デジ
タルデータが格納されたＤ／Ａデータ格納部１２Ｉ、割
り込みや外部入力受付／演算を行う演算／制御部１２
Ｋ、時間やタイミングをカウントするカウンター部１２
Ｊ、演算／制御部からのデータによりゼロクロス制御／
処理を行うゼロクロス制御部１２Ｌ、ゼロクロス制御部
からの信号をオープンコレクタにて出力しＰＷＭ制御部
４を駆動するゼロクロス出力部１２Ｍから構成されてい
る。また、基準電圧１８から抵抗１２Ａを介して抵抗１
２Ｂ、１２Ｃ、１２Ｄ、１２Ｅ、１２Ｆ、１２Ｇがそれ
ぞれＤ／Ａ変換部１２ＨのＤ／Ａ変換ポートに接続され
ている。ここで、Ｄ／Ａ出力の性能（分解能）におい
て、たとえば抵抗１２Ｂのみで構成したときの処理能力
は１ビットであり、抵抗１２Ｂと１２Ｃの２つで構成し
たときは２ビット、ｎ個の抵抗を付加すればｎビット処
理が可能となり、抵抗を付加するごとに処理能力が向上
し制御データを細分化でき分解能を上げることができ
る。また、抵抗１２Ａと１２Ｂの接続点が、基本となる
正弦波信号の仮想ＧＮＤ（０Ｖ点）となり、ここを基準
に上下に振幅される。さらに、抵抗１２Ｂ〜１２Ｇにお
ける抵抗値の比率についての詳細はそれぞれ、 １２Ｃ＝１２Ｂ×２倍 １２Ｄ＝１２Ｂ×４倍 １２Ｅ＝１２Ｂ×８倍 １２Ｆ＝１２Ｂ×１６倍 とし、１ビットのべき乗値で構成される。また、Ｄ／Ａ
出力（抵抗１２Ａと１２Ｂの中点）において高精度の正
弦波信号を得るために、Ｄ／Ａ変換時の出力振幅値を大
きくする必要があるとともに、さらには歪みを低減する
ためにデジタル〜アナログ変換時の直線性が必要とされ
る。しかしながらこれらはそれぞれ相反するものであ
り、抵抗１２Ａ〜１２Ｇにおける抵抗の比率と具体値が
出力特性を決める最重要ポイントとなる。これらは設計
目標とする性能や歪み率に応じて選定されるものであ
る。ここで具体値について例を挙げると、基準電圧１８
を＋５Ｖ、Ｄ／Ａ変換部１２Ｈのトータルビット数ｎを
８ビット、抵抗１２Ａと１２Ｂの比率を２：３としそれ
ぞれ２ＫΩ：３ＫΩ、抵抗１２Ｃは１２Ｂ×２倍、１２
Ｄは１２Ｂ×４倍、．．．．としてＤ／Ａ変換する。こ
れにより、歪み率０．２％で３Ｖが仮想ＧＮＤとなった
極めて歪みの少ない基準正弦波信号を得ることができ
る。電圧レベルについては、仮想ＧＮＤ（０Ｖ点）が３
Ｖ、振幅が±１Ｖで２〜４Ｖｐ−ｐの信号となる。この
基本信号を、前述した正弦波基準信号部に与え、ＤＣカ
ット等の正負変換回路により従来構成のクワッドラチャ
回路相当の正弦波信号を得ることができるものである。

【００２３】次に、ＣＰＵ部１２におけるゼロクロス処
理について説明する。まず、演算／制御部１２Ｋに割り
込みにより外部起動信号１２Ｎが入力される。ここで演
算／制御部１２Ｋは割り込みを受け付け、カウンター部
１２Ｊを動作させタイマーやタイミングデータ等の相互
伝達を行う。同時に、演算／制御部１２ＫからＤ／Ａ変
換部１２Ｈを制御している処理途中において、Ｄ／Ａ変
換部１２Ｈが全ローレベルとなったとき（正弦波信号の
最低電圧レベルに達したとき）を検知、タイマーカウン
トし、全ローレベルから１／４サイクル時間かあるいは
３／４サイクル時間のタイミングに来たときすなわち仮
想ゼロクロス位置において、ゼロクロス制御部１２Ｌ、
ゼロクロス出力部１２Ｍを介し、ＰＷＭ制御部４に動作
信号を送出する。これにより、後段で増幅される正弦波
出力に同期して、ゼロクロス時に出力を開始あるいは停
止させることができ、負荷への突入電流や電流歪みをお
さえることが可能となり、高精度で極めて信頼性の高い
装置を実現できるものである。

【００２４】次に、ＣＰＵ部１２におけるＡ／Ｄ部の具
体的構成を図３により説明する。ＣＰＵ１２のＡ／Ｄ部
は、アナログ値をデジタル変換し処理を行うＡ／Ｄ変換
部１２Ｓ、デジタルデータを確定するデータ確定部１２
Ｔ、初期デジタルデータが格納されたＡ／Ｄデータ格納
部１２Ｏ、データを比較し判定を行う比較／判定部１２
Ｐ、判定されたデータに基づき処理する判定処理部１２
Ｑ、判定処理部からの信号をオープンコレクタにて出力
しＰＷＭ制御部４に動作／停止信号を送出するリセット
出力部１２Ｒから構成されている。また、出力電圧を半
波整流部１４のダイオード１４Ａにより半波整流した
後、電圧モニター部１３の抵抗１３Ａと１３Ｂにより電
圧降下、分圧させた半波信号電圧をＡ／Ｄ変換部１２Ｓ
にアナログデータとして与える。ここで、本発明の特徴
である高速、高精度の出力電圧監視機能〜データ処理〜
リセット出力について説明する。まず、Ａ／Ｄ変換部１
２Ｓに入力されるアナログデータは、正弦波出力の半波
側正電圧をさらに半サイクル除いたものである。その１
パルスごとにデータ確定部１２Ｔにて確定し、Ａ／Ｄデ
ータ格納部１２Ｏのデータと常に比較、判定される。こ
こで、正弦波出力が過負荷、あるいは短絡状態となった
とき、Ａ／Ｄ変換部１２Ｓの入力データは出力に応じた
アナログデータで確定される。これをＡ／Ｄデータ格納
部１２Ｏにあらかじめ設定されたデータと比較し、瞬時
に判定／処理し、リセット出力部１２Ｒを介してＰＷＭ
制御部４に制御信号を送出する。また、何らかの異常に
より正弦波出力が過電圧となったとする。このときに
は、Ａ／Ｄ変換部１２Ｓの入力データは出力に応じたア
ナログでデータ確定され、後段の処理については上記同
様となる。さらに１パルスの全体波形データを確定し、
波形欠けや歪み等についてＡ／Ｄデータ格納部１２Ｏと
のデータ比較を行い、波形の歪み率を演算して規定値内
に対し合否判定してＰＷＭ制御部４を駆動あるいは停止
させる。上記したように、出力データを処理／判定する
項目についてはこの他にも種々あり、たとえばピーク電
圧値、実効電圧値、サイクル周期、波形歪み、さらには
いくつかのパルスをカウントし平均値により判定する方
法や、１パルスだけで瞬時に判定、処理させる方法、あ
るいは１パルスや２パルスをマスクすることも可能であ
り、ＣＰＵ部１２により任意に制御することが可能であ
る。

【００２５】次に、レベルシフト部３における具体的構
成を図４により説明する。ＰＷＭ制御部４の最小パルス
幅を維持し連続発振させるための最適方法として、本発
明の特徴であるＰＷＭ制御部に与える基準信号をＤＣオ
フセットしたものにすることで、ＰＷＭ制御部４の基準
電圧レベルが０Ｖに落ちないように設定する。その具体
的手法として、基準電圧１８から抵抗３Ａと直列に抵抗
３Ｂを介しＰＮＰトランジスタ３Ｃのエミッタに接続
し、コレクタ接地とし、ベースコレクタ間に抵抗３Ｄを
接続するとともに、全波整流部２からの信号をベースに
入力して構成し、前記抵抗３Ａと３Ｂの接続点を基準電
圧出力とする。ここで、全波整流部２から入力される全
波整流信号が０Ｖに近づくほど、ＰＮＰトランジスタ３
Ｃに流れる電流が増大し、０Ｖで最大電流となる。この
ときの抵抗３Ａと３Ｂの接続点電圧を算出すると、基準
電圧１８をＶＤＤ、抵抗３ＡをＲＡ、抵抗３ＢをＲＢ、
抵抗３Ａに流れる電流をＩ１、トランジスタ３Ｃのベー
ス〜エミッタ電圧をＶＢＥとすると、接続点電圧ＶＡＢ
は、 Ｉ１＝（ＶＤＤ−ＶＢＥ）／（ＲＡ＋ＲＢ） ＶＡＢ＝ＶＢＥ＋（Ｉ１×ＲＢ） となり、ＶＡＢ＞ＶＢＥとなることが分かる。

【００２６】これにより、接続点電圧ＶＡＢは常にＶＢ
Ｅ（０．６Ｖ）以上となり、ＰＷＭ制御部４にオフセッ
ト電圧を与えることができ、ＰＷＭコンバータ部５を連
続発振させ、安定した出力を維持できるものである。

【００２７】次に、ＰＷＭコンバータ部５と＋電圧整流
平滑部６および−電圧整流平滑部７における具体的構成
を図５により説明する。ＰＷＭ制御部４により駆動され
るＰＷＭコンバータ部５はトランス１次巻線５Ａ、２次
巻線５Ｃ、５Ｄとスイッチング素子５Ｂにより構成さ
れ、直流入力電源１７のトランス１次巻線の電流を高周
波で断続して電力変換されるものである。＋電圧整流平
滑部６は、トランス２次巻線５Ｃのフライバック側巻線
からダイオード６ａのアノードを介して整流し、カソー
ドとＧＮＤ間にコンデンサ６ｂを接続して低域フィルタ
を構成し、高周波パルスを平滑して正側のＤＣ＋ＡＣ電
圧とする。また、−電圧整流平滑部７においては、トラ
ンス２次巻線５Ｄのフォワード側巻線からダイオード７
ａのカソードを介して整流し、アノードとＧＮＤ間にコ
ンデンサ７ｂを接続して低域フィルタを構成し、高周波
パルスを平滑して負側のＤＣ＋ＡＣ電圧を得るようにす
るものである。なおトランス２次巻線５Ｃ、５Ｄは連続
したもので中点をアースに接続している。またコンデン
サ６ｂ、７ｂも接続している。

【００２８】次に、電力増幅部１０における具体的構成
を図６により説明する。前段の＋電圧整流平滑部６から
ＮＰＮトランジスタ１０Ａのコレクタを接続し、エミッ
タを介してＰＮＰトランジスタ１０Ｂのエミッタに接続
して出力端子とし、さらにコレクタから−電圧整流平滑
部７へ帰還させて、エミッタフォロワ出力のトーテムポ
ール構成とする。また、それぞれのトランジスタのベー
スを接続して、出力駆動部１１より制御される構成とす
る。上記構成によると、正弦波の正電圧供給時において
は、出力駆動部１１の電位を高くしトランジスタ１０Ａ
に電流を供給するよう動作させる。これによりトランジ
スタ１０Ａは負荷に対して順バイアスされ、正電圧出力
が供給される。また、負電圧供給時においては、出力駆
動部の電位を低くしトランジスタ１０Ｂにより負荷から
−電圧整流平滑部７へ向け電流を引き抜くよう動作させ
る。これによりトランジスタ１０Ｂは負荷から−側に順
バイアスされ、負電圧出力が供給されるものである。こ
のようにして正弦波出力が電力増幅あるいは電流増幅さ
れ負荷へ供給される。また、さらなる出力電流が必要と
なれば、上記のトーテムポール構成による電力増幅部１
０を上記構成と並列に付加することで、大電流、大電力
の正弦波出力を得ることができるものである。

【００２９】次に、＋側誤差増幅部８における具体的構
成を図７により説明する。前段の＋電圧整流平滑部６に
おけるコンデンサ６ｂ両端から抵抗８Ａと８Ｂを直列に
接続し、その中点をコンパレータ８Ｃの＋入力に接続す
るとともに、−入力と出力を接続してなるボルテージフ
ォロワにより構成する。これにより、＋電圧整流平滑部
６の電圧をモニターしコンパレータ８Ｃにより増幅し、
ＰＷＭ制御部４に帰還して＋電圧整流平滑部６の電圧安
定化を図るものである。この構成により抵抗８Ａ、８Ｂ
の抵抗値を極めて大きく設定することができ、高効率、
小型化が実現できるものである。

【００３０】次に、−側誤差増幅部９における具体的構
成を図８により説明する。前段の−電圧整流平滑部７に
おけるコンデンサ７ｂ両端から抵抗９Ａと９Ｂを直列に
接続し、その中点から抵抗９Ｃを介してコンパレータ９
Ｅの−入力に接続し、さらに−入力とコンパレータ９Ｅ
の出力間に抵抗９Ｄを接続した反転増幅器により構成す
る。これにより、−電圧整流平滑部７の電圧をモニター
しコンパレータ９Ｅにより増幅、ＰＷＭ制御部４に帰還
して−電圧整流平滑部７の電圧安定化を図るものであ
る。この構成により抵抗９Ａ、９Ｂの抵抗値を極めて大
きく設定することができ、上記同様に高効率、小型化が
実現できるものである。

【００３１】なお図９は図１におけるスピーカ１５等の
負荷に供給される正弦波出力を示している。また図１の
１７は直流供給電源である。

【００３２】

【発明の効果】以上のように本発明は、直流電源の両端
にトランスの１次巻線とスイッチング素子の直列体を接
続し、２次巻線に中間点を設けたＰＷＭコンバータ部
と、前記２次巻線の一端と中間点に接続された＋電圧整
流平滑部と、前記２次巻線の他端と前記中間点に接続さ
れた−電圧整流平滑部と、これらの＋電圧整流平滑部と
−電圧整流平滑部が接続された電力増幅部と、ＣＰＵ部
のＤ／Ａ出力部から正弦波基準信号部と全波整流部とレ
ベルシフト部を介して前記スイッチング素子を駆動する
ＰＷＭ制御部と、前記正弦波基準信号部を介して前記電
力増幅部を駆動する出力駆動部と、前記＋電圧整流平滑
部から前記ＰＷＭ制御部への帰還路に介在させた＋誤差
増幅部と、前記−電圧整流平滑部からＰＷＭ制御部への
帰還路に介在させた−側誤差増幅部とを備えたものであ
って、波形歪みの少ない安定した正弦波出力を得ること
が可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における構成図

【図２】本発明の実施の形態１における要部構成図

【図３】本発明の実施の形態１における要部構成図

【図４】本発明の実施の形態１における要部構成図

【図５】本発明の実施の形態１における要部構成図

【図６】本発明の実施の形態１における要部構成図

【図７】本発明の実施の形態１における要部構成図

【図８】本発明の実施の形態１における要部構成図

【図９】本発明の実施の形態１の動作状態を示す図

【図１０】従来例における構成図

【図１１】従来例における要部構成図

【図１２】（ａ）〜（ｃ）はそれぞれ従来例における動
作状態を示す図

【符号の説明】

１ 正弦波基準信号部 ２ 全波整流部 ３ レベルシフト部 ４ ＰＷＭ制御部 ５ ＰＷＭコンバータ部 ６ ＋電圧整流平滑部 ７ −電圧整流平滑部 ８ ＋側誤差増幅部 ９ −側誤差増幅部 １０ 電力増幅部 １１ 出力駆動部 １２ ＣＰＵ部 １３ 電圧モニター部 １４ 半波整流部

Claims (8)

【特許請求の範囲】
1. 【請求項１】 直流電源の両端にトランスの１次巻線と
   スイッチング素子の直列体を接続し、２次巻線に中間点
   を設けたＰＷＭコンバータ部と、前記２次巻線の一端と
   中間点に接続された＋電圧整流平滑部と、前記２次巻線
   の他端と前記中間点に接続された−電圧整流平滑部と、
   これらの＋電圧整流平滑部と−電圧整流平滑部が接続さ
   れた電力増幅部と、ＣＰＵ部のＤ／Ａ出力部から正弦波
   基準信号部と全波整流部とレベルシフト部を介して前記
   スイッチング素子を駆動するＰＷＭ制御部と、前記正弦
   波基準信号部を介して前記電力増幅部を駆動する出力駆
   動部と、前記＋電圧整流平滑部から前記ＰＷＭ制御部へ
   の帰還路に介在させた＋誤差増幅部と、前記−電圧整流
   平滑部からＰＷＭ制御部への帰還路に介在させた−側誤
   差増幅部とを備えた電子機器。
2. 【請求項２】 直流基準電圧を第１の抵抗、第２の抵抗
   を介してＣＰＵ部のＤ／Ａ変換部に接続し、前記第１の
   抵抗と第２の抵抗との接続点から、第３の抵抗、第４の
   抵抗、第５の抵抗……第ｎの抵抗を前記ＣＰＵ部の各Ｄ
   ／Ａ変換ポートへそれぞれ接続し、前記第１の抵抗と第
   ２の抵抗の接続点をＤ／Ａ出力として前記正弦波基準信
   号部に接続し、前記ＣＰＵは、Ｄ／Ａデータ格納部にあ
   らかじめ設定されたデジタル制御信号に応じ順次前記各
   Ｄ／Ａ変換部を切り換えアナログ出力として生成し、外
   部起動信号受付時に前記ＣＰＵ部の各Ｄ／Ａ変換ポート
   が全ロー出力時からカウントし前記正弦波基準信号部の
   信号周期の１／４時間あるいは３／４時間の位相で前記
   ＰＷＭ制御部へ起動信号を送出する機能を備え、前記正
   弦波基準信号の０Ｖ変位点で前記ＰＷＭコンバータ部を
   起動、あるいは停止させ、前記＋電圧整流平滑部、−電
   圧整流平滑部と前記電力増幅部を介し、ゼロクロス起
   動、あるいはゼロクロス停止により正弦波出力を得るこ
   とを特徴とする請求項１記載の電子機器。
3. 【請求項３】 ＣＰＵ部のＡ／Ｄ変換部は、前記正弦波
   出力電圧からダイオードを介して得られた半波整流電圧
   を電圧モニター部で降圧し、前記ＣＰＵ部のＡ／Ｄ変換
   部へアナログ電圧として与え該正弦波出力電圧を監視す
   る機能と、前記ＣＰＵ部のＡ／Ｄ変換部によりアナログ
   〜デジタル変換されたデータとＡ／Ｄデータ格納部にあ
   らかじめ設定されたデータとを比較／判定し処理する機
   能と、リセット信号部によりＰＷＭ制御部にリセット信
   号を送出してＰＷＭコンバータ部を起動あるいは停止さ
   せる機能を備えたことを特徴とする請求項１記載の電子
   機器。
4. 【請求項４】 レベルシフト部は、直流基準電圧から第
   １の抵抗と第２の抵抗とＰＮＰトランジスタのエミッタ
   を介してコレクタを０Ｖ電位に接続し、ベースを前記全
   波整流部の出力に接続し、前記ベースと前記コレクタ間
   に第３の抵抗を接続し、前記第１の抵抗と第２の抵抗の
   接続点を後段のＰＷＭ制御部の基準入力端子に接続して
   オフセット変換された電圧を前記ＰＷＭ制御部に与え、
   ＰＷＭコンバータ部をオフセット駆動するようにしたこ
   とを特徴とする請求項１記載の電子機器。
5. 【請求項５】 ＋電圧整流平滑部は、２次巻線の一端か
   ら第１のダイオードのアノードを介して第１のコンデン
   サを接続した構成とし、−電圧整流平滑部は２次巻線の
   他端から第２のダイオードのカソードを介して第２のコ
   ンデンサを接続した構成とし、前記トランスの２次巻線
   の中間点に前記第１、第２のコンデンサを接続したこと
   を特徴とする請求項１記載の電子機器。
6. 【請求項６】 電力増幅部は、前記＋電圧整流平滑部を
   ＮＰＮトランジスタのコレクタへ接続し、前記−電圧整
   流平滑部をＰＮＰトランジスタのコレクタへ接続し、前
   記ＮＰＮトランジスタのエミッタと前記ＰＮＰトランジ
   スタのエミッタとを互いに接続し、前記ＮＰＮトランジ
   スタのベースと前記ＰＮＰトランジスタのベースとを互
   いに接続し、前記ベースは前記出力駆動部へ接続した構
   成としたことを特徴とする請求項１記載の電子機器。
7. 【請求項７】 ＋側誤差増幅部は、前記＋電圧整流平滑
   部の前記第１のコンデンサ両端部に第１の抵抗と第２の
   抵抗の直列体を接続し、前記第１の抵抗と第２の抵抗の
   接続点を演算増幅器の＋入力に接続し、前記演算増幅器
   の−入力と前記演算増幅器出力とを接続し、前記演算増
   幅器出力をＰＷＭ制御部へ帰還させる構成としたことを
   特徴とする請求項１記載の電子機器。
8. 【請求項８】 −側誤差増幅部は、前記−電圧整流平滑
   部の前記第２のコンデンサ両端部に第１の抵抗と第２の
   抵抗の直列体を接続し、前記第１の抵抗と第２の抵抗の
   接続点を第３の抵抗を介して演算増幅器の−入力に接続
   し、前記演算増幅器出力と−入力間に第４の抵抗を接続
   し、前記演算増幅器の＋入力を接地した構成としたこと
   を特徴とする請求項１記載の電子機器。