JP2001204176A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JP2001204176A JP2001204176A JP2000008885A JP2000008885A JP2001204176A JP 2001204176 A JP2001204176 A JP 2001204176A JP 2000008885 A JP2000008885 A JP 2000008885A JP 2000008885 A JP2000008885 A JP 2000008885A JP 2001204176 A JP2001204176 A JP 2001204176A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- resistor
- voltage
- section
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 歪みの少ない安定した交流出力を供給する。
【解決手段】 直流電源の両端にトランスの1次巻線5
aとスイッチング素子5Bの直列体を接続し、2次巻線
5C、5Dに中間点を設けたPWMコンバータ部5と、
前記2次巻線5Cの一端と中間点に接続された+電圧整
流平滑部6と、前記2次巻線5Dの他端と前記中間点に
接続された−電圧整流平滑部7と、これらの+電圧整流
平滑部6と−電圧整流平滑部7が接続された電力増幅部
10と、CPU部12のD/A出力部から正弦波基準信
号部1と全波整流部2とレベルシフト部3を介して前記
スイッチング素子5Bを駆動するPWM制御部4と、前
記正弦波基準信号部1を介して前記電力増幅部10を駆
動する出力駆動部11と、前記+電圧整流平滑部6から
前記PWM制御部4への帰還路に介在させた+誤差増幅
部8と、前記−電圧整流平滑部7からPWM制御部4へ
の帰還路に介在させた−側誤差増幅部9とを備えた。
aとスイッチング素子5Bの直列体を接続し、2次巻線
5C、5Dに中間点を設けたPWMコンバータ部5と、
前記2次巻線5Cの一端と中間点に接続された+電圧整
流平滑部6と、前記2次巻線5Dの他端と前記中間点に
接続された−電圧整流平滑部7と、これらの+電圧整流
平滑部6と−電圧整流平滑部7が接続された電力増幅部
10と、CPU部12のD/A出力部から正弦波基準信
号部1と全波整流部2とレベルシフト部3を介して前記
スイッチング素子5Bを駆動するPWM制御部4と、前
記正弦波基準信号部1を介して前記電力増幅部10を駆
動する出力駆動部11と、前記+電圧整流平滑部6から
前記PWM制御部4への帰還路に介在させた+誤差増幅
部8と、前記−電圧整流平滑部7からPWM制御部4へ
の帰還路に介在させた−側誤差増幅部9とを備えた。
Description
【0001】
【発明の属する技術分野】本発明は、直流電圧から交流
電圧を得る電子機器に関し、具体的にはFTTH(Fib
er To The Home)システムなどの光終端装置(ON
U:Optical Network Unit)、電話機のリンガ用電
源、ブザーやベルなどのスピーカホン用電源、あるいは
交流電源機器等に関するものである。
電圧を得る電子機器に関し、具体的にはFTTH(Fib
er To The Home)システムなどの光終端装置(ON
U:Optical Network Unit)、電話機のリンガ用電
源、ブザーやベルなどのスピーカホン用電源、あるいは
交流電源機器等に関するものである。
【0002】
【従来の技術】近年の情報通信業界においては、インタ
ーネットやCATV、ISDNなどの爆発的な人気、普
及にともない急激な光ファイバー化が進んでいる。今後
も、さらなる高速伝送の市場ニーズの中で、光化がより
いっそう進むと予測される。これらの中で、既存の家庭
電話機においては、光化により電力送電ができなくなる
という課題がある。各家庭に設置される電話機において
は、呼び出しベルを鳴らす電子機器がそれぞれ個々に必
要となり、これらは各家庭内に設けられることになる。
この装置は一般にリンガ装置と呼ばれている。このリン
ガ装置においては、郵政省制定の技術基準にも規定され
ているように、正弦波出力を必要とし、技術的に複雑、
困難を極め、また交換機として高精度、高耐久、高信頼
性を必要とされる。これらは各家庭に設置されることか
ら、小型化、経済化への取り組みが急務となっている。
ーネットやCATV、ISDNなどの爆発的な人気、普
及にともない急激な光ファイバー化が進んでいる。今後
も、さらなる高速伝送の市場ニーズの中で、光化がより
いっそう進むと予測される。これらの中で、既存の家庭
電話機においては、光化により電力送電ができなくなる
という課題がある。各家庭に設置される電話機において
は、呼び出しベルを鳴らす電子機器がそれぞれ個々に必
要となり、これらは各家庭内に設けられることになる。
この装置は一般にリンガ装置と呼ばれている。このリン
ガ装置においては、郵政省制定の技術基準にも規定され
ているように、正弦波出力を必要とし、技術的に複雑、
困難を極め、また交換機として高精度、高耐久、高信頼
性を必要とされる。これらは各家庭に設置されることか
ら、小型化、経済化への取り組みが急務となっている。
【0003】従来提案されている装置の一例を図10、
図11、図12により説明する。
図11、図12により説明する。
【0004】図10において、正弦波基準信号部24か
ら得られた正弦波信号をPWMパルス発生回路23の基
準信号として与え、ドライバー回路22を介してPWM
コンバータ部5のスイッチング素子5Bを駆動し、直流
電圧源17の電圧を高周波スイッチングさせ、トランス
1次巻線5AにPWM変調された変換電圧を得る。同時
にトランス2次巻線5C、5Dに前記トランス1次巻線
5Aに比例した変調電圧を発生させ、低域フィルタであ
る+電圧整流平滑部6、−電圧整流平滑部7にそれぞれ
正負の高周波成分を取り除いた平滑電圧を得る。さら
に、正弦波基準信号部24から切換パルス発生回路25
を介して+側出力駆動部26と−側出力駆動部27に正
弦波基準信号に応じた交互矩形波パルスを送出し、+側
半導体スイッチ20、−側半導体スイッチ21を半周期
ごとに交互に駆動し、+電圧と−電圧を0V電位でつな
ぎ合わせ正弦波出力を得る構成としている。
ら得られた正弦波信号をPWMパルス発生回路23の基
準信号として与え、ドライバー回路22を介してPWM
コンバータ部5のスイッチング素子5Bを駆動し、直流
電圧源17の電圧を高周波スイッチングさせ、トランス
1次巻線5AにPWM変調された変換電圧を得る。同時
にトランス2次巻線5C、5Dに前記トランス1次巻線
5Aに比例した変調電圧を発生させ、低域フィルタであ
る+電圧整流平滑部6、−電圧整流平滑部7にそれぞれ
正負の高周波成分を取り除いた平滑電圧を得る。さら
に、正弦波基準信号部24から切換パルス発生回路25
を介して+側出力駆動部26と−側出力駆動部27に正
弦波基準信号に応じた交互矩形波パルスを送出し、+側
半導体スイッチ20、−側半導体スイッチ21を半周期
ごとに交互に駆動し、+電圧と−電圧を0V電位でつな
ぎ合わせ正弦波出力を得る構成としている。
【0005】また、正弦波基準信号部24の一例とし
て、図11にアナログ構成のクワッドラチャ発振回路を
示す。この回路は正弦波発振器として一般に広く用いら
れているものであり、その動作詳細については説明を省
くが、発振周波数は、コンデンサ(CT)24A、24
B、24Cと抵抗(RT)24D、24E、24Fで決
まり、 f=1/(2・π・CT・RT) となり、正弦波信号を得ることができるものである。
て、図11にアナログ構成のクワッドラチャ発振回路を
示す。この回路は正弦波発振器として一般に広く用いら
れているものであり、その動作詳細については説明を省
くが、発振周波数は、コンデンサ(CT)24A、24
B、24Cと抵抗(RT)24D、24E、24Fで決
まり、 f=1/(2・π・CT・RT) となり、正弦波信号を得ることができるものである。
【0006】正弦波発振器においては、この他にもウィ
ーンブリッジ発振回路等の方式があり、これについても
公知としてよく用いられ一般化されている。
ーンブリッジ発振回路等の方式があり、これについても
公知としてよく用いられ一般化されている。
【0007】
【発明が解決しようとする課題】この図10、図11に
示す従来構成において、下記に示す課題がある。
示す従来構成において、下記に示す課題がある。
【0008】図10の回路構成におけるスイッチング素
子5Bの動作状態と正弦波出力波形の詳細を図12に示
す。正弦波基準信号部24から与えられた基準信号は、
PWMパルス発生回路23により基準信号に応じたPW
Mパルス信号に変換された後、ドライバー回路22を介
しスイッチング素子5Bを駆動する。ここで図12
(a)(b)に示すように、基準信号が0Vに近い電位
となったとき、PWMパルス幅は極小となり、スイッチ
ング素子5Bはパルスを絞りきれなくなり、PWM動作
一時停止、間欠状態に陥る。このとき、出力において
は、前記動作停止期間に対応する間の正弦波電圧が維持
できなくなり、ちょうど正電圧から負電圧への切換ポイ
ントで波形歪み29(クロスオーバー歪み)となって現
れることになる。
子5Bの動作状態と正弦波出力波形の詳細を図12に示
す。正弦波基準信号部24から与えられた基準信号は、
PWMパルス発生回路23により基準信号に応じたPW
Mパルス信号に変換された後、ドライバー回路22を介
しスイッチング素子5Bを駆動する。ここで図12
(a)(b)に示すように、基準信号が0Vに近い電位
となったとき、PWMパルス幅は極小となり、スイッチ
ング素子5Bはパルスを絞りきれなくなり、PWM動作
一時停止、間欠状態に陥る。このとき、出力において
は、前記動作停止期間に対応する間の正弦波電圧が維持
できなくなり、ちょうど正電圧から負電圧への切換ポイ
ントで波形歪み29(クロスオーバー歪み)となって現
れることになる。
【0009】さらに、PWMパルス発生回路23のPW
Mパルス幅が粗いとき、+電圧整流平滑部6、−電圧整
流平滑部7において高周波成分が完全には除去されず、
図12(c)の正弦波電圧拡大部28に示すような高調
波歪みを含んだ電圧となる。
Mパルス幅が粗いとき、+電圧整流平滑部6、−電圧整
流平滑部7において高周波成分が完全には除去されず、
図12(c)の正弦波電圧拡大部28に示すような高調
波歪みを含んだ電圧となる。
【0010】上記に挙げたクロスオーバー歪みや高調波
歪みは、ベルやブザーなどの音声負荷等に対し、音質低
下や性能低下の要因になるものであり、これら諸特性と
信頼性を確保するには技術的に困難なものである。
歪みは、ベルやブザーなどの音声負荷等に対し、音質低
下や性能低下の要因になるものであり、これら諸特性と
信頼性を確保するには技術的に困難なものである。
【0011】そこで本発明は波形歪みの少ない安定した
正弦波出力を得ることを目的とするものである。
正弦波出力を得ることを目的とするものである。
【0012】
【課題を解決するための手段】そしてこの目的を達成す
るために本発明は、直流電源の両端にトランスの1次巻
線とスイッチング素子の直列体を接続し、2次巻線に中
間点を設けたPWMコンバータ部と、前記2次巻線の一
端と中間点に接続された+電圧整流平滑部と、前記2次
巻線の他端と前記中間点に接続された−電圧整流平滑部
と、これらの+電圧整流平滑部と−電圧整流平滑部が接
続された電力増幅部と、CPU部のD/A出力部から正
弦波基準信号部と全波整流部とレベルシフト部を介して
前記スイッチング素子を駆動するPWM制御部と、前記
正弦波基準信号部を介して前記電力増幅部を駆動する出
力駆動部と、前記+電圧整流平滑部から前記PWM制御
部への帰還路に介在させた+誤差増幅部と、前記−電圧
整流平滑部からPWM制御部への帰還路に介在させた−
側誤差増幅部とを備えた構成としたものであり、前記正
弦波基準信号部と前記全波整流部により得られた基準信
号に基づき、前記PWM制御部により正弦波状に変調さ
れた高周波のパルスを作成し、前記スイッチング素子を
駆動させ、前記トランスの2つの2次巻線に前記トラン
スの1次巻線との巻線比に比例した高周波の正負電圧を
誘起せしめ、前記+電圧整流平滑部、−電圧整流平滑部
により高周波成分を除去し、それぞれ+側誤差増幅部、
−側誤差増幅部を介し前記PWM制御部に帰還させパル
ス幅を制御し、前記正弦波基準信号部からの信号と同期
させ前記出力駆動部により電力増幅部を駆動して出力に
波形歪みの少ない安定した正弦波電圧を得るようにした
ものである。
るために本発明は、直流電源の両端にトランスの1次巻
線とスイッチング素子の直列体を接続し、2次巻線に中
間点を設けたPWMコンバータ部と、前記2次巻線の一
端と中間点に接続された+電圧整流平滑部と、前記2次
巻線の他端と前記中間点に接続された−電圧整流平滑部
と、これらの+電圧整流平滑部と−電圧整流平滑部が接
続された電力増幅部と、CPU部のD/A出力部から正
弦波基準信号部と全波整流部とレベルシフト部を介して
前記スイッチング素子を駆動するPWM制御部と、前記
正弦波基準信号部を介して前記電力増幅部を駆動する出
力駆動部と、前記+電圧整流平滑部から前記PWM制御
部への帰還路に介在させた+誤差増幅部と、前記−電圧
整流平滑部からPWM制御部への帰還路に介在させた−
側誤差増幅部とを備えた構成としたものであり、前記正
弦波基準信号部と前記全波整流部により得られた基準信
号に基づき、前記PWM制御部により正弦波状に変調さ
れた高周波のパルスを作成し、前記スイッチング素子を
駆動させ、前記トランスの2つの2次巻線に前記トラン
スの1次巻線との巻線比に比例した高周波の正負電圧を
誘起せしめ、前記+電圧整流平滑部、−電圧整流平滑部
により高周波成分を除去し、それぞれ+側誤差増幅部、
−側誤差増幅部を介し前記PWM制御部に帰還させパル
ス幅を制御し、前記正弦波基準信号部からの信号と同期
させ前記出力駆動部により電力増幅部を駆動して出力に
波形歪みの少ない安定した正弦波電圧を得るようにした
ものである。
【0013】
【発明の実施の形態】本発明の請求項1に記載の発明
は、直流電源の両端にトランスの1次巻線とスイッチン
グ素子の直列体を接続し、2次巻線に中間点を設けたP
WMコンバータ部と、前記2次巻線の一端と中間点に接
続された+電圧整流平滑部と、前記2次巻線の他端と前
記中間点に接続された−電圧整流平滑部と、これらの+
電圧整流平滑部と−電圧整流平滑部が接続された電力増
幅部と、CPU部のD/A出力部から正弦波基準信号部
と全波整流部とレベルシフト部を介して前記スイッチン
グ素子を駆動するPWM制御部と、前記正弦波基準信号
部を介して前記電力増幅部を駆動する出力駆動部と、前
記+電圧整流平滑部から前記PWM制御部への帰還路に
介在させた+誤差増幅部と、前記−電圧整流平滑部から
PWM制御部への帰還路に介在させた−側誤差増幅部と
を備えた電子機器であって、前記正弦波基準信号部と前
記全波整流部により得られた基準信号に基づき、前記P
WM制御部により正弦波状に変調された高周波のパルス
を作成し、前記スイッチング素子を駆動させ、前記トラ
ンスの2つの2次巻線に前記トランスの1次巻線との巻
線比に比例した高周波の正負電圧を誘起せしめ、前記+
電圧整流平滑部、−電圧整流平滑部により高周波成分を
除去し、それぞれ+側誤差増幅部、−側誤差増幅部を介
し前記PWM制御部に帰還させパルス幅を制御し、前記
正弦波基準信号部からの信号と同期させ前記出力駆動部
により電力増幅部を駆動して出力に正弦波電圧を得るよ
うにした構成としたものである。この構成により、デジ
タル制御により作成された正弦波基準信号を基に、PW
Mコンバータ部の発振を停止させることなく安定すると
ともに、基準信号をリニアに増幅、変換でき、波形歪み
の少ない安定した正弦波出力を得ることが可能となる。
は、直流電源の両端にトランスの1次巻線とスイッチン
グ素子の直列体を接続し、2次巻線に中間点を設けたP
WMコンバータ部と、前記2次巻線の一端と中間点に接
続された+電圧整流平滑部と、前記2次巻線の他端と前
記中間点に接続された−電圧整流平滑部と、これらの+
電圧整流平滑部と−電圧整流平滑部が接続された電力増
幅部と、CPU部のD/A出力部から正弦波基準信号部
と全波整流部とレベルシフト部を介して前記スイッチン
グ素子を駆動するPWM制御部と、前記正弦波基準信号
部を介して前記電力増幅部を駆動する出力駆動部と、前
記+電圧整流平滑部から前記PWM制御部への帰還路に
介在させた+誤差増幅部と、前記−電圧整流平滑部から
PWM制御部への帰還路に介在させた−側誤差増幅部と
を備えた電子機器であって、前記正弦波基準信号部と前
記全波整流部により得られた基準信号に基づき、前記P
WM制御部により正弦波状に変調された高周波のパルス
を作成し、前記スイッチング素子を駆動させ、前記トラ
ンスの2つの2次巻線に前記トランスの1次巻線との巻
線比に比例した高周波の正負電圧を誘起せしめ、前記+
電圧整流平滑部、−電圧整流平滑部により高周波成分を
除去し、それぞれ+側誤差増幅部、−側誤差増幅部を介
し前記PWM制御部に帰還させパルス幅を制御し、前記
正弦波基準信号部からの信号と同期させ前記出力駆動部
により電力増幅部を駆動して出力に正弦波電圧を得るよ
うにした構成としたものである。この構成により、デジ
タル制御により作成された正弦波基準信号を基に、PW
Mコンバータ部の発振を停止させることなく安定すると
ともに、基準信号をリニアに増幅、変換でき、波形歪み
の少ない安定した正弦波出力を得ることが可能となる。
【0014】本発明の請求項2に記載の発明は、直流基
準電圧を第1の抵抗、第2の抵抗を介して前記CPU部
のD/A変換部に接続し、前記第1の抵抗と第2の抵抗
との接続点から、第3の抵抗、第4の抵抗、第5の抵抗
……第nの抵抗を前記CPU部の各D/A変換ポートへ
それぞれ接続し、前記第1の抵抗と第2の抵抗の接続点
をD/A出力として前記正弦波基準信号部に接続し、前
記CPUは、D/Aデータ格納部にあらかじめ設定され
たデジタル制御信号に応じ順次前記各D/A変換部を切
り換えアナログ出力として生成し、外部起動信号受付時
に前記CPU部各D/A変換ポートが全ロー出力時から
カウントし前記正弦波基準信号部の信号周期の1/4時
間あるいは3/4時間の位相時に前記PWM制御部へ起
動信号を送出する機能を備え、前記正弦波基準信号の0
V変位点で前記PWMコンバータ部を起動、あるいは停
止させ、前記+電圧整流平滑部、−電圧整流平滑部と前
記電力増幅部を介し、ゼロクロスポイントで起動、ある
いは停止させ正弦波出力を得る構成としたものである。
この構成により、従来例にあるウィーンブリッジ発振器
やクワッドラチャ発振器を必要とせず、抵抗のみの構成
で正弦波基準信号を得ることが可能となる。また、外部
起動信号によりD/A出力させるタイミングにおいて、
別なるゼロクロス制御回路を必要とせずCPU部内でD
/Aデータ格納部とリンクさせてゼロクロス制御を行う
ことが可能となる。
準電圧を第1の抵抗、第2の抵抗を介して前記CPU部
のD/A変換部に接続し、前記第1の抵抗と第2の抵抗
との接続点から、第3の抵抗、第4の抵抗、第5の抵抗
……第nの抵抗を前記CPU部の各D/A変換ポートへ
それぞれ接続し、前記第1の抵抗と第2の抵抗の接続点
をD/A出力として前記正弦波基準信号部に接続し、前
記CPUは、D/Aデータ格納部にあらかじめ設定され
たデジタル制御信号に応じ順次前記各D/A変換部を切
り換えアナログ出力として生成し、外部起動信号受付時
に前記CPU部各D/A変換ポートが全ロー出力時から
カウントし前記正弦波基準信号部の信号周期の1/4時
間あるいは3/4時間の位相時に前記PWM制御部へ起
動信号を送出する機能を備え、前記正弦波基準信号の0
V変位点で前記PWMコンバータ部を起動、あるいは停
止させ、前記+電圧整流平滑部、−電圧整流平滑部と前
記電力増幅部を介し、ゼロクロスポイントで起動、ある
いは停止させ正弦波出力を得る構成としたものである。
この構成により、従来例にあるウィーンブリッジ発振器
やクワッドラチャ発振器を必要とせず、抵抗のみの構成
で正弦波基準信号を得ることが可能となる。また、外部
起動信号によりD/A出力させるタイミングにおいて、
別なるゼロクロス制御回路を必要とせずCPU部内でD
/Aデータ格納部とリンクさせてゼロクロス制御を行う
ことが可能となる。
【0015】本発明の請求項3に記載の発明は、CPU
部のA/D変換部が、前記正弦波出力電圧からダイオー
ドを介して得られた半波整流電圧を電圧モニター部で降
圧し、前記CPU部のA/D変換部へアナログ電圧とし
て与え該正弦波出力電圧を監視する機能と、前記CPU
部のA/D変換部によりアナログ〜デジタル変換された
データとA/Dデータ格納部にあらかじめ設定されたデ
ータとを比較/判定し処理する機能と、リセット信号部
によりPWM制御部にリセット信号を送出してPWMコ
ンバータ部を起動あるいは停止させる機能を備えた構成
としたものである。この構成により、別なる比較回路を
必要とせず、各正弦波の半波パルスごとにデータを確
定、処理することができ、処理スピードの高速化とデジ
タルによる信頼性の高い制御が可能となる。
部のA/D変換部が、前記正弦波出力電圧からダイオー
ドを介して得られた半波整流電圧を電圧モニター部で降
圧し、前記CPU部のA/D変換部へアナログ電圧とし
て与え該正弦波出力電圧を監視する機能と、前記CPU
部のA/D変換部によりアナログ〜デジタル変換された
データとA/Dデータ格納部にあらかじめ設定されたデ
ータとを比較/判定し処理する機能と、リセット信号部
によりPWM制御部にリセット信号を送出してPWMコ
ンバータ部を起動あるいは停止させる機能を備えた構成
としたものである。この構成により、別なる比較回路を
必要とせず、各正弦波の半波パルスごとにデータを確
定、処理することができ、処理スピードの高速化とデジ
タルによる信頼性の高い制御が可能となる。
【0016】本発明の請求項4に記載の発明は、レベル
シフト部を、直流基準電圧から第1の抵抗と第2の抵抗
とPNPトランジスタのエミッタを介してコレクタを0
V電位に接続し、ベースを前記全波整流部の出力に接続
し、前記ベースと前記コレクタ間に第3の抵抗を接続
し、前記第1の抵抗と第2の抵抗の接続点を後段のPW
M制御部の基準入力端子に接続してオフセット変換され
た電圧を前記PWM制御部に与え、PWMコンバータ部
をオフセット駆動するように構成したものである。この
構成により、PWM制御部の基準電位レベルを任意の電
圧にオフセットすることが可能で、パルス幅制御範囲を
広げることができ、発振停止や間欠動作に陥ることなく
安定したPWM制御が可能となる。
シフト部を、直流基準電圧から第1の抵抗と第2の抵抗
とPNPトランジスタのエミッタを介してコレクタを0
V電位に接続し、ベースを前記全波整流部の出力に接続
し、前記ベースと前記コレクタ間に第3の抵抗を接続
し、前記第1の抵抗と第2の抵抗の接続点を後段のPW
M制御部の基準入力端子に接続してオフセット変換され
た電圧を前記PWM制御部に与え、PWMコンバータ部
をオフセット駆動するように構成したものである。この
構成により、PWM制御部の基準電位レベルを任意の電
圧にオフセットすることが可能で、パルス幅制御範囲を
広げることができ、発振停止や間欠動作に陥ることなく
安定したPWM制御が可能となる。
【0017】本発明の請求項5に記載の発明は、+電圧
整流平滑部を、2次巻線の一端から第1のダイオードの
アノードを介して第1のコンデンサを接続した構成と
し、−電圧整流平滑部は2次巻線の他端から第2のダイ
オードのカソードを介して第2のコンデンサを接続した
構成とし、前記トランスの2次巻線の中間点に前記第
1、第2のコンデンサを接続したものである。この構成
により、トランスのフライバック電圧を利用することか
ら、入力電源電圧に影響されない極めて安定化された変
換電圧を前記+電圧整流平滑部と−電圧整流平滑部に得
ることが可能となる。
整流平滑部を、2次巻線の一端から第1のダイオードの
アノードを介して第1のコンデンサを接続した構成と
し、−電圧整流平滑部は2次巻線の他端から第2のダイ
オードのカソードを介して第2のコンデンサを接続した
構成とし、前記トランスの2次巻線の中間点に前記第
1、第2のコンデンサを接続したものである。この構成
により、トランスのフライバック電圧を利用することか
ら、入力電源電圧に影響されない極めて安定化された変
換電圧を前記+電圧整流平滑部と−電圧整流平滑部に得
ることが可能となる。
【0018】本発明の請求項6に記載の発明は、前記電
力増幅部が、前記+電圧整流平滑部をNPNトランジス
タのコレクタへ接続し、前記−電圧整流平滑部をPNP
トランジスタのコレクタへ接続し、前記NPNトランジ
スタのエミッタと前記PNPトランジスタのエミッタと
を互いに接続し、前記NPNトランジスタのベースと前
記PNPトランジスタのベースとを互いに接続し、前記
ベースは前記出力駆動部へ接続した構成としたものであ
る。この構成により、前記NPN、PNPの各トランジ
スタは出力駆動部からリニアに制御、駆動され、波形歪
みの極めて少ない安定した正弦波出力を得ることが可能
となる。
力増幅部が、前記+電圧整流平滑部をNPNトランジス
タのコレクタへ接続し、前記−電圧整流平滑部をPNP
トランジスタのコレクタへ接続し、前記NPNトランジ
スタのエミッタと前記PNPトランジスタのエミッタと
を互いに接続し、前記NPNトランジスタのベースと前
記PNPトランジスタのベースとを互いに接続し、前記
ベースは前記出力駆動部へ接続した構成としたものであ
る。この構成により、前記NPN、PNPの各トランジ
スタは出力駆動部からリニアに制御、駆動され、波形歪
みの極めて少ない安定した正弦波出力を得ることが可能
となる。
【0019】本発明の請求項7に記載の発明は、+側誤
差増幅部を、前記+電圧整流平滑部の前記第1のコンデ
ンサ両端部に第1の抵抗と第2の抵抗の直列体を接続
し、前記第1の抵抗と第2の抵抗の接続点を演算増幅器
の+入力に接続し、前記演算増幅器の−入力と前記演算
増幅器出力とを接続し、前記演算増幅器出力をPWM制
御部へ帰還させる構成としたものである。この構成によ
り、前記第1、第2の抵抗のインピーダンスを高く設定
することができ、高効率化、小型化が可能となる。
差増幅部を、前記+電圧整流平滑部の前記第1のコンデ
ンサ両端部に第1の抵抗と第2の抵抗の直列体を接続
し、前記第1の抵抗と第2の抵抗の接続点を演算増幅器
の+入力に接続し、前記演算増幅器の−入力と前記演算
増幅器出力とを接続し、前記演算増幅器出力をPWM制
御部へ帰還させる構成としたものである。この構成によ
り、前記第1、第2の抵抗のインピーダンスを高く設定
することができ、高効率化、小型化が可能となる。
【0020】本発明の請求項8に記載の発明は、−側誤
差増幅部を、前記−電圧整流平滑部の前記第2のコンデ
ンサ両端部に第1の抵抗と第2の抵抗の直列体を接続
し、前記第1の抵抗と第2の抵抗の接続点を第3の抵抗
を介して演算増幅器の−入力に接続し、前記演算増幅器
出力と−入力間に第4の抵抗を接続し、前記演算増幅器
の+入力を接地した構成としたものである。この構成に
より、前記同様に前記第1、第2の抵抗のインピーダン
スを高く設定することができ、高効率化、小型化が可能
となる。
差増幅部を、前記−電圧整流平滑部の前記第2のコンデ
ンサ両端部に第1の抵抗と第2の抵抗の直列体を接続
し、前記第1の抵抗と第2の抵抗の接続点を第3の抵抗
を介して演算増幅器の−入力に接続し、前記演算増幅器
出力と−入力間に第4の抵抗を接続し、前記演算増幅器
の+入力を接地した構成としたものである。この構成に
より、前記同様に前記第1、第2の抵抗のインピーダン
スを高く設定することができ、高効率化、小型化が可能
となる。
【0021】(実施の形態1)図1は本発明の電子機器
における基本構成図である。また、基本構成は以下で説
明する他の実施の形態についても同様である。CPU部
(中央演算処理装置の略称)12におけるD/A出力部
は、デジタル処理により基本信号となる正弦波信号をD
Cオフセット値によりアナログ値として生成するととも
に、演算処理やカウンタによるON/OFF制御機能を
もち、PWM制御部4に対しリセットパルスやゼロクロ
ス制御を行う機能を併せ持つ。前記基本となる正弦波信
号(DCオフセット値)は正弦波基準信号部1に与えら
れ、信号増幅と正負変換を同時に行い、PWM制御部
4、出力駆動部11、電力増幅部10をそれぞれ駆動
し、アナログ信号をリニアに増幅して必要とする正弦波
を得るものである。また、前記CPU部12を含めた本
電子機器の特徴とする波形歪みの少ない高効率安定動作
を実現するための具体的手段について説明する。従来例
においては、前述したようにPWMパルスが抜けること
により出力に歪みを生じたが、本発明においては、全波
整流部2にて変換された信号を一旦レベルシフト部3に
よりDCオフセットを加える。これによりPWM制御部
4への入力信号を常に0V以上に維持し、最小パルス時
においてもスイッチングのパルス幅を十分確保するよう
にしたものである。これにより常にPWMコンバータ部
5を連続発振で動作させ、+電圧整流平滑部6と−電圧
整流平滑部7においては高周波パルスが整流平滑された
DC+AC電圧を得ることができる。さらに+電圧整流
平滑部6と−電圧整流平滑部7にそれぞれ+側誤差増幅
部8と−側誤差増幅部9を接続し、前記DC+AC電圧
をモニターしてその相対信号をPWM制御部4に帰還さ
せる。PWM制御部4はこの帰還信号を受け、レベルシ
フト部3で設定された基準信号とを比較し、それぞれの
信号が平衡するようにPWMコンバータ部5へパルス信
号を送出し、スイッチングパルスの幅を変化させて+電
圧整流平滑部6と−電圧整流平滑部7の電圧を安定化す
る。しかしながらここで得られたDC+AC電圧はスイ
ッチングパルスによるノイズや高周波成分を多く含んだ
粗悪な整流電圧となっている。この電圧から滑らかな正
弦波出力を得るための具体的手段を次に挙げる。正弦波
基準信号部1からの信号により、オペアンプによる反転
増幅回路や非反転増幅回路で構成される出力駆動部11
とバッファとなる電力増幅部10をリニアに駆動すると
ともに、電力増幅部10で得られた出力信号を出力駆動
部11に帰還させる。また出力駆動部11内において
は、抵抗とコンデンサ等を用いた帰還回路により出力信
号が位相補正され、正弦波出力における発振の安定度や
負荷の過渡特性を改善し、出力に所定の極めて安定度の
高い正弦波電圧を得ることができるものである。
における基本構成図である。また、基本構成は以下で説
明する他の実施の形態についても同様である。CPU部
(中央演算処理装置の略称)12におけるD/A出力部
は、デジタル処理により基本信号となる正弦波信号をD
Cオフセット値によりアナログ値として生成するととも
に、演算処理やカウンタによるON/OFF制御機能を
もち、PWM制御部4に対しリセットパルスやゼロクロ
ス制御を行う機能を併せ持つ。前記基本となる正弦波信
号(DCオフセット値)は正弦波基準信号部1に与えら
れ、信号増幅と正負変換を同時に行い、PWM制御部
4、出力駆動部11、電力増幅部10をそれぞれ駆動
し、アナログ信号をリニアに増幅して必要とする正弦波
を得るものである。また、前記CPU部12を含めた本
電子機器の特徴とする波形歪みの少ない高効率安定動作
を実現するための具体的手段について説明する。従来例
においては、前述したようにPWMパルスが抜けること
により出力に歪みを生じたが、本発明においては、全波
整流部2にて変換された信号を一旦レベルシフト部3に
よりDCオフセットを加える。これによりPWM制御部
4への入力信号を常に0V以上に維持し、最小パルス時
においてもスイッチングのパルス幅を十分確保するよう
にしたものである。これにより常にPWMコンバータ部
5を連続発振で動作させ、+電圧整流平滑部6と−電圧
整流平滑部7においては高周波パルスが整流平滑された
DC+AC電圧を得ることができる。さらに+電圧整流
平滑部6と−電圧整流平滑部7にそれぞれ+側誤差増幅
部8と−側誤差増幅部9を接続し、前記DC+AC電圧
をモニターしてその相対信号をPWM制御部4に帰還さ
せる。PWM制御部4はこの帰還信号を受け、レベルシ
フト部3で設定された基準信号とを比較し、それぞれの
信号が平衡するようにPWMコンバータ部5へパルス信
号を送出し、スイッチングパルスの幅を変化させて+電
圧整流平滑部6と−電圧整流平滑部7の電圧を安定化す
る。しかしながらここで得られたDC+AC電圧はスイ
ッチングパルスによるノイズや高周波成分を多く含んだ
粗悪な整流電圧となっている。この電圧から滑らかな正
弦波出力を得るための具体的手段を次に挙げる。正弦波
基準信号部1からの信号により、オペアンプによる反転
増幅回路や非反転増幅回路で構成される出力駆動部11
とバッファとなる電力増幅部10をリニアに駆動すると
ともに、電力増幅部10で得られた出力信号を出力駆動
部11に帰還させる。また出力駆動部11内において
は、抵抗とコンデンサ等を用いた帰還回路により出力信
号が位相補正され、正弦波出力における発振の安定度や
負荷の過渡特性を改善し、出力に所定の極めて安定度の
高い正弦波電圧を得ることができるものである。
【0022】次に、CPU部12におけるD/A出力の
具体的構成を図2により説明する。CPU部12のD/
A部は、デジタル処理を行うD/A変換部12H、デジ
タルデータが格納されたD/Aデータ格納部12I、割
り込みや外部入力受付/演算を行う演算/制御部12
K、時間やタイミングをカウントするカウンター部12
J、演算/制御部からのデータによりゼロクロス制御/
処理を行うゼロクロス制御部12L、ゼロクロス制御部
からの信号をオープンコレクタにて出力しPWM制御部
4を駆動するゼロクロス出力部12Mから構成されてい
る。また、基準電圧18から抵抗12Aを介して抵抗1
2B、12C、12D、12E、12F、12Gがそれ
ぞれD/A変換部12HのD/A変換ポートに接続され
ている。ここで、D/A出力の性能(分解能)におい
て、たとえば抵抗12Bのみで構成したときの処理能力
は1ビットであり、抵抗12Bと12Cの2つで構成し
たときは2ビット、n個の抵抗を付加すればnビット処
理が可能となり、抵抗を付加するごとに処理能力が向上
し制御データを細分化でき分解能を上げることができ
る。また、抵抗12Aと12Bの接続点が、基本となる
正弦波信号の仮想GND(0V点)となり、ここを基準
に上下に振幅される。さらに、抵抗12B〜12Gにお
ける抵抗値の比率についての詳細はそれぞれ、 12C=12B×2倍 12D=12B×4倍 12E=12B×8倍 12F=12B×16倍 とし、1ビットのべき乗値で構成される。また、D/A
出力(抵抗12Aと12Bの中点)において高精度の正
弦波信号を得るために、D/A変換時の出力振幅値を大
きくする必要があるとともに、さらには歪みを低減する
ためにデジタル〜アナログ変換時の直線性が必要とされ
る。しかしながらこれらはそれぞれ相反するものであ
り、抵抗12A〜12Gにおける抵抗の比率と具体値が
出力特性を決める最重要ポイントとなる。これらは設計
目標とする性能や歪み率に応じて選定されるものであ
る。ここで具体値について例を挙げると、基準電圧18
を+5V、D/A変換部12Hのトータルビット数nを
8ビット、抵抗12Aと12Bの比率を2:3としそれ
ぞれ2KΩ:3KΩ、抵抗12Cは12B×2倍、12
Dは12B×4倍、....としてD/A変換する。こ
れにより、歪み率0.2%で3Vが仮想GNDとなった
極めて歪みの少ない基準正弦波信号を得ることができ
る。電圧レベルについては、仮想GND(0V点)が3
V、振幅が±1Vで2〜4Vp−pの信号となる。この
基本信号を、前述した正弦波基準信号部に与え、DCカ
ット等の正負変換回路により従来構成のクワッドラチャ
回路相当の正弦波信号を得ることができるものである。
具体的構成を図2により説明する。CPU部12のD/
A部は、デジタル処理を行うD/A変換部12H、デジ
タルデータが格納されたD/Aデータ格納部12I、割
り込みや外部入力受付/演算を行う演算/制御部12
K、時間やタイミングをカウントするカウンター部12
J、演算/制御部からのデータによりゼロクロス制御/
処理を行うゼロクロス制御部12L、ゼロクロス制御部
からの信号をオープンコレクタにて出力しPWM制御部
4を駆動するゼロクロス出力部12Mから構成されてい
る。また、基準電圧18から抵抗12Aを介して抵抗1
2B、12C、12D、12E、12F、12Gがそれ
ぞれD/A変換部12HのD/A変換ポートに接続され
ている。ここで、D/A出力の性能(分解能)におい
て、たとえば抵抗12Bのみで構成したときの処理能力
は1ビットであり、抵抗12Bと12Cの2つで構成し
たときは2ビット、n個の抵抗を付加すればnビット処
理が可能となり、抵抗を付加するごとに処理能力が向上
し制御データを細分化でき分解能を上げることができ
る。また、抵抗12Aと12Bの接続点が、基本となる
正弦波信号の仮想GND(0V点)となり、ここを基準
に上下に振幅される。さらに、抵抗12B〜12Gにお
ける抵抗値の比率についての詳細はそれぞれ、 12C=12B×2倍 12D=12B×4倍 12E=12B×8倍 12F=12B×16倍 とし、1ビットのべき乗値で構成される。また、D/A
出力(抵抗12Aと12Bの中点)において高精度の正
弦波信号を得るために、D/A変換時の出力振幅値を大
きくする必要があるとともに、さらには歪みを低減する
ためにデジタル〜アナログ変換時の直線性が必要とされ
る。しかしながらこれらはそれぞれ相反するものであ
り、抵抗12A〜12Gにおける抵抗の比率と具体値が
出力特性を決める最重要ポイントとなる。これらは設計
目標とする性能や歪み率に応じて選定されるものであ
る。ここで具体値について例を挙げると、基準電圧18
を+5V、D/A変換部12Hのトータルビット数nを
8ビット、抵抗12Aと12Bの比率を2:3としそれ
ぞれ2KΩ:3KΩ、抵抗12Cは12B×2倍、12
Dは12B×4倍、....としてD/A変換する。こ
れにより、歪み率0.2%で3Vが仮想GNDとなった
極めて歪みの少ない基準正弦波信号を得ることができ
る。電圧レベルについては、仮想GND(0V点)が3
V、振幅が±1Vで2〜4Vp−pの信号となる。この
基本信号を、前述した正弦波基準信号部に与え、DCカ
ット等の正負変換回路により従来構成のクワッドラチャ
回路相当の正弦波信号を得ることができるものである。
【0023】次に、CPU部12におけるゼロクロス処
理について説明する。まず、演算/制御部12Kに割り
込みにより外部起動信号12Nが入力される。ここで演
算/制御部12Kは割り込みを受け付け、カウンター部
12Jを動作させタイマーやタイミングデータ等の相互
伝達を行う。同時に、演算/制御部12KからD/A変
換部12Hを制御している処理途中において、D/A変
換部12Hが全ローレベルとなったとき(正弦波信号の
最低電圧レベルに達したとき)を検知、タイマーカウン
トし、全ローレベルから1/4サイクル時間かあるいは
3/4サイクル時間のタイミングに来たときすなわち仮
想ゼロクロス位置において、ゼロクロス制御部12L、
ゼロクロス出力部12Mを介し、PWM制御部4に動作
信号を送出する。これにより、後段で増幅される正弦波
出力に同期して、ゼロクロス時に出力を開始あるいは停
止させることができ、負荷への突入電流や電流歪みをお
さえることが可能となり、高精度で極めて信頼性の高い
装置を実現できるものである。
理について説明する。まず、演算/制御部12Kに割り
込みにより外部起動信号12Nが入力される。ここで演
算/制御部12Kは割り込みを受け付け、カウンター部
12Jを動作させタイマーやタイミングデータ等の相互
伝達を行う。同時に、演算/制御部12KからD/A変
換部12Hを制御している処理途中において、D/A変
換部12Hが全ローレベルとなったとき(正弦波信号の
最低電圧レベルに達したとき)を検知、タイマーカウン
トし、全ローレベルから1/4サイクル時間かあるいは
3/4サイクル時間のタイミングに来たときすなわち仮
想ゼロクロス位置において、ゼロクロス制御部12L、
ゼロクロス出力部12Mを介し、PWM制御部4に動作
信号を送出する。これにより、後段で増幅される正弦波
出力に同期して、ゼロクロス時に出力を開始あるいは停
止させることができ、負荷への突入電流や電流歪みをお
さえることが可能となり、高精度で極めて信頼性の高い
装置を実現できるものである。
【0024】次に、CPU部12におけるA/D部の具
体的構成を図3により説明する。CPU12のA/D部
は、アナログ値をデジタル変換し処理を行うA/D変換
部12S、デジタルデータを確定するデータ確定部12
T、初期デジタルデータが格納されたA/Dデータ格納
部12O、データを比較し判定を行う比較/判定部12
P、判定されたデータに基づき処理する判定処理部12
Q、判定処理部からの信号をオープンコレクタにて出力
しPWM制御部4に動作/停止信号を送出するリセット
出力部12Rから構成されている。また、出力電圧を半
波整流部14のダイオード14Aにより半波整流した
後、電圧モニター部13の抵抗13Aと13Bにより電
圧降下、分圧させた半波信号電圧をA/D変換部12S
にアナログデータとして与える。ここで、本発明の特徴
である高速、高精度の出力電圧監視機能〜データ処理〜
リセット出力について説明する。まず、A/D変換部1
2Sに入力されるアナログデータは、正弦波出力の半波
側正電圧をさらに半サイクル除いたものである。その1
パルスごとにデータ確定部12Tにて確定し、A/Dデ
ータ格納部12Oのデータと常に比較、判定される。こ
こで、正弦波出力が過負荷、あるいは短絡状態となった
とき、A/D変換部12Sの入力データは出力に応じた
アナログデータで確定される。これをA/Dデータ格納
部12Oにあらかじめ設定されたデータと比較し、瞬時
に判定/処理し、リセット出力部12Rを介してPWM
制御部4に制御信号を送出する。また、何らかの異常に
より正弦波出力が過電圧となったとする。このときに
は、A/D変換部12Sの入力データは出力に応じたア
ナログでデータ確定され、後段の処理については上記同
様となる。さらに1パルスの全体波形データを確定し、
波形欠けや歪み等についてA/Dデータ格納部12Oと
のデータ比較を行い、波形の歪み率を演算して規定値内
に対し合否判定してPWM制御部4を駆動あるいは停止
させる。上記したように、出力データを処理/判定する
項目についてはこの他にも種々あり、たとえばピーク電
圧値、実効電圧値、サイクル周期、波形歪み、さらには
いくつかのパルスをカウントし平均値により判定する方
法や、1パルスだけで瞬時に判定、処理させる方法、あ
るいは1パルスや2パルスをマスクすることも可能であ
り、CPU部12により任意に制御することが可能であ
る。
体的構成を図3により説明する。CPU12のA/D部
は、アナログ値をデジタル変換し処理を行うA/D変換
部12S、デジタルデータを確定するデータ確定部12
T、初期デジタルデータが格納されたA/Dデータ格納
部12O、データを比較し判定を行う比較/判定部12
P、判定されたデータに基づき処理する判定処理部12
Q、判定処理部からの信号をオープンコレクタにて出力
しPWM制御部4に動作/停止信号を送出するリセット
出力部12Rから構成されている。また、出力電圧を半
波整流部14のダイオード14Aにより半波整流した
後、電圧モニター部13の抵抗13Aと13Bにより電
圧降下、分圧させた半波信号電圧をA/D変換部12S
にアナログデータとして与える。ここで、本発明の特徴
である高速、高精度の出力電圧監視機能〜データ処理〜
リセット出力について説明する。まず、A/D変換部1
2Sに入力されるアナログデータは、正弦波出力の半波
側正電圧をさらに半サイクル除いたものである。その1
パルスごとにデータ確定部12Tにて確定し、A/Dデ
ータ格納部12Oのデータと常に比較、判定される。こ
こで、正弦波出力が過負荷、あるいは短絡状態となった
とき、A/D変換部12Sの入力データは出力に応じた
アナログデータで確定される。これをA/Dデータ格納
部12Oにあらかじめ設定されたデータと比較し、瞬時
に判定/処理し、リセット出力部12Rを介してPWM
制御部4に制御信号を送出する。また、何らかの異常に
より正弦波出力が過電圧となったとする。このときに
は、A/D変換部12Sの入力データは出力に応じたア
ナログでデータ確定され、後段の処理については上記同
様となる。さらに1パルスの全体波形データを確定し、
波形欠けや歪み等についてA/Dデータ格納部12Oと
のデータ比較を行い、波形の歪み率を演算して規定値内
に対し合否判定してPWM制御部4を駆動あるいは停止
させる。上記したように、出力データを処理/判定する
項目についてはこの他にも種々あり、たとえばピーク電
圧値、実効電圧値、サイクル周期、波形歪み、さらには
いくつかのパルスをカウントし平均値により判定する方
法や、1パルスだけで瞬時に判定、処理させる方法、あ
るいは1パルスや2パルスをマスクすることも可能であ
り、CPU部12により任意に制御することが可能であ
る。
【0025】次に、レベルシフト部3における具体的構
成を図4により説明する。PWM制御部4の最小パルス
幅を維持し連続発振させるための最適方法として、本発
明の特徴であるPWM制御部に与える基準信号をDCオ
フセットしたものにすることで、PWM制御部4の基準
電圧レベルが0Vに落ちないように設定する。その具体
的手法として、基準電圧18から抵抗3Aと直列に抵抗
3Bを介しPNPトランジスタ3Cのエミッタに接続
し、コレクタ接地とし、ベースコレクタ間に抵抗3Dを
接続するとともに、全波整流部2からの信号をベースに
入力して構成し、前記抵抗3Aと3Bの接続点を基準電
圧出力とする。ここで、全波整流部2から入力される全
波整流信号が0Vに近づくほど、PNPトランジスタ3
Cに流れる電流が増大し、0Vで最大電流となる。この
ときの抵抗3Aと3Bの接続点電圧を算出すると、基準
電圧18をVDD、抵抗3AをRA、抵抗3BをRB、
抵抗3Aに流れる電流をI1、トランジスタ3Cのベー
ス〜エミッタ電圧をVBEとすると、接続点電圧VAB
は、 I1=(VDD−VBE)/(RA+RB) VAB=VBE+(I1×RB) となり、VAB>VBEとなることが分かる。
成を図4により説明する。PWM制御部4の最小パルス
幅を維持し連続発振させるための最適方法として、本発
明の特徴であるPWM制御部に与える基準信号をDCオ
フセットしたものにすることで、PWM制御部4の基準
電圧レベルが0Vに落ちないように設定する。その具体
的手法として、基準電圧18から抵抗3Aと直列に抵抗
3Bを介しPNPトランジスタ3Cのエミッタに接続
し、コレクタ接地とし、ベースコレクタ間に抵抗3Dを
接続するとともに、全波整流部2からの信号をベースに
入力して構成し、前記抵抗3Aと3Bの接続点を基準電
圧出力とする。ここで、全波整流部2から入力される全
波整流信号が0Vに近づくほど、PNPトランジスタ3
Cに流れる電流が増大し、0Vで最大電流となる。この
ときの抵抗3Aと3Bの接続点電圧を算出すると、基準
電圧18をVDD、抵抗3AをRA、抵抗3BをRB、
抵抗3Aに流れる電流をI1、トランジスタ3Cのベー
ス〜エミッタ電圧をVBEとすると、接続点電圧VAB
は、 I1=(VDD−VBE)/(RA+RB) VAB=VBE+(I1×RB) となり、VAB>VBEとなることが分かる。
【0026】これにより、接続点電圧VABは常にVB
E(0.6V)以上となり、PWM制御部4にオフセッ
ト電圧を与えることができ、PWMコンバータ部5を連
続発振させ、安定した出力を維持できるものである。
E(0.6V)以上となり、PWM制御部4にオフセッ
ト電圧を与えることができ、PWMコンバータ部5を連
続発振させ、安定した出力を維持できるものである。
【0027】次に、PWMコンバータ部5と+電圧整流
平滑部6および−電圧整流平滑部7における具体的構成
を図5により説明する。PWM制御部4により駆動され
るPWMコンバータ部5はトランス1次巻線5A、2次
巻線5C、5Dとスイッチング素子5Bにより構成さ
れ、直流入力電源17のトランス1次巻線の電流を高周
波で断続して電力変換されるものである。+電圧整流平
滑部6は、トランス2次巻線5Cのフライバック側巻線
からダイオード6aのアノードを介して整流し、カソー
ドとGND間にコンデンサ6bを接続して低域フィルタ
を構成し、高周波パルスを平滑して正側のDC+AC電
圧とする。また、−電圧整流平滑部7においては、トラ
ンス2次巻線5Dのフォワード側巻線からダイオード7
aのカソードを介して整流し、アノードとGND間にコ
ンデンサ7bを接続して低域フィルタを構成し、高周波
パルスを平滑して負側のDC+AC電圧を得るようにす
るものである。なおトランス2次巻線5C、5Dは連続
したもので中点をアースに接続している。またコンデン
サ6b、7bも接続している。
平滑部6および−電圧整流平滑部7における具体的構成
を図5により説明する。PWM制御部4により駆動され
るPWMコンバータ部5はトランス1次巻線5A、2次
巻線5C、5Dとスイッチング素子5Bにより構成さ
れ、直流入力電源17のトランス1次巻線の電流を高周
波で断続して電力変換されるものである。+電圧整流平
滑部6は、トランス2次巻線5Cのフライバック側巻線
からダイオード6aのアノードを介して整流し、カソー
ドとGND間にコンデンサ6bを接続して低域フィルタ
を構成し、高周波パルスを平滑して正側のDC+AC電
圧とする。また、−電圧整流平滑部7においては、トラ
ンス2次巻線5Dのフォワード側巻線からダイオード7
aのカソードを介して整流し、アノードとGND間にコ
ンデンサ7bを接続して低域フィルタを構成し、高周波
パルスを平滑して負側のDC+AC電圧を得るようにす
るものである。なおトランス2次巻線5C、5Dは連続
したもので中点をアースに接続している。またコンデン
サ6b、7bも接続している。
【0028】次に、電力増幅部10における具体的構成
を図6により説明する。前段の+電圧整流平滑部6から
NPNトランジスタ10Aのコレクタを接続し、エミッ
タを介してPNPトランジスタ10Bのエミッタに接続
して出力端子とし、さらにコレクタから−電圧整流平滑
部7へ帰還させて、エミッタフォロワ出力のトーテムポ
ール構成とする。また、それぞれのトランジスタのベー
スを接続して、出力駆動部11より制御される構成とす
る。上記構成によると、正弦波の正電圧供給時において
は、出力駆動部11の電位を高くしトランジスタ10A
に電流を供給するよう動作させる。これによりトランジ
スタ10Aは負荷に対して順バイアスされ、正電圧出力
が供給される。また、負電圧供給時においては、出力駆
動部の電位を低くしトランジスタ10Bにより負荷から
−電圧整流平滑部7へ向け電流を引き抜くよう動作させ
る。これによりトランジスタ10Bは負荷から−側に順
バイアスされ、負電圧出力が供給されるものである。こ
のようにして正弦波出力が電力増幅あるいは電流増幅さ
れ負荷へ供給される。また、さらなる出力電流が必要と
なれば、上記のトーテムポール構成による電力増幅部1
0を上記構成と並列に付加することで、大電流、大電力
の正弦波出力を得ることができるものである。
を図6により説明する。前段の+電圧整流平滑部6から
NPNトランジスタ10Aのコレクタを接続し、エミッ
タを介してPNPトランジスタ10Bのエミッタに接続
して出力端子とし、さらにコレクタから−電圧整流平滑
部7へ帰還させて、エミッタフォロワ出力のトーテムポ
ール構成とする。また、それぞれのトランジスタのベー
スを接続して、出力駆動部11より制御される構成とす
る。上記構成によると、正弦波の正電圧供給時において
は、出力駆動部11の電位を高くしトランジスタ10A
に電流を供給するよう動作させる。これによりトランジ
スタ10Aは負荷に対して順バイアスされ、正電圧出力
が供給される。また、負電圧供給時においては、出力駆
動部の電位を低くしトランジスタ10Bにより負荷から
−電圧整流平滑部7へ向け電流を引き抜くよう動作させ
る。これによりトランジスタ10Bは負荷から−側に順
バイアスされ、負電圧出力が供給されるものである。こ
のようにして正弦波出力が電力増幅あるいは電流増幅さ
れ負荷へ供給される。また、さらなる出力電流が必要と
なれば、上記のトーテムポール構成による電力増幅部1
0を上記構成と並列に付加することで、大電流、大電力
の正弦波出力を得ることができるものである。
【0029】次に、+側誤差増幅部8における具体的構
成を図7により説明する。前段の+電圧整流平滑部6に
おけるコンデンサ6b両端から抵抗8Aと8Bを直列に
接続し、その中点をコンパレータ8Cの+入力に接続す
るとともに、−入力と出力を接続してなるボルテージフ
ォロワにより構成する。これにより、+電圧整流平滑部
6の電圧をモニターしコンパレータ8Cにより増幅し、
PWM制御部4に帰還して+電圧整流平滑部6の電圧安
定化を図るものである。この構成により抵抗8A、8B
の抵抗値を極めて大きく設定することができ、高効率、
小型化が実現できるものである。
成を図7により説明する。前段の+電圧整流平滑部6に
おけるコンデンサ6b両端から抵抗8Aと8Bを直列に
接続し、その中点をコンパレータ8Cの+入力に接続す
るとともに、−入力と出力を接続してなるボルテージフ
ォロワにより構成する。これにより、+電圧整流平滑部
6の電圧をモニターしコンパレータ8Cにより増幅し、
PWM制御部4に帰還して+電圧整流平滑部6の電圧安
定化を図るものである。この構成により抵抗8A、8B
の抵抗値を極めて大きく設定することができ、高効率、
小型化が実現できるものである。
【0030】次に、−側誤差増幅部9における具体的構
成を図8により説明する。前段の−電圧整流平滑部7に
おけるコンデンサ7b両端から抵抗9Aと9Bを直列に
接続し、その中点から抵抗9Cを介してコンパレータ9
Eの−入力に接続し、さらに−入力とコンパレータ9E
の出力間に抵抗9Dを接続した反転増幅器により構成す
る。これにより、−電圧整流平滑部7の電圧をモニター
しコンパレータ9Eにより増幅、PWM制御部4に帰還
して−電圧整流平滑部7の電圧安定化を図るものであ
る。この構成により抵抗9A、9Bの抵抗値を極めて大
きく設定することができ、上記同様に高効率、小型化が
実現できるものである。
成を図8により説明する。前段の−電圧整流平滑部7に
おけるコンデンサ7b両端から抵抗9Aと9Bを直列に
接続し、その中点から抵抗9Cを介してコンパレータ9
Eの−入力に接続し、さらに−入力とコンパレータ9E
の出力間に抵抗9Dを接続した反転増幅器により構成す
る。これにより、−電圧整流平滑部7の電圧をモニター
しコンパレータ9Eにより増幅、PWM制御部4に帰還
して−電圧整流平滑部7の電圧安定化を図るものであ
る。この構成により抵抗9A、9Bの抵抗値を極めて大
きく設定することができ、上記同様に高効率、小型化が
実現できるものである。
【0031】なお図9は図1におけるスピーカ15等の
負荷に供給される正弦波出力を示している。また図1の
17は直流供給電源である。
負荷に供給される正弦波出力を示している。また図1の
17は直流供給電源である。
【0032】
【発明の効果】以上のように本発明は、直流電源の両端
にトランスの1次巻線とスイッチング素子の直列体を接
続し、2次巻線に中間点を設けたPWMコンバータ部
と、前記2次巻線の一端と中間点に接続された+電圧整
流平滑部と、前記2次巻線の他端と前記中間点に接続さ
れた−電圧整流平滑部と、これらの+電圧整流平滑部と
−電圧整流平滑部が接続された電力増幅部と、CPU部
のD/A出力部から正弦波基準信号部と全波整流部とレ
ベルシフト部を介して前記スイッチング素子を駆動する
PWM制御部と、前記正弦波基準信号部を介して前記電
力増幅部を駆動する出力駆動部と、前記+電圧整流平滑
部から前記PWM制御部への帰還路に介在させた+誤差
増幅部と、前記−電圧整流平滑部からPWM制御部への
帰還路に介在させた−側誤差増幅部とを備えたものであ
って、波形歪みの少ない安定した正弦波出力を得ること
が可能となる。
にトランスの1次巻線とスイッチング素子の直列体を接
続し、2次巻線に中間点を設けたPWMコンバータ部
と、前記2次巻線の一端と中間点に接続された+電圧整
流平滑部と、前記2次巻線の他端と前記中間点に接続さ
れた−電圧整流平滑部と、これらの+電圧整流平滑部と
−電圧整流平滑部が接続された電力増幅部と、CPU部
のD/A出力部から正弦波基準信号部と全波整流部とレ
ベルシフト部を介して前記スイッチング素子を駆動する
PWM制御部と、前記正弦波基準信号部を介して前記電
力増幅部を駆動する出力駆動部と、前記+電圧整流平滑
部から前記PWM制御部への帰還路に介在させた+誤差
増幅部と、前記−電圧整流平滑部からPWM制御部への
帰還路に介在させた−側誤差増幅部とを備えたものであ
って、波形歪みの少ない安定した正弦波出力を得ること
が可能となる。
【図1】本発明の実施の形態1における構成図
【図2】本発明の実施の形態1における要部構成図
【図3】本発明の実施の形態1における要部構成図
【図4】本発明の実施の形態1における要部構成図
【図5】本発明の実施の形態1における要部構成図
【図6】本発明の実施の形態1における要部構成図
【図7】本発明の実施の形態1における要部構成図
【図8】本発明の実施の形態1における要部構成図
【図9】本発明の実施の形態1の動作状態を示す図
【図10】従来例における構成図
【図11】従来例における要部構成図
【図12】(a)〜(c)はそれぞれ従来例における動
作状態を示す図
作状態を示す図
1 正弦波基準信号部 2 全波整流部 3 レベルシフト部 4 PWM制御部 5 PWMコンバータ部 6 +電圧整流平滑部 7 −電圧整流平滑部 8 +側誤差増幅部 9 −側誤差増幅部 10 電力増幅部 11 出力駆動部 12 CPU部 13 電圧モニター部 14 半波整流部
Claims (8)
- 【請求項1】 直流電源の両端にトランスの1次巻線と
スイッチング素子の直列体を接続し、2次巻線に中間点
を設けたPWMコンバータ部と、前記2次巻線の一端と
中間点に接続された+電圧整流平滑部と、前記2次巻線
の他端と前記中間点に接続された−電圧整流平滑部と、
これらの+電圧整流平滑部と−電圧整流平滑部が接続さ
れた電力増幅部と、CPU部のD/A出力部から正弦波
基準信号部と全波整流部とレベルシフト部を介して前記
スイッチング素子を駆動するPWM制御部と、前記正弦
波基準信号部を介して前記電力増幅部を駆動する出力駆
動部と、前記+電圧整流平滑部から前記PWM制御部へ
の帰還路に介在させた+誤差増幅部と、前記−電圧整流
平滑部からPWM制御部への帰還路に介在させた−側誤
差増幅部とを備えた電子機器。 - 【請求項2】 直流基準電圧を第1の抵抗、第2の抵抗
を介してCPU部のD/A変換部に接続し、前記第1の
抵抗と第2の抵抗との接続点から、第3の抵抗、第4の
抵抗、第5の抵抗……第nの抵抗を前記CPU部の各D
/A変換ポートへそれぞれ接続し、前記第1の抵抗と第
2の抵抗の接続点をD/A出力として前記正弦波基準信
号部に接続し、前記CPUは、D/Aデータ格納部にあ
らかじめ設定されたデジタル制御信号に応じ順次前記各
D/A変換部を切り換えアナログ出力として生成し、外
部起動信号受付時に前記CPU部の各D/A変換ポート
が全ロー出力時からカウントし前記正弦波基準信号部の
信号周期の1/4時間あるいは3/4時間の位相で前記
PWM制御部へ起動信号を送出する機能を備え、前記正
弦波基準信号の0V変位点で前記PWMコンバータ部を
起動、あるいは停止させ、前記+電圧整流平滑部、−電
圧整流平滑部と前記電力増幅部を介し、ゼロクロス起
動、あるいはゼロクロス停止により正弦波出力を得るこ
とを特徴とする請求項1記載の電子機器。 - 【請求項3】 CPU部のA/D変換部は、前記正弦波
出力電圧からダイオードを介して得られた半波整流電圧
を電圧モニター部で降圧し、前記CPU部のA/D変換
部へアナログ電圧として与え該正弦波出力電圧を監視す
る機能と、前記CPU部のA/D変換部によりアナログ
〜デジタル変換されたデータとA/Dデータ格納部にあ
らかじめ設定されたデータとを比較/判定し処理する機
能と、リセット信号部によりPWM制御部にリセット信
号を送出してPWMコンバータ部を起動あるいは停止さ
せる機能を備えたことを特徴とする請求項1記載の電子
機器。 - 【請求項4】 レベルシフト部は、直流基準電圧から第
1の抵抗と第2の抵抗とPNPトランジスタのエミッタ
を介してコレクタを0V電位に接続し、ベースを前記全
波整流部の出力に接続し、前記ベースと前記コレクタ間
に第3の抵抗を接続し、前記第1の抵抗と第2の抵抗の
接続点を後段のPWM制御部の基準入力端子に接続して
オフセット変換された電圧を前記PWM制御部に与え、
PWMコンバータ部をオフセット駆動するようにしたこ
とを特徴とする請求項1記載の電子機器。 - 【請求項5】 +電圧整流平滑部は、2次巻線の一端か
ら第1のダイオードのアノードを介して第1のコンデン
サを接続した構成とし、−電圧整流平滑部は2次巻線の
他端から第2のダイオードのカソードを介して第2のコ
ンデンサを接続した構成とし、前記トランスの2次巻線
の中間点に前記第1、第2のコンデンサを接続したこと
を特徴とする請求項1記載の電子機器。 - 【請求項6】 電力増幅部は、前記+電圧整流平滑部を
NPNトランジスタのコレクタへ接続し、前記−電圧整
流平滑部をPNPトランジスタのコレクタへ接続し、前
記NPNトランジスタのエミッタと前記PNPトランジ
スタのエミッタとを互いに接続し、前記NPNトランジ
スタのベースと前記PNPトランジスタのベースとを互
いに接続し、前記ベースは前記出力駆動部へ接続した構
成としたことを特徴とする請求項1記載の電子機器。 - 【請求項7】 +側誤差増幅部は、前記+電圧整流平滑
部の前記第1のコンデンサ両端部に第1の抵抗と第2の
抵抗の直列体を接続し、前記第1の抵抗と第2の抵抗の
接続点を演算増幅器の+入力に接続し、前記演算増幅器
の−入力と前記演算増幅器出力とを接続し、前記演算増
幅器出力をPWM制御部へ帰還させる構成としたことを
特徴とする請求項1記載の電子機器。 - 【請求項8】 −側誤差増幅部は、前記−電圧整流平滑
部の前記第2のコンデンサ両端部に第1の抵抗と第2の
抵抗の直列体を接続し、前記第1の抵抗と第2の抵抗の
接続点を第3の抵抗を介して演算増幅器の−入力に接続
し、前記演算増幅器出力と−入力間に第4の抵抗を接続
し、前記演算増幅器の+入力を接地した構成としたこと
を特徴とする請求項1記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000008885A JP2001204176A (ja) | 2000-01-18 | 2000-01-18 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000008885A JP2001204176A (ja) | 2000-01-18 | 2000-01-18 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001204176A true JP2001204176A (ja) | 2001-07-27 |
Family
ID=18537100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000008885A Pending JP2001204176A (ja) | 2000-01-18 | 2000-01-18 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001204176A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100418705B1 (ko) * | 2001-12-21 | 2004-02-14 | 삼성전자주식회사 | 스위칭모드 전원공급시스템 |
CN110335579A (zh) * | 2019-08-16 | 2019-10-15 | 深圳南云微电子有限公司 | 一种蜂鸣器的驱动电路 |
JP2022072142A (ja) * | 2020-10-29 | 2022-05-17 | 日本特殊陶業株式会社 | オゾン発生装置 |
-
2000
- 2000-01-18 JP JP2000008885A patent/JP2001204176A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100418705B1 (ko) * | 2001-12-21 | 2004-02-14 | 삼성전자주식회사 | 스위칭모드 전원공급시스템 |
CN110335579A (zh) * | 2019-08-16 | 2019-10-15 | 深圳南云微电子有限公司 | 一种蜂鸣器的驱动电路 |
CN110335579B (zh) * | 2019-08-16 | 2022-01-07 | 深圳南云微电子有限公司 | 一种蜂鸣器的驱动电路 |
JP2022072142A (ja) * | 2020-10-29 | 2022-05-17 | 日本特殊陶業株式会社 | オゾン発生装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3260024B2 (ja) | 電源回路 | |
US4054843A (en) | Amplifier with modulated power supply voltage | |
US4128868A (en) | D-C converter using pulsed resonant circuit | |
US7994857B2 (en) | Dynamic constant power amplifier | |
JPH07263973A (ja) | Cf−zvs−mrcを用いるアナログ信号用低電力損失増幅器 | |
JPH10304659A (ja) | スイッチ周波数変動に応じたdc/dc変換器の出力制御 | |
US6266254B1 (en) | Switching power circuit | |
JPH0258830B2 (ja) | ||
JP2001204176A (ja) | 電子機器 | |
US4731829A (en) | Circuit for detecting current variations | |
JP4623008B2 (ja) | Fm検波回路 | |
US6515458B1 (en) | Pulse oscillator and voltage level converter | |
JPS6091426A (ja) | 電源装置 | |
US3056094A (en) | Transistor d. c. to a. c. converter | |
NZ511145A (en) | Overcurrent protection by current sensing of switched mode power supply | |
JPH08288983A (ja) | リンガ回路 | |
US5838788A (en) | Telephone ringing signal generator | |
JPS60152161A (ja) | 受話器取り上げ検出用電話回路 | |
KR0168527B1 (ko) | 안정된 사인파 링 발생 회로 | |
JP2002515665A (ja) | 矩形波パルスの歪みおよびノイズを低減する方法、歪みを最小限にしたパルスを発生するための回路、ならびにその方法と回路の使用方法 | |
JP2806519B2 (ja) | 信号検出回路 | |
JPS62108613A (ja) | 三角波発生回路 | |
SU890533A1 (ru) | Преобразователь посто нного напр жени в переменное | |
JPH0526541Y2 (ja) | ||
JPH05343921A (ja) | 直線検波回路 |