JP2001202189A

JP2001202189A - 座標検出装置

Info

Publication number: JP2001202189A
Application number: JP2000011180A
Authority: JP
Inventors: Nobuyuki Hirano; 信行平野; Hirotaka Kimura; 廣隆木村; Isao Nishino; 功西野; Takaya Sugaya; 貴也菅ヶ谷; Toshihiko Matsuo; 俊彦松尾
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-01-20
Filing date: 2000-01-20
Publication date: 2001-07-27

Abstract

(57)【要約】【課題】磁気抵抗素子を用いた手書き入力装置は、磁
気抵抗素子の磁石部材による磁気抵抗値の変化は非常に
微少であり、精密な認識が困難であった。また、磁気抵
抗素子自体が温度変化等の外的要因により大きい磁気抵
抗値の変化を起こす為誤作動の原因にとなり、安定した
動作を確保することが困難であった。【解決手段】磁界を発生させる座標指示手段２３と、
複数の点に夫々対応して互いに離れて配置され、前記座
標指示手段から発生する磁界の強度によって抵抗値が変
化する複数の磁気抵抗素子８と、前記複数の磁気抵抗素
子の内、特定の磁気抵抗素子から出力される出力電圧値
から前記座表指示手段が指し示す位置の座標を検出する
検出手段２４とを備えたことを特徴とする座標検出装
置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】磁界を発生させる座標指示手
段である磁気ペンから発生する磁界による磁気抵抗素子
の磁気抵抗の変化を読み取ることにより、磁気ペンの座
標を認識する座標検出装置に関するものである。

【０００２】

【従来の技術】ペンの位置検出装置としては従来からさ
まざまな方式が実現化されてきた。図２２には抵抗膜を
利用した感圧方式の物を示してある。図２２の感圧方式
の例ではペン４０の圧力により抵抗膜で構成されている
抵抗膜による電極４１が導電性の下部電極４２に接する
と、その場所に応じた抵抗膜による抵抗と抵抗４５との
分圧から電圧値４４が定まる。この電圧値４４をＡＤ変
換すればペンの位置をディジタル的な量で得ることがで
きる。

【０００３】また、特開平０３−２５５５１７には、磁
気抵抗素子の磁気抵抗変化を利用した文字情報を入力す
る手書き入力装置について記載されている。絶縁層を介
してお互いに直行する方向にマトリックス状の形状に形
成された磁気抵抗素子と、入力用ペンに相当する任意形
状の磁石部材とから構成されている。この磁気抵抗素子
とは磁界を受けると数％程度の抵抗値の変動が起こる性
質を持つものである。すなわち、磁石部材が指し示す磁
気抵抗素子が磁石部材からの磁界の影響を受けることに
より磁気抵抗素子の磁気抵抗値が変動し、その変動を検
出することにより磁石部材、つまり入力用ペンが指し示
す座標を認識することができる。

【０００４】

【発明が解決しようとする課題】しかし、先に述べた感
圧方式の場合は、ペン座標の抽出の精度はＡＤ変換と抵
抗膜の精度に左右されてしまい、基板上にノイズが発生
していたり、抵抗膜に特性変化が起こったりした場合は
ペンの座標を正確に抽出できなくなるといった問題があ
った。一方、磁気抵抗素子を用いた手書き入力装置は、
磁気抵抗素子の磁石部材による磁気抵抗値の変化は数％
程度と非常に微少であり、精密な認識が困難であった。
また、磁気抵抗素子自体が温度変化等の外的要因により
数１０％程度の非常に大きい磁気抵抗値の変化を起こし
誤作動の原因にとなり、安定した動作を確保することが
困難であった。更に、本方式では、各磁気抵抗素子に対
して常に高速にスキャンし続けなければならず、消費電
力が大きいという問題もあった。

【０００５】本発明は、上記のような課題を解決するた
めになされたものであり、磁界による数％という微少な
磁気抵抗値の変化を読み取り、精度よく座標を認識する
ペン座標検出装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】第１の発明は、磁界を発
生させる座標指示手段と、複数の点に夫々対応して互い
に離れて配置され、前記座標指示手段から発生する磁界
の強度によって抵抗値が変化する複数の磁気抵抗素子
と、前記複数の磁気抵抗素子の内、特定の磁気抵抗素子
から出力される出力電圧値から前記座表指示手段が指し
示す位置の座標を検出する検出手段とを備えたものであ
る。

【０００７】第２の発明は、第１の発明において前記電
圧が印加されたときに前記特定の磁気抵抗素子に定電流
を流す定電流手段を備えたものである。

【０００８】第３の発明は、第２の発明において前記定
電流の定電流値を可変するものである。

【０００９】第４の発明は、第２の発明において前記定
電流の定電流値を前記複数の磁気抵抗素子内の各々の磁
気抵抗素子毎に変えるものである。

【００１０】第５の発明は、前記定電流に交流成分を重
畳する交流信号発生手段を備え、前記検出手段が、前記
複数の磁気抵抗素子の内、特定の磁気抵抗素子から出力
される交流の出力電圧値の振幅から前記座表指示手段が
指し示す位置の座標を検出し、前記特定の磁気抵抗素子
に前記交流信号発生手段により重畳された交流電流を流
すものである。

【００１１】第６の発明は、第５の発明において前記交
流発生手段が、前記交流成分にシステムクロックから分
周した信号を用いたものである。

【００１２】第７の発明は、第１乃至第６の発明におい
て前記検出手段が、基準電圧値と前記出力電圧値との差
分が第１の基準値以上ある時に前記座標指示手段を検出
するものである。

【００１３】第８の発明は、第１乃至第６の発明におい
て前記検出手段が、前記座標指示手段から出力される磁
界の影響が無い時の前記複数の磁気抵抗素子の内、特定
の磁気抵抗素子から出力される電圧値を前記基準電圧値
とし、前記出力電圧値若しくは前記基準電圧値を複数回
測定して求めるものである。

【００１４】第９の発明は、第８の発明において前記検
出手段が、設定された時間の間隔毎に前記基準電圧値を
再測定するものである。

【００１５】第１０の発明は、第９の発明において前記
検出手段が、再測定前の第１の磁気抵抗素子からの出力
電圧値と再測定後の第1の磁気抵抗素子からの出力電圧
値との差分を再測定差分とし、再測定前の第２の磁気抵
抗素子からの出力電圧値と前記再測定差分とから再測定
後の第２の磁気抵抗素子からの出力電圧値を算出して求
めるものである。

【００１６】第１１の発明は、第７の発明において前記
基準電圧値と前記特定の磁気抵抗素子からの出力電圧値
との差分を座標検出差分とし、前記検出手段が、時間の
経過に伴い、前記座標検出差分が第１の基準値以上であ
り第２の基準値未満である第１の状態と前記座標検出差
分が第２の基準値以上である第２の状態とが発生した場
合に前記基準電圧値を変更するものである。

【００１７】第１２の発明は、第１の発明において前記
複数の磁気抵抗素子の内、特定の磁気抵抗素子を所定の
形式に基づいて選択する選択手段を有し、前記所定の形
式が、少なくとも２つの異なる形式から任意に設定する
ものである。

【００１８】第１３の発明は、第１２の発明において前
記所定の形式が、少なくとも２つの異なる時間間隔であ
るものである。

【００１９】第１４の発明は、第１２の発明において前
記所定の形式が、少なくとも２つ異なる間引き形式であ
るものである。

【発明の実施の形態】

【００２０】実施の形態１．図１は本発明の一実施の形
態である座標検出装置の回路図を示すものである。尚、
磁気抵抗素子を４つ用いた場合について説明する。図に
おいて、１、２、３、４は複数点、例えばマトリックス
状に夫々配置され、座標指示手段としての磁気ペン（図
示しない）から発生する磁界を感知した際に抵抗値が変
化する第１乃至第４の磁気抵抗素子、１ａ、２ａ、３
ａ、４ａは複数の磁気抵抗素子の中から特定の磁気抵抗
素子を選択する第１乃至第４のアナログスイッチ、１
ｂ、２ｂ、３ｂ、４ｂは電流の逆流を防止する第１乃至
第４のダイオード、１ｄ、２ｄ、３ｄ、４ｄは第１乃至
第４のアナログスイッチ１ａ、２ａ、３ａ、４ａのＯＮ
／ＯＦＦの切り換えを行う為の制御信号を入力する第１
乃至第４のアナログスイッチ制御信号用端子、５は一端
が第３及び第４のアナログスイッチ３ａ、４ａに接続さ
れ、他端が接地された抵抗、６は各磁気抵抗素子に定電
圧を印加する定電圧源、７は電圧値を読み取るための電
圧測定ポイント、８は複数の磁気抵抗素子１、２、３、
４を配置した磁気抵抗素子マトリックスである。

【００２１】定電圧源６は第１及び第２のアナログスイ
ッチ１ａ、２ａの一端に接続されており、第１及び第２
のアナログスイッチ１ａ、２ａの他端には夫々第１、第
２の磁気抵抗素子１、２と第３、第４の磁気抵抗素子
３、４が接続されている。また、第１及び第３の磁気抵
抗素子１、３の他端にはダイオードを介して第３のアナ
ログスイッチ３ａが接続され、第２及び第４の磁気抵抗
素子２、４の他端にはダイオードを介して第４のアナロ
グスイッチ４ａが接続されている。更に、第３及び第４
のアナログスイッチ３ａ、４ａの他端には電圧観察ポイ
ント７と一端が接地された抵抗５とが接続されている。

【００２２】まず、複数の中から１つの磁気抵抗素子を
選択し、その磁気抵抗素子の抵抗値を読み取る方法につ
いて説明する。尚、選択される磁気抵抗素子として、例
えば第４の磁気抵抗素子４を例にあげて説明する。ま
ず、定電圧源６に定電圧＋Ｖｃｃを印加する。次に、第
２及び第４のアナログスイッチ２ａ、４ａをＯＮ、第１
及び第３のアナログスイッチ１ａ、３ａをＯＦＦに設定
する。ここで、アナログスイッチをＯＮ／ＯＦＦに設定
するとは、アナログスイッチ制御信号用端子１ｄ、２
ｄ、３ｄ、４ｄに対して制御信号発生装置（図示しな
い）から制御信号を入力するかしないかに対応してい
る。即ち、制御信号が入力されている間のみスイッチが
ＯＮになる。

【００２３】このようにすることにより、第４の磁気抵
抗素子４のみ定電圧が印加されることになる。次に、電
圧測定ポイント７における出力電圧値Ｖｏｕｔを測定
し、＋ＶｃｃとＶｏｕｔから選択された磁気抵抗素子に
おける電圧降下を求め、磁気抵抗素子の抵抗値を計算し
求める。尚、選択された磁気抵抗素子の電圧降下を求め
る際に、アナログスイッチやダイオードによる電圧降下
を考慮することは言うまでもない。

【００２４】電圧測定ポイント７における出力電圧値Ｖ
ｏｕｔは以下に示す式で表記される。尚、各アナログス
イッチによる電圧降下は微少であるため無視している。Ｖｏｕｔ＝（Ｖｃｃ−Ｖｄｉｏｄｅ）×Ｒ５／（Ｒｍｒ＋Ｒ５）・・・（１）Ｖｏｕｔ：電圧測定ポイント７における出力電圧値Ｖｃｃ：印加電圧値Ｖｄｉｏｄｅ：ダイオードにおける電圧降下Ｒ５：抵抗５の抵抗値Ｒｍｒ：選択された磁気抵抗素子の抵抗値即ち、抵抗５の抵抗値Ｒ５を選択された磁気抵抗値Ｒｍ
ｒに比べ大きくすればするほど磁気抵抗素子の磁気によ
る抵抗変化によるＶｏｕｔ変動を大きく取り出すことが
できる。尚、上述したように各磁気抵抗素子の抵抗値は
出力電圧値Ｖｏｕｔに対して一意的に決まる量であり、
以下各磁気抵抗素子の抵抗値の替わりに出力電圧値Ｖｏ
ｕｔを代用し、磁気ペンの位置座標の検出を行なう際に
は出力電圧値を測定して磁気ペンの座標を求める。

【００２５】このような回路構成において、後述するよ
うに第１乃至第４のアナログスイッチ１ａ、２ａ、３
ａ、４ａのＯＮ／ＯＦＦを組み合わせることにより、各
々の磁気抵抗素子を選択し、抵抗値、即ち出力電圧値Ｖ
ｏｕｔを求めることができる。

【００２６】次に、各アナログスイッチを切り換えるこ
とにより、各磁気抵抗素子を定期的に選択する方法につ
いて説明する。図２は図１の回路構成図において、制御
信号発信装置（図示しない）から各アナログスイッチ制
御信号用端子に送られる制御信号のタイムチャートであ
る。図において、Φｘ１、Φｘ２、Φｙ１、Φｙ２は制御
信号発信装置（図示しない）から夫々第１乃至第４のア
ナログスイッチ制御信号用端子１ｄ、２ｄ、３ｄ、４ｄ
に入力される制御信号、ＭＲ１、ＭＲ２、ＭＲ３、ＭＲ
４は各々第１乃至第４の磁気抵抗素子１、２、３、４を
示している。

【００２７】例えば、図中のＡと記載した区間を例にと
る。タイムチャートのハイレベルの時が各アナログスイ
ッチ制御信号端子に制御信号が送られている状態、即ち
アナログスイッチがＯＮの状態を意味している。逆に、
タイムチャートのロウレベルの時はアナログスイッチが
ＯＦＦの状態を意味している。つまり、Ａの区間は、第
１及び第４のアナログスイッチ１ａ、４ａがＯＮ、第２
及び第３のアナログスイッチ２ａ、３ａがＯＦＦの状態
であることを示しており、この時に選択される磁気抵抗
素子は、図から明らかなようにＭＲ４である。このよう
に、本実施の形態では図に示すようなタイムチャートに
従い各アナログスイッチをＯＮ／ＯＦＦすることによ
り、定期的に各磁気抵抗素子が選択することができる。

【００２８】尚、タイムチャートに従って、各アナログ
スイッチ制御信号用端子１ｄ、２ｄ、３ｄ、４ｄに入力
される制御信号は、クロックから分周して得られる信号
であり、専用のクロックを用意しても構わないし、シス
テムに内蔵されているクロックを用意しても構わない。

【００２９】次に上述した構成を有するペン座標検出装
置を用いて、磁気ペンの座標を検出する方法について説
明する。まず、各磁気抵抗素子に対して座標を割り振っ
ておく。例えば、第１乃至第４の磁気抵抗素子１、２、
３、４を（１，１）、（１，２）、（２，１）、（２，
２）と割り振っておく。次に、磁気ペンがペン座標検出
装置に近づいていないとき、即ち各磁気抵抗素子が磁気
ペンの磁界を感知していないときに、各磁気抵抗素子に
対する出力電圧値Ｖｏｕｔ測定し、基準電圧値としてメ
モリ（図示しない）に格納しておく。

【００３０】次に、上述したようにアナログスイッチを
切り換え、定期的に各磁気抵抗素子の出力電圧値を測定
し、測定の毎に対応する磁気抵抗素子の基準電圧値と比
較し、一定以上の変化があれば、この磁気抵抗素子が磁
気ペンの磁界を感知したと判断する。次に、磁気ペンの
磁界を感知した磁気抵抗素子に割り振られた座標を磁気
ペンが指し示した座標と認識する。例えば、第１の磁気
抵抗素子１が基準電圧値に比べ一定以上の変化があった
とすると、磁気ペンの指し示した座標は（１，１）と判
断される。

【００３１】図３は図１で示した本発明の一実施の形態
である座標検出装置における複数の磁気抵抗素子の配置
を示すものである。図において、８は複数点、例えばマ
トリックス状に夫々配置された複数の磁気抵抗素子を有
する磁気抵抗素子マトリックスであり、複数の磁気抵抗
素子は例えば円形状をしている。尚、本実施の形態にお
いて複数の磁気抵抗素子の形状を例えば円形状とした
が、特に円形状に限定されるものではなく、互いの磁気
抵抗素子が接触しないようであれば、四角形や三角形な
どでも構わない。尚、本実施の形態において複数の磁気
抵抗素子を格子状に配置したが、各磁気抵抗素子に対し
て一意的に座標が割り振られていれば磁気抵抗素子の配
置はどのようにおこなっても構わない。また、本実施の
形態において均一に磁気抵抗素子を配置したが、例えば
文字入力箇所のような精度が要求される部分には多くの
通常よりも多くの磁気抵抗素子を配置し、また単にアイ
コンをクリックするだけのような比較的精度が要求され
ない部分には通常よりも少なめに磁気抵抗素子を配置す
るなど、磁気抵抗素子マトリックス８内において磁気抵
抗素子の分布に差を設けても構わない。

【００３２】このように、本実施の形態の構成では磁気
抵抗素子をマトリックス状に配列し、定期的に磁気抵抗
素子からの出力電圧値を読取ることにより、磁気ペンの
指し示す座標を検出することができる。

【００３３】また、磁気抵抗素子を各々が円形状をし
て、マトリックス状に配列されており、従来のような細
長い形状の磁気抵抗素子に比べ、磁気抵抗素子の使用量
が少ない。その為、磁気ペンの磁界による出力電圧値の
変化を感知しやすくなり、座標検出の精度が向上できる
とともに、コスト削減も図れる。

【００３４】また、磁気抵抗素子の配置の仕方に自由度
があり、磁気ペンによる入力精度の高低により必要に応
じて磁気抵抗素子の数量を増減でき、入力精度を向上で
きるとともに、コスト削減も図れる。

【００３５】実施の形態２．本実施の形態において、実
施の形態１と同一符号を付した箇所は同一又は相当部分
を示す。また、本実施の形態は、実施の形態１に対し
て、定電流手段としての定電流回路を追加し磁気抵抗素
子に流れる電流を定電流にしたことが異なり、この点に
ついてのみ説明する。図４は本発明の一実施の形態であ
る座標検出装置の回路図を示すものである。図において
９はトランジスタ、１０、１１、１２は各磁気抵抗素子
に定電流を流す為の第１乃至第３の定電流回路用抵抗で
ある。第１の定電流回路用抵抗１０の一端は、定電圧源
６に、他端は一端がアースされた第２の定電流回路用抵
抗１１及びトランジスタ９のベース端子に接続されてい
る。また、トランジスタ９のコレクタ端子は第３及び第
４のアナログスイッチ３ａ、４ａに接続されている。ト
ランジスタ９のエミッタ端子は一端がアースされた第３
の定電流回路用抵抗１２に接続されている。

【００３６】次に、各磁気抵抗素子に流れる電流を定電
流にした場合の電圧測定ポイント７で測定される出力電
圧値Ｖｏｕｔについて説明する。実施の形態１の回路構
成によるＶｏｕｔの値は上述した式（１）で表記でき、
抵抗５の抵抗値Ｒ５を選択された磁気抵抗値Ｒｍｒに比
べ大きくすればするほど磁気抵抗素子の磁気による抵抗
変化によるＶｏｕｔ変動を大きく取り出すことができる
ことについては既に述べた通りである。しかしながら、
このような場合においては測定されるＶｏｕｔの直流の
出力電圧値は、電源電圧Ｖｃｃに近づき大きな値とな
る。この為、例えば電圧測定ポイント７の後段側に接続
されるＡＤ変換器（図示しない）で処理を行う為に、Ｄ
Ｃシフトを大きくとらなければならない場合が多かった
り、ＤＣシフト回路の入力範囲を超えてしまうなどの問
題が生じていた。そこで本実施の形態では実施の形態１
における抵抗５のかわりに定電流回路を用い、Ｖｏｕｔ
の直流の出力電圧値を低くしながら、磁気抵抗素子の磁
気による抵抗変化を大きく取り出すことができる回路構
成にした。

【００３７】即ち、Ｒｍｒが小さい（Ｒ５が大きい）ほ
どＲｍｒの変化に対するＶｏｕｔの変化は大きくなる。
しかし、式（１）において、Ｒｍｒが小さくＲ５が大き
いときはＲ５／（Ｒｍｒ＋Ｒ５）が１に近づく。Ｖｏｕ
ｔの値はＶｃｃ−Ｖｄｉｏｄｅ、即ちＶｃｃに近づき大
きな値をなる。また、式（１）より回路に流れる電流値
Ｉは、Ｉ＝（Ｖｃｃ−Ｖｄｉｏｄｅ）／（Ｒｍｒ＋Ｒ
５）である為、Ｒｍｒが小さくＲ５が大きいときはＩ＝
（Ｖｃｃ−Ｖｄｉｏｄｅ）／Ｒ５に近づき、Ｒｍｒの変
化に対してほとんど変化しない。よって、Ｒｍｒの変化
分をΔＲｍｒ、Ｖｏｕｔの変化分をΔＶｏｕｔとする
と、 ΔＶｏｕｔ≒ΔＲｍｒ×（Ｖｃｃ−Ｖｏｕｔ）／Ｒ５・・・（２）となる。定電流値は第１乃至第３の定電流回路用抵抗１
０、１１、１２の値を変えることによって決定する値で
あり、任意に設定できる。例えば、定電流値が（Ｖｃｃ
−Ｖｏｕｔ）／Ｒ５となるように第１乃至第３の定電流
回路用抵抗１０、１１、１２を設定すると、ΔＶｏｕｔ
は式（２）と同様にΔＲｍｒ×（Ｖｃｃ−Ｖｏｕｔ）／
Ｒ５となる。しかし、定電流回路における電圧降下を小
さくすることができる為、Ｖｏｕｔを低く抑えながら、
磁気抵抗素子による抵抗変化を大きく取り出すことがで
きる。

【００３８】このように、本実施の形態では各磁気抵抗
素子からの出力電圧値を読取る際に磁気抵抗素子の変化
を大きく取り出すことができる為、より高い精度で磁気
ペンの座標を認識することができる。

【００３９】実施の形態３．本実施の形態において、実
施の形態２と同一符号を付した箇所は同一又は相当部分
を示す。また、本実施の形態は、実施の形態２に対して
定電流値に交流成分を重畳した点が異なり、この点につ
いてのみ説明する。

【００４０】図５は本発明の一実施の形態である座標検
出装置の回路図を示すものである。図において１３は交
流信号を生成し、出力する交流信号発生器、１４は交流
信号発生器から出力された交流信号の直流成分をカット
する第１のコンデンサ、１６は磁気抵抗素子からの出力
を直流成分をカットする為の第２のコンデンサ１５を介
して受け取り、その出力の交流振幅を検出する振幅検出
器である。一端に交流信号発生器１３が接続された第１
のコンデンサ１４は、第１の定電流回路用抵抗１０と第
２の定電流回路用抵抗１１との間及びトランジスタ９の
ベース端子に接続されている。また、一端に振幅検出器
１６が接続された第２のコンデンサ１５は第３及び第４
のアナログスイッチ３ａ、４ａの出力側とトランジスタ
９のコレクタ端子との間に接続されている。

【００４１】図６は図５の回路図におけるタイミングチ
ャートである。図において、ＡＣｉｎは交流信号発生器
１３から出力される交流信号成分、φｘ１及びφｙ１は
第１及び第３のアナログスイッチ制御信号用端子１ｄ、
３ｄに入力される制御信号、Ｏｕｔは振幅検出器１６に
入力する信号、Ｖｏｕｔは電圧測定ポイント７において
測定される信号である。尚、この図において各磁気抵抗
素子１、２、３、４の選択の仕方は図２と全く同様であ
る。

【００４２】前述したように磁気抵抗素子の磁気による
抵抗変化は数％程度と小さく、図４における電圧測定ポ
イント７であるＶｏｕｔ端子における電圧変動も小さ
い。しかもこの変動は直流電圧変動であり、変動幅も小
さい。このような小さい直流電圧変動を正確に後段側の
回路、例えば増幅回路等を通す必要がある為、周囲の温
度変動や電源電圧の変動等の環境変動の影響を受けにく
い安定な直流増幅器が必要である。

【００４３】そこで本実施の形態では実施の形態２にお
いて各磁気抵抗素子１、２、３、４に流れる定電流値に
交流成分を重畳し、各磁気抵抗素子１、２、３、４にお
ける変動分を交流振幅値の変動として取り出す回路構成
にした。

【００４４】次に、動作について説明する。尚、第１乃
至第４の磁気抵抗素子１、２、３、４の中から特定の磁
気抵抗素子を選択する方法は実施の形態１で説明した通
りである。交流信号発生器１３から出力され、第１のコ
ンデンサ１４によって直流成分がカットされた交流信号
成分（図６におけるＡＣｉｎ）が定電流回路に入力する
と、各磁気抵抗素子には直流信号成分Ｖｃｃに交流信号
発生器１３からの交流信号成分ＡＣｉｎが重畳されて印
加される。第１及び第３のアナログスイッチ制御信号用
端子１ｄ、３ｄに入力される制御信号（図６におけるφ
ｘ１及びφｙ１）によって選択された特定の磁気抵抗素
子において電圧降下した後、第２のコンデンサ１５より
直流成分をカットする。直流成分がカットされた交流信
号成分（図６におけるＯｕｔ）振幅検出器１６にて交流
振幅を増幅し、この増幅された交流振幅の振幅を検出し
た後、直流電圧信号（図６におけるＶｏｕｔ）として電
圧測定ポイント７に出力する。

【００４５】このように図６に示したＶｏｕｔからわか
るように磁気抵抗が変動した第２の磁気抵抗素子２を容
易に認識することができる。

【００４６】次に、図６のように交流信号発生器１３が
交流信号を生成している場合ではなく、システムクロッ
クを利用しても交流信号を生成する場合でも可能であ
り、以下に説明する。図７は図６において交流信号発生
器１３自身によって生成されていた交流信号をシステム
クロックより分周して生成した場合のタイミングチャー
トである。図において、Ｃｌｏｃｋはシステムクロック
から出力されているクロック信号、ＡＣｉｎは交流信号
発生器１３から出力される交流信号成分、φｘ１、φｘ
２、φｙ１、φｙ２は第１乃至第４のアナログスイッチ制
御信号用端子１ｄ、２ｄ、３ｄ、４ｄに入力される制御
信号、Ｏｕｔは振幅検出器１６に入力する信号、Ｖｏｕ
ｔは電圧測定ポイント７において測定される信号であ
る。尚、この図において各磁気抵抗素子１、２、３、４
の選択の仕方は図２と全く同様である。

【００４７】次に動作について説明する。システムクロ
ックからのクロック信号Ｃｌｏｃｋから、例えば図７に
示すようにクロック信号Ｃｌｏｃｋの１／２の周波数と
して交流信号成分ＡＣｉｎを作成する。このＡＣｉｎを
定電流回路に入力すると、各磁気抵抗素子には直流信号
成分Ｖｃｃに交流発生器１３からの交流信号成分ＡＣｉ
ｎが重畳されて印加される。これ以降の動作は図６と同
様であり、図７に示したＶｏｕｔからわかるように磁気
抵抗が変動した第２の磁気抵抗素子２を容易に認識する
ことができる。

【００４８】このように、本実施の形態では交流信号と
して取り扱っている為、安定な直流増幅器を必要とせ
ず、また変動分のみを増幅できるように直流シフト回路
を用いることなく磁気抵抗素子の変動を読取ることがで
き、回路を複雑にすることなく磁気抵抗素子の変動分を
取り出すことができる。

【００４９】実施の形態４．本実施の形態において、実
施の形態３と同一符号を付した箇所は同一又は相当部分
を示す。図８は本発明の一実施の形態である座標検出装
置の回路図を示すものである。図において、１８は入力
されるサンプリングパルスＰｓによってサンプリングを
行うサンプルホールド回路である。また、ＡＣｉｎは実
施の形態３における交流信号発生器１３から出力する交
流信号、若しくはシステムクロックから分周される交流
信号を入力する端子である。

【００５０】図９は図８の回路図におけるタイミングチ
ャートである。図において、ＡＣｉｎは交流信号発生器
１３から出力される若しくはシステムクロックから分周
される交流信号成分、φｘ１、φｘ２、φｙ１、φｙ２は
第１乃至第４のアナログスイッチ制御信号用端子１ｄ、
２ｄ、３ｄ、４ｄに入力される制御信号、Ｏｕｔはサン
プルホールド回路１８に入力する信号、Ｓ／Ｈｏｕｔは
電圧測定ポイント７において測定される信号である。
尚、この図において各磁気抵抗素子１、２、３、４の選
択の仕方は図２と全く同様である。

【００５１】次に動作について説明する。尚、本実施の
形態は実施の形態３において振幅検出器１６にて振幅検
出を行っていた代わりにサンプルホールド回路１８によ
り振幅検出を行うものであり、その他の動作については
実施の形態３と同等である。

【００５２】サンプルホールド回路１８は図９に示すよ
うなサンプリングパルスＰｓがトリガーとなりサンプリ
ングがされている。即ち、サンプリングパルスＰｓが入
力されているサンプル期間はサンプリング、即ち電圧を
測定し、サンプリングパルスＰｓが入力されていない間
はサンプリングを行った時点での電圧を保持するもので
ある。このサンプリングパルスＰｓはシステムクロック
から分周することにより容易に作成することができる
し、専用のクロックを用いて作成してもよい。このサン
プルホールド回路１８は入力される信号に応じた電圧を
一定期間保持する回路である。尚、サンプル期間は交流
信号として入力された図９におけるＡＣｉｎのハイレベ
ル部分である。

【００５３】この状態においてサンプルホールド回路１
８に図９に示すようなＯｕｔからの信号、即ち各磁気抵
抗素子１、２、３、４の磁気抵抗に応じて振幅が変動し
た信号が入力されると、この信号の振幅に応じた電圧を
保持する。つまり、図９に示すようなＳ／Ｈｏｕｔのよ
うにＯｕｔの信号の振幅が異なる部分を電圧の変動とし
て捉えることができる。

【００５４】このように、本実施の形態では交流信号と
して取り扱っている為、実施の形態３と同様な効果、即
ち安定な直流増幅器や直流シフト回路を用いることなく
磁気抵抗素子の変動を読取ることができる。

【００５５】実施の形態５．本実施の形態において、実
施の形態２と同一符号を付した箇所は同一又は相当部分
を示す。また、本実施の形態は、実施の形態２に対して
第２の定電流回路用抵抗１１が可変抵抗である点が異な
り、この点についてのみ説明する。

【００５６】図１０は本発明の一実施の形態である座標
検出装置の回路図を示すものである。図において、第２
の定電流回路用抵抗１１は可変抵抗である。次に、動作
について説明する。尚、各磁気抵抗素子から定期的に特
定の磁気抵抗素子を選択し、この特定の磁気抵抗素子に
対して定電流を流し、電圧測定ポイント７における出力
電圧値Ｖｏｕｔから特定の磁気抵抗素子の磁気抵抗の変
動を測定し、磁気ペンの座標を検出する動作は実施の形
態２と同様である。

【００５７】磁気抵抗素子に流れる定電流の値は、第１
乃至第３の定電流回路用抵抗１０、１１、１２によって
決定される量である。即ち、第２の定電流回路用抵抗１
０を可変にすることによって、各磁気抵抗素子毎に流れ
る定電流値を可変することができる。また、各磁気抵抗
素子の全てに対して一律に定電流値を可変することも可
能である。尚、第２の定電流回路用抵抗１０を可変し、
一度所望の値に固定すれば、実施の形態２の動作と全く
同様であり、説明は省略する。

【００５８】このように、本実施の形態では定電流値を
容易に変更できる構成にした為、磁気抵抗素子のばらつ
きや製造上のばらつき等による出力電圧値Ｖｏｕｔのば
らつきを第２の定電流回路用抵抗１０の可変抵抗値を調
整することにより適正な範囲へ設定できる。

【００５９】実施の形態６．本実施の形態において、実
施の形態２と同一符号を付した箇所は同一又は相当部分
を示す。また、本実施の形態は実施の形態２の回路構成
に対し、各磁気抵抗素子からの出力電圧値に応じて定電
流値を変更するフィードバック用の回路を更に追加した
点が異なる。

【００６０】図１１は本発明の一実施の形態である座標
検出装置の回路図を示すものである。図において、１９
は後述する制御回路２２から出力される定電流値を変更
する為のディジタル信号をアナログ信号に変換し、抵抗
１７を介して定電流回路に対して出力するＤ／Ａ変換
器、２０は各磁気抵抗素子からの出力を増幅するオペア
ンプ、２１はオペアンプ２１からのアナログ信号をディ
ジタル信号に変換するＡＤ変換器、２２はＡＤ変換器２
１から出力された各磁気抵抗素子からのディジタル信号
を受け取り、このディジタル信号に基づいて各磁気抵抗
素子に流す定電流値を変更する信号を出力する制御回路
である。

【００６１】次に、動作について説明する。尚、各磁気
抵抗素子から定期的に特定の磁気抵抗素子を選択し、こ
の特定の磁気抵抗素子に対して定電流を流し、電圧測定
ポイント７における出力電圧値Ｖｏｕｔから特定の磁気
抵抗素子の磁気抵抗の変動を測定し、磁気ペンの座標を
検出する動作は実施の形態２と同様である。

【００６２】このように信号が電圧測定ポイント７に出
力電圧値Ｖｏｕｔが出力されると、オペアンプ２０によ
って増幅される。その後、ＶｏｕｔはＡＤ変換器２１に
よってアナログ値からディジタル値に変換され、制御回
路２２に入力される。制御回路２２は入力されたディジ
タル値に基づき、各磁気抵抗素子に流れる定電流値を変
更する為に必要な信号をディジタル値として出力する。
制御回路２２によって出力されたディジタル値としての
信号はＤ／Ａ変換器によってアナログ値に変換された後
に定電流回路入力することにより、各磁気抵抗素子毎に
流れる定電流値が可変することが可能である。また、各
磁気抵抗素子の全てに対して一律に定電流値を可変する
ことも可能である。

【００６３】このように、本実施の形態では定電流値を
容易に変更できる構成にした為、磁気抵抗素子のばらつ
きや製造上のばらつき等による出力電圧値Ｖｏｕｔのば
らつきを調整することにより適正な範囲へ設定できる。

【００６４】実施の形態７．本実施の形態において、実
施の形態１と同一符号を付した箇所は同一又は相当部分
を示す。図１２は本発明の一実施の形態である座標検出
装置の全体を示したブロック図である。図において、２
３は後述する磁気抵抗素子マトリックス８上を指し示す
座標指示手段としての磁気ペン、８は磁気ペン２３から
発生する磁界により磁気抵抗値が変動する磁気抵抗素子
を複数個配置した磁気抵抗素子マトリックス、２４は磁
気抵抗素子マトリックス８内の複数の磁気抵抗素子から
特定の磁気抵抗素子を選択し、定電圧源６からの定電圧
を特定の磁気抵抗素子に印加し、特定の磁気抵抗素子に
おける電圧降下後の出力電圧値を後述するオペアンプ２
０に出力する磁気抵抗素子選択装置、１９は後述する制
御回路２２から送られてくる出力電圧値をディジタル信
号をアナログ信号に変換し、後述するオペアンプ２０に
出力するＤ／Ａ変換器、２０はＤ／Ａ変換器１９から入
力される信号と磁気抵抗素子選択装置２４から入力され
る信号とを演算増幅するオペアンプ、２１はオペアンプ
２０から入力される信号をアナログ信号からディジタル
信号に変換するＡＤ変換器、２２はＤＡ変換器１９、Ａ
Ｄ変換器２１、磁気抵抗素子選択装置２４を制御し、オ
ペアンプ２０によって特定の磁気抵抗素子からの出力電
圧値の調整を行なう制御回路、２５はＡＤ変換器２１か
ら出力されたディジタル信号を制御回路２２を介して一
時保持するＳＲＡＭ、２６は後述するＣＰＵ２７におい
て座標検出の処理を行なう際のバッファ用のメモリ、２
７は特定の磁気抵抗素子からの出力電圧値と基準電圧値
とから磁気ペン２３の座標を算出するＣＰＵ、２８はＨ
ｏｓｔ計算機２９に接続する為のＨｏｓｔ用Ｉ／Ｆであ
る。

【００６５】磁気抵抗素子選択装置２４は図１における
第１乃至第４のアナログスイッチ１ａ、２ａ、３ａ、４
ａ及び第１乃至第４のダイオード１ｂ、２ｂ、３ｂ、４
ｂとから構成される回路と等価なものであり、即ち、磁
気抵抗素子マトリックス８内の磁気抵抗素子の個数分の
アナログスイッチ（図示せず）及びダイオード（図示せ
ず）から構成され、実施の形態１と同様に制御信号によ
りアナログスイッチをＯＮ／ＯＦＦすることにより磁気
抵抗素子マトリックス８内の複数の磁気抵抗素子から特
定の磁気抵抗素子を選択するものである。

【００６６】次に、動作について説明する。まず、磁気
抵抗素子選択装置２４により、制御回路２２からの制御
信号に基づいて磁気抵抗素子マトリックス８内の複数の
磁気抵抗素子から特定の磁気抵抗素子を選択し、定電圧
源６からの定電圧を特定の磁気抵抗素子に印加し、特定
の磁気抵抗素子における電圧降下後の出力電圧値Ｖｏｕ
ｔをオペアンプ２０に対して出力する。尚、この磁気抵
抗素子選択装置２４による動作は実施の形態１における
動作と同様である。即ち、実施の形態１における第１乃
至第４のアナログスイッチ１ａ、２ａ、３ａ、４ａ及び
第１乃至第４のダイオード１ｂ、２ｂ、３ｂ、４ｂの動
作に相当し、各々のアナログスイッチのアナログスイッ
チ制御信号用端子に入力される制御信号が制御回路２２
から送られてくる。

【００６７】次に、オペアンプ２０において、制御回路
２２から出力されＤＡ変換器１９を通じて入力される補
正電圧と磁気抵抗素子選択装置２４から出力された出力
電圧値Ｖｏｕｔとを加算することにより出力電圧値Ｖｏ
ｕｔがＡＤ変換器２１の入力レンジ内に収まるように調
節が行われる。この補正電圧は、各々の磁気抵抗素子に
対してＳＲＡＭ２５に記憶されており、出力電圧値Ｖｏ
ｕｔがオペアンプ２０に入力されるタイミングと合うよ
うに制御回路２２から呼び出される。次に、オペアンプ
２０において調節が行われた出力電圧値ＶｏｕｔはＡＤ
変換器２１によってディジタル化され制御回路２２に入
力され、ＳＲＡＭ２５に保持される。尚、磁気抵抗素子
選択装置２４、ＡＤ変換器２１及びＤＡ変換器１９を制
御する制御信号は全て制御回路２２によって生成され
る。次に、ＣＰＵ２７によって定期的に読み出され、各
々の磁気抵抗素子の磁気抵抗の変動、即ち磁気ペン２３
の位置検出を行う。この位置検出はＳ／Ｗとしてメモリ
２６に格納されており、位置検出の方法は実施の形態１
で述べたとおりである。この処理の際の作業スペースと
してもメモリ２６が使用される。最後にＣＰＵ２７はＨ
ＯＳＴ用Ｉ／Ｆ２８を介して検出した磁気ペン２３の位
置検出データをＨＯＳＴ計算機２９に転送する。

【００６８】次に、図１２に示す座標検出装置において
座標検出の処理について説明する。図１３はＣＰＵ２７
で実行している位置検出のＳ／Ｗのフローチャートであ
る。電源が投入されるか、若しくはリセットが行われる
と、まず各磁気抵抗素子対応で補正電圧のデータを決定
し、その補正電圧のデータを基にして通常の座標検出が
行われる。

【００６９】まず、補正電圧のデータの決定について説
明する。ステップＳ１３−１では、この値はＡＤ変換器
２１からの出力結果をモニターしながら、補正電圧のデ
ータを調整してＡＤ変換器２１の結果が所定の一定値に
収まるように設定する。ステップＳ１３−２では、ステ
ップＳ１３−１における出力結果が一定値に収まるか否
かの判断を行う。この判断結果が真であるならばステッ
プＳ１３−３へ移り、偽であるならばであればエラーと
なり終了する。このようにして、全ての磁気抵抗素子に
対する補正電圧のデータが決定されたら通常処理モード
に入る。ステップＳ１３−３では、ＡＤ変換器２１から
の結果、即ち各々の磁気抵抗素子に対する出力電圧値Ｖ
ｏｕｔを取得し、基準電圧値としてＳＲＡＭ２５に保管
する。ステップＳ１３−４では、リセット直後にステッ
プＳ１３−３において基準電圧値が取得されたか否かの
判断を行い、真であるならばステップＳ１３−５へ移
り、偽であるならば基準電圧値を再度決定する為、ステ
ップＳ１３−３へ移行する。このステップにより、リセ
ット直後における異常値の検出結果を基準電圧値とする
ことを防ぐことができる。

【００７０】このようにして、各磁気抵抗素子に対する
補正電圧及び基準電圧値が決定したら、次に通常の座標
検出に移行する。尚、通常の座標検出においては、以下
に記載する一連の処理を複数の磁気抵抗素子に対して処
理が行なわれる。ステップＳ１３−５では、複数の磁気
抵抗素子の中から選択された特定の磁気抵抗素子におけ
る出力電圧値Ｖｏｕｔのデータを取得する。ステップＳ
１３−６では、出力電圧値Ｖｏｕｔのデータのノイズ成
分をフィルタリングする為に予め複数回測定し、そのう
ち過去ｎ回分のデータの平均化を行い、この結果を各々
の磁気抵抗素子の出力電圧値、即ち各々の磁気抵抗素子
の現在の出力電圧値として以降の処理に用いる。このス
テップＳ１３−６でのフィルタリングによって各々の磁
気抵抗素子の出力電圧値の取得毎に含まれるノイズによ
る微少変動を除去することができる。

【００７１】ステップＳ１３−７では、ステップＳ１３
−６においてフィルタリングされた特定の磁気抵抗素子
の現在の出力電圧値と、ステップＳ１３−３においてＳ
ＲＡＭ２５に保管されていた基準電圧値の内、先のフィ
ルタリングされた特定の磁気抵抗素子に対応する基準電
圧値とを比較する。、現在の出力電圧値から基準電圧値
を引いた座標検出差分を求める。ステップＳ１３−８で
は、先のステップＳ１３−７において求められた座標検
出差分が正か負かのの判断を行い、正であるならばステ
ップＳ１３において「磁気ペン検出」の判断を下し、負
であるならばステップＳ１４において「磁気ペン未検
出」の判断を下す。この判断結果が真偽の双方の場合に
おいても、ステップＳ１３−９に移行する。ステップＳ
１３−９では、基準電圧値の見直しの判断を行う。磁気
抵抗素子は使用する環境によって特性が異なる。一方、
磁気抵抗素子の使用する環境は周囲の温度変化等によっ
て変動する。よって、ステップＳ１３−３において決定
された基準電圧値を定期的に補正する必要がある。その
為、このステップにおいては基準電圧値の決定時期から
一定時間が経過しているか否かを判断を行い、真である
ならばステップＳ１３−１０に移り、偽であるならばス
テップＳ１２に移行する。

【００７２】ステップＳ１３−１０では、基準電圧値の
補正を行う。新しい基準電圧値、即ち補正後の基準電圧
値は補正前の基準電圧値が設定された以降に取得された
出力電圧値の中から最大値と最小値の相加平均を用い、
その結果を新しい基準電圧値として使用する。特性変化
のような緩慢な変動に対しては、このような基準電圧値
の補正の仕方によって除去することができる。尚、より
正確に基準電圧値の補正を行う為には、例えば補正前の
基準電圧値が設定された以降に複数回取得された全ての
出力電圧値の平均を求めたり、ｎ回分のみの平均を求め
たりして補正を行う。但し、この様な補正を行う為に
は、複数回分のデータを保持する為に多くのメモリを用
意しなければならない。尚、基準電圧値の補正を行なう
際に磁気ペン２３を検出している磁気抵抗素子に対して
は基準電圧値の補正は行わない。これは磁気ペン２３の
影響により取得している磁気抵抗素子の出力電圧値Ｖｏ
ｕｔが通常の値より大きくなっているからである。よっ
て、この場合の基準電圧値は、磁界の影響を受けていな
い第１の磁気抵抗素子の基準電圧値の変動分を再測定差
分とし、磁気ペン２３を検出している第２の磁気抵抗素
子の基準電圧値の変動分に再測定差分を適用して求め
る。

【００７３】ステップＳ１３−１１では、ステップＳ１
３−１０において基準電圧値の補正を行った結果、新し
い基準電圧値が所定の範囲内に収まったか否かの判断を
行い、真であるならばステップＳ１３−１２に移行しす
る。一方、偽であるならばステップＳ１３−１に移行
し、オペアンプ２０における磁気抵抗素子選択装置２４
からの出力電圧値Ｖｏｕｔの調整、即ち補正電圧の決定
を再度行ない、一連の処理を行なう。ステップＳ１３−
１２では、複数の磁気抵抗素子の中から処理を行なう磁
気抵抗素子が未だ存在するか否かの判断を行ない、真で
あるならばステップＳ１３−５に移行し、偽であるなら
ばステップＳ１３−３に移行する。

【００７４】次に、何らかの理由により磁気抵抗素子の
出力電圧値に急激な変動が生じ、座標検出装置が誤検出
状態になった場合の対処法について説明する。図１２の
装置において、磁気抵抗素子マトリックス８内の磁気抵
抗素子にノイズフィルタでは除去しきれない急激な特性
変化が発生し、磁気ペン２３の誤検出された場合の、誤
検出からの脱出方法についてのフローチャートを示して
いる。

【００７５】緩慢な変動に対しては先に述べたように複
数回測定し、過去ｎ回分の値を平均化することによって
ノイズの除去を行なうことについては説明した。しか
し、磁気抵抗素子が急激な特性変化が発生し通常より大
きな値を示した場合、先のようなフィルタリングでは除
去しきれず、急激な特性変化を起こした磁気抵抗素子が
あたかも磁気ペン２３が磁気抵抗素子マトリックス８に
接地した、即ち磁気ペン２３の磁界により磁気抵抗素子
が磁気変動を起こしたと判断されてしまい、誤検出状態
となってしまう。

【００７６】次に、このような誤検出状態から脱する方
法について説明する。まず、ペン入力を行なっている使
用者の動作ついてに基づき説明する。図１４は、ペン入
力を行なっている使用者のフローチャートである。ステ
ップＳ１４−１では、座標検出装置が誤検出状態である
ことをペン入力を行なっている使用者が認識する。ステ
ップＳ１４−２では、使用者が誤検出されている磁気抵
抗素子に対して磁気ペン２３を接地させる。ステップＳ
１４−３では、座標検出装置が誤検出状態から出したか
否かを判断し、真であるならばステップＳ１４−４に移
行し、偽であるならばステップＳ１４−５へ移行する。
ステップＳ１４−４では、ステップＳ１４−２にて行な
った磁気ペン２３の接地を止める。ステップＳ１４−５
では、誤検出状態から脱しなかった為、使用を中止しす
る。即ち、磁気抵抗素子の急激な特性変動は磁気抵抗素
子自体の故障が原因であるので、通常は製造元へ修理依
頼を行なう。

【００７７】次に、先に説明した使用者のフローに対す
る座標検出装置の動作について説明する。図１５は、図
１３におけるペン検出のステップＳ１３−９の詳細のフ
ローチャートである。尚、本フローチャートが適応する
のは、先に述べたステップＳ１３−９において特定の磁
気抵抗素子から現在の出力電圧値が基準電圧値を引いた
座標検出差分が正か負かの判断により正であると判断さ
れる、即ち「磁気ペン検出」の判断が下される場合であ
る。ステップＳ１５−１では、座標検出差分が予め規定
された第１の基準値である既定値よりも大きいか否かの
判断を行ない、真であるならばステップ１３−２へ移行
し、偽であるならばステップＳ１５−５へ移行する。ス
テップＳ１５−２では、後述する基準電圧値の設定方法
により基準電圧値の引き上げが行われる。ステップＳ１
５−３では、再び特定の磁気抵抗素子から現在の出力電
圧値が基準電圧値を引いた座標検出差分を求め、再度既
定値よりも大きいか否かを判断を行なう。判断の結果が
真であるならばＳ１５−５へ移行し、偽であるならばＳ
１５−４に移行する。ステップＳ１５−４では、磁気抵
抗素子の急激な変動を基準電圧値の引上げでは対処でき
なかった為、放置する。即ち、誤検出状態が継続するこ
ととなる。ステップＳ１５−５では、「磁気ペン検出」
の判断が下され、先に述べたステップＳ１３−９に移行
する。

【００７８】次に、現在の出力電圧値の時間変化を基に
して、基準電圧の引き上げについて説明する。図１６は
上記フローでペンの誤検出から脱出する場合の出力電圧
値と基準電圧値の関係を示した図である。

【００７９】まず、通常の座標検出の処理が行なわれお
り、磁気ペン２３が未検出の状態である（Ａ地点）。こ
の状態を通常状態とする。次に、磁気ペン２３が接地し
た状態でないにもかかわらず、何らかの理由により磁気
抵抗素子からの現在の出力電圧値が急激に変動し（Ｂ地
点）、基準電圧値よりも大きくなった（Ｃ地点）とす
る。座標検出装置は通常の座標検出を行なっており、磁
気ペン２３からの現在の出力電圧値と基準電圧値との座
標検出差分より「磁気ペン検出」の判断が下される（Ｄ
地点）。しかし、実際は磁気ペン２３が接地していない
為、Ｄ地点における「磁気ペン検出」は誤検出である。
この様な状態を第１の状態である誤検出状態とする。勿
論、座標検出装置自体は単に座標検出差分から磁気ペン
２３の検出の判断を下した為、この検出が誤検出である
ことは認識していない。

【００８０】次に、この誤検出状態において、座標検出
装置の使用者が「座標検出装置が誤検出を行なってい
る」と認識し誤検出を行なっている誤検出磁気抵抗素子
に対して磁気ペン２３を接地する。次に、誤検出磁気抵
抗素子に磁気ペン２３が接地されると、磁気ペン２３の
磁界により誤検出磁気抵抗素子からの出力電圧値が変化
し、値が上昇（Ｅ地点）する。この様に誤検出磁気抵抗
素子に磁気ペン２３が接地している状態を、第２の状態
である磁気ペン接地状態とする。次に、出力電圧値が上
昇した結果、座標検出差分が予め定められている第２の
基準値である既定値より大きくなる（Ｆ地点）。この時
点で座標検出装置自体は、誤検出を行なっていると認識
し、基準電圧値の引上げが行われる（Ｇ地点）。次に、
基準電圧値の引上げにより、座標検出差分が小さくな
り、既定値内に入ると、誤検出状態から脱した（Ｈ地
点）こととなる。つまり、誤検出磁気抵抗素子に接地し
ている磁気ペン２３を遠ざけると、磁界による出力電圧
値の変化が無くなると同時に値が小さく（Ｉ地点）な
り、基準電圧値を下回る（Ｊ地点）ことになる。この段
階で、座標検出装置は「磁気ペン未検出」の判断を下す
こととなる。、従って、座標検出装置は、通常の座標検
出の処理、即ち通常状態（Ｋ地点）に復帰することとな
る。

【００８１】次に、基準電圧値の設定方法について説明
する。Ａ地点における出力電圧値とＤ地点における出力
電圧値との差分を基準電圧値に上乗せすることにより、
引上げ後の基準電圧値を求める。また、Ｄ地点での出力
電圧値とＨ地点での出力電圧値との中間の値を引上げ後
の基準電圧値とする方法でも良い。また、基準電圧値に
予め決められた引上げ値を追加することで引上げ後の基
準電圧値としても良い。尚、基準電圧値は、少なくとも
Ｄ地点における出力電圧値とＨ地点における出力電圧値
の間に設定されていればよく、上述した方法に限定され
るものではない。勿論、各地点での出力電圧値を測定す
る際には、過去ｎ回分のデータの平均化を行なっても構
わない。

【００８２】尚、誤検出状態から脱する他の方法を以下
に説明する。一般に、磁気ペンにより座標入力を行なう
際、同じ磁気抵抗素子を長時間にわたり連続して指し続
けることは無く、数秒から、長くとも数十秒である。即
ち、ある磁気抵抗素子からの出力電圧値が基準電圧値を
連続して超えている時間が、数秒から、長くとも数十秒
であることを意味している。よって、ある磁気抵抗素子
の出力電圧値が連続して基準電圧値を超えている時間を
計測し、所定の時間が経過した場合は、この磁気抵抗素
子の基準電圧値の引上げを行なうことにより、誤検出状
態から脱出することができる。

【００８３】尚、誤検出状態から脱する他の方法を以下
に説明する。一般に、磁気ペンにより座標入力を行なう
際、一定以上距離が離れた磁気抵抗素子が同一時刻にお
いて座標検出を行なうことは無い。即ち、同一時刻にお
いて磁界を検出している第１の磁気抵抗素子と第２の磁
気抵抗素子がある場合、どちらかが誤検出状態の磁気抵
抗素子であることとなる。この場合、磁気ペンの動きを
確認し、つまり前後の時刻における座標検出を行なって
いる磁気抵抗素子を確認し、第１の若しくは第２の磁気
抵抗素子の周囲の磁気抵抗素子が前後の時間において座
標検出を行なっているか否かの判断をする。この判断に
よって前後の時刻に周囲の磁気抵抗素子が座標検出を行
なっていないほうが誤検出状態の磁気抵抗素子であり、
この磁気抵抗素子の基準電圧値の引き上げを行なう。こ
のことにより、誤検出状態から脱出することができる。

【００８４】このように、本実施の形態では各々の磁気
抵抗素子からの出力電圧値の平均化を行なう構成にした
為、取得ごとに含まれるノイズによる微少変動を除去す
ることができる。

【００８５】また、磁気抵抗素子の特性変動に応じて磁
気ペン２３の検出の際に用いる基準電圧値を変動させる
構成にした為、磁気抵抗素子の急激な特性変動に伴う誤
検出を防ぐことができる。

【００８６】実施の形態８．本実施の形態において、実
施の形態７と同一符号を付した箇所は同一又は相当部分
を示す。図１７は、図１２の回路構成にスキャン速度調
整回路を追加した図である。図において、３０は選択手
段としての磁気抵抗素子選択装置２４に対してスキャン
速度を調節するスキャン速度調節信号を送信するスキャ
ン速度調節回路である。

【００８７】ここでスキャンとは、実施の形態１で説明
したように磁気抵抗素子マトリックス８に配置された複
数の磁気抵抗素子から定期的に特定の磁気抵抗素子を選
択することを意味しており、特定の磁気抵抗素子を選択
するためには磁気抵抗素子選択装置２４内にあるアナロ
グスイッチを切り換えることにより実現する。このアナ
ログスイッチの切替は、制御信号によって制御されてい
る。また、スキャン速度とは、どれくらいの頻度で磁気
抵抗素子の測定するかを意味しており、スキャン速度が
速いとは、測定する時間間隔が短く、高い頻度で磁気抵
抗素子を測定し、スキャン速度が遅いとは、測定する時
間間隔が長く、低い頻度で磁気抵抗素子を測定すること
を意味している。

【００８８】図１８は、図１７の回路構成において通常
時及び低速時におけるスキャンクロック及びスキャンア
ドレスの時間変化である。図において、スキャンクロッ
クとは図７や図９のＣｌｏｃｋに相当するものであり、
このスキャンクロックを基準としてアナログスイッチの
制御信号が出力される。また、スキャンアドレスとはス
キャンする座標のことであり、座標は複数の磁気抵抗素
子の個々に割り振られている。

【００８９】上述したように、座標検出を行なうために
は、定期的に磁気抵抗素子マトリックス８に配置された
複数の磁気抵抗素子を１つずつスキャンする必要があ
る。その為、磁気ペン２３から出力される磁界を検出し
ていない場合においても定期的にスキャンしている、即
ち常に複数の磁気抵抗素子内の特定の磁気抵抗素子が選
択され、電流が流されている。その為、座標未検出時に
おいても多くの電力が消費されていた。

【００９０】次に、図１７及び図１８に基づき動作につ
いて説明する。尚、本実施の形態は、実施の形態７に対
して制御回路２２にＣＰＵ２７からのペン検出情報を基
にスキャン速度を調整するスキャン速度調整回路３８を
組み込んでいる点が異なる。即ち、磁気抵抗素子マトリ
ックス８内の特定の磁気抵抗素子を選択する方法以外
は、実施の形態７と同様である。

【００９１】まず、通常時のスキャン動作について説明
する。スキャン速度調整回路３０から磁気抵抗素子選択
装置２４に対して通常時のスキャンアドレス、例えば
（０，0）のスキャンアドレスに基づく制御信号を出力
する。この通常時のスキャンアドレスは通常時のスキャ
ンクロックに同期している。また、通常時のスキャンア
ドレスに基づく制御信号とは、各々のアナログスイッチ
に対応するのＯＮ／ＯＦＦ切替の制御信号のことであ
る。

【００９２】磁気抵抗素子選択装置２４は制御回路２２
からの制御信号に基づいて磁気抵抗素子選択装置２４内
の各々のアナログスイッチをＯＮ／ＯＦＦの切替を行な
う。この切替によって、定電圧源６の定電圧＋Ｖｃｃが
通常のスキャンアドレス、（０，0）に対応する磁気抵
抗素子に印加される。このように、順次スキャンアドレ
スに基づく制御信号を制御回路２２から磁気抵抗素子選
択装置２４に対して出力されることにより、スキャンア
ドレスに対応した磁気抵抗素子が順次選択されることと
なる。

【００９３】次に、低速時のスキャン動作について説明
する。通常時のスキャン動作時において、磁気抵抗素子
選択装置２４内の全ての磁気抵抗素子が磁気ペン２３の
位置検出がされていない場合、即ち磁気ペン２３からの
磁界を感知していない場合、ＣＰＵ２７は制御回路２２
に対して未検出状態情報を送信する。

【００９４】制御回路２２はこの未検出状態情報を受信
すると、通常時のスキャン動作から低速時のスキャン動
作に移行する。この低速時のスキャン動作に移行される
と、スキャンクロックの周期を長くする。即ち、低速時
のスキャンクロックに対してスキャンアドレスが同期す
ることになる。図１８の場合は、低速時は通常時に比べ
５倍の周期のスキャンクロックとしている。しかし、各
々の磁気抵抗素子を選択する期間は、通常時も低速時も
同様としている。その為、図１８に示すように通常時に
比べ低速時では、１／５のスキャン速度で磁気抵抗素子
が選択されることとなる。しかし、個々の磁気抵抗素子
への選択期間には変更が無い為、次の磁気抵抗素子を選
択する間はどの磁気抵抗素子も選択されていないアクセ
ス停止期間となる。つまり、（０，0）の磁気抵抗素子
を選択した後、通常の５倍の時間後に次の（０，１）の
磁気抵抗素子が選択されるが、その間がアクセス停止期
間となる。勿論、低速時のスキャン動作時においても、
通常時のスキャン動作に比べ感度は低いが、磁気ペン２
３の検出が可能であることは言うまでもない。この低速
時のスキャン動作時において、磁気ペン２３を検出する
と通常時のスキャン動作に移行する。

【００９５】このように、本実施の形態では磁気ペン２
３を検出していない時は、スキャン速度を落とし、再び
磁気ペン２３が検出された際にスキャン速度を元に戻し
ている為、即ち通常時と低速時の異なる２つの形式とし
ての２つの時間間隔を用意し、必要に応じてどちらかに
設定している為、磁気ペン２３を検出していない時の消
費電力を抑制することができる。

【００９６】実施の形態９．本実施の形態において、実
施の形態８と同一符号を付した箇所は同一又は相当部分
を示す。図１９は、図１７の回路構成のスキャン速度調
整回路３０を間引きスキャン調整回路に置き換えた図で
ある。図において、３１は選択手段としての磁気抵抗素
子選択装置２４に対して磁気抵抗素子マトリックス８内
の磁気抵抗素子を一部のみスキャンするように間引きス
キャン調整信号を送信する間引きスキャン調整回路であ
る。図２０は、図１９の回路構成において通常時及び間
引き時におけるスキャンクロック及びスキャンアドレス
の時間変化である。

【００９７】次に、図１９及び図２０に基づき動作につ
いて説明する。尚、本実施の形態は、実施の形態８に対
して制御回路２２にＣＰＵ２７からのペン検出情報を基
にスキャン速度を調整するスキャン速度調整回路３０を
組み込んでいる点が異なる。即ち、磁気抵抗素子マトリ
ックス８内の特定の磁気抵抗素子を選択する方法以外
は、実施の形態７と同様である。

【００９８】通常時のスキャン動作時において、ＣＰＵ
２７にて磁気ペン２３の位置検出が行われている際に、
磁気抵抗素子選択装置２４内の全ての磁気抵抗素子が磁
気ペン２３の位置検出がされていない場合、即ち磁気ペ
ン２３からの磁界を感知していない場合、ＣＰＵ２７は
制御回路２２に対して未検出状態情報を送信する。

【００９９】制御回路２２はこの未検出状態情報を受信
すると、通常時のスキャン動作から間引きスキャン動作
に移行する。この間引きスキャン動作に移行されると、
通常時のスキャンアドレスのうち、決められたスキャン
アドレスの時には、制御回路２２からの磁気抵抗素子選
択装置２４に対してどの磁気抵抗素子にも選択しないよ
うな制御信号が送信される。図２０に示すようなスキャ
ンアドレスのうち、（０，１）、（０，２）、（０，
４）等の時はどの磁気抵抗素子にも選択しない、アクセ
ス停止期間になる。即ち、間引きスキャン動作時には、
実際に選択され、磁気ペン２３の検出に用いられる磁気
抵抗素子は数が少なく、（０，０）、（０，３）、
（１，１）、（１，４）となる。勿論、間引きスキャン
動作時においても、通常時の動作に比べ感度は低いが、
磁気ペン２３の検出は可能であることは言うまでもな
い。この間引きスキャン動作時において、磁気ペン２３
を検出すると通常時のスキャン動作に移行する。

【０１００】尚、本実施の形態において、間引き形式を
２つおきに測定を行なった場合について説明したが、間
引き形式は特に２つおきに限定されるものではなく、１
つおきでも３つおきでも構わない。また、磁気抵抗素子
マトリックス８の全体に渡って同じ間引き形式で測定を
行なわなくてもよく、磁気抵抗素子マトリックス８内に
おいて、異なる間引き形式が混在しても構わない。

【０１０１】このように、本実施の形態では磁気ペン２
３を検出していない時は、磁気ペン２３の検出に用いる
磁気抵抗素子の数を減らし、再び磁気ペン２３が検出さ
れた際に元の数に戻している為、即ち複数の磁気抵抗素
子全てを選択する形式と複数の素子のうちいくつかを間
引いて測定する形式の異なる２つの形式としての２つの
間引き形式を用意し、必要に応じてどちらかに設定して
いる為、磁気ペン２３を検出していない時の消費電力を
抑制することができる。

【０１０２】実施の形態１０．本実施の形態において、
実施の形態８若しくは実施の形態９と同一符号を付した
箇所は同一又は相当部分を示す。図２１は、本発明の一
実施の形態である座標検出装置のブロック図である。図
において、３２は後述するペン検出部３３、スキャン制
御部３４、クロック発生部３５、ＣＰＵ部３６、Ｈｏｓ
ｔ用Ｉ／Ｆ部３７、メモリー部から構成される集積チッ
プ、３３は磁気ペン２３の検出処理を行なうペン検出Ｈ
／Ｗ、３４は実施の形態８のスキャン速度制御回路３０
及び実施の形態９の間引きスキャン制御回路３１に相当
し、磁気抵抗素子マトリックス８内の磁気抵抗素子のス
キャンを制御するスキャン制御部、３５は実施の形態８
のスキャン速度制御回路３０及び実施の形態９の間引き
スキャン制御回路３１に使用しているクロックに相当す
るクロック発生部、３６は実施の形態７のＨｏｓｔ用Ｉ
／Ｆ２８に相当し、Ｈｏｓｔコンピュータ（図示せず）
に接続する為のＨｏｓｔ用Ｉ／Ｆ部、３７は実施の形態
７のＣＰＵ２７に相当し、磁気ペン２３の検出有無の判
断を行なうＣＰＵ部、３８は実施の形態７のメモリ２６
に相当し、ＣＰＵ部３７において検出処理を行なう際に
データを一時保管するメモリー部である。

【０１０３】次に、動作について説明する。本実施の形
態は、実施の形態７乃至実施の形態９における回路構成
の一部を集積チップ３２に集積化したものである。集積
チップ３２に集積化した箇所は、Ａ／Ｄ変換器１９、制
御回路２２、ＳＲＡＭ２５、メモリ２６、ＣＰＵ２７、
Ｈｏｓｔ用Ｉ／Ｆ２８、スキャン速度調整回路３０、間
引きスキャン調整回路３１である。

【０１０４】実施の形態７乃至実施の形態９においては
磁気ペン２３の検出処理をソフトウェアで行なっていた
が、本実施の形態では集積チップ３２に集積化すること
によりペン検出Ｈ／Ｗ３３にて実現したものである。よ
って、磁気ペン２３の検出処理については実施の形態７
乃至実施の形態９と同様である。

【０１０５】このように、本実施の形態では回路構成の
一部を集積化した為、磁気抵抗の素子数が増えるに従っ
て膨大に増えていくＣＰＵ３７の処理量を大幅に減らす
ことができると同時に、小型低消費電力化を実現でき
る。

【０１０６】

【発明の効果】第１の発明は、磁界を発生させる座標指
示手段と、複数の点に夫々対応して互いに離れて配置さ
れ、前記座標指示手段から発生する磁界の強度によって
抵抗値が変化する複数の磁気抵抗素子と、前記複数の磁
気抵抗素子の内、特定の磁気抵抗素子から出力される出
力電圧値から前記座表指示手段が指し示す位置の座標を
検出する検出手段とを備えたので、特定の磁気抵抗素子
からの出力電圧値の変化を感知しやすくなる。

【０１０７】第２の発明は、第１の発明において前記電
圧が印加されたときに前記特定の磁気抵抗素子に定電流
を流す定電流手段を備えたので、磁気抵抗素子からの出
力電圧値を読取る際に磁気抵抗素子の変化を大きく取り
出すことができる。

【０１０８】第３の発明は、第２の発明において前記定
電流の定電流値を可変するので、座標検出装置の製造上
のばらつき調整することができる。

【０１０９】第４の発明は、第２の発明において前記定
電流の定電流値を前記複数の磁気抵抗素子内の各々の磁
気抵抗素子毎に変えるので、磁気抵抗素子のばらつき調
整することができる。

【０１１０】第５の発明は、前記定電流に交流成分を重
畳する交流信号発生手段を備え、前記検出手段が、前記
複数の磁気抵抗素子の内、特定の磁気抵抗素子から出力
される交流の出力電圧値の振幅から前記座表指示手段が
指し示す位置の座標を検出し、前記特定の磁気抵抗素子
に前記交流信号発生手段により重畳された交流電流を流
すので、回路を複雑にすることなく磁気抵抗素子の変動
分を取り出すことができる。

【０１１１】第６の発明は、第５の発明において前記交
流発生手段が、前記交流成分にシステムクロックから分
周した信号を用いたので、回路が簡略化できる。

【０１１２】第７の発明は、第１乃至第６の発明におい
て前記検出手段が、基準電圧値と前記出力電圧値との差
分が第１の基準値以上ある時に前記座標指示手段を検出
するので、精度よく座標検出が行なえる。

【０１１３】第８の発明は、第１乃至第６の発明におい
て前記検出手段が、前記座標指示手段から出力される磁
界の影響が無い時の前記複数の磁気抵抗素子の内、特定
の磁気抵抗素子から出力される電圧値を前記基準電圧値
とし、前記出力電圧値若しくは前記基準電圧値を複数回
測定して求めるので、ノイズによる誤差を抑えることが
できる。

【０１１４】第９の発明は、第８の発明において前記検
出手段が、設定された時間の間隔毎に前記基準電圧値を
再測定するので、磁気抵抗素子の特性変動による誤差を
抑えることができ、精度よく座標検出が行なえる。

【０１１５】第１０の発明は、第９の発明において前記
検出手段が、再測定前の第１の磁気抵抗素子からの出力
電圧値と再測定後の第1の磁気抵抗素子からの出力電圧
値との差分を再測定差分とし、再測定前の第２の磁気抵
抗素子からの出力電圧値と前記再測定差分とから再測定
後の第２の磁気抵抗素子からの出力電圧値を算出して求
めるので、基準電圧値を精度よく求めることができる。

【０１１６】第１１の発明は、第７の発明において前記
基準電圧値と前記特定の磁気抵抗素子からの出力電圧値
との差分を座標検出差分とし、前記検出手段が、時間の
経過に伴い、前記座標検出差分が第１の基準値以上であ
り第２の基準値未満である第１の状態と前記座標検出差
分が第２の基準値以上である第２の状態とが発生した場
合に前記基準電圧値を変更するので、磁気抵抗素子の急
激な特性変動による誤検出を防ぐことができる。

【０１１７】第１２の発明は、第１の発明において前記
複数の磁気抵抗素子の内、特定の磁気抵抗素子を所定の
形式に基づいて選択する選択手段を有し、前記所定の形
式が、少なくとも２つの異なる形式から任意に設定する
ので、消費電力を抑えることができる。

【０１１８】第１３の発明は、第１２の発明において前
記所定の形式が、少なくとも２つの異なる時間間隔であ
るので、消費電力を抑えることができる。

【０１１９】第１４の発明は、第１２の発明において前
記所定の形式が、少なくとも２つ異なる間引き形式であ
るので、消費電力を抑えることができる。

【図面の簡単な説明】

【図１】磁気抵抗素子マトリックスよりクロックから
生成した信号を用いて、特定磁気抵抗素子を選択し、磁
気抵抗素子の抵抗値に応じた出力電圧値を検出するため
の回路図である。

【図２】クロックから生成した磁気抵抗素子選択用の
信号のタイムチャートである。

【図３】磁気抵抗素子マトリックスよりクロックから
生成した信号を用いて、特定磁気抵抗素子を選択し、磁
気抵抗素子の抵抗値に応じた出力電圧値を検出するため
の回路図である。

【図４】磁気抵抗素子マトリックスから特定の磁気抵
抗素子を選択し、磁気抵抗素子の抵抗値に応じた出力電
圧値を検出するための回路図である。

【図５】交流信号を定電流回路に重畳する場合の構成
図である。

【図６】交流信号を定電流回路に重畳する場合の動作
波形図である。

【図７】交流信号をクロックから分周した信号とした
場合の構成図である。

【図８】振幅検出をサンプルホールドにより行なう場
合の構成図である。

【図９】振幅検出をサンプルホールドにより行なう場
合のタイミングチャートである。

【図１０】定電流値を可変できるようにした場合の構
成図である。

【図１１】定電流値を後段処理からのフィードバック
により可変できるようにした場合の構成図である。

【図１２】本方式の磁気抵抗素子を用いたペン座標検
出装置のブロック図である。

【図１３】本方式の磁気抵抗素子を用いたペン座標検
出装置で使用しているペンを検出するためのS/Wのフロ
ーチャートである。

【図１４】ペンの誤検出状態からの脱する際の使用者
のフローチャートである。

【図１５】図１３におけるペン検出のステップＳ１３
−９の詳細のフローチャートである。

【図１６】本方式の磁気抵抗素子を用いたペン座標検
出装置でペンの誤検出が起こった後、復帰するまでの出
力電圧値と、基準電圧値の切替えによる誤検出からの脱
出を示した模式図である。

【図１７】磁気抵抗素子を用いたペン座標検出装置で
スキャン速度調整機能を持たせた場合のブロック図であ
る。

【図１８】磁気抵抗素子を用いたペン座標検出装置で
スキャン速度調整機能を持たせた場合のスキャンクロッ
クと選択されている磁気抵抗素子を示しているタイムチ
ャートである。

【図１９】磁気抵抗素子を用いたペン座標検出装置で
間引きスキャン制御機能を持たせた場合のブロック図で
ある。

【図２０】磁気抵抗素子を用いたペン座標検出装置で
間引きスキャン制御機能を持たせた場合のスキャンクロ
ックと選択されている磁気抵抗素子を示しているタイム
チャートである。

【図２１】Ｓ／Ｗ処理をＨ／Ｗ処理で実現し、これを
高集積化した場合の磁気抵抗素子を用いたペン座標検出
装置のブロック図である。

【図２２】従来の抵抗膜を用いたペン座標検出装置の
構成図である。

【符号の説明】

１第１の磁気抵抗素子、２第２の磁気抵抗素子、３
第３の磁気抵抗素子、４第４の磁気抵抗素子、１ａ
第１のアナログスイッチ、２ａ第２のアナログスイ
ッチ、３ａ第３のアナログスイッチ、４ａ第４のア
ナログスイッチ、１ｂ第１のダイオード、２ｂ第２
のダイオード、３ｂ第３のダイオード、４ｂ第４の
ダイオード、１ｄ第１のアナログスイッチ制御信号用
端子、２ｄ第２のアナログスイッチ制御信号用端子、３
ｄ第３のアナログスイッチ制御信号用端子、４ｄ第
４のアナログスイッチ制御信号用端子、５抵抗、６
定電圧源、７電圧測定ポイント、８磁気抵抗素子マ
トリックス、９トランジスタ、１０第１の定電流回
路用抵抗、１１第２の定電流回路用抵抗、１２第３の
定電流回路用抵抗、１３交流信号発生器、１４第１
のコンデンサ、１５第２のコンデンサ、１６振幅検
出器、１７抵抗、１８サンプルホールド回路、１９
ＤＡ変換器、２０オペアンプ、２１ＡＤ変換器、
２２制御回路、２３磁気ペン、２４磁気抵抗素子
選択装置、２５ＳＲＡＭ、２６メモリ、２７ＣＰ
Ｕ、２８ＨＯＳＴ用Ｉ／Ｆ、２９ＨＯＳＴ計算機、
３０スキャン速度調整回路、３１間引きスキャン制御
回路、３２集積チップ、３３ペン検出部、３４ス
キャン制御部、３５クロック発生部、３６ＣＰＵ
部、３７Ｈｏｓｔ用Ｉ／Ｆ部、３８メモリー部、４
０ペン、４１抵抗膜による電極、４２導電性の電
極、４３電源、４４電圧測定手段、４５抵抗。

フロントページの続き (72)発明者西野功東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者菅ヶ谷貴也東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者松尾俊彦東京都千代田区丸の内二丁目２番３号三菱電機株式会社内Ｆターム(参考） 5B068 AA04 BB16 BC03 BD02 BD07 BD17 BE07 BE08 DE01

Claims

【特許請求の範囲】

【請求項１】磁界を発生させる座標指示手段と、複数の
点に夫々対応して互いに離れて配置され、前記座標指示
手段から発生する磁界の強度によって抵抗値が変化する
複数の磁気抵抗素子と、前記複数の磁気抵抗素子の内、
特定の磁気抵抗素子から出力される出力電圧値から前記
座表指示手段が指し示す位置の座標を検出する検出手段
とを備えたことを特徴とする座標検出装置。
【請求項２】前記電圧が印加されたときに前記特定の磁
気抵抗素子に定電流を流す定電流手段を備えたことを特
徴とする請求項１記載の座標検出装置。
【請求項３】前記定電流の定電流値を可変することを特
徴とする請求項２記載の座標検出装置。
【請求項４】前記定電流の定電流値を前記複数の磁気抵
抗素子内の各々の磁気抵抗素子毎に変えることを特徴と
することを特徴とする請求項２記載の座標検出装置。
【請求項５】前記定電流に交流成分を重畳する交流信号
発生手段を備え、前記検出手段は、前記複数の磁気抵抗
素子の内、特定の磁気抵抗素子から出力される交流の出
力電圧値の振幅から前記座表指示手段が指し示す位置の
座標を検出し、前記特定の磁気抵抗素子に前記交流信号
発生手段により重畳された交流電流を流すことを特徴と
する請求項２記載の座標検出装置。
【請求項６】前記交流発生手段は、前記交流成分にシス
テムクロックから分周した信号を用いたことを特徴とす
る請求項５記載の座標検出装置。
【請求項７】前記検出手段は、基準電圧値と前記出力電
圧値との差分が第１の基準値以上ある時に前記座標指示
手段を検出することを特徴とする請求項１乃至請求項６
記載の座標検出装置。
【請求項８】前記検出手段は、前記座標指示手段から出
力される磁界の影響が無い時の前記複数の磁気抵抗素子
の内、特定の磁気抵抗素子から出力される電圧値を前記
基準電圧値とし、前記出力電圧値若しくは前記基準電圧
値を複数回測定して求めることを特徴とする請求項１乃
至請求項６記載の座標検出装置。
【請求項９】前記検出手段は、設定された時間の間隔毎
に前記基準電圧値を再測定することを特徴とする請求項
８記載の座標検出装置。
【請求項１０】前記検出手段は、再測定前の第１の磁気
抵抗素子からの出力電圧値と再測定後の第1の磁気抵抗
素子からの出力電圧値との差分を再測定差分とし、再測
定前の第２の磁気抵抗素子からの出力電圧値と前記再測
定差分とから再測定後の第２の磁気抵抗素子からの出力
電圧値を算出して求めることを特徴とする請求項９記載
の座標検出装置。
【請求項１１】前記基準電圧値と前記特定の磁気抵抗素
子からの出力電圧値との差分を座標検出差分とし、前記
検出手段は、時間の経過に伴い、前記座標検出差分が第
１の基準値以上であり第２の基準値未満である第１の状
態と前記座標検出差分が第２の基準値以上である第２の
状態とが発生した場合に前記基準電圧値を変更すること
を特徴とする請求項７記載の座標検出装置。
【請求項１２】前記複数の磁気抵抗素子の内、特定の磁
気抵抗素子を所定の形式に基づいて選択する選択手段を
有し、前記所定の形式は、少なくとも２つの異なる形式
から任意に設定することを特徴とする請求項１記載の座
標検出装置。
【請求項１３】前記所定の形式は、少なくとも２つの異
なる時間間隔であることを特徴とする請求項１２記載の
座標検出装置。
【請求項１４】前記所定の形式は、少なくとも２つ異な
る間引き形式であることを特徴とする請求項１２記載の
座標検出装置。