JP2001202141A - 電源出力端子の放電回路 - Google Patents
電源出力端子の放電回路Info
- Publication number
- JP2001202141A JP2001202141A JP2000013652A JP2000013652A JP2001202141A JP 2001202141 A JP2001202141 A JP 2001202141A JP 2000013652 A JP2000013652 A JP 2000013652A JP 2000013652 A JP2000013652 A JP 2000013652A JP 2001202141 A JP2001202141 A JP 2001202141A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- voltage
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 電源出力端子間に接続されたコンデンサの放
電を行う放電回路に関し、補助電源を用いることなく、
コンデンサの放電を可能とする。 【解決手段】 電源１の出力端子間に接続した放電用の
抵抗Ｒ１とトランジスタＱ１との直列回路と、電源１の
出力電圧によりダイオードＤ１，Ｄ２を介して充電され
るコンデンサＣ３と、電源１の動作停止信号に従ってホ
トカプラＰＣのホトトランジスタＰＴがオフとなること
により、コンデンサＣ３の充電電圧を、電源１の出力電
圧に加算して抵抗Ｒ２，Ｒ３を介してトランジスタＱ１
のオン信号とする回路とを備えている。
電を行う放電回路に関し、補助電源を用いることなく、
コンデンサの放電を可能とする。 【解決手段】 電源１の出力端子間に接続した放電用の
抵抗Ｒ１とトランジスタＱ１との直列回路と、電源１の
出力電圧によりダイオードＤ１，Ｄ２を介して充電され
るコンデンサＣ３と、電源１の動作停止信号に従ってホ
トカプラＰＣのホトトランジスタＰＴがオフとなること
により、コンデンサＣ３の充電電圧を、電源１の出力電
圧に加算して抵抗Ｒ２，Ｒ３を介してトランジスタＱ１
のオン信号とする回路とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
等の電源から負荷に電力を供給する構成に於いて、電源
は、その出力端子間にコンデンサを有し、又負荷側にも
電圧変動を抑制する為のコンデンサを有するものであ
り、例えば、負荷が複数電圧又は正負極性の電圧を必要
とする２電源構成の場合、中点を介して接続された２電
源電圧の＋側の電源の動作が停止すると、−側の電源の
電圧が負荷に対して逆極性で印加され、負荷に悪影響を
及ぼすことになる。そこで、電源の動作を停止した時
に、電源の出力端子間を短絡状態として、コンデンサを
放電させ、出力端子間の電圧を急速に零とする為の電源
出力端子の放電回路に関する。
等の電源から負荷に電力を供給する構成に於いて、電源
は、その出力端子間にコンデンサを有し、又負荷側にも
電圧変動を抑制する為のコンデンサを有するものであ
り、例えば、負荷が複数電圧又は正負極性の電圧を必要
とする２電源構成の場合、中点を介して接続された２電
源電圧の＋側の電源の動作が停止すると、−側の電源の
電圧が負荷に対して逆極性で印加され、負荷に悪影響を
及ぼすことになる。そこで、電源の動作を停止した時
に、電源の出力端子間を短絡状態として、コンデンサを
放電させ、出力端子間の電圧を急速に零とする為の電源
出力端子の放電回路に関する。
【０００２】
【従来の技術】図４は従来例の説明図であり、スイッチ
ング電源等の電源１は出力端子間にコンデンサＣ１を有
し、又負荷２側には電圧安定用のコンデンサＣ２を接続
し、この電源１の出力端子間に抵抗Ｒ１とトランジスタ
Ｑ１との直列回路を接続し、電源１の動作中は、トラン
ジスタＱ１をオフ状態とし、電源１の動作を停止した時
に、その動作停止信号に従ってトランジスタＱ１をオン
とし、電源１の出力端子間のコンデンサＣ１及び負荷２
側のコンデンサＣ２を放電する。
ング電源等の電源１は出力端子間にコンデンサＣ１を有
し、又負荷２側には電圧安定用のコンデンサＣ２を接続
し、この電源１の出力端子間に抵抗Ｒ１とトランジスタ
Ｑ１との直列回路を接続し、電源１の動作中は、トラン
ジスタＱ１をオフ状態とし、電源１の動作を停止した時
に、その動作停止信号に従ってトランジスタＱ１をオン
とし、電源１の出力端子間のコンデンサＣ１及び負荷２
側のコンデンサＣ２を放電する。
【０００３】この場合に、トランジスタＱ１をオンとす
る為に、電圧Ｅ０と抵抗Ｒ０とをベース・エミッタ間に
接続し、又電源１の動作中はトランジスタＱ１をオフと
する為に、電源１の動作信号によりホトカプラＰＣを介
してトランジスタＱ１のベース・エミッタ間を短絡状態
とする回路が設けられている。従って、電源１の動作停
止信号によりホトカプラＰＣが開放状態となると、トラ
ンジスタＱ１のベース・エミッタ間に抵抗Ｒ０を介して
電圧Ｅ０が印加され、トランジスタＱ１はオン状態とな
る。それにより、コンデンサＣ１，Ｃ２を抵抗Ｒ１を介
して放電し、電源１の出力端子間の電圧を急速に低下さ
せる。
る為に、電圧Ｅ０と抵抗Ｒ０とをベース・エミッタ間に
接続し、又電源１の動作中はトランジスタＱ１をオフと
する為に、電源１の動作信号によりホトカプラＰＣを介
してトランジスタＱ１のベース・エミッタ間を短絡状態
とする回路が設けられている。従って、電源１の動作停
止信号によりホトカプラＰＣが開放状態となると、トラ
ンジスタＱ１のベース・エミッタ間に抵抗Ｒ０を介して
電圧Ｅ０が印加され、トランジスタＱ１はオン状態とな
る。それにより、コンデンサＣ１，Ｃ２を抵抗Ｒ１を介
して放電し、電源１の出力端子間の電圧を急速に低下さ
せる。
【０００４】
【発明が解決しようとする課題】前述の従来例に於い
て、トランジスタＱ１のベース電圧を、電源１の出力端
子１から供給する構成が考えられる。しかし、電源１の
動作停止によって出力電圧が低下し、０Ｖにまでは低下
しないが、トランジスタＱ１をオン状態とすることが困
難な場合がある。即ち、電源１の出力電圧が２Ｖ程度の
低い場合には、電源１の動作停止によりコンデンサＣ１
の充電電圧も低下し、完全に放電状態ではないが、トラ
ンジスタＱ１を確実にオンとすることが困難な場合があ
る。従って、前述のように、電圧Ｅ０を出力する補助電
源が必要となるものである。それにより、回路構成が複
雑化し、且つ大型化する問題がある。本発明は、補助電
源を用いることなく、電源と負荷側とのコンデンサの放
電を可能とすることを目的とする。
て、トランジスタＱ１のベース電圧を、電源１の出力端
子１から供給する構成が考えられる。しかし、電源１の
動作停止によって出力電圧が低下し、０Ｖにまでは低下
しないが、トランジスタＱ１をオン状態とすることが困
難な場合がある。即ち、電源１の出力電圧が２Ｖ程度の
低い場合には、電源１の動作停止によりコンデンサＣ１
の充電電圧も低下し、完全に放電状態ではないが、トラ
ンジスタＱ１を確実にオンとすることが困難な場合があ
る。従って、前述のように、電圧Ｅ０を出力する補助電
源が必要となるものである。それにより、回路構成が複
雑化し、且つ大型化する問題がある。本発明は、補助電
源を用いることなく、電源と負荷側とのコンデンサの放
電を可能とすることを目的とする。
【０００５】
【課題を解決するための手段】本発明の電源の出力端子
の放電回路は、（１）電源１の出力端子間に接続した放
電用の抵抗Ｒ１とトランジスタＱ１との直列回路と、電
源１の出力電圧により充電されるコンデンサＣ３と、こ
のコンデンサＣ３の充電電圧を、電源１の出力電圧と加
算して、電源１の動作停止信号に従ってトランジスタＱ
１のオン信号とする回路とを備えている。
の放電回路は、（１）電源１の出力端子間に接続した放
電用の抵抗Ｒ１とトランジスタＱ１との直列回路と、電
源１の出力電圧により充電されるコンデンサＣ３と、こ
のコンデンサＣ３の充電電圧を、電源１の出力電圧と加
算して、電源１の動作停止信号に従ってトランジスタＱ
１のオン信号とする回路とを備えている。
【０００６】又（２）電源１の出力端子間に接続した放
電用の抵抗Ｒ１とトランジスタＱ１との直列回路と、電
源１の出力電圧により並列的に充電される複数のコンデ
ンサと、この複数のコンデンサの各充電電圧を加算し、
且つ電源の出力電圧を加算して、電源の動作停止信号に
従ってトランジスタのオン信号とする回路とを備えてい
る。
電用の抵抗Ｒ１とトランジスタＱ１との直列回路と、電
源１の出力電圧により並列的に充電される複数のコンデ
ンサと、この複数のコンデンサの各充電電圧を加算し、
且つ電源の出力電圧を加算して、電源の動作停止信号に
従ってトランジスタのオン信号とする回路とを備えてい
る。
【０００７】又（３）電源の動作停止信号をコネクタを
介して入力し、この動作停止信号に従ってトランジスタ
をオンとする放電回路であって、トランジスタをオンと
する回路を、コネクタの外れにより遮断する手段を設け
る。
介して入力し、この動作停止信号に従ってトランジスタ
をオンとする放電回路であって、トランジスタをオンと
する回路を、コネクタの外れにより遮断する手段を設け
る。
【０００８】
【発明の実施の形態】図１は本発明の第１の実施の形態
の説明図であり、１は電源、２は負荷、Ｃ１〜Ｃ３はコ
ンデンサ、Ｒ１〜Ｒ３は抵抗、Ｑ１はトランジスタ、Ｄ
１，Ｄ２はダイオード、ＰＣはホトカプラ、ＰＤはホト
ダイオード、ＰＴはホトトランジスタを示す。
の説明図であり、１は電源、２は負荷、Ｃ１〜Ｃ３はコ
ンデンサ、Ｒ１〜Ｒ３は抵抗、Ｑ１はトランジスタ、Ｄ
１，Ｄ２はダイオード、ＰＣはホトカプラ、ＰＤはホト
ダイオード、ＰＴはホトトランジスタを示す。
【０００９】電源１の出力端子間にはコンデンサＣ１が
接続され、又負荷２側にはコンデンサＣ２が接続されて
いる。この出力端子間に抵抗Ｒ１とトランジスタＱ１と
の直列回路を接続し、トランジスタＱ１のベースにホト
カプラＰＣのホトトランジスタＰＴを接続し、ハイレベ
ルの電源１の動作信号が入力されている時に、そのハイ
レベルの動作信号によってホトカプラＰＣのホトダイオ
ードＰＤに電流が流れて発光し、ホトトランジスタＰＴ
はオン状態となり、トランジスタＱ１のベース・エミッ
タ間を短絡し、トランジスタＱ１をオフ状態に維持す
る。
接続され、又負荷２側にはコンデンサＣ２が接続されて
いる。この出力端子間に抵抗Ｒ１とトランジスタＱ１と
の直列回路を接続し、トランジスタＱ１のベースにホト
カプラＰＣのホトトランジスタＰＴを接続し、ハイレベ
ルの電源１の動作信号が入力されている時に、そのハイ
レベルの動作信号によってホトカプラＰＣのホトダイオ
ードＰＤに電流が流れて発光し、ホトトランジスタＰＴ
はオン状態となり、トランジスタＱ１のベース・エミッ
タ間を短絡し、トランジスタＱ１をオフ状態に維持す
る。
【００１０】又電源１の出力端子の＋側とホトカプラＰ
Ｃとの間に、ダイオードＤ１，Ｄ２を介して充電される
コンデンサＣ３とを接続し、ダイオードＤ１とコンデン
サＣ３との直列回路に並列に抵抗Ｒ２を接続し、コンデ
ンサＣ３とダイオードＤ３との直列回路に並列に抵抗Ｒ
３を接続する。従って、ホトカプラＰＣのホトトランジ
スタＰＴがオン状態の時に、コンデンサＣ３はダイオー
ドＤ１，Ｄ２を介して電源１の出力端子間の電圧によっ
て充電される。
Ｃとの間に、ダイオードＤ１，Ｄ２を介して充電される
コンデンサＣ３とを接続し、ダイオードＤ１とコンデン
サＣ３との直列回路に並列に抵抗Ｒ２を接続し、コンデ
ンサＣ３とダイオードＤ３との直列回路に並列に抵抗Ｒ
３を接続する。従って、ホトカプラＰＣのホトトランジ
スタＰＴがオン状態の時に、コンデンサＣ３はダイオー
ドＤ１，Ｄ２を介して電源１の出力端子間の電圧によっ
て充電される。
【００１１】電源１の動作を停止する時に、動作信号は
ローレベルとなる。即ち、動作停止信号が入力され、ホ
トカプラＰＣのホトダイオードＰＤには電流が流れない
ので、ホトトランジスタＰＴはオフ状態となる。この
時、トランジスタＱ１のベース・エミッタ間には、電源
１の出力端子間の電圧に、抵抗Ｒ２，Ｒ３を介してコン
デンサＣ３の充電電圧が加算された状態で印加される。
即ち、抵抗Ｒ２，Ｒ３とコンデンサＣ３とにより、電源
１の動作停止信号に従ってトランジスタＱ１のオン信号
とする回路を構成している。従って、トランジスタＱ１
は確実にオン状態となり、コンデンサＣ１，Ｃ２の放電
により出力端子間の電圧が零又はそれに近い状態となっ
ても、コンデンサＣ３の充電電圧によりトランジスタＱ
１のオン状態を維持することができる。即ち、補助電源
を必要としない構成となる。
ローレベルとなる。即ち、動作停止信号が入力され、ホ
トカプラＰＣのホトダイオードＰＤには電流が流れない
ので、ホトトランジスタＰＴはオフ状態となる。この
時、トランジスタＱ１のベース・エミッタ間には、電源
１の出力端子間の電圧に、抵抗Ｒ２，Ｒ３を介してコン
デンサＣ３の充電電圧が加算された状態で印加される。
即ち、抵抗Ｒ２，Ｒ３とコンデンサＣ３とにより、電源
１の動作停止信号に従ってトランジスタＱ１のオン信号
とする回路を構成している。従って、トランジスタＱ１
は確実にオン状態となり、コンデンサＣ１，Ｃ２の放電
により出力端子間の電圧が零又はそれに近い状態となっ
ても、コンデンサＣ３の充電電圧によりトランジスタＱ
１のオン状態を維持することができる。即ち、補助電源
を必要としない構成となる。
【００１２】図２は本発明の第２の実施の形態の説明図
であり、図１と同一符号は同一部分を示し、Ｃ４はコン
デンサ、Ｒ４は抵抗、Ｄ３，Ｄ４はダイオードである。
この実施の形態は、複数のコンデンサＣ３，Ｃ４を、電
源１の出力端子間の電圧によって並列的に充電し、電源
１の動作停止信号により、トランジスタＱ１をオンとす
る時に、コンデンサＣ３，Ｃ４の充電電圧を加算し、且
つ電源１の出力端子間の電圧を加算して、トランジスタ
Ｑ１のベース・エミッタ間に印加してオン状態を維持さ
せる場合を示す。
であり、図１と同一符号は同一部分を示し、Ｃ４はコン
デンサ、Ｒ４は抵抗、Ｄ３，Ｄ４はダイオードである。
この実施の形態は、複数のコンデンサＣ３，Ｃ４を、電
源１の出力端子間の電圧によって並列的に充電し、電源
１の動作停止信号により、トランジスタＱ１をオンとす
る時に、コンデンサＣ３，Ｃ４の充電電圧を加算し、且
つ電源１の出力端子間の電圧を加算して、トランジスタ
Ｑ１のベース・エミッタ間に印加してオン状態を維持さ
せる場合を示す。
【００１３】即ち、電源１の動作信号によりホトカプラ
ＰＣのホトトランジスタＰＴがオン状態の時に、ダイオ
ードＤ１，Ｄ２を介してコンデンサＣ３を充電し、又ダ
イオードＤ３，Ｄ４を介してコンデンサＣ４を充電す
る。そして、電源１の動作停止信号（ローレベル）によ
り、ホトカプラＰＣのホトトランジスタＰＴがオフとな
ると、出力端子の＋側に、抵抗Ｒ２を介してコンデンサ
Ｃ３の−側が接続され、コンデンサＣ３の＋側が抵抗Ｒ
３を介してコンデンサＣ４の−側に接続され、コンデン
サＣ４の＋側が抵抗Ｒ４を介してトランジスタＱ１のベ
ースに接続された構成となり、電源１の出力端子間の電
圧に、コンデンサＣ３，Ｃ４の充電電圧が加算されて、
トランジスタＱ１のベースに印加される。それにより、
トランジスタＱ１はオンとなって、コンデンサＣ１，Ｃ
２の放電を行うことになる。
ＰＣのホトトランジスタＰＴがオン状態の時に、ダイオ
ードＤ１，Ｄ２を介してコンデンサＣ３を充電し、又ダ
イオードＤ３，Ｄ４を介してコンデンサＣ４を充電す
る。そして、電源１の動作停止信号（ローレベル）によ
り、ホトカプラＰＣのホトトランジスタＰＴがオフとな
ると、出力端子の＋側に、抵抗Ｒ２を介してコンデンサ
Ｃ３の−側が接続され、コンデンサＣ３の＋側が抵抗Ｒ
３を介してコンデンサＣ４の−側に接続され、コンデン
サＣ４の＋側が抵抗Ｒ４を介してトランジスタＱ１のベ
ースに接続された構成となり、電源１の出力端子間の電
圧に、コンデンサＣ３，Ｃ４の充電電圧が加算されて、
トランジスタＱ１のベースに印加される。それにより、
トランジスタＱ１はオンとなって、コンデンサＣ１，Ｃ
２の放電を行うことになる。
【００１４】この場合、トランジスタＱ１のベースに
は、電源１の出力端子間の電圧のほぼ３倍の電圧を印加
することが可能となる。即ち、負荷２の動作電圧が２Ｖ
以下等の低電圧の場合でも、トランジスタＱ１を確実に
オンとする電圧を得ることができる。トランジスタＱ１
のターンオンの閾値が高い場合、或いは、電源１の出力
電圧が更に低い場合は、並列に充電するコンデンサの個
数を増加し、トランジスタＱ１を電源１の動作停止信号
によってオンとする時に、コンデンサを直列接続状態と
して、トランジスタＱ１のベースに高い電圧を印加し
て、急速にオンとし、且つコンデンサＣ３，Ｃ４の充電
容量に対応した時間、オン状態を維持することができ
る。
は、電源１の出力端子間の電圧のほぼ３倍の電圧を印加
することが可能となる。即ち、負荷２の動作電圧が２Ｖ
以下等の低電圧の場合でも、トランジスタＱ１を確実に
オンとする電圧を得ることができる。トランジスタＱ１
のターンオンの閾値が高い場合、或いは、電源１の出力
電圧が更に低い場合は、並列に充電するコンデンサの個
数を増加し、トランジスタＱ１を電源１の動作停止信号
によってオンとする時に、コンデンサを直列接続状態と
して、トランジスタＱ１のベースに高い電圧を印加し
て、急速にオンとし、且つコンデンサＣ３，Ｃ４の充電
容量に対応した時間、オン状態を維持することができ
る。
【００１５】図３は本発明の第３の実施の形態の説明図
であり、図２と同一符号は同一部分を示し、ＳＷはスイ
ッチ、３ａ，３ｂはコネクタ、４は短絡線を示す。この
実施の形態の電源１の出力端子間のコンデンサＣ１と負
荷２側のコンデンサＣ２との放電動作は、図２の場合と
同様であるから重複した説明は省略する。この実施の形
態に於いては、ホトカプラＰＣがコネクタ３ａを介して
電源１側に接続される構成が適用された場合、このコネ
クタ３ａが外れると、ホトカプラＰＣのホトトランジス
タＰＴはオフ状態となる。それにより、トランジスタＱ
１はオンとなり、電源１が動作中であっても、電源１の
出力端子間を、抵抗Ｒ１とトランジスタＱ１とを介して
短絡することになる。従って、抵抗Ｒ１とトランジスタ
Ｑ１とは焼損し、且つ負荷２の動作が停止或いは誤動作
することになる。
であり、図２と同一符号は同一部分を示し、ＳＷはスイ
ッチ、３ａ，３ｂはコネクタ、４は短絡線を示す。この
実施の形態の電源１の出力端子間のコンデンサＣ１と負
荷２側のコンデンサＣ２との放電動作は、図２の場合と
同様であるから重複した説明は省略する。この実施の形
態に於いては、ホトカプラＰＣがコネクタ３ａを介して
電源１側に接続される構成が適用された場合、このコネ
クタ３ａが外れると、ホトカプラＰＣのホトトランジス
タＰＴはオフ状態となる。それにより、トランジスタＱ
１はオンとなり、電源１が動作中であっても、電源１の
出力端子間を、抵抗Ｒ１とトランジスタＱ１とを介して
短絡することになる。従って、抵抗Ｒ１とトランジスタ
Ｑ１とは焼損し、且つ負荷２の動作が停止或いは誤動作
することになる。
【００１６】そこで、コネクタ３ａが外れた時に、トラ
ンジスタＱ１のベース回路、即ち、トランジスタＱ１を
オンと回路を遮断する手段の一つとしてのスイッチＳＷ
をオフとして、トランジスタＱ１のオフ状態を継続させ
る。このスイッチＳＷをオフとする操作は手動或いは自
動で行う構成とすることができる。又スイッチＳＷの下
方に示すように、コネクタ３ａと一体化したコネクタ３
ｂを設け、このコネクタ３ｂの接点間に短絡線４を接続
し、コネクタ３ａの外れと共にコネクタ３ｂも外れるか
ら、スイッチＳＷをオフとした状態とする手段を構成す
ることができる。それにより、トランジスタＱ１の誤動
作を防止することができる。
ンジスタＱ１のベース回路、即ち、トランジスタＱ１を
オンと回路を遮断する手段の一つとしてのスイッチＳＷ
をオフとして、トランジスタＱ１のオフ状態を継続させ
る。このスイッチＳＷをオフとする操作は手動或いは自
動で行う構成とすることができる。又スイッチＳＷの下
方に示すように、コネクタ３ａと一体化したコネクタ３
ｂを設け、このコネクタ３ｂの接点間に短絡線４を接続
し、コネクタ３ａの外れと共にコネクタ３ｂも外れるか
ら、スイッチＳＷをオフとした状態とする手段を構成す
ることができる。それにより、トランジスタＱ１の誤動
作を防止することができる。
【００１７】本発明は、前述の各実施の形態のみに限定
されるものではなく、種々付加変更することが可能であ
り、例えば、トランジスタＱ１を電界効果トランジスタ
（ＦＥＴ）とし、ソースを電源１の出力端子の−側端子
に接続し、ドレインを抵抗Ｒ１を介して＋側端子に接続
し、ゲート・ソース間に、コンデンサの充電電圧を加算
したオン信号を加える構成とすることも可能である。
されるものではなく、種々付加変更することが可能であ
り、例えば、トランジスタＱ１を電界効果トランジスタ
（ＦＥＴ）とし、ソースを電源１の出力端子の−側端子
に接続し、ドレインを抵抗Ｒ１を介して＋側端子に接続
し、ゲート・ソース間に、コンデンサの充電電圧を加算
したオン信号を加える構成とすることも可能である。
【００１８】
【発明の効果】以上説明したように、本発明は、電源１
の出力端子間の電圧により充電するコンデンサＣ３を設
け、電源１の動作停止信号によってトランジスタＱ１を
オンとする時に、電源１の出力端子間の電圧に、コンデ
ンサＣ３の充電電圧を加算してトランジスタＱ１のオン
信号とするものであり、補助電源を必要とすることな
く、且つ電源１の出力電圧が低い場合でも、トランジス
タＱ１を確実にオンとして、コンデンサＣ１，Ｃ２の放
電を行わせることができる利点がある。
の出力端子間の電圧により充電するコンデンサＣ３を設
け、電源１の動作停止信号によってトランジスタＱ１を
オンとする時に、電源１の出力端子間の電圧に、コンデ
ンサＣ３の充電電圧を加算してトランジスタＱ１のオン
信号とするものであり、補助電源を必要とすることな
く、且つ電源１の出力電圧が低い場合でも、トランジス
タＱ１を確実にオンとして、コンデンサＣ１，Ｃ２の放
電を行わせることができる利点がある。
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の第２の実施の形態の説明図である。
【図３】本発明の第３の実施の形態の説明図である。
【図４】従来例の説明図である。
１ 電源 ２ 負荷 Ｃ１〜Ｃ３ コンデンサ Ｄ１，Ｄ２ ダイオード Ｒ１〜Ｒ３ 抵抗 Ｑ１ トランジスタ ＰＣ ホトカプラ
Claims (3)
- 【請求項１】 電源の出力端子間に接続した放電用の抵
抗とトランジスタとの直列回路と、 前記電源の出力電圧により充電されるコンデンサと、 該コンデンサの充電電圧を前記電源の出力電圧と加算し
て該電源の動作停止信号に従って前記トランジスタのオ
ン信号とする回路とを備えたことを特徴とする電源出力
端子の放電回路。 - 【請求項２】 電源の出力端子間に接続した放電用の抵
抗とトランジスタとの直列回路と、 前記電源の出力電圧により並列的に充電される複数のコ
ンデンサと、 該複数のコンデンサの各充電電圧を加算し、且つ前記電
源の出力電圧を加算して、該電源の動作停止信号に従っ
て前記トランジスタのオン信号とする回路とを備えたこ
とを特徴とする電源出力端子の放電回路。 - 【請求項３】 前記電源の前記動作停止信号をコネクタ
を介して入力し、該動作停止信号に従って前記トランジ
スタをオンとする放電回路であって、前記トランジスタ
をオンとする回路を、前記コネクタの外れにより遮断す
る手段を設けたことを特徴とする請求項１又は２記載の
電源出力端子の放電回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013652A JP3635489B2 (ja) | 2000-01-24 | 2000-01-24 | 電源出力端子の放電回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013652A JP3635489B2 (ja) | 2000-01-24 | 2000-01-24 | 電源出力端子の放電回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001202141A true JP2001202141A (ja) | 2001-07-27 |
| JP3635489B2 JP3635489B2 (ja) | 2005-04-06 |
Family
ID=18541211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000013652A Expired - Fee Related JP3635489B2 (ja) | 2000-01-24 | 2000-01-24 | 電源出力端子の放電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635489B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11463003B2 (en) | 2019-07-08 | 2022-10-04 | Rohm Co., Ltd. | Power supply control device to discharge an output voltage at a time of enable instantaneous interruption |
-
2000
- 2000-01-24 JP JP2000013652A patent/JP3635489B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11463003B2 (en) | 2019-07-08 | 2022-10-04 | Rohm Co., Ltd. | Power supply control device to discharge an output voltage at a time of enable instantaneous interruption |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3635489B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100341133B1 (ko) | 충전/방전 제어회로 및 충전식 전원장치 | |
| US6690559B2 (en) | Charge/discharge type power supply | |
| JPWO2013047005A1 (ja) | 負荷駆動回路 | |
| JP5107790B2 (ja) | レギュレータ | |
| KR101339350B1 (ko) | 절연형 스위칭 전원 | |
| KR19990066995A (ko) | 전원장치 | |
| US5523669A (en) | Charging circuit capable of supplying DC voltage directly to power supply circuit when battery is removed | |
| JP2004215002A (ja) | 負荷駆動回路 | |
| US6384584B2 (en) | Current control circuit | |
| KR20130080943A (ko) | 대용량인버터의 입력부방전회로 | |
| JP3838708B2 (ja) | リチウムイオン電源装置 | |
| JP3635489B2 (ja) | 電源出力端子の放電回路 | |
| WO2023065486A1 (zh) | 带有自动选择电池功能的切换电路及其供电装置 | |
| CN114759628A (zh) | 上电保护电路及电子设备 | |
| CN217445049U (zh) | 上电保护电路及电子设备 | |
| US20180331556A1 (en) | Power supply control apparatus | |
| US5936390A (en) | Control circuit | |
| JPH0686460A (ja) | 電源回路 | |
| KR100331831B1 (ko) | 인버터의 파워소자의 제어회로 | |
| JPH09322399A (ja) | 電源切り替え回路 | |
| KR0149260B1 (ko) | 전원 공급 회로 | |
| JPH0823578A (ja) | リモートコントロール装置 | |
| CN116365849A (zh) | 电源转换器的二次侧保护侦测电路 | |
| JPH05207656A (ja) | 起動回路 | |
| SU568046A1 (ru) | Стабилизатор посто нного напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |