JP3635489B2 - 電源出力端子の放電回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源等の電源から負荷に電力を供給する構成に於いて、電源は、その出力端子間にコンデンサを有し、又負荷側にも電圧変動を抑制する為のコンデンサを有するものであり、例えば、負荷が複数電圧又は正負極性の電圧を必要とする２電源構成の場合、中点を介して接続された２電源電圧の＋側の電源の動作が停止すると、−側の電源の電圧が負荷に対して逆極性で印加され、負荷に悪影響を及ぼすことになる。そこで、電源の動作を停止した時に、電源の出力端子間を短絡状態として、コンデンサを放電させ、出力端子間の電圧を急速に零とする為の電源出力端子の放電回路に関する。
【０００２】
【従来の技術】
図４は従来例の説明図であり、スイッチング電源等の電源１は出力端子間にコンデンサＣ１を有し、又負荷２側には電圧安定用のコンデンサＣ２を接続し、この電源１の出力端子間に抵抗Ｒ１とトランジスタＱ１との直列回路を接続し、電源１の動作中は、トランジスタＱ１をオフ状態とし、電源１の動作を停止した時に、その動作停止信号に従ってトランジスタＱ１をオンとし、電源１の出力端子間のコンデンサＣ１及び負荷２側のコンデンサＣ２を放電する。
【０００３】
この場合に、トランジスタＱ１をオンとする為に、電圧Ｅ０と抵抗Ｒ０とをベース・エミッタ間に接続し、又電源１の動作中はトランジスタＱ１をオフとする為に、電源１の動作信号によりホトカプラＰＣを介してトランジスタＱ１のベース・エミッタ間を短絡状態とする回路が設けられている。従って、電源１の動作停止信号によりホトカプラＰＣが開放状態となると、トランジスタＱ１のベース・エミッタ間に抵抗Ｒ０を介して電圧Ｅ０が印加され、トランジスタＱ１はオン状態となる。それにより、コンデンサＣ１，Ｃ２を抵抗Ｒ１を介して放電し、電源１の出力端子間の電圧を急速に低下させる。
【０００４】
【発明が解決しようとする課題】
前述の従来例に於いて、トランジスタＱ１のベース電圧を、電源１の出力端子１から供給する構成が考えられる。しかし、電源１の動作停止によって出力電圧が低下し、０Ｖにまでは低下しないが、トランジスタＱ１をオン状態とすることが困難な場合がある。即ち、電源１の出力電圧が２Ｖ程度の低い場合には、電源１の動作停止によりコンデンサＣ１の充電電圧も低下し、完全に放電状態ではないが、トランジスタＱ１を確実にオンとすることが困難な場合がある。従って、前述のように、電圧Ｅ０を出力する補助電源が必要となるものである。それにより、回路構成が複雑化し、且つ大型化する問題がある。
本発明は、補助電源を用いることなく、電源と負荷側とのコンデンサの放電を可能とすることを目的とする。
【０００５】
【課題を解決するための手段】
本発明の電源の出力端子の放電回路は、図１を参照すると、（１）電源１の出力端子間に接続した放電用の抵抗Ｒ１とトランジスタＱ１との直列回路と、トランジスタＱ１のオフ時に電源１の出力電圧によりダイオードＤ１，Ｄ２を介して充電されるコンデンサＣ３と、このコンデンサＣ３の充電電圧と電源１の出力電圧とを抵抗Ｒ２，Ｒ３を介して加算した電圧を、電源１の動作停止信号に従ってトランジスタＱ１のオン信号とする回路とを備えている。
【０００６】
又（２）電源１の出力端子間に接続した放電用の抵抗Ｒ１とトランジスタＱ１との直列回路と、電源１の出力電圧により並列的に充電される複数のコンデンサと、この複数のコンデンサの各充電電圧を加算し、且つ電源の出力電圧を加算して、電源の動作停止信号に従ってトランジスタのオン信号とする回路とを備えている。
【０００７】
又（３）電源の動作停止信号をコネクタを介して入力し、この動作停止信号に従ってトランジスタをオンとする放電回路であって、トランジスタをオンとする回路を、コネクタの外れにより遮断する手段を設ける。
【０００８】
【発明の実施の形態】
図１は本発明の第１の実施の形態の説明図であり、１は電源、２は負荷、Ｃ１〜Ｃ３はコンデンサ、Ｒ１〜Ｒ３は抵抗、Ｑ１はトランジスタ、Ｄ１，Ｄ２はダイオード、ＰＣはホトカプラ、ＰＤはホトダイオード、ＰＴはホトトランジスタを示す。
【０００９】
電源１の出力端子間にはコンデンサＣ１が接続され、又負荷２側にはコンデンサＣ２が接続されている。この出力端子間に抵抗Ｒ１とトランジスタＱ１との直列回路を接続し、トランジスタＱ１のベースにホトカプラＰＣのホトトランジスタＰＴを接続し、ハイレベルの電源１の動作信号が入力されている時に、そのハイレベルの動作信号によってホトカプラＰＣのホトダイオードＰＤに電流が流れて発光し、ホトトランジスタＰＴはオン状態となり、トランジスタＱ１のベース・エミッタ間を短絡し、トランジスタＱ１をオフ状態に維持する。
【００１０】
又電源１の出力端子の＋側とホトカプラＰＣとの間に、ダイオードＤ１，Ｄ２を介して充電されるコンデンサＣ３とを接続し、ダイオードＤ１とコンデンサＣ３との直列回路に並列に抵抗Ｒ２を接続し、コンデンサＣ３とダイオードＤ３との直列回路に並列に抵抗Ｒ３を接続する。従って、ホトカプラＰＣのホトトランジスタＰＴがオン状態の時に、コンデンサＣ３はダイオードＤ１，Ｄ２を介して電源１の出力端子間の電圧によって充電される。
【００１１】
電源１の動作を停止する時に、動作信号はローレベルとなる。即ち、動作停止信号が入力され、ホトカプラＰＣのホトダイオードＰＤには電流が流れないので、ホトトランジスタＰＴはオフ状態となる。この時、トランジスタＱ１のベース・エミッタ間には、電源１の出力端子間の電圧に、抵抗Ｒ２，Ｒ３を介してコンデンサＣ３の充電電圧が加算された状態で印加される。即ち、抵抗Ｒ２，Ｒ３とコンデンサＣ３とにより、電源１の動作停止信号に従ってトランジスタＱ１のオン信号とする回路を構成している。従って、トランジスタＱ１は確実にオン状態となり、コンデンサＣ１，Ｃ２の放電により出力端子間の電圧が零又はそれに近い状態となっても、コンデンサＣ３の充電電圧によりトランジスタＱ１のオン状態を維持することができる。即ち、補助電源を必要としない構成となる。
【００１２】
図２は本発明の第２の実施の形態の説明図であり、図１と同一符号は同一部分を示し、Ｃ４はコンデンサ、Ｒ４は抵抗、Ｄ３，Ｄ４はダイオードである。この実施の形態は、複数のコンデンサＣ３，Ｃ４を、電源１の出力端子間の電圧によって並列的に充電し、電源１の動作停止信号により、トランジスタＱ１をオンとする時に、コンデンサＣ３，Ｃ４の充電電圧を加算し、且つ電源１の出力端子間の電圧を加算して、トランジスタＱ１のベース・エミッタ間に印加してオン状態を維持させる場合を示す。
【００１３】
即ち、電源１の動作信号によりホトカプラＰＣのホトトランジスタＰＴがオン状態の時に、ダイオードＤ１，Ｄ２を介してコンデンサＣ３を充電し、又ダイオードＤ３，Ｄ４を介してコンデンサＣ４を充電する。そして、電源１の動作停止信号（ローレベル）により、ホトカプラＰＣのホトトランジスタＰＴがオフとなると、出力端子の＋側に、抵抗Ｒ２を介してコンデンサＣ３の−側が接続され、コンデンサＣ３の＋側が抵抗Ｒ３を介してコンデンサＣ４の−側に接続され、コンデンサＣ４の＋側が抵抗Ｒ４を介してトランジスタＱ１のベースに接続された構成となり、電源１の出力端子間の電圧に、コンデンサＣ３，Ｃ４の充電電圧が加算されて、トランジスタＱ１のベースに印加される。それにより、トランジスタＱ１はオンとなって、コンデンサＣ１，Ｃ２の放電を行うことになる。
【００１４】
この場合、トランジスタＱ１のベースには、電源１の出力端子間の電圧のほぼ３倍の電圧を印加することが可能となる。即ち、負荷２の動作電圧が２Ｖ以下等の低電圧の場合でも、トランジスタＱ１を確実にオンとする電圧を得ることができる。トランジスタＱ１のターンオンの閾値が高い場合、或いは、電源１の出力電圧が更に低い場合は、並列に充電するコンデンサの個数を増加し、トランジスタＱ１を電源１の動作停止信号によってオンとする時に、コンデンサを直列接続状態として、トランジスタＱ１のベースに高い電圧を印加して、急速にオンとし、且つコンデンサＣ３，Ｃ４の充電容量に対応した時間、オン状態を維持することができる。
【００１５】
図３は本発明の第３の実施の形態の説明図であり、図２と同一符号は同一部分を示し、ＳＷはスイッチ、３ａ，３ｂはコネクタ、４は短絡線を示す。この実施の形態の電源１の出力端子間のコンデンサＣ１と負荷２側のコンデンサＣ２との放電動作は、図２の場合と同様であるから重複した説明は省略する。この実施の形態に於いては、ホトカプラＰＣがコネクタ３ａを介して電源１側に接続される構成が適用された場合、このコネクタ３ａが外れると、ホトカプラＰＣのホトトランジスタＰＴはオフ状態となる。それにより、トランジスタＱ１はオンとなり、電源１が動作中であっても、電源１の出力端子間を、抵抗Ｒ１とトランジスタＱ１とを介して短絡することになる。従って、抵抗Ｒ１とトランジスタＱ１とは焼損し、且つ負荷２の動作が停止或いは誤動作することになる。
【００１６】
そこで、コネクタ３ａが外れた時に、トランジスタＱ１のベース回路、即ち、トランジスタＱ１をオンと回路を遮断する手段の一つとしてのスイッチＳＷをオフとして、トランジスタＱ１のオフ状態を継続させる。このスイッチＳＷをオフとする操作は手動或いは自動で行う構成とすることができる。又スイッチＳＷの下方に示すように、コネクタ３ａと一体化したコネクタ３ｂを設け、このコネクタ３ｂの接点間に短絡線４を接続し、コネクタ３ａの外れと共にコネクタ３ｂも外れるから、スイッチＳＷをオフとした状態とする手段を構成することができる。それにより、トランジスタＱ１の誤動作を防止することができる。
【００１７】
本発明は、前述の各実施の形態のみに限定されるものではなく、種々付加変更することが可能であり、例えば、トランジスタＱ１を電界効果トランジスタ（ＦＥＴ）とし、ソースを電源１の出力端子の−側端子に接続し、ドレインを抵抗Ｒ１を介して＋側端子に接続し、ゲート・ソース間に、コンデンサの充電電圧を加算したオン信号を加える構成とすることも可能である。
【００１８】
【発明の効果】
以上説明したように、本発明は、電源１の出力端子間の電圧により充電するコンデンサＣ３を設け、電源１の動作停止信号によってトランジスタＱ１をオンとする時に、電源１の出力端子間の電圧に、コンデンサＣ３の充電電圧を加算してトランジスタＱ１のオン信号とするものであり、補助電源を必要とすることなく、且つ電源１の出力電圧が低い場合でも、トランジスタＱ１を確実にオンとして、コンデンサＣ１，Ｃ２の放電を行わせることができる利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の第２の実施の形態の説明図である。
【図３】本発明の第３の実施の形態の説明図である。
【図４】従来例の説明図である。
【符号の説明】
１ 電源
２ 負荷
Ｃ１〜Ｃ３ コンデンサ
Ｄ１，Ｄ２ ダイオード
Ｒ１〜Ｒ３ 抵抗
Ｑ１ トランジスタ
ＰＣ ホトカプラ

Claims (2)

1. 電源の出力端子間に接続した放電用の抵抗とトランジスタとの直列回路と、
   前記トランジスタのオフ時に前記電源の出力電圧によりダイオードを介して充電されるコンデンサと、
   該コンデンサの充電電圧と前記電源の出力電圧とを抵抗を介して加算した電圧を前記電源の動作停止信号に従って前記トランジスタのオン信号とする回路と
   を備えたことを特徴とする電源出力端子の放電回路。
2. 電源の出力端子間に接続した放電用の抵抗とトランジスタとの直列回路と、
   前記トランジスタのオフ時に前記電源の出力電圧によりそれぞれダイオードを介して並列的に充電される複数のコンデンサと、
   該複数のコンデンサの充電電圧を直列的に抵抗を介して加算し、且つ前記電源の出力電圧と抵抗を介して加算した電圧を前記電源の動作停止信号に従って前記トランジスタのオン信号とする回路と
   を備えたことを特徴とする電源出力端子の放電回路。

Images