JP2001201367A - Pulse hysterersis compensating method and its device for jitter removing circuit and recording medium recorded with its operating procedure - Google Patents
Pulse hysterersis compensating method and its device for jitter removing circuit and recording medium recorded with its operating procedureInfo
- Publication number
- JP2001201367A JP2001201367A JP2000011070A JP2000011070A JP2001201367A JP 2001201367 A JP2001201367 A JP 2001201367A JP 2000011070 A JP2000011070 A JP 2000011070A JP 2000011070 A JP2000011070 A JP 2000011070A JP 2001201367 A JP2001201367 A JP 2001201367A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flops
- rectangular wave
- difference
- wave signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、回転体例えばモータの
速度・位置の検出に使われるエンコーダの信号処理回路
において、モータの反転時に生じるパルスのヒステレシ
スを補償するジッタ除去手段を改良するジッタ除去回路
のパルスヒステレシス補償方法とその装置ならびにその
手順をコンピュータプログラムとして記録した媒体に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing circuit for an encoder used for detecting the speed and position of a rotating body, for example, a motor, and to improve jitter removing means for compensating for the hysteresis of a pulse generated when the motor is inverted. The present invention relates to a method and apparatus for compensating a pulse hysteresis of a circuit and a medium in which the procedure is recorded as a computer program.
【0002】[0002]
【従来の技術】図3は、従来例としてのジッタ除去回路
を用いたエンコーダの位置検出方法を示す装置のブロッ
ク図である。全ての図面において、同一符号は同一若し
くは相当部材を示す。また、図4はそのジッタ除去回路
の回路構成を示す論理回路図である。モータ1の回転に
より、エンコーダ2で出力された90度位相の異なる2
相パルスは、ジッタ除去回路3でジッタを除去されたパ
ルスとしてカウント部4に入力され、カウント部4では
パルスのエッジをカウントし出力する。その出力された
値は中央演算装置(CPU)や記憶装置へ入力され、モ
ータの制御に利用されていた。2. Description of the Related Art FIG. 3 is a block diagram of an apparatus showing a conventional position detecting method of an encoder using a jitter removing circuit. In all the drawings, the same reference numerals indicate the same or corresponding members. FIG. 4 is a logic circuit diagram showing a circuit configuration of the jitter removing circuit. Due to the rotation of the motor 1, two phases having different phases of 90 degrees output from the encoder 2
The phase pulse is input to the counting unit 4 as a pulse from which the jitter has been removed by the jitter removing circuit 3, and the counting unit 4 counts and outputs the edges of the pulse. The output value was input to a central processing unit (CPU) or a storage device and used for controlling the motor.
【0003】ところが、このような従来例の方法では、
モータ反転時にパルスヒステレシスが発生するという問
題があった。図5は、このパルスヒステレシスを示す電
圧波形のタイムチャートである。モータ反転時のエンコ
ーダ2相出力パルスは一般に図5 (イ) のようになり、
パルスの立ち上がり立ち下がりの部分にジッタがある波
形となる。そこで、ジッタ除去回路が挿入されるのだ
が、ジッタを取り除くことが目的であるから、ジッタ除
去回路から出力される2組のパルスは図5 (ロ) のよう
に成るべきである。However, in such a conventional method,
There is a problem that pulse hysteresis occurs when the motor is reversed. FIG. 5 is a time chart of a voltage waveform showing the pulse hysteresis. In general, the encoder two-phase output pulse during motor reversal is as shown in Fig. 5 (a).
The waveform has jitter at the rising and falling portions of the pulse. Therefore, a jitter removing circuit is inserted. However, since the purpose is to remove the jitter, two sets of pulses output from the jitter removing circuit should be as shown in FIG.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、先の図
4のジッタ除去回路を用いると出力される2相出力パル
スは図5 (ハ) のようになる。これらの図5 (ロ),
(ハ) で明らかなように、従来例のジッタ除去回路を用
いたエンコーダ信号処理では、図5 (ロ) に示すモータ
反転後最初のB相立ち上がりで[図5の51参照]、2相
出力パルス図5 (ハ) に示すの出力もB相が立ち上がる
べきところを、図5 (ロ) に示すA相の立ち上がりで図
5 (ハ) に示すの出力のB相が立ち上がっている[図5
の52参照]。つまり、モータ反転後最初の2カウント目
で初めて1カウント目が制御装置等へ出力されており、
ここにヒステレシスがあることがわかる。そこで、本発
明はこのヒステレシスを補償することをことを目的とす
る。However, when the jitter elimination circuit shown in FIG. 4 is used, a two-phase output pulse output is as shown in FIG. These figures 5 (b),
As is apparent from FIG. 5C, in the encoder signal processing using the conventional jitter elimination circuit, the first B-phase rising after the motor inversion shown in FIG. The pulse output shown in FIG. 5 (c) shows where the B phase should rise, and the output B phase shown in FIG. 5 (c) rises at the rise of the phase A shown in FIG. 5 (b) [FIG.
52]. In other words, the first count is output to the control device or the like for the first time after the first reversal of the motor.
It can be seen that there is hysteresis here. Therefore, an object of the present invention is to compensate for this hysteresis.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するため
に本発明の請求項1の発明は、検出物体の変位に対し
て、お互いに90度位相の異なる2相の矩形波信号を出
力するエンコーダの、前記矩形波信号のエッジ前に発生
するジッタを除去する回路であって、前記2相の矩形波
信号とこの矩形波信号の反転信号を4組のRSフリップ
フロップの入力信号とし、前記4組のRSフリップフロ
ップの出力のうち2組のRSフリップフロップの出力の
論理積信号をとり、前記2組のRSフリップフロップと
は異なる別の2組のRSフリップフロップの出力の論理
積信号をとることにより、前記エッジ部にジッタを持た
ない90度位相の異なる2相の矩形波信号を出力するエ
ンコーダの信号処理回路において、前記信号処理回路の
出力である2相の矩形波信号のエッジをカウントし、前
記カウント値と、記憶されていた前カウント値との差分
の符号が、モータの反転によって変化したと判断したと
き、前記カウント値に前記差分の符号に応じて+1もし
くは−1を加え、出力することを特徴とするジッタ除去
回路のパルスヒステレシス補償方法である。このように
本発明の請求項1の発明によれば、モータの反転時に生
じるパルスヒステレシスを補償することができ、モータ
の回転を反転し、繰り返し運転を行う場合などに、オフ
セットすることなく正確な位置に停止することができる
という特段の効果を奏する。In order to achieve the above object, according to the first aspect of the present invention, two-phase rectangular wave signals having phases different from each other by 90 degrees with respect to a displacement of a detection object are output. An encoder for removing jitter generated before an edge of the rectangular wave signal, wherein the two-phase rectangular wave signal and an inverted signal of the rectangular wave signal are input signals of four sets of RS flip-flops; An AND signal of the outputs of the two RS flip-flops out of the outputs of the four RS flip-flops is taken, and the AND signal of the outputs of two other RS flip-flops different from the two RS flip-flops is taken. Accordingly, in the signal processing circuit of the encoder that outputs two-phase rectangular wave signals having a 90-degree phase different from each other and having no jitter at the edge portion, the two-phase rectangular wave output from the signal processing circuit is output. The edge of the wave signal is counted, and when it is determined that the sign of the difference between the count value and the stored previous count value has changed due to the inversion of the motor, the count value is incremented by +1 according to the sign of the difference. Alternatively, it is a pulse hysteresis compensation method for a jitter removing circuit, characterized by adding -1 and outputting. As described above, according to the invention of claim 1 of the present invention, it is possible to compensate for the pulse hysteresis generated when the motor is inverted, and to perform accurate operation without offset when the rotation of the motor is inverted and the motor is repeatedly operated. It has a special effect that it can be stopped at the position.
【0006】本発明の請求項2の発明は、請求項1のジ
ッタ除去回路のパルスヒステレシス補償方法において、
今回のカウンタ値と前回の記憶値との差分を取り、その
差分がゼロか否かを判断し、ゼロであれば今回のカウン
タ値を記憶値にして補正は行わず、次回のカウンタ値と
の差分を取る操作を繰り返し、前記差分がゼロでなけれ
ば、前回の差分と符号が違うか否かを判断し、前記符号
が違えば差分の符号に応じて、+1または−1を補正量
として前記今回のカウンタ値に与えて、エンコーダの出
力とすることを特徴とする請求項1記載のジッタ除去回
路のパルスヒステレシス補償方法である。According to a second aspect of the present invention, there is provided a pulse hysteresis compensation method for a jitter removing circuit according to the first aspect,
The difference between the current counter value and the previous stored value is obtained, and it is determined whether the difference is zero. If the difference is zero, the current counter value is set as the stored value and no correction is performed. The operation of taking the difference is repeated, and if the difference is not zero, it is determined whether or not the sign is different from the previous difference. If the sign is different, +1 or −1 is set as the correction amount according to the sign of the difference. 2. A pulse hysteresis compensation method for a jitter elimination circuit according to claim 1, wherein an output of the encoder is given to the current counter value.
【0007】本発明の請求項3の発明は、検出物体の変
位に対して、お互いに90度位相の異なる2相の矩形波
信号を出力するエンコーダの、前記矩形波信号のエッジ
前に発生するジッタを除去する回路であって、前記2相
の矩形波信号とこの矩形波信号の反転信号を4組のRS
フリップフロップの入力信号とし、前記4組のRSフリ
ップフロップの出力のうち2組のRSフリップフロップ
の出力の論理積信号をとり、前記2組のRSフリップフ
ロップとは異なる別の2組のRSフリップフロップの出
力の論理積信号をとることにより、前記エッジ部にジッ
タを持たない90度位相の異なる2相の矩形波信号を出
力するエンコーダの信号処理回路において、前記信号処
理回路の出力である2相の矩形波信号のエッジをカウン
トする手段と、前記カウント値と、記憶されていた前カ
ウント値との差分の符号が、モータの反転によって変化
したと判断したとき、前記カウント値に前記差分の符号
に応じて+1もしくは−1を加えて出力する手段とを備
えたことを特徴とするジッタ除去回路のパルスヒステレ
シス補償装置である。According to a third aspect of the present invention, an encoder which outputs two-phase rectangular wave signals having phases different from each other by 90 degrees with respect to a displacement of a detection object occurs before an edge of the rectangular wave signal. A circuit for removing jitter, wherein the two-phase rectangular wave signal and an inverted signal of the rectangular wave signal are converted into four sets of RS signals.
As an input signal of a flip-flop, a logical product signal of outputs of two sets of RS flip-flops among outputs of the four sets of RS flip-flops is taken, and another two sets of RS flip-flops different from the two sets of RS flip-flops In a signal processing circuit of an encoder which outputs a two-phase rectangular wave signal having a 90 ° phase difference without jitter at the edge portion by taking a logical product signal of the outputs of the amplifiers, the output of the signal processing circuit Means for counting the edges of the phase rectangular wave signal, and when it is determined that the sign of the difference between the count value and the stored previous count value has changed due to the inversion of the motor, the count value is compared with the count value. Means for adding +1 or -1 according to the sign and outputting the added signal. .
【0008】本発明の請求項4の発明は、検出物体の変
位に対して、お互いに90度位相の異なる2相の矩形波
信号を出力するエンコーダの、前記矩形波信号のエッジ
前に発生するジッタを除去する回路であって、前記2相
の矩形波信号とこの矩形波信号の反転信号を4組のRS
フリップフロップの入力信号とし、前記4組のRSフリ
ップフロップの出力のうち2組のRSフリップフロップ
の出力の論理積信号をとり、前記2組のRSフリップフ
ロップとは異なる別の2組のRSフリップフロップの出
力の論理積信号をとることにより、前記エッジ部にジッ
タを持たない90度位相の異なる2相の矩形波信号を出
力するエンコーダの信号処理回路において、前記信号処
理回路の出力である2相の矩形波信号のエッジをカウン
トし、前記カウント値と、記憶されていた前カウント値
との差分の符号が、モータの反転によって変化したと判
断したとき、前記カウント値に前記差分の符号に応じて
+1もしくは−1を加え、出力する手順をコンピュータ
プログラムとして記録したことを特徴とするジッタ除去
回路のパルスヒステレシス補償方法の手順をコンピュー
タプログラムとして記録した媒体である。According to a fourth aspect of the present invention, an encoder which outputs two-phase rectangular wave signals having phases different from each other by 90 degrees with respect to a displacement of a detection object occurs before an edge of the rectangular wave signal. A circuit for removing jitter, wherein the two-phase rectangular wave signal and an inverted signal of the rectangular wave signal are converted into four sets of RS signals.
As an input signal of a flip-flop, a logical product signal of outputs of two sets of RS flip-flops among outputs of the four sets of RS flip-flops is taken, and another two sets of RS flip-flops different from the two sets of RS flip-flops In a signal processing circuit of an encoder which outputs a two-phase rectangular wave signal having a 90 ° phase difference without jitter at the edge portion by taking a logical product signal of the outputs of the amplifiers, the output of the signal processing circuit Count the edges of the phase square wave signal, and when it is determined that the sign of the difference between the count value and the stored previous count value has changed due to the inversion of the motor, the sign of the difference is added to the count value. A pulse history of a jitter removing circuit, wherein a procedure for adding +1 or -1 according to the output is recorded as a computer program. Reshisu a procedure recorded medium as computer programs of the compensation method.
【0009】[0009]
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。図1は、本発明の実施の形態にお
ける回路構成を示すブロック図である。この図1は、従
来例の図3にカウント記憶部5とヒステレシス補償部6
が追加して配置された構成である。Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a circuit configuration according to an embodiment of the present invention. This FIG. 1 is different from the conventional example in FIG. 3 in that the count storage unit 5 and the hysteresis compensating unit 6
Is an additional arrangement.
【0010】図2は、本発明に係る演算部における補償
方法の操作手順を示すフローチャートである。手順に従
って図1,図2を説明する。 [1] モータ1が回転し、その変位に対応して90度位相
の異なる2相のパルスがエンコーダ2より出力され、ジ
ッタ除去部3においてパルスの立ち上がり、立ち下がり
の部分が排除される。 [2] カウント部4では、ジッタの除去されたパルスの立
ち上がり、立ち下がりを検出し、併せて2相パルスの方
向も検出し、カウントの増減を行う。ここまでは、従来
例と同じである。そして、 [3] 記憶部5では、カウント部4より前回出力された値
を保持しておく。この記憶部5の値が更新されるのは、
一定時間が経過した後、若しくはカウント部4の出力が
更新されたときである。FIG. 2 is a flowchart showing the operation procedure of the compensation method in the arithmetic unit according to the present invention. 1 and 2 will be described according to the procedure. [1] The motor 1 rotates, and two-phase pulses having a phase difference of 90 degrees are output from the encoder 2 in accordance with the displacement, and the jitter removing unit 3 eliminates the rising and falling portions of the pulse. [2] The counting section 4 detects the rising and falling edges of the pulse from which the jitter has been removed, and also detects the direction of the two-phase pulse, thereby increasing or decreasing the count. Up to this point, it is the same as the conventional example. [3] The storage unit 5 holds the value previously output from the counting unit 4. The value of the storage unit 5 is updated because
This is after the elapse of a certain time or when the output of the counting unit 4 is updated.
【0011】[4] 補償演算部6では、ステップ21とし
て、カウント部4より現在出力されている値から、記憶
部5より出力されるカウント出力の前回値を引いて差分
を取る。ステップ22では、前記差分がゼロであれば(Ye
s) ステップ21に戻り、ゼロでなければ(No)次のステッ
プ23へ進む。ステップ23として、前記差分の符号が前回
のものと異なっていれば、すなわちモータ1が反転して
いれば(Yes) ステップ25へ、前回の差分の符号と同じで
あれば(No)つまりモータ1の回転方向が変わっていなけ
れば、ステップ24へ進む。ステップ24では、今回の差分
値を前回の差分値として保存する。さらに補正値はゼロ
にしてステップ26へ移る。ステップ25として、モータ1
が反転しているので、今回の差分値が正であれば+1、
負であれば−1を補正量として、ステップ26へ進む。さ
らに今回の差分値を前回の差分値として保存する[図示
のように、差分符号に1を乗じたものを補正量としてい
る]。ステップ26では、補正出力として、カウンタ部4
の出力に補正量を加えた値を出力する。[4] In step 21, the compensation calculation unit 6 subtracts the previous value of the count output output from the storage unit 5 from the value currently output from the count unit 4 to obtain a difference. In step 22, if the difference is zero (Ye
s) Return to step 21, and if not zero (No), proceed to next step 23. In step 23, if the sign of the difference is different from the previous one, that is, if the motor 1 is reversed (Yes), go to step 25, if it is the same as the sign of the previous difference (No), If the rotation direction has not changed, the process proceeds to step 24. In step 24, the current difference value is stored as the previous difference value. Further, the correction value is set to zero, and the routine proceeds to step 26. As step 25, the motor 1
Is inverted, so if the current difference value is positive, +1;
If negative, -1 is set as the correction amount, and the routine proceeds to step 26. Further, the present difference value is stored as the previous difference value [as shown in the figure, the difference code multiplied by 1 is used as the correction amount]. In step 26, the counter unit 4
And outputs a value obtained by adding a correction amount to the output.
【0012】このようにして、モータ1の反転後2つ目
のエッジ[図5の51参照]が、カウンタ部4に入力され
たときに、補正を加えて出力され、制御等に用いられ
る。また、本発明の操作手順をコンピュータプログラム
として記述し、それを読み取ったコンピュータがヒステ
リシス補償部6として機能するようにしてもよいことは
勿論である。In this way, when the second edge after the reversal of the motor 1 (see 51 in FIG. 5) is input to the counter section 4, it is output with correction and used for control and the like. Further, it is a matter of course that the operating procedure of the present invention may be described as a computer program, and the computer that reads the program may function as the hysteresis compensating unit 6.
【0013】[0013]
【発明の効果】以上述べたように本発明によれば、モー
タの反転時に生じるパルスヒステレシスを補償すること
ができ、モータの回転を反転し、繰り返し運転を行う場
合などに、オフセットすることなく正確な位置に停止す
ることができるという特段の効果を奏する。As described above, according to the present invention, it is possible to compensate for the pulse hysteresis that occurs when the motor is inverted, and to accurately perform the operation without offset when the motor is inverted and the operation is repeatedly performed. It has a special effect that it can be stopped at an appropriate position.
【図1】本発明の実施の形態における回路構成を示すブ
ロック図FIG. 1 is a block diagram illustrating a circuit configuration according to an embodiment of the present invention.
【図2】本発明に係る演算部における補償方法の操作手
順を示すフローチャートFIG. 2 is a flowchart showing an operation procedure of a compensation method in a calculation unit according to the present invention.
【図3】従来例としてのジッタ除去回路を用いたエンコ
ーダの位置検出方法を示す装置のブロック図FIG. 3 is a block diagram of an apparatus showing a position detection method of an encoder using a jitter removal circuit as a conventional example.
【図4】図4は図3のジッタ除去回路の回路構成を示す
論理回路図FIG. 4 is a logic circuit diagram showing a circuit configuration of the jitter removing circuit of FIG. 3;
【図5】従来例のパルスヒステレシスを示す電圧波形の
タイムチャートFIG. 5 is a time chart of a voltage waveform showing pulse hysteresis of a conventional example.
1 モータ 2 エンコーダ 3 ジッタ除去部 4 カウント部 5 記憶部 6 補償演算部 DESCRIPTION OF SYMBOLS 1 Motor 2 Encoder 3 Jitter removal part 4 Count part 5 Storage part 6 Compensation calculation part
Claims (4)
度位相の異なる2相の矩形波信号を出力するエンコーダ
の、前記矩形波信号のエッジ前に発生するジッタを除去
する回路であって、前記2相の矩形波信号とこの矩形波
信号の反転信号を4組のRSフリップフロップの入力信
号とし、前記4組のRSフリップフロップの出力のうち
2組のRSフリップフロップの出力の論理積信号をと
り、前記2組のRSフリップフロップとは異なる別の2
組のRSフリップフロップの出力の論理積信号をとるこ
とにより、前記エッジ部にジッタを持たない90度位相
の異なる2相の矩形波信号を出力するエンコーダの信号
処理回路において、 前記信号処理回路の出力である2相の矩形波信号のエッ
ジをカウントし、前記カウント値と、記憶されていた前
カウント値との差分の符号が、モータの反転によって変
化したと判断したとき、前記カウント値に前記差分の符
号に応じて+1もしくは−1を加え、出力することを特
徴とするジッタ除去回路のパルスヒステレシス補償方
法。1. With respect to the displacement of a detection object, 90
What is claimed is: 1. A circuit for removing a jitter generated before an edge of a rectangular wave signal of an encoder for outputting a two-phase rectangular wave signal having a different phase, wherein said two-phase rectangular wave signal and an inverted signal of said square wave signal Are input signals of four sets of RS flip-flops, and an AND signal of outputs of two sets of RS flip-flops among the outputs of the four sets of RS flip-flops is obtained. 2
A signal processing circuit of an encoder that outputs a two-phase rectangular wave signal having a 90-degree phase different from the RS flip-flops by 90 degrees and having no jitter at the edge portion by taking a logical product signal of the pair of RS flip-flops; The edges of the output two-phase rectangular wave signal are counted, and when it is determined that the sign of the difference between the count value and the stored previous count value has changed due to inversion of the motor, the count value A pulse hysteresis compensation method for a jitter removing circuit, wherein +1 or -1 is added according to the sign of the difference and output.
テレシス補償方法において、 今回のカウンタ値と前回の記憶値との差分を取り、 その差分がゼロか否かを判断し、 ゼロであれば今回のカウンタ値を記憶値にして補正は行
わず、次回のカウンタ値との差分を取る操作を繰り返
し、 前記差分がゼロでなければ、前回の差分と符号が違うか
否かを判断し、 前記符号が違えば差分の符号に応じて、+1または−1
を補正量として前記今回のカウンタ値に与えて、エンコ
ーダの出力とすることを特徴とする請求項1記載のジッ
タ除去回路のパルスヒステレシス補償方法。2. A pulse hysteresis compensation method for a jitter removing circuit according to claim 1, wherein a difference between a current counter value and a previous stored value is obtained, and it is determined whether or not the difference is zero. The operation of obtaining the difference from the next counter value is repeated without performing the correction by making the counter value of the stored value into the stored value, and if the difference is not zero, it is determined whether or not the sign is different from the previous difference. Are different, +1 or -1 depending on the sign of the difference
2. The pulse hysteresis compensation method for a jitter elimination circuit according to claim 1, wherein the correction value is given as the correction amount to the current counter value to obtain an output of the encoder.
度位相の異なる2相の矩形波信号を出力するエンコーダ
の、前記矩形波信号のエッジ前に発生するジッタを除去
する回路であって、前記2相の矩形波信号とこの矩形波
信号の反転信号を4組のRSフリップフロップの入力信
号とし、前記4組のRSフリップフロップの出力のうち
2組のRSフリップフロップの出力の論理積信号をと
り、前記2組のRSフリップフロップとは異なる別の2
組のRSフリップフロップの出力の論理積信号をとるこ
とにより、前記エッジ部にジッタを持たない90度位相
の異なる2相の矩形波信号を出力するエンコーダの信号
処理回路において、 前記信号処理回路の出力である2相の矩形波信号のエッ
ジをカウントする手段と、 前記カウント値と、記憶されていた前カウント値との差
分の符号が、モータの反転によって変化したと判断した
とき、前記カウント値に前記差分の符号に応じて+1も
しくは−1を加えて出力する手段とを備えたことを特徴
とするジッタ除去回路のパルスヒステレシス補償装置。3. Displacement of the detection object is 90
What is claimed is: 1. A circuit for removing a jitter generated before an edge of a rectangular wave signal of an encoder for outputting a two-phase rectangular wave signal having a different phase, wherein said two-phase rectangular wave signal and an inverted signal of said square wave signal Are the input signals of the four sets of RS flip-flops, and of the outputs of the four sets of RS flip-flops, the logical product signal of the outputs of the two sets of RS flip-flops is taken. 2
A signal processing circuit of an encoder that outputs a two-phase rectangular wave signal having a 90-degree phase different from the RS flip-flops by 90 degrees and having no jitter at the edge portion by taking a logical product signal of the pair of RS flip-flops; Means for counting edges of a two-phase rectangular wave signal as an output; and when it is determined that the sign of the difference between the count value and the stored previous count value has changed due to inversion of the motor, the count value And a means for adding +1 or -1 according to the sign of the difference and outputting the result.
度位相の異なる2相の矩形波信号を出力するエンコーダ
の、前記矩形波信号のエッジ前に発生するジッタを除去
する回路であって、前記2相の矩形波信号とこの矩形波
信号の反転信号を4組のRSフリップフロップの入力信
号とし、前記4組のRSフリップフロップの出力のうち
2組のRSフリップフロップの出力の論理積信号をと
り、前記2組のRSフリップフロップとは異なる別の2
組のRSフリップフロップの出力の論理積信号をとるこ
とにより、前記エッジ部にジッタを持たない90度位相
の異なる2相の矩形波信号を出力するエンコーダの信号
処理回路において、 前記信号処理回路の出力である2相の矩形波信号のエッ
ジをカウントし、前記カウント値と、記憶されていた前
カウント値との差分の符号が、モータの反転によって変
化したと判断したとき、前記カウント値に前記差分の符
号に応じて+1もしくは−1を加え、出力する手順をコ
ンピュータプログラムとして記録したことを特徴とする
ジッタ除去回路のパルスヒステレシス補償方法の手順を
コンピュータプログラムとして記録した媒体。4. With respect to the displacement of the detection object, 90
What is claimed is: 1. A circuit for removing a jitter generated before an edge of a rectangular wave signal of an encoder for outputting a two-phase rectangular wave signal having a different phase, wherein said two-phase rectangular wave signal and an inverted signal of said square wave signal Are the input signals of the four sets of RS flip-flops, and of the outputs of the four sets of RS flip-flops, the logical product signal of the outputs of the two sets of RS flip-flops is taken. 2
A signal processing circuit of an encoder that outputs a two-phase rectangular wave signal having a 90-degree phase different from the RS flip-flops by 90 degrees and having no jitter at the edge portion by taking a logical product signal of the pair of RS flip-flops; The edges of the output two-phase rectangular wave signal are counted, and when it is determined that the sign of the difference between the count value and the stored previous count value has changed due to inversion of the motor, the count value A medium in which a procedure of a pulse hysteresis compensation method of a jitter removing circuit is recorded as a computer program, wherein a procedure of adding +1 or -1 according to the sign of the difference and outputting the result is recorded as a computer program.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000011070A JP4385268B2 (en) | 2000-01-19 | 2000-01-19 | Encoder signal processing circuit, hysteresis compensation method thereof, and recording medium for computer recording the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000011070A JP4385268B2 (en) | 2000-01-19 | 2000-01-19 | Encoder signal processing circuit, hysteresis compensation method thereof, and recording medium for computer recording the method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001201367A true JP2001201367A (en) | 2001-07-27 |
JP2001201367A5 JP2001201367A5 (en) | 2006-12-28 |
JP4385268B2 JP4385268B2 (en) | 2009-12-16 |
Family
ID=18538987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000011070A Expired - Lifetime JP4385268B2 (en) | 2000-01-19 | 2000-01-19 | Encoder signal processing circuit, hysteresis compensation method thereof, and recording medium for computer recording the method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4385268B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100368777C (en) * | 2004-10-15 | 2008-02-13 | 中国科学院长春光学精密机械与物理研究所 | Electronic zeroing method for photoelectric rotary encoder |
-
2000
- 2000-01-19 JP JP2000011070A patent/JP4385268B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100368777C (en) * | 2004-10-15 | 2008-02-13 | 中国科学院长春光学精密机械与物理研究所 | Electronic zeroing method for photoelectric rotary encoder |
Also Published As
Publication number | Publication date |
---|---|
JP4385268B2 (en) | 2009-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5173962B2 (en) | Resolver / digital conversion apparatus and resolver / digital conversion method | |
JP4835606B2 (en) | Rotating body phase / speed detector | |
US6522097B2 (en) | Position detecting apparatus and abnormality detecting apparatus | |
CN114910112B (en) | Signal error correction method, magnetic encoder, and optical encoder | |
JP2001201367A (en) | Pulse hysterersis compensating method and its device for jitter removing circuit and recording medium recorded with its operating procedure | |
JP2001336951A (en) | Rotational position detecting apparatus and method | |
JP5023051B2 (en) | Pulse synthesis circuit | |
JP6112832B2 (en) | Angle correction device and rotation angle sensor | |
Anuchin et al. | Method of digital filtering of sine/cosine incremental position encoder signals for elimination of DC offset impact | |
JPH036459A (en) | Method for detecting number of rotations | |
JP2731354B2 (en) | Motor control device | |
JP2005140737A (en) | Magnetic encoder device | |
JP3320454B2 (en) | Motor position control device and motor position control method | |
JPH04346069A (en) | Speed signal generating circuit | |
JP6976371B2 (en) | Rotation speed detector | |
US11797463B2 (en) | Signal generation device | |
JP4035751B2 (en) | Encoder signal processing circuit and signal processing method thereof | |
JP3302864B2 (en) | Motor rotation speed detection circuit | |
JPH04285815A (en) | Position counter circuit of rotary encoder | |
JP4463533B2 (en) | Rotary encoder detection device | |
JPH10281809A (en) | Position sensor and motor controller | |
JP3134707B2 (en) | Motor position and speed detector | |
JPH05223594A (en) | Transfer information detector using encoder | |
JP2891472B2 (en) | Speed signal detection circuit | |
JP3487697B2 (en) | Interpolation processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090814 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090903 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090916 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |