JP2001196544A

JP2001196544A - 集積回路

Info

Publication number: JP2001196544A
Application number: JP2000343198A
Authority: JP
Inventors: Randy L Fiscus; ランディ・リー・フィスカス; Brian C Miller; ブリアン・チャールズ・ミラー; Peter J Meier; ピーター・ジャコブ・メイアー; Christopher M Juenemann; クリストファー・マルビン・ジュネマン; Rory L Fisher; ローリー・エル・フィッシャー; Bradley J Goertzen; ブラッドリー・ジョン・ゴルチェン; Joel Daniel Buck-Gengler; ジョエル・ダニエル・バック−ゲングラー; Kenneth S Bower; ケネス・スコット・ボウアー; Michael R Diehl; マイケル・リチャード・ダイエル; Dale R Beucler; デール・ランダル・ブクラー
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 1999-11-10
Filing date: 2000-11-10
Publication date: 2001-07-19
Also published as: US6539507B1; DE10052926A1

Abstract

(57)【要約】【課題】システム環境下又は試験環境下において、外部
ハードウエアを利用する必要を生じることなく集積回路
の評価を実施する。【解決手段】試験アクセスポート及びユーザーによるア
ドレス指定が可能な制御レジスタが組み込まれた集積回
路を含み、試験アクセスポートとユーザーアドレス指定
可能制御レジスタとの間を交互に切り替える為のスイッ
チユニットも設けられている。状態レジスタは試験アク
セスポート又はユーザーアドレス指定可能制御レジスタ
の選択された一方から入力を受け、それにより制御され
るように設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＩＥＥＥ１１４９．
１準拠の集積回路（ＩＣ）の状態を非試験環境下におい
て、集積回路がシステム環境下にある間に、そして同時
に標準型試験用ポートハードウエアへのアクセス及びそ
の機能を維持しつつ、評価し集積回路中のエラーを検出
し、エラーの原因を判定するための装置に関する。

【０００２】

【従来の技術】ＩＥＥＥ１１４９．１標準は集積回路の
標準化規定を提供するもので、システム環境から取り出
され、テスターブロックに配置された試験環境下にある
集積回路のチップ作動不良及びその原因の特定を行う為
の評価を可能とするものである。試験環境下における集
積回路の評価は便利ではあるものの、その集積回路がシ
ステム環境（非試験環境）下におかれている時に実際に
生じる動作を評価する能力は制約されている。

【０００３】集積回路の状態を評価するための装置及び
技法の１つを図１に示す。この装置においては、外部テ
スター装置１１が集積回路１０に接続しており、これが
標準型試験アクセスポート（ＴＡＰ）２０を介して集積
回路１０にコマンドや制御を提供している。テスター１
１はクロック信号ＴＣＫ、モード選択信号ＴＭＳ及びリ
セット即ち制御信号ＴＲＳＴ＿Ｎを制御し、既知のデー
タ信号を、ＴＤＩを介して入力する。より具体的には、
ＴＡＰは状態機械２２及び走査選択機構２１を含んでい
る。状態機械２２はテスター１１からの入力に呼応して
一連の既知の状態信号を生成する。この状態機械２２が
生成する既知の状態信号は、ＴＡＰアクセスユニット４
０から走査選択機構２１により選択（アドレス指定）さ
れた走査可能の状態レジスタ（３０ａ〜３０ｅ）へと出
力される。その後これらの既知の状態信号は選択された
状態レジスタを通じてシフトされ、テスター１１は選択
された状態レジスタの出力を、出力ＴＤＯを介して監視
及び取得し、これによりエラーの発生の有無、そして発
生していた場合はその原因の推定を行う。

【０００４】図２はＴＡＰアクセスユニット４０のより
詳細を示す図である。この事例においては、走査可能の
状態レジスタユニット３０は５つの別個の状態レジスタ
３０ａ、３０ｂ、３０ｃ、３０ｄ及び３０ｅを含む。し
かしながら、選択（アドレス指定）されるのは、いずれ
の時点においても１つの選択（アドレス指定）状態レジ
スタのみである。本明細書では説明の便宜上、図２にお
いて、状態レジスタ３０ａ、３０ｂ、３０ｃ、３０ｄ及
び３０ｅのうちの１つのみ（この事例においては状態レ
ジスタ３０ａのみ）をオンすることについて図示及び説
明する。実際の集積回路１０においては、ここでの説明
内容が状態レジスタ３０ａ、３０ｂ、３０ｃ、３０ｄ及
び３０ｅの各々について重複して行われるものであるこ
とは当業者に明らかである。更に、状態レジスタの数
は、ＴＡＰ２０、より具体的には走査選択機構２１が各
々にアドレス可能である限りはいくつあっても良い。

【０００５】リセット信号ＴＲＳＴ＿Ｎはテスター１１
から各ゲート４１０、４２０、４３０及び４４０へと提
供され、これにより試験アクセスポート２０が初期化さ
れ、機能出来るようになる。試験アクセスポート２０が
オンすると、テスター１１からの信号ＴＤＩがゲート４
１０を介して既知のデータ入力信号として状態レジスタ
ユニット３０へと提供される。

【０００６】走査可能の状態レジスタユニット３０は、
各々が並列データ入力と直列走査入力とを有する複数の
走査可能状態レジスタ３０ａ、３０ｂ、３０ｃ、３０ｄ
及び３０ｅから構成される。走査可能の状態レジスタ３
０ａ〜３０ｅは通常モードと試験モードの２つのモード
において交互に作動する。走査可能の状態レジスタの作
動モードは入力信号ＮＯＲＭにより決定する。通常モー
ドにおいては、走査可能の状態レジスタ３０ａ〜３０ｅ
は各々、ゲート制御されたクロック（以下、ゲート制御
クロックと記す）７０からのクロック信号でクロック制
御される。

【０００７】試験モードの間、クロック７０は停止して
いる。通常モードにおいては、走査可能の状態レジスタ
はシステムの稼動に必要な通常の機能を実行する。通常
モードの場合、状態レジスタは並列データバス上のデー
タがレジスタへと入力されることによりクロック信号に
反応する。走査可能の状態レジスタユニット３０は異な
る形態で実現することも出来る。ここでは説明の便宜
上、マスターノードとスレーブノードから成る状態レジ
スタの事例をあげる。

【０００８】状態機械２２からの信号ＷＮＯＲＭはゲー
ト４２０を介して信号ＮＯＲＭとして走査レジスタ３０
へと入力されるが、この信号ＮＯＲＭは走査可能の状態
レジスタユニット３０がシステム環境下において並列デ
ータ入力に呼応して通常モードで稼動するか、或いは直
列走査入力ＳＩＮに呼応して試験モードで稼動するかを
制御するものである。ＳＣＡＮ＿ＳＥＬ（ａ）が走査選
択機構２１から受信されるとゲート４３０が能動状態に
なり、状態機械２２からＷＳＨＩＦＴをマスターシフト
信号ＮＳＦＴＭＡ（ａ）として出力出来るようになり、
状態レジスタ３０ａ〜３０ｅのうちの選択された１つを
介してのデータシフトに関わる、及び必要な（選択され
た）回路が能動状態にされる。ゲート４３０は状態機械
２２から入力信号ＷＳＨＩＦＴを受信する。ＳＣＡＮ＿
ＳＥＬ（ａ）が能動状態にあれば、マスターシフト信号
ＮＳＦＴＭＡが生成され、そしてゲート４３０を介して
選択された状態レジスタ３０ａへと出力されて、例えば
状態レジスタ３０ａのマスターノードが作動する。ゲー
ト４４０を見ると、入力信号ＷＮＮＳＨＩＦＴを状態機
械２２から受信している。ＳＣＡＮ＿ＳＥＬ（ａ）が能
動状態にあれば、状態レジスタ３０ａのスレーブシフト
信号ＮＳＦＴＳＬがゲート４４０を介して出力され、例
えば状態レジスタ３０ａの構成方式であるマスター・ス
レーブレジスタ構成のスレーブノードが作動して、マス
ター・スレーブレジスタ構成を通じてデータがシフトさ
れる。

【０００９】状態機械２２からのＷＳＨＩＦＴは状態レ
ジスタ３０ａを選択する為の状態データを提供する。状
態レジスタ３０ａのシフトの間、選択された状態レジス
タ３０ａから出力ＳＯＵＴが取得され、評価の為にゲー
ト４５０を介してテスター１１へと出力される。

【００１０】このシステムの欠点は、集積回路がＩＥＥ
Ｅ１１４９．１標準の試験アクセスポート（ＴＡＰ）へ
のアクセス及び制御が可能な環境下にある場合に限って
利用可能、即ち適用可能な点である。通常のシステム環
境下にあっては、ＴＡＰ２０はアクセス出来ず、実際、
集積回路がシステム環境下にある間は、ＴＡＰ２０は使
用出来ないように接地レベルに維持されている。この結
果、集積回路にシステム環境下で稼動する場合に限って
生じる動作不良があった場合、この問題の原因を特定す
る為のチップ状態の検出・評価方法が無いのである。集
積回路評価の為に集積回路をシステム環境から取り出す
必要性を軽減する為に、システム環境に含まれる補助的
外部ハードウエアを利用することが提案されている。残
念ながら、この補助的外部ハードウエアの追加は、コス
トやシステムの制約条件から、どんな場合にも適用可能
であるとは言えない。更に、提案されている補助的外部
ハードウエアを利用すれば、集積回路が非試験環境下に
ある場合でもＴＡＰへのアクセスを維持することは出来
るものの、ＴＡＰの制御線が外部ハードウエアを介して
直接的に制御、即ち操作される為に試験処理の間に内部
の状態レジスタのデータが破損してしまう危険性が生じ
る。従ってこの分野においては、これまで解消されてい
なかった上述の不備や欠点に対する取り組みが必要とさ
れている。

【００１１】

【発明が解決しようとする課題】本発明は、システム環
境下又は試験環境下において、外部ハードウエアを利用
する必要を生じることなく集積回路の評価を実施しよう
とするものである。更に本発明は、評価する集積回路チ
ップのＩＥＥＥ１１４９．１ＴＡＰ走査試験ハードウエ
ア設備又は集積回路の一部として組み込まれたコマンド
制御レジスタに選択性を提供することにより、ＩＥＥＥ
１１４９．１ＴＡＰ走査試験設備へのアクセス及びその
機能を維持しようとするものである。

【００１２】本発明は更に、システム環境下において集
積回路を評価する為の方法を提供しようとするものであ
る。この方法を広義的に説明すると；集積回路を試験モ
ードに設定するステップと；制御レジスタから選択した
走査可能の状態レジスタの入力へと既知の制御データを
供給するステップと；その走査可能の状態レジスタから
の出力を受けるステップと；そしてその出力を評価の為
にシステムへと供給するステップとを含むものであると
概念化することが出来る。

【００１３】

【課題を解決するための手段】本発明は、集積回路用に
提供される、集積回路の状態を評価するための設備を含
む。集積回路は試験アクセスポート及びユーザーによる
アドレス指定が可能な制御レジスタが組み込まれたもの
である。試験アクセスポートとユーザーアドレス指定可
能制御レジスタとの間を交互に切り替える為のスイッチ
ユニットも設けられている。状態レジスタは試験アクセ
スポート又はユーザーアドレス指定可能制御レジスタの
選択された一方から入力を受け、それにより制御される
ように設けられている。

【００１４】本発明の他の特徴及び利点は添付図及び以
下の詳細説明を参照することにより当業者に明らかとな
る。本発明の範囲は、そのような更なる特徴及び利点の
全てを含むことを意図したものである。また、本発明の
添付の図は、図中の要素の縮尺は必ずしも正しいもので
はなく、本発明の原理を明確に説明することに重点をお
いて描かれたものである。更に複数の図にわたって対応
する要素には同様の符号が付されている。

【００１５】

【発明の実施の形態】本発明は本願に参考資料として添
付のＩＥＥＥ１１４９．１標準に準拠することを意図し
たものである。集積回路は通常、定義された処理、即ち
タスクを実行する為にそれと連携して機能する他の部品
も含むシステムの一部として利用される。本発明は、評
価の為に集積回路を例えばシステムから取り出し、試験
用ブロックに配置した状態（試験環境）ではなく、集積
回路を利用するシステム中に集積回路を残した状態（シ
ステム環境）でシステムが集積回路を評価出来るように
するものである。本発明は、集積回路を利用するシステ
ムが、システムに組み込まれた診断ルーチン及び機能に
基づいて集積回路を評価・診断出来るようにすることと
同時に、システム環境外での集積回路の評価も出来るよ
うに標準型試験アクセスポート機構も維持することを意
図している。

【００１６】図５に走査可能の状態レジスタを示す。走
査可能の状態レジスタ３０は、各々が並列データ入力及
び直列走査入力を有する複数の走査可能状態レジスタ３
０ａ〜３０ｅから構成されている。走査可能状態レジス
タ３０ａ〜３０ｅはマスター・スレーブ構成のレジスタ
として説明する。しかしながら、これらのレジスタが走
査可能入力を提供する限りにおいては、レジスタは本発
明に等しく適用可能の他の方式によって構成されていて
も良いことは当業者に明らかである。また、走査可能状
態レジスタ３０ａ〜３０ｅと共に例えばマルチプレクサ
回路を設け、これにより状態レジスタ３０ａ〜３０ｅの
入力に切り替え手段を提供して集積回路１０の処理モー
ド（試験モード又は通常モード）によってシフトされた
データ入力又は並列データ入力を介しての交互の入力を
可能としても良いことは言うまでもない。

【００１７】走査可能状態レジスタ３０ａ〜３０ｅは通
常モード及び試験モードの２つのモードにおいて交互に
作動する。選択された走査可能状態レジスタ３０ａ〜３
０ｅが作動するモードは入力信号ＮＯＲＭにより決定す
る。走査可能状態レジスタ３０ａ〜３０ｅは、通常モー
ドにおいてはゲート制御されたクロック（以下、ゲート
制御クロックと記す）９０からのクロック信号により各
々クロック制御される。試験モードにある間、ゲート制
御クロック９０は停止している。ゲート制御クロック９
０はクロック入力信号ＣＬＫＩＮを図示されていない別
のクロック源から受ける。このクロック源は、集積回路
１０の内部にあっても外部にあっても良い。更に、各々
が別個のゲート制御クロック９０を介して集積回路１０
へと供給される複数のクロック源を使って集積回路１０
を作動させることも出来る。これらのクロック源もま
た、外部にあっても内部にあっても良い。

【００１８】通常モードにおいては、選択された走査可
能状態レジスタ３０ａ〜３０ｅはシステムの作動に必要
な機能を通常に果たす。通常モードでは、状態レジスタ
３０ａ〜３０ｅはゲート制御クロック９０からの各クロ
ック信号に呼応して並列データバス上のデータをレジス
タ３０ａ〜３０ｅへと入力する。この推奨される実施例
においては、各走査可能状態レジスタ３０ａ〜３０ｅは
マスターノード及びスレーブノードから構成される。

【００１９】集積回路の評価の間、選択された走査可能
状態レジスタ３０ａ〜３０ｅは信号ＮＯＲＭにより試験
モードに設定されている。その後、アドレス指定された
走査可能状態レジスタ３０ａ〜３０ｅに直列データＳＩ
Ｎが入力されるが、このデータは走査可能状態レジスタ
を通じてシフトされ、ＳＯＵＴとして出力される。走査
可能状態レジスタ３０ａ〜３０ｅのシフトは走査可能状
態レジスタのマスターノードとスレーブノードを交互に
シフトすることにより実行される。マスターノードのシ
フトはマスターシフト信号ＮＳＦＴＭＡに基づいて行わ
れ、スレーブノードのシフトはスレーブシフト信号ＮＳ
ＦＴＳＬに基づいて行われる。

【００２０】図３は本発明を組み込んだ集積回路１０の
推奨される実施例を示す図である。この図においては、
走査選択機構２１と状態機械２２とを有するＴＡＰ２０
が描かれている。集積回路１０はシステム環境下にある
ものとして図示されている。ＴＡＰ入力線ＴＤＩ、ＴＲ
ＳＴ＿Ｎ、ＴＭＳ及びＴＣＫは接地レベルに保たれてお
り、ＴＡＰ２０を効果的に不能状態にしている。アドレ
ス可能制御レジスタ６１を含むコマンド復号化ユニット
６０も描かれている。制御レジスタ６１はコマンドデー
タを、スイッチングユニット５０を通じて走査レジスタ
３０へと直接的に送る為に利用される。制御レジスタ６
１はシステムにより入出力ポート２００を介してアドレ
ス指定され、これによりコマンドデータを受信し、後に
このコマンドデータを状態レジスタブロック３０へと送
る。制御レジスタ６１のアドレスは、コマンド復号化ユ
ニット６０によって評価処理が誤って初期化されてしま
うことを防ぐ為に保護されている。集積回路１０の状態
評価の実行が望まれた場合、システムはこれに反応し、
入出力ポート２００を通じて評価プロセスを実行する。
制御レジスタ６１はシステム及びシステムから制御レジ
スタ６１へとロードされたコマンドデータによってアド
レス指定することが出来る。その後コマンドデータは制
御レジスタ６１から読み出され、スイッチングユニット
５０を介して状態レジスタユニット３０へと送られる。
スイッチングユニット５０は制御信号Ａにより制御され
る。推奨される実施例においては、制御信号ＡはＴＡＰ
２０へと供給されるリセット信号ＴＲＳＴ＿Ｎである。

【００２１】説明の便宜上、走査可能状態レジスタユニ
ット３０は５つの別個の状態レジスタ３０ａ、３０ｂ、
３０ｃ、３０ｄ及び３０ｅを含むものとする。これらの
状態レジスタは、制御レジスタ６１からスイッチングユ
ニット５０を介して送られるアドレス信号により個別に
選択（アドレス指定）され、その後制御レジスタ６１か
らスイッチングユニット５０を介してコマンドデータが
供給される。そして状態レジスタ３０ａ〜３０ｅの選択
された１つの出力はスイッチングユニット５０を通じて
コマンド復号化ユニット６０へと送られるが、ここで所
望であればメモリに書き込むことが出来、後に入出力ポ
ート２００に接続したシステムを介して読み出すことが
出来る。その後メモリから読み出したデータを、制御レ
ジスタ６１を介して入力されたコマンドデータと比較し
ながら分析することが出来、集積回路がエラーを生じた
かどうかを判定し、エラーがあった場合はその原因を推
定することも出来る。

【００２２】図４及び図５を参照しつつスイッチングブ
ロック５０について説明する。図５は状態レジスタ３０
ａ〜３０ｅのうち、選択（アドレス指定）された単一の
状態レジスタのみにアクセスし、評価する実施例につい
て説明する図であることに留意が必要である。この実施
例においては、状態レジスタ３０ａを説明する。しかし
完全な機能を提供するには、スイッチングユニット５
３、５４及び５５として示したハードウエアを各状態レ
ジスタ３０ａ、３０ｂ、３０ｃ、３０ｄ及び３０ｅに対
して（即ち設けられた状態レジスタの数だけ）設けなけ
ればならないことは当業者には明らかである。推奨され
る実施例においては、状態レジスタ３０ａ〜３０ｅは各
々、入力ＳＩＮから出力ＳＯＵＴまでを通じて試験デー
タをシフトする為に交互にシフトされるマスターノード
及びスレーブノードから構成されている。

【００２３】スイッチングブロック５１、５２、５３及
び５４を参照すると、これらスイッチングブロック各々
への入力が代表的にはＴＡＰ２０により供給されている
ことがわかる。より具体的に言えば、ＳＣＡＮ＿ＳＥＬ
（３０ａ〜３０ｅ）をはじめとして、信号ＴＤＩ、ＷＮ
ＯＲＭ、ＷＳＨＩＦＴ、ＷＮＮＳＨＩＦＴも通常はＴＡ
Ｐ２０を介して供給されるのである。集積回路がシステ
ム環境下にある場合は入力信号ＴＲＳＴ＿Ｎをロウ（低
電位）に設定することでＴＡＰ２０を使用不能とし、信
号の入力をコマンド復号化ブロック６０から直接的に行
えるようにすることが望ましく、より具体的に言えばＲ
Ｌ＿ＳＣＡＮＳＥＬ（５：０−５：５）をはじめ、Ｒ
Ｌ＿ＳＩＮ、ＲＬ＿ＮＯＲＭ、ＲＬ＿ＭＡＳＴＥＲ及び
ＲＬ＿ＳＬＡＶＥがコマンド復号化ブロック６０のコマ
ンド制御レジスタ６１から直接的に供給されることが望
ましいのである。

【００２４】状態レジスタユニット３０は５つの別個の
状態レジスタ３０ａ、３０ｂ、３０ｃ、３０ｄ及び３０
ｅを含んでいる為、スイッチングユニット５０はこれら
状態レジスタ３０ａ〜３０ｅの各々をアドレス指定し、
制御することが出来るように構成されなければならない
ことは言うまでもない。具体的には、それを実行する為
には、スイッチングユニット５０の特定のスイッチング
ブロックを、状態レジスタ３０ａ〜３０ｅの各々につき
１つずつ、重複させて設けなければならない。図５を見
るとわかるように、状態レジスタ３０ａ〜３０ｅに対応
する為にスイッチングブロック５３、５４及び５５を状
態レジスタ３０ａ〜３０ｅの各々について１つずつ重複
させなければならない。

【００２５】スイッチングブロック５１、５２、５３、
５４及び５５は基本的にＴＡＰ２０から受ける入力と制
御レジスタ６１から受ける入力との間を切り替える為に
利用される。スイッチングユニット５０は、バス８０を
介して走査レジスタ３０ａ、３０ｂ、３０ｃ、３０ｄ及
び３０ｅにデータ信号をそれぞれ供給するスイッチング
ブロック５１、５２、５３、５４及び５５から構成され
る。制御信号（ＴＲＳＴ＿Ｎ）はスイッチングブロック
５１〜５４をオン／オフする為に用いられる。制御信号
の状態がロウに設定された場合、状態レジスタユニット
３０への入力は制御レジスタ６１から読み出される。シ
ステム環境下にある代表的な集積回路の実用例において
は、ＴＡＰ２０が使用不能となるように制御信号（ＴＲ
ＳＴ＿Ｎ）はロウに維持される。推奨される実施例にお
いては、信号ＴＲＳＴ＿Ｎがロウに設定された場合、ス
イッチングユニット５０は制御レジスタ６１から受けた
入力が状態レジスタユニット３０に接続してアドレス及
びコマンドデータ信号が供給されるように繋がる。

【００２６】集積回路が試験環境下、例えばテスター１
１に接続するテスターボード上にある場合、制御信号Ｔ
ＲＳＴ＿Ｎの状態はテスター１１により決定する。テス
ター１１が信号ＴＲＳＴ＿Ｎをハイ（高電位）に設定す
ると、スイッチングユニット５１、５２、５３、５４及
び５５はＴＡＰ２０を効果的に使用可能とし、ＴＡＰ２
０の入出力を切り替えて状態レジスタブロック３０へと
アドレス及びコマンドデータが供給されるようにする。

【００２７】図５には本発明の推奨される実施例が説明
されている。入力ブロック５１はＡＮＤゲート４１０、
インバータ５１０、ＡＮＤゲート５１２及びＯＲゲート
５１３を含む。入力ＴＤＩ及びＴＲＳＴ＿ＮはＴＡＰ２
０を通じて受信される。制御レジスタ６１からの信号Ｒ
Ｌ＿ＳＩＮはＡＮＤゲート５１２を介してＯＲゲート５
１３へと送られる。信号ＴＲＳＴ＿Ｎがロウ（あるいは
接地レベル）に保たれると、信号ＲＬ＿ＳＩＮはＡＮＤ
ゲート５１２を介してＯＲゲート５１３へと通過するこ
とが可能となり、その後、ここから直列走査入力信号Ｓ
ＩＮとして出力され、走査可能の状態レジスタ３０ａ〜
３０ｅの選択された１つに、その選択された走査可能状
態レジスタを通して走査（あるいはシフト）されるべき
データ入力が供給される。信号ＴＲＳＴ＿Ｎがハイに保
たれると、信号ＲＬ＿ＳＩＮの接続は基本的に断たれる
一方で、入力信号ＴＤＩがＡＮＤゲート４１０を介して
ＯＲゲート５１３へと通過することが出来るようにな
り、その後ここから直列走査信号ＳＩＮとして出力され
る。同様に、スイッチングブロック５２についても、入
力ＷＮＯＲＭが状態機械２２からＡＮＤゲート４２０の
入力の１つに供給されることがわかる。制御レジスタ６
１からの第二の入力ＲＬ＿ＮＯＲＭはＡＮＤゲート５２
２の入力の１つに供給される。信号ＴＲＳＴ＿Ｎがロウ
の場合、信号ＲＬ＿ＮＯＲＭはＡＮＤゲート５２２を介
してＯＲゲート５２３へと通過することが出来、その後
ここから状態レジスタブロック３０へと信号ＮＯＲＭと
して出力される。ＮＯＲＭ信号は状態レジスタブロック
３０のモードを制御する為に利用される。

【００２８】図４及び図５を見ると明らかなように、ス
イッチングブロック５１は基本的に、リセット信号ＴＲ
ＳＴ＿Ｎに基づいてＴＡＰインターフェース２０からの
入力信号ＴＤＩと制御レジスタ６１からの信号ＲＬ＿Ｓ
ＩＮを切り替えるものである。信号ＴＲＳＴ＿Ｎがロウ
の場合は制御レジスタ６１からの出力ＲＬ＿ＳＩＮが選
択され、直列入力データＳＩＮとしてバス８０を通じて
適切な状態レジスタへと送られる。ＴＲＳＴ＿Ｎがハイ
に設定されると、信号ＴＤＩがスイッチングブロック５
１を介して送られる。同様に、スイッチングブロック５
２も基本的にＴＡＰ２０の状態機械２２からの信号ＷＮ
ＯＲＭと制御レジスタ６１からの信号ＲＬ＿ＮＯＲＭを
切り替える。その後選択された信号はＮＯＲＭとして出
力されるが、これは通常モードにあるのか、或いは試験
モードにあるのかを選択された状態レジスタに示すもの
である。留意すべきは、スイッチングブロック５３が、
基本的にＴＡＰ２０から受けた２つの入力（ＳＣＡＮ＿
ＳＥＬ（ａ）及びＷＳＨＩＦＴ）と、制御レジスタ６１
及び二次走査選択ユニット５６から受けた２つの信号
（ＲＬ＿ＭＡＳＴＥＲ及びＳＥＬ−ＲＬ（ａ））のいず
れかに切り替えるものであるという点である。信号ＴＲ
ＳＴ＿Ｎがロウになると、スイッチングブロック５３は
制御レジスタ６１及び走査選択ユニット５６からの入力
ＲＬ＿ＭＡＳＴＥＲ及びＳＥＬ＿ＲＬ（ａ）を生じる
が、これは状態レジスタ３０ａのマスターノードをシフ
トする為に使用されるマスターシフト信号ＮＳＦＴＭＡ
（ａ）を生成、出力する為に使われる。

【００２９】ブロック５４はＴＡＰ２０から受ける２つ
の入力（ＳＣＡＮ＿ＳＥＬ（ａ）及びＷＮＮＳＨＩＦ
Ｔ）と、制御レジスタ６１及び二次走査選択ユニット５
６から受ける（ＲＬ＿ＳＬＡＶＥ及びＳＥＬ＿ＲＬ
（ａ））のいずれかに切り替えるものである。信号ＴＲ
ＳＴ＿Ｎがロウの場合、スイッチングブロック５４は制
御レジスタ６１及び二次走査選択ユニット５６からの入
力ＲＬ＿ＳＬＡＶＥ及びＳＥＬ＿ＲＬ（ａ）を生じる
が、これは状態レジスタ３０ａのスレーブノードをシフ
トする為に使用されるスレーブシフト信号ＮＳＦＴＳＬ
（ａ）を生成、出力する為に使われる。

【００３０】コマンドレジスタ６１により生成された既
知の状態信号は、スイッチングユニット５０を介して二
次走査選択ユニット５６により選択された（アドレス指
定された）走査可能状態レジスタ（３０ａ〜３０ｅ）へ
と出力される。その後ＲＬ＿ＳＩＮからのこれらの既知
のデータ信号が、選択された状態レジスタを通じて、制
御レジスタ６１からのコマンドデータに基づいてシフト
される一方で、選択された状態レジスタの出力ＳＯＵＴ
（ａ）がモニタされ、スイッチングブロック５５を介し
て制御レジスタ６１へと出力され、ここで評価及びエラ
ーの有無の判定、そしてエラーが生じていた場合は原因
の推定を行う為にシステムにより入出力ポート２００を
通じて読み出される。ゲート制御クロック９０はクロッ
ク信号を走査可能状態レジスタ３０ａ〜３０ｅへと供給
する。通常モードにある間、並列入力ポートのデータ
は、ゲート制御クロック９０からの各クロック信号に同
期して状態レジスタブロック３０へと入力される。試験
モードにある間は、ゲート制御クロック９０は停止して
おり、走査可能状態レジスタブロックにクロック信号は
提供されない。クロックは一方の状態（好ましくはハ
イ）に維持されている。

【００３１】図７はゲート制御クロック９０の一実施例
を描いたものである。クロック信号はＯＲゲート９１の
入力は勿論、走査不能の正レベル高感度ラッチ９２、９
３（以下「ラッチ９２、９３」と記す）へも入力ＣＬＫ
ＩＮを介して提供される。入力ＮＴＳＴＨＩはインバー
タ９７の入力に供給される。ＡＮＤゲート９４の出力は
ラッチ９３に供給される。インバータ９７の出力はＡＮ
Ｄゲート９４の入力に供給される。信号ＲＬ＿ＳＣＡＮ
ＥＮはＡＮＤゲート９５の入力に供給される。信号Ｔ
ＲＳＴ＿ＮはＡＮＤゲート９４のもう一方の入力及びイ
ンバータ９６の入力へと供給される。インバータ９６の
出力はＡＮＤゲート９５のもう一方の入力へと供給され
る。ゲート制御クロック９０は集積回路が通常モードで
作動する間、ＣＬＫＩＮを介してクロック信号を受
け、それを走査可能状態レジスタユニット３０へと出力
する。集積回路１０が試験モードにあり、システム環境
から取り出されている場合、テスター１１からの入力信
号がＴＡＰ状態機械２２に入力ＮＴＳＴＨＩをロウに設
定するように強制する。集積回路入力ＴＲＳＴ＿Ｎはハ
イとなり、入力ＮＴＳＴＨＩと共に作用して状態レジス
タユニット３０へのクロック信号ＣＬＫＩＮの出力が停
止される。集積回路１０が試験モードでシステム環境下
にある場合、ＴＲＳＴ＿Ｎはロウに取られる。これによ
って制御レジスタ６１からの信号（ＲＬ＿ＳＣＡＮＥ
Ｎ）がゲート制御クロックユニット９０にクロック信号
ＣＬＫＩＮの状態レジスタユニット３０への出力を停
止させるように働く。

【００３２】図６は制御レジスタ６１の入力及び出力を
描いたものである。ＲＬ＿ＮＯＲＭは選択された状態レ
ジスタへと供給され、状態レジスタの作動モード（試験
モード又は通常モード）を決定、即ち設定する。ＲＬ＿
ＳＩＮは、選択された状態レジスタ３０ａ〜３０ｅの直
列走査入力へと供給された場合、試験モード中にその状
態レジスタを通じてシフトされるべき直列入力状態デー
タを供給し、これがＳＯＵＴとして出力された後、ＲＬ
＿ＴＤＯへと提供され、この実施例においては後に入出
力ポート２００を通じてシステムに出力出来るように制
御レジスタ６１中に格納される。ＲＬ＿ＳＬＡＶＥは状
態レジスタ３０ａ〜３０ｅのうちの選択された１つのス
レーブノードのシフトを制御する。ＲＬ＿ＭＡＳＴＥＲ
は状態レジスタ３０ａ〜３０ｅのうちの選択された１つ
のマスターノードのシフトを制御する。出力ＲＬ＿ＳＣ
ＡＮＳＥＬ（５：０−５：５）は、システムから入出
力ポート２００を介して入力され、制御レジスタ６１中
に格納されたアドレスデータ入力に基づいて状態レジス
タ３０ａ〜３０ｅのうちの１つを交互に能動状態（アド
レス指定）にする走査選択アドレス線である。

【００３３】本発明は既存のシステム及び集積回路の評
価方法における欠点を克服するものである。具体的に
は、本発明は、集積回路が試験環境下にある場合の標準
試験アクセスポート設備へのアクセスとその使用を完全
に可能としつつも、集積回路がシステム環境下にある場
合においても、選択状態レジスタへのコマンド及び直列
状態データを直接的に送出することでアクセス及び制御
を可能とし、これにより非試験環境下にある集積回路を
評価する為の手段をシステムに提供するものである。

【００３４】本発明は、製造環境、試験環境又はデバッ
グ環境等、チップが使用されるほぼ全ての環境下におい
て集積回路チップ状態へのアクセスを可能にしたもので
ある。更に、本発明によれば、コマンド復号化ユニット
６０がアクセス可能で、かつ機能している限りにおいて
は、集積回路が「ハング」（異常停止）状態にあったと
してもチップ状態をアクセスすることが出来る。本発明
の評価プロセスの間に状態レジスタデータの破損という
リスクを回避しつつ、集積回路へのクロックを再始動す
ることが可能である。

【００３５】本発明は集積回路のシステム評価を実現す
る為に、追加の補助ハードウエア又はソフトウエアを要
することなく、最低限の労力と費用で集積回路に一体に
組み込むことが出来る。

【００３６】上記に説明した本発明の実施例（特に推奨
される実施例）は実用例に過ぎず、単に本発明の原理に
対する鮮明な理解を得る目的で提示したものである。上
述した本発明の実施例には、本発明の精神及び原理から
著しく離れることなく、多くの改変及び変更を加えるこ
とが可能である。本発明の範囲は、そのような改変及び
変更形態を全て含むことを意図したものであり、請求項
により保護されるものである。

【００３７】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。

【００３８】（実施態様１）システムからコマンドデー
タを受け取る入力（２００）と、前記コマンドデータを
記憶する制御レジスタ（６１）と、前記コマンドデータ
を出力する出力（８０）とを有するコマンド復号器（６
０）と、既知のデータを、入力を介して受け取り、前記
既知のデータをシフトして出力する走査可能の状態レジ
スタ（３０）と、前記走査可能の状態レジスタ（３０）
の前記入力に接続し、制御信号に呼応して試験アクセス
ポート（２０）の出力か、或いは前記コマンド復号器
（６０）の前記出力のいずれかを選択して前記状態レジ
スタ（３０）へと入力するスイッチ（５０）とを含む集
積回路（１０）。

【００３９】（実施態様２）試験アクセスポート（２
０）を含む実施態様１に記載の集積回路（１０）。

【００４０】（実施態様３）前記試験アクセスポート
（２０）が状態レジスタアドレスデータを生成する走査
選択ユニット（２１）を含むことを特徴とする実施態様
２に記載の集積回路（１０）。

【００４１】（実施態様４）前記試験アクセスポート
（２０）が状態データを生成する状態機械（２２）を含
むことを特徴とする実施態様２に記載の集積回路（１
０）。

【００４２】（実施態様５）前記コマンドデータが状態
データとアドレスデータを含むことを特徴とする実施態
様１に記載の集積回路（１０）。

【００４３】（実施態様６）前記スイッチが複数の論理
ゲートを含むことを特徴とする実施態様１に記載の集積
回路（１０）。

【００４４】（実施態様７）システム環境下で集積回路
（１０）を評価する方法であって、既知のコマンド制御
データを制御レジスタ（６１）から選択された走査可能
の状態レジスタ（３０ａ〜３０ｅ）の入力へと供給する
ステップと、前記走査可能の状態レジスタ（３０ａ〜３
０ｅ）から出力（ＲＬ＿ＴＤＯ）を受け取るるステップ
と、評価の為に前記出力を前記システム（２００）へと
供給するステップとを含む前記方法。

【００４５】（実施態様８）前記集積回路（１０）を試
験モードに設定するステップを含むことを特徴とする実
施態様7に記載の方法。

【００４６】（実施態様９）前記選択された走査可能の
状態レジスタ（３０）へのクロック信号入力を停止する
ステップを含むことを特徴とする実施態様７に記載の方
法。

【００４７】（実施態様１０）コマンドデータを受け取
り、出力する復号手段（６０）と、既知のデータを受け
取り、前記既知のデータをシフトして出力するレジスタ
手段（３０）と、制御信号に従って、前記復号手段（６
０）の出力と前記レジスタ手段（３０）を選択的に切り
換えるスイッチ手段（５０）とを含む集積回路（１
０）。

【００４８】

【発明の効果】以上のように、本発明を用いると、シス
テム環境下又は試験環境下において、外部ハードウエア
を利用する必要を生じることなく集積回路の評価を実施
することができる。本発明によれば、評価する集積回路
チップのＩＥＥＥ１１４９．１ＴＡＰ走査試験ハードウ
エア設備又は集積回路の一部として組み込まれたコマン
ド制御レジスタに選択性を提供することにより、ＩＥＥ
Ｅ１１４９．１ＴＡＰ走査試験設備へのアクセス及びそ
の機能を維持することができる。更に、本発明によれ
ば、システム環境下において集積回路を評価する為の方
法を提供することもできる。

【図面の簡単な説明】

【図１】標準型試験アクセスポートを介してテスターに
接続する集積回路を描いたブロック図である。

【図２】標準型試験アクセスポート設備を持つ集積回路
の回路図である。

【図３】本発明を描いたブロック図である。

【図４】複数の状態レジスタ３０ａ〜３０ｅに必要なハ
ードウエアを示すブロック図である。

【図５】本発明の詳細を説明する回路図である。

【図６】制御レジスタ６１の入力及び出力信号を示すブ
ロック図である。

【図７】ゲート制御されたクロック９０を説明する回路
図である。

【符号の説明】

１０集積回路１１テスター２０試験アクセスポート２１走査選択ユニット２２状態機械３０、３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ状態
レジスタ５０スイッチ６０コマンド復号器６１制御レジスタ８０コマンド復号器出力９０ゲート制御されたクロック２００入出力ポート

───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 ＰａｇｅＭｉｌｌＲｏａｄＰａｌｏＡｌｔｏ，ＣａｌｉｆｏｒｎｉａＵ．Ｓ．Ａ. (72)発明者ブリアン・チャールズ・ミラーアメリカ合衆国コロラド州フォートコリンズサニングデールプレイス (72)発明者ピーター・ジャコブ・メイアーアメリカ合衆国コロラド州フォートコリンズチッペンデールドライブ 4624 (72)発明者クリストファー・マルビン・ジュネマンアメリカ合衆国コロラド州アウロラサウスグランビィウエイ 3256 (72)発明者ローリー・エル・フィッシャーアメリカ合衆国コロラド州フォートコリンズデリードライブ 431 (72)発明者ブラッドリー・ジョン・ゴルチェンアメリカ合衆国コロラド州フォートコリンズブルーステムコート 5037 (72)発明者ジョエル・ダニエル・バック−ゲングラーアメリカ合衆国コロラド州ロングモントブッチャナンレーン 824 (72)発明者ケネス・スコット・ボウアーアメリカ合衆国コロラド州フォートコリンズパインニードルコート (72)発明者マイケル・リチャード・ダイエルアメリカ合衆国コロラド州フォートコリンズクレストウェイコート 1133 (72)発明者デール・ランダル・ブクラーアメリカ合衆国コロラド州フォートコリンズフォッシルクリークドライブ 601

Claims

【特許請求の範囲】

【請求項１】システムからコマンドデータを受け取る入
力と、前記コマンドデータを記憶する制御レジスタと、
前記コマンドデータを出力する出力とを有するコマンド
復号器と、既知のデータを、入力を介して受け取り、前記既知のデ
ータをシフトして出力する走査可能の状態レジスタと、前記走査可能の状態レジスタの前記入力に接続し、制御
信号に呼応して試験アクセスポートの出力か、或いは前
記コマンド復号器の前記出力のいずれかを選択して前記
状態レジスタへと入力するスイッチとを含む集積回路。