JP2001189534A - セラミック配線基板 - Google Patents

セラミック配線基板

Info

Publication number
JP2001189534A
JP2001189534A JP37168699A JP37168699A JP2001189534A JP 2001189534 A JP2001189534 A JP 2001189534A JP 37168699 A JP37168699 A JP 37168699A JP 37168699 A JP37168699 A JP 37168699A JP 2001189534 A JP2001189534 A JP 2001189534A
Authority
JP
Japan
Prior art keywords
conductor
insulating substrate
wiring board
weight
high thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP37168699A
Other languages
English (en)
Other versions
JP3668083B2 (ja
Inventor
Shigeki Yamada
成樹 山田
Tomohide Hasegawa
智英 長谷川
Masamitsu Onitani
正光 鬼谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP37168699A priority Critical patent/JP3668083B2/ja
Publication of JP2001189534A publication Critical patent/JP2001189534A/ja
Application granted granted Critical
Publication of JP3668083B2 publication Critical patent/JP3668083B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】アルミナセラミックスを絶縁基板とするセラミ
ック配線基板において、絶縁基板の熱伝導性を高め放熱
特性に優れたセラミック配線基板を得る。 【解決手段】相対密度が95%以上のMnO2を2.0
〜10.0重量%の割合で含有するアルミナを主成分と
するセラミックスからなる絶縁基板1表面および/また
は内部に、タングステンまたはモリブデンを主成分とす
る導体からなるメタライズ配線層が被着形成されてなる
セラミック配線基板において、絶縁基板1内部に、銅を
10〜70重量%、タングステンおよび/またはモリブ
デンを30〜90重量%の割合で含有する導体からなり
平面導体3と垂直導体4を格子状に埋設し、平面的にみ
て、垂直導体4の断面積の合計を高熱伝導体5形成領域
の面積の全体面積の40〜80%とする高熱伝導体5を
埋設する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アルミナ質セラミ
ックスを絶縁基板とし、その表面に配線回路層が被着形
成された高熱伝導性のセラミック配線基板に関する。
【0002】
【従来技術】従来、半導体素子収納用パッケージや混成
集積配線基板等に用いられる配線基板として、一般にア
ルミナセラミックスなどの電気絶縁性のセラミック焼結
体から成るセラミック絶縁基板を用い、その表面や内部
にタングステン(W)、モリブデン(Mo)、マンガン
(Mn)等の高融点金属から成る複数のメタライズ配線
層配線導体を配設すると共に、各配線導体を絶縁基板内
に設けた前記同様の高融点金属から成るビアホール導体
で接続した構造を成している。
【0003】一方、半導体素子の高集積化、小型化に伴
い、半導体素子から発生する熱も大きくなりつつある。
またMOSFETやIGBTなどのパワー系素子を用い
たパワーモジュールが電車、電気自動車などの電動車両
における制御基板に適用されつつある。これらのパワー
系素子に使用される電流は数十〜数百Aを超え、また電
圧も数百Vと非常に高電力となるため、パワー系素子か
ら発生する熱も大きく、この熱による素子の誤動作ある
いは破壊を防止するために、発生熱をいかに系外に放出
するかが大きな問題になっている。そのために、かかる
高集積化された半導体素子やパワー系素子を搭載する配
線基板に対しては、絶縁基板として高い熱伝導性が要求
されている。
【0004】従来から、素子から発生した熱を放熱する
ための好適なセラミックスとしては、アルミナセラミッ
クスに代えて、炭化珪素、ベリリウム、窒化アルミニウ
ム等のセラミックスが用いられてきたが、量産性、安全
性などの点から窒化アルミニウム質セラミックスが最も
多く用いられてきた。
【0005】しかし、窒化アルミニウム質セラミックス
は非常に高価であることから、使用される分野が限られ
ている。しかしながら、安価な材料として一般に絶縁基
板として用いられるアルミナセラミックスは熱伝導率が
せいぜい十数W/m・Kであり、パワー素子等に使用す
るには十分な熱放散性があるとは言えない。そこで、こ
のアルミナセラミックスの絶縁基板の放熱性を向上させ
るために、基板内部にビア導体やメタライズ配線層を形
成する方法が検討されている。
【0006】
【発明が解決しようとする課題】アルミナセラミックス
に用いられる導体材料は、アルミナセラミックスの焼成
温度が通常1600℃以上と高温であるために、このア
ルミナセラミックスと同時焼成可能なメタライズとし
て、高融点金属であるタングステンまたはモリブデンを
主とする導体材料が一般的に用いられているが、タング
ステンあるいはモリブデンは熱伝導率としてはそれほど
高くなく、アルミナ基板内部に具備させることによる熱
伝導性の向上効果はあまり期待できない。
【0007】良熱伝導材料として銅が最もよく知られて
いるが、銅の融点が1100℃付近であって、アルミナ
セラミックスと同時焼成すると焼成中に銅成分がアルミ
ナセラミックス中に拡散あるいは揮散してしまい良好な
導体層が形成できないものであった。
【0008】一方、特許第2666744号には、平均
粒径1μm以下のアルミナの微粉末を用い1200℃以
下の低温で金、銀、銅、等と同時焼成する方法が開示さ
れているが、このような微粉を用いることは工程上、大
きな困難を伴うことになり、コストアップにつながるも
のである。
【0009】また、特許第2822811号には、銅を
含有するビア導体を同時焼成により形成し、配線抵抗の
小さい基板構造が開示されているが、ビア導体が基板表
裏面に露出しているため基板の絶縁性が保てない。ま
た、特開平7−15101号には1083℃〜1800
℃にて銅等と同時焼成する方法が開示されているが、前
記と同様にビア導体が基板表裏面に露出しているため基
板の絶縁性が保てないため放熱基板として使用できない
ものであった。
【0010】従って、本発明は、アルミナセラミックス
を絶縁基板とするセラミック配線基板において、絶縁基
板の熱伝導性を高め放熱特性に優れたセラミック配線基
板を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明者等は、上記課題
に対して検討を重ねた結果、相対密度が95%以上のア
ルミナを主成分とするセラミックスからなる絶縁基板の
表面および/または内部に信号を伝達するためのメタラ
イズ配線層が被着形成されたセラミック配線基板におい
て、前記絶縁基板内部に、信号の伝達に寄与しない平面
導体と垂直導体とにより構成され且つ前記絶縁基板表面
から電気的に絶縁してなる高熱伝導体を埋設形成してな
るとともに、前記高熱伝導体を銅を10〜70重量%
と、タングステンおよび/またはモリブデンを30〜9
0重量%の割合で含有する導体によって前記メタライズ
配線層および絶縁基板と同時焼成によって形成すること
によって上記の目的を達成するものである。
【0012】なお、上記の構成において、前記メタライ
ズ配線層は、タングステンおよび/またはモリブデンを
主成分とし、該タングステンおよび/またはモリブデン
100重量部に対して、アルミニウムを酸化物換算で3
〜20重量部、ニオブを酸化物換算で0.5〜5重量部
の割合で含有することによって、前記高熱伝導体ととも
に同時焼成することが可能となる。
【0013】また、前記アルミナを主成分とするセラミ
ックスとしては、焼結助剤としてマンガンをMnO2
算で2.0〜10.0重量%の割合で含有することによ
って、前記メタライズ配線層および高熱伝導体とともに
同時焼成することができるとともに、高熱伝導体中の銅
の拡散などを防止することができる。
【0014】さらに、前記高熱伝導体が絶縁基板の表面
から100〜300μmの深さに形成されていることが
表面に形成されるメタライズ配線層との電気的な絶縁性
を維持する上で望ましく、さらに高熱伝導体における前
記垂直導体の横断面積の合計が、前記絶縁基板内の前記
高熱伝導体形成領域の全体面積の40〜80%を占める
ことが絶縁基板の熱抵抗を低減する上で望ましい。
【0015】
【発明の実施の形態】図1に、本発明のセラミック配線
基板の一例である多層配線基板の概略断面図を示した。
図1の多層配線基板においては、アルミナセラミックス
からなる絶縁基板1を具備し、この絶縁基板1の表面に
は、メタライズ配線層2が被着形成されている。そし
て、この絶縁基板1の内部には、平面導体3および垂直
導体4が格子状に配置された高熱伝導体5が埋設されて
いる。また、このメタライズ配線層2の表面には、半導
体素子、パワー素子、トランジスタ素子などの発熱性素
子6が搭載される。
【0016】本発明によれば、この高熱伝導体5を構成
する平面導体3および垂直導体4が、アルミナセラミッ
クスと同時焼成によって形成されたものであり、これら
を形成している導体が、銅を10〜70重量%、タング
ステンおよび/又はモリブデンを30〜90重量%の割
合で含有する導体からなることが重要である。
【0017】これは、この絶縁基板1内部に内蔵された
平面導体3および垂直導体4が銅単味からなると、絶縁
基板1との熱膨張差によって層間剥離が発生してしまう
のに対して、タングステンあるいはモリブデンを所定量
含有せしめることによって、アルミナセラミックスとの
熱膨張差が小さく成るために層間剥離の発生を抑制する
ことができる。
【0018】従って、本発明における高熱伝導体におい
て、銅の含有量が10重量%よりも少ない、言い換えれ
ばタングステンまたはモリブデンの含有量が90重量%
よりも多いと、熱拡散が小さくなり、高熱伝導化が達成
できず、銅含有量が70重量%よりも多く、言い換えれ
ば、タングステンあるいはモリブデンの含有量が30重
量%よりも少ないとデラミネーションが発生する。なお
望ましい範囲は、銅が40〜60重量%、タングステン
および/またはモリブデンが60〜40重量%である。
【0019】また、この平面導体3および垂直導体4
は、実質的に信号の伝達には寄与しないことから、平面
導体3と垂直導体4とを格子状に配設されており、例え
ば、図1の絶縁基板1の断面図に示されるように、平面
導体3を絶縁基板表面に平行に複数層形成するととも
に、図2の絶縁基板1の平面透視図に示されるように、
所定の直径を有する垂直導体4をアレイ状に、且つ平面
導体3同士を接続するように配置することによって、絶
縁基板1全体の放熱性を均一化することができるととも
に、絶縁基板の高熱伝導化を図ることができる。
【0020】また、上記の平面導体3と垂直導体4から
なる高熱伝導体5は、絶縁基板1の全体に形成すること
もできるが、絶縁基板1の内部にて信号の伝達を行なう
ために、図1に示すように、メタライズ配線層2を表面
のみならず、絶縁基板1の内部にもビアホール導体7と
合わせて形成する場合もある。その場合には、上記の高
熱伝導体5を配線基板の表面に実装された発熱性素子6
の直下に配設して発熱性素子6から発生した熱を集中的
に放熱することもできる。
【0021】また、高熱伝導体5において、メタライズ
配線層2の表面に搭載された発熱性素子6から発生した
熱を絶縁基板1の裏面に伝達する役目は、主として垂直
導体4が担うことになる。従って絶縁基板1の厚み方向
への熱伝達性を向上させる上で、この絶縁基板1を平面
的にみたときの図2で示されるような垂直導体4の横断
面積の合計が、前記高熱伝導体5の形成領域aの全体面
積(図2における平面導体3と垂直導体4との合計面
積)の40〜80%を占めることが望ましい。特に、垂
直導体4の直径は0.05〜1mmが製造の容易性およ
び熱伝達性の点から適当であり、またこの直径はすべて
同一ではなく、例えば、放熱性が特に要求される発熱性
素子6搭載部の直下部分のみを他の部分よりも直径を大
きくしたり、特に密に配設することもできる。
【0022】また、高熱伝導体5は、絶縁基板1の表面
に形成されたメタライズ配線層2と電気的に絶縁されて
いることが必要であり、高熱伝導体5中のCuの拡散に
よる絶縁性の低下を防止することが必要がある。但し、
一方では、絶縁基板1から熱を厚み方向に伝達する場
合、絶縁基板1の表面から高熱伝導体5までの厚さxが
厚すぎると、熱伝達性が低下してしまうために、高熱伝
導体5は、絶縁基板1表面から100〜300μmの深
さに形成されていることが望ましい。
【0023】なお、本発明における絶縁基板の絶縁性と
は、絶縁基板1表面に形成されたメタライズ配線層2と
高熱伝導体5との間における体積固有抵抗が1013Ω・
cm以上であることを意味するものであり、銅の拡散が
顕著に発生するとこの部分の絶縁性が劣化し、抵抗値は
1013Ω・cmよりも低くなってしまう。
【0024】さらに、本発明の配線基板において、絶縁
基板1の表面および/または内部に形成されるメタライ
ズ配線層2およびビアホール導体7としては、タングス
テンおよび/またはモリブデンを主成分とする導体によ
って形成されるものであるが、このメタライズ配線層2
およびビアホール導体7は、絶縁基板1および高熱伝導
体5とともに同時焼成することが必要である。一般に、
タングステンやモリブデンを主成分とする導体は150
0℃以上の温度で焼成されるが、上記セラミック高熱伝
導体5との同時焼成を実現する上では、1500℃以下
の温度で焼結させることが必要である。かかる観点か
ら、このメタライズ配線層2およびビアホール導体7を
形成する導体としては、上記主導体100重量部に対し
て、アルミニウムを酸化物換算で3〜20重量部、ニオ
ブを酸化物換算で0.5〜5重量部の割合で含有するこ
とが望ましい。上記の導体成分中、アルミニウムは絶縁
基板との密着性を高め、またニオブは低温での1500
℃以下での焼結性を促進させるる作用をなす。
【0025】一方、絶縁基板1を構成するアルミナセラ
ミックスとしては、相対密度が95%以上の緻密質から
なり、前記高熱伝導体5と同時焼成する上で、焼結助剤
として、MnをMnO2換算で2〜10重量%の割合で
含有することが望ましい。さらに、焼結助剤としてSi
2や、MgO、CaO、SrO等のアルカリ土類元素
酸化物を含んでいてもよく、その場合、焼結助剤合計で
2〜15重量%の割合で含有することが望ましい。特に
上記Mn量が2重量%よりも少ないと、1500℃以下
での銅含有導体からなる平面導体3や垂直導体4との同
時焼結性が低下し、10重量%よりも多いと、アルミナ
セラミックス自体の熱伝導性が低下する傾向にある。
【0026】特に、このアルミナセラミックスは、上記
高熱伝導体5中のCuの拡散を防止する上で、1500
℃以下、特に1200〜1400℃の温度で焼成するこ
とが望ましい。
【0027】なお、このアルミナセラミックス中には、
さらに着色剤としての遷移金属、あるいはその化合物を
10重量%以下の割合で含んでもよい。
【0028】また、この絶縁基板1の裏面には、アルミ
ニウム、銅板、銅−タングステン、などの高熱伝導性を
有するヒートシンク8を接合して、絶縁基板1を経由し
て伝達されたをヒートシンク8によって系外に放熱する
ことができる。
【0029】次に、本発明のセラミック配線基板の製造
方法について具体的に説明する。まず、アルミナセラミ
ックスの主成分となるアルミナ原料粉末と、焼結助剤成
分として少なくともMnO2を2〜10重量%添加し、
さらにSiO2およびMgO、CaO粉末等を焼結助剤
合計で2〜15重量%の割合で添加混合する。そして、
この混合粉末を用いて、絶縁層を形成するためのシート
状成形体を作製する。
【0030】シート状成形体は、周知の成形方法によっ
て作製することができ、例えば、上記混合粉末に有機バ
インダや溶媒を添加してスラリーを調製し、ドクターブ
レード法によって形成したり、混合粉末に有機バインダ
を加え、プレス成形、圧延成形等により100〜250
μmの厚みのシート状成形体を作製できる。
【0031】そして、このシート状成形体に対して垂直
導体を形成するための直径が0.05〜1mmの貫通孔
をシート状成形体に対してマイクロドリル、レーザー等
により形成する。
【0032】その後、この貫通孔内に、銅10〜70重
量%と、タングステンおよび/またはモリブデンを30
〜90重量%の割合で配合した金属粉末を含む導体ペー
ストをスクリーン印刷法によって充填する。また、平面
導体としては、このように垂直導体を形成したシート状
成形体の表面にスクリーン印刷法などによって上記ペー
ストを印刷塗布する。
【0033】また、信号の伝達に寄与する回路となる表
面および/または内部のメタライズ配線層、あるいはビ
アホール導体を形成するために、無機成分としてタング
ステンおよび/またはモリブデン粉末100重量部に対
して、Al23を3〜20重量部、Nb25を0.5〜
5重量部の割合で添加してなる導体ペーストを用いて、
上記の高熱伝導体を形成する平面導体および垂直導体と
ともに、グリーンシートの表面またはビアホール内に印
刷、または充填する。
【0034】その後、同様にして熱伝導体を形成する平
面導体および/または垂直導体や、メタライズ配線層な
どを形成したシート状成形体を作製した後、それらを積
層圧着して積層体を作製する。そして、積層体の表面
に、前記積層体における熱伝導体形成部の上面部に焼結
後の厚みが200〜300μmとなるグリーンシートを
積層する。
【0035】その後、この積層体を水素および窒素を含
む非酸化性雰囲気中、1500℃以下、特に1200〜
1400℃の温度で焼成することによって絶縁基板、メ
タライズ配線層、高熱伝導体を一括して同時に焼成する
ことができる。また、所望により、焼成雰囲気中にはア
ルゴンガス等の不活性ガスを混入してもよい。なお、こ
の焼成温度が1500℃より高いと、アルミナセラミッ
クスの主結晶相の粒径が大きくなり異常粒成長が発生す
るようになり、銅がセラミックス中へ拡散するときのパ
スである粒界の長さが短くなるとともに拡散速度も速く
なる結果、銅の拡散距離を30μm以下に抑制すること
が困難となる。
【0036】また、この配線基板に対して、発熱性素子
を搭載するには、熱伝導体の直上に位置するメタライズ
配線層上に半田ペーストを塗布した後、自動実装装置な
どにて載置し、300〜400℃で加熱してロウ付けす
ることによって実装できる。
【0037】さらに、配線基板の裏面にヒートシンクを
設ける場合には、熱伝導体の直下にPb−Sn共晶半田
などのロウ材によってロウ付けすればよい。
【0038】
【実施例】アルミナ粉末(平均粒径0.65μm)を主
成分として表1、2に示すような各種焼結助剤と、成形
用バインダとして有機樹脂としてアクリル系バインダ
と、トルエンを溶媒として混合した後、ドクターブレー
ド法にて厚さ100〜250μmのシート状に成形し
た。そして、所定箇所に径600μmの貫通孔をレーザ
ー光で形成した。なお、この貫通孔は、その数を増減す
ることによって、垂直導体の横断面の面積比率が異なる
種々のものを作製した。
【0039】次に、銅粉末(平均粒径5μm)とW粉末
(平均粒径1.2μm)あるいはMo粉末(平均粒径1
μm)とを表1および2に示す比率で混合しアクリル系
バインダとをアセトンを溶媒として高熱伝導体用の導体
ペーストを調製し、貫通孔内にこの導体ペーストを充填
した。さらに、この導体ペーストを用いてシート状成形
体の表面に平面導体を印刷して高熱伝導体を形成した。
【0040】また、同様にW粉末(平均粒径1.2μ
m)100重量部に、Al23粉末平均粒径1μm)7
重量部、Nb25粉末(平均粒径1μm)1重量部で混
合しアクリル系バインダーとをアセトンを溶媒としてメ
タライズ配線層用の導体ペーストを調製し、同様にグリ
ーンシートに形成した貫通孔内にこの導体ペーストを充
填し、またこの導体ペーストを用いてシート状成形体の
表面にメタライズパターンに印刷形成した。
【0041】上記のようにして作製した8枚のシート状
成形体を位置合わせして積層圧着して積層成形体を作製
した後、その積層成形体の上下面に所定の種々の厚みを
有するシート状成形体を積層した。
【0042】その後、この成形体積層体を、水分を含む
酸素含有雰囲気中(N2+O2またはH2+N2+H2O)
で脱脂を行った後、水素窒素混合雰囲気にて表1、表2
の温度で焼成して配線基板を作製した。
【0043】得られた配線基板の高熱伝導体形成箇所の
熱伝導率をレーザーフラッシュ法により測定し、その結
果を表1、2に示した。また、比較として、高熱伝導体
を形成しないアルミナセラミックスの熱伝導率を測定
し、高熱伝導体による効果を確認した。
【0044】そして、この配線基板のメタライズ配線層
上に実際に半導体素子を実装して発熱させ絶縁基板の熱
抵抗を測定し、その結果を表1、2に示した。
【0045】また、絶縁基板の体積固有抵抗として、絶
縁基板の表面に形成したメタライズ配線層と絶縁基板に
内蔵した高熱伝導体の最上部の平面導体間の体積固有抵
抗を測定し表1、2に示した。
【0046】
【表1】
【0047】
【表2】
【0048】表1、2に示すように、絶縁基板中のアル
ミナセラミックスについてMnO2量が2重量%よりも
少ない試料No.1,2においては焼結性が劣化し相対
密度95%以上に焼結できなかった。またMnO2量が
10重量%よりも多い試料No.8においては、磁器自
体の熱伝導率が低下するとともに、絶縁性の劣化が起こ
った。
【0049】高熱伝導体の導体組成において、銅の含有
量が10重量%よりも少ない試料No.9,10では、
絶縁基板の熱伝導率が低くなった。また、70重量%よ
りも大きい試料No.17では、絶縁基板との熱膨張率
差から内部導体との間に剥離が発生すると共に銅の拡散
が起こり絶縁性の劣化が起こった。
【0050】また、同時焼成の温度が1200℃よりも
低い試料No.21では未焼結となった。1500℃よ
りも高い試料No.28では、銅がセラミックス中に拡
散し絶縁基板の絶縁性が劣化した。
【0051】表面絶縁層の厚みについては、100μm
よりも小さい試料No.29では内部導体層から銅が拡
散するため絶縁性が劣化した。また、垂直導体の横断面
積の比率が80%よりも大きいと絶縁性が低下した。
【0052】これに対して、本発明の配線基板によれ
ば、相対密度95%以上、熱伝導率が25W/m・K以
上、体積固有抵抗が1013Ω・cm以上、熱抵抗が35
℃/W以下の優れた絶縁性と放熱特性を具備するもので
あった。また、高熱伝導体においては、垂直導体の総断
面積の面積比率が40〜80%の範囲で良好な特性を高
い熱伝導性を示した。
【0053】実施例2 メタライズ配線層の組成を表3のように種々変更する以
外は、上記表1中の試料No.14と全く同様にしてセ
ラミック配線基板を作製した。そして、上記のメタライ
ズ配線層についてシート抵抗および絶縁基板への密着強
度を測定したその結果を表3に示した。なお、密着強度
の測定は、大きさ2mm×20mmのメタライズ配線層
に対して2μmのNi、1μmのAuのメッキ層を施し
たFe−Ni−Co製のL字型リードをAu−Snから
なるロウ材によってロウ付けした後、このリードを垂直
に引っ張り、リードが基板からはずれる時の強度を測定
した。
【0054】
【表3】
【0055】表3の結果、WまたはMo100重量部に
対して、Al23を3〜20重量部、Nb25を0.5
〜5重量部の割合で添加した試料No.41〜45、4
9〜51、53〜55はいずれもシート抵抗が20mΩ
/□以下、密着強度30MPa以上の優れた特性を示し
た。
【0056】
【発明の効果】以上詳述した通り、本発明によれば、ア
ルミナセラミックスを絶縁基板としてなり、銅を含む高
熱伝導性の導体からなる平面導体および垂直導体からな
る高熱伝導体を内蔵するとともに、その銅の拡散を防止
し、高熱伝導性および高絶縁性のセラミック配線基板を
得ることができるとともに、この基板を絶縁基板としそ
の表面にメタライズ配線層を形成することによって、放
熱性に優れたセラミック配線基板を提供することができ
る。
【図面の簡単な説明】
【図1】本発明のセラミック配線基板の一例である多層
配線基板の概略断面図を示す。
【図2】本発明のセラミック配線基板における垂直導体
の配置を説明するための平面透過図である。
【符号の説明】
1 絶縁基板 2 メタライズ配線層 3 平面導体 4 垂直導体 5 高熱伝導体 6 発熱性素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 7/20 H01L 23/14 C // H01L 23/36 23/36 C Fターム(参考) 4E351 AA07 BB22 BB26 BB31 BB41 BB49 CC12 CC22 CC34 CC35 DD04 DD10 DD17 DD52 EE02 EE13 EE24 GG04 GG20 5E322 AA11 AB11 FA04 5E338 AA01 AA02 AA03 AA18 BB71 BB75 CC01 EE02 5F036 AA01 BA23 BB08 BC06 BC22 BD01 BD13

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】相対密度が95%以上のアルミナを主成分
    とするセラミックスからなる絶縁基板の表面および/ま
    たは内部に信号を伝達するためのメタライズ配線層が被
    着形成されたセラミック配線基板において、 前記絶縁基板内部に、信号の伝達に寄与しない平面導体
    と垂直導体とにより構成され且つ前記絶縁基板表面から
    電気的に絶縁してなる高熱伝導体を埋設形成してなると
    ともに、前記高熱伝導体を銅を10〜70重量%と、タ
    ングステンおよび/またはモリブデンを30〜90重量
    %の割合で含有する導体によって前記メタライズ配線層
    および絶縁基板と同時焼成によって形成したことを特徴
    とするセラミック配線基板。
  2. 【請求項2】前記メタライズ配線層が、タングステンお
    よび/またはモリブデンを主成分とし、該タングステン
    および/またはモリブデン100重量部に対して、アル
    ミニウムを酸化物換算で3〜20重量部、ニオブを酸化
    物換算で0.5〜5重量部の割合で含有することを特徴
    とする請求項1記載のセラミック配線基板。
  3. 【請求項3】前記アルミナを主成分とするセラミックス
    が、MnをMnO2換算で2.0〜10.0重量%の割
    合で含有することを特徴とする請求項1または請求項2
    記載のセラミック配線基板。
  4. 【請求項4】前記平面導体および前記垂直導体とからな
    る高熱伝導体が前記絶縁基板表面から100〜300μ
    mの深さに形成されていることを特徴とする請求項1乃
    至請求項3のいずれか記載のセラミック配線基板。
  5. 【請求項5】前記垂直導体の横断面積の合計が、前記絶
    縁基板内の前記高熱伝導体形成領域の全体面積の40〜
    80%を占めることを特徴とする請求項1乃至請求項4
    のいずれか記載のセラミック配線基板。
JP37168699A 1999-12-27 1999-12-27 セラミック配線基板 Expired - Fee Related JP3668083B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37168699A JP3668083B2 (ja) 1999-12-27 1999-12-27 セラミック配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37168699A JP3668083B2 (ja) 1999-12-27 1999-12-27 セラミック配線基板

Publications (2)

Publication Number Publication Date
JP2001189534A true JP2001189534A (ja) 2001-07-10
JP3668083B2 JP3668083B2 (ja) 2005-07-06

Family

ID=18499137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37168699A Expired - Fee Related JP3668083B2 (ja) 1999-12-27 1999-12-27 セラミック配線基板

Country Status (1)

Country Link
JP (1) JP3668083B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101180A (ja) * 2001-09-26 2003-04-04 Kyocera Corp セラミック配線基板
JP2008205047A (ja) * 2007-02-16 2008-09-04 Ngk Spark Plug Co Ltd 配線基板
JP2013065891A (ja) * 2007-09-06 2013-04-11 Nichia Chem Ind Ltd 半導体装置
JP2014007323A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 半導体パッケージ
US9558311B2 (en) 2013-10-31 2017-01-31 International Business Machines Corporation Surface region selection for heat sink placement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199823A (ja) * 1996-01-19 1997-07-31 Nissan Motor Co Ltd チップオンボードプリント配線板
JPH09307238A (ja) * 1996-05-20 1997-11-28 Kyocera Corp 多層回路基板
JPH10335514A (ja) * 1997-05-28 1998-12-18 Kyocera Corp 回路基板
JPH118447A (ja) * 1997-06-17 1999-01-12 Kyocera Corp 配線基板
JPH11157921A (ja) * 1997-09-19 1999-06-15 Matsushita Electric Ind Co Ltd 酸化物セラミックス材料およびこれを用いた多層配線基板
JPH11274725A (ja) * 1998-03-24 1999-10-08 Kyocera Corp 多層配線基板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199823A (ja) * 1996-01-19 1997-07-31 Nissan Motor Co Ltd チップオンボードプリント配線板
JPH09307238A (ja) * 1996-05-20 1997-11-28 Kyocera Corp 多層回路基板
JPH10335514A (ja) * 1997-05-28 1998-12-18 Kyocera Corp 回路基板
JPH118447A (ja) * 1997-06-17 1999-01-12 Kyocera Corp 配線基板
JPH11157921A (ja) * 1997-09-19 1999-06-15 Matsushita Electric Ind Co Ltd 酸化物セラミックス材料およびこれを用いた多層配線基板
JPH11274725A (ja) * 1998-03-24 1999-10-08 Kyocera Corp 多層配線基板およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101180A (ja) * 2001-09-26 2003-04-04 Kyocera Corp セラミック配線基板
JP4646469B2 (ja) * 2001-09-26 2011-03-09 京セラ株式会社 セラミック配線基板
JP2008205047A (ja) * 2007-02-16 2008-09-04 Ngk Spark Plug Co Ltd 配線基板
JP2013065891A (ja) * 2007-09-06 2013-04-11 Nichia Chem Ind Ltd 半導体装置
JP2015026852A (ja) * 2007-09-06 2015-02-05 日亜化学工業株式会社 半導体装置
JP2014007323A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 半導体パッケージ
US9558311B2 (en) 2013-10-31 2017-01-31 International Business Machines Corporation Surface region selection for heat sink placement

Also Published As

Publication number Publication date
JP3668083B2 (ja) 2005-07-06

Similar Documents

Publication Publication Date Title
US7574793B2 (en) Process of forming a laminate ceramic circuit board
JP3793560B2 (ja) 低温焼成磁器およびその製造方法
US6329065B1 (en) Wire board and method of producing the same
JP2000164992A (ja) 配線基板およびその製造方法
US6787706B2 (en) Ceramic circuit board
JP3929660B2 (ja) 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP3668083B2 (ja) セラミック配線基板
JP2001015869A (ja) 配線基板
JP2006100364A (ja) 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法
JPH04212441A (ja) セラミック配線基板
JP3538549B2 (ja) 配線基板およびその製造方法
JPH0997862A (ja) 高強度回路基板およびその製造方法
KR20050086589A (ko) 다층 ltcc 및 ltcc―m 기판상에 고전력 소자의향상된 온도 제어를 위한 방법 및 구조물
JP2000340716A (ja) 配線基板
JPS60253295A (ja) 多層セラミツク基板の製造方法
JP3652192B2 (ja) 窒化ケイ素配線基板
JPH09260544A (ja) セラミック回路基板およびその製造方法
JP4646469B2 (ja) セラミック配線基板
JP2002261445A (ja) 配線基板
JPH0555718A (ja) 回路基板
Roy Ceramic packaging for electronics
JP2000164996A (ja) セラミック配線基板
JP3292646B2 (ja) 配線基板及びその製造方法
JPH04130757A (ja) 半導体素子用セラミックパッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050407

R150 Certificate of patent or registration of utility model

Ref document number: 3668083

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees