JP2001189454A

JP2001189454A - 高電圧用ｍｉｓｆｅｔを備える半導体装置

Info

Publication number: JP2001189454A
Application number: JP2000373676A
Authority: JP
Inventors: Tatsuhiko Fujihira; 龍彦藤平
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2000-12-08
Filing date: 2000-12-08
Publication date: 2001-07-10

Abstract

(57)【要約】【課題】接合分離構造の最適化によって、１チップ上に
プッシュプル回路なども形成可能な高電圧用ＭＩＳＦＥ
Ｔを備える半導体装置を実現すること。【解決手段】ｎチャネル型ＭＯＳＦＥＴ１において、ゲ
ート電極１５、ソース電極９およびドレイン電極５と、
半導体基板1ａとの間に電位を印加して、半導体基板1ａ
とウェル３との接合面から空乏層を拡張させたとき、こ
の空乏層の先端縁が、低濃度ドレイン拡散領域４にまで
到達しない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高電圧用ＭＩＳＦＥＴを
備える半導体装置に関し、特に、その耐電圧構造に関す
る。

【０００２】

【従来の技術】パワーエレクトロニクスの分野に用いら
れる高電圧用ＭＩＳＦＥＴを備える半導体装置において
は、約１００ボルト以上もの耐電圧が要求され、この要
求に応えるために種々の耐電圧構造が検討されている。
これらの耐電圧構造のＭＩＳＦＥＴのうち、代表的なも
のを図７に示す。この図において、４１はｐチャネル型
ＭＯＳＦＥＴであり、ｎ- 型の半導体基板４２の表面側
には、ｐ- 型の低濃度ドレイン拡散領域４３ａおよびオ
ーミックコンタクトたるｐ+ 型の高濃度ドレイン拡散領
域４３ｂを備えるドレイン領域４３と、ｐ+ 型のソース
拡散領域４４と、ゲート酸化膜４５の上に形成されたゲ
ート層４６とを有している。ここで、低濃度ドレイン拡
散領域４３ａの表面上のフィールド酸化膜４７は、その
厚さがゲート酸化膜４５に比して厚く、フィールド酸化
膜４７とゲート酸化膜４５との境界は段差部になってい
る。この段差部を越えて、ゲート層４６は低濃度ドレイ
ン拡散領域４３ａの直上まで延びている。従って、この
延長された部分はフィールドプレートとして機能し、ソ
ース−ドレイン間の耐電圧を高めている。一方、ソース
拡散領域４５の側部には、ｎ+ 型のコンタクト領域４８
が形成されており、このコンタクト領域４８を介して、
ソース電極４９がｎ- 型半導体基板４２にも導電接続し
ている。これにより、ラッチアップ現象の発生を防止し
ている。なお、高濃度ドレイン拡散領域４３ｂにはドレ
イン電極５０が導電接続しており、ゲート層４６には、
ゲート電極５１が導電接続している。かかる構造のｐチ
ャネル型ＭＯＳＦＥＴ４１に対し、各部の導電型を反転
させれば、図８に示す高電圧用のｎチャネル型ＭＯＳＦ
ＥＴ６１を構成できる。この図において、ｎチャネル型
ＭＯＳＦＥＴ６１の構造は、ｐチャネル型ＭＯＳＦＥＴ
４１の構造と同様になっており、対応する各部には同符
号を付して、それらの説明は省略する。

【０００３】

【発明が解決しようとする課題】このように、図７およ
び図８に示すＭＯＳＦＥＴにおいては、ソース−ドレイ
ン間の耐電圧およびラッチアップ現象に対する対策が施
されているため、独立して半導体装置を構成した場合に
は、安定した動作を発揮する。しかしながら、上記のＭ
ＯＳＦＥＴはいずれも半導体基板上に直接ＭＯＳ部を形
成しているため、以下の要求に応えることができないと
いう問題を有している。すなわち、近年、パワーエレク
トロニスの分野においても、制御が高度化するにつれ
て、回路構成が複雑化し、システム設計に対して過大な
負担がかかっている。そこで、かかる負担を軽減するた
めに、１チップ内に導電型の異なるＭＯＳＦＥＴや制御
回路なども集積したい意向がある。しかし、基板の導電
型に対応した導電型のＭＯＳ部を形成している以上は、
上記の要求に対応することができず、１チップでプッシ
ュプル出力やブリッジ出力などを構成可能なスマートデ
バイスを実現できないという問題である。

【０００４】そこで、低電圧用ＭＯＳＦＥＴのように、
ＣＭＯＳ構造を採用して、上記の問題を解消する方法が
考えられる。しかし、高電圧用ＭＯＳＦＥＴにおいて
は、横方向の耐電圧構造を考慮する必要があることは勿
論のこと、同一基板に形成された半導体領域の動作状態
に影響されないレベルの耐電圧を保持できる構造とする
必要がある。そのために、エピタキシャル成膜法などを
利用して、埋め込み層などを用いた絶縁分離構造も検討
されているが、製造コストが高くなりすぎて、実用化に
は至っていないのが現状である。

【０００５】以上の問題点に鑑みて、本発明の課題は、
低電圧用ＭＯＳＦＥＴと同様、接合分離構造の採用に加
えて、その分離構造の最適化によって１チップにプッシ
ュプル回路なども構成可能な高電圧用ＭＩＳＦＥＴを備
える半導体装置を実現することにある。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、本発明に係る高電圧用ＭＩＳＦＥＴを備える半導体
装置において講じた手段は、第１導電型の半導体基板の
表面側に形成された第２導電型のウェルと、このウェル
の表面側に第１導電型のＭＩＳ部と、を有し、ＭＩＳ部
の第１導電型のドレイン領域はウェルの表面側に形成さ
れた深い低濃度ドレイン領域とこの低濃度ドレイン領域
の表面側に形成された浅い高濃度ドレイン領域からな
り、ＭＩＳ部における高濃度ドレイン領域および半導体
基板と前記ＭＩＳ部におけるソース領域およびゲート層
の間に所要の高電圧を印加して、低濃度ドレイン領域と
ウェルとの接合面から拡張する第２の空乏層と、半導体
基板とウェルとの接合面から拡張する第３の空乏層とが
接続するときは、第２の空乏層が低濃度ドレイン領域の
表面にまで達しているように、ウェルおよび低濃度ドレ
イン領域の拡散深さおよび不純物のドーズ量が設定され
ていることである。本発明において、所要の高電圧と
は、半導体装置の回路構成によって規定される電圧であ
り、このＭＩＳＦＥＴに要求される耐電圧相当、例え
ば、ソース−ドレイン間への印加電圧などを意味する。

【０００７】ここで、ゲート電極は、そのゲート酸化膜
の厚さに比して厚いフィールド酸化膜の表面を低濃度ド
レイン領域の直上にまで延びており、ソース領域に導電
接続するソース電極は、ウェルの表面に形成された第２
導電型の高濃度コンタクト領域にも導電接続しているこ
とが好ましい。さらに、ゲート酸化膜とフィールド酸化
膜との境界に対応する低濃度ドレイン領域の表面側に
は、第２導電型の電界強度緩和層を備えていることが好
ましい。

【０００８】ここで、上記の条件を満たすためには、不
純物拡散技術の面からは、例えば、半導体基板は、その
第１導電型の不純物濃度が約３×１０¹⁴／cm³ 以下であ
り、ウェルは、その第２導電型の不純物のドーズ量が約
３×１０¹³／cm² 以下であり、低濃度ドレイン領域は、
その第１導電型の不純物のドーズ量が約５×１０¹²／cm
² 以下に設定すればよく、構造技術の面からは、例え
ば、ウェルは、その拡散深さが約２μｍから約１０μｍ
までの範囲にあり、低濃度ドレイン領域は、その拡散深
さが約０．５μｍから約５μｍまでの範囲にあって、か
つ、ウェルと離隔可能な深さとすればよい。

【０００９】

【作用】本発明における作用を、上記のＭＩＳ部と同一
基板表面に形成された導電型が異なるＭＩＳ部とがＣＭ
ＯＳ構造を構成している場合を代表例として、その概念
図である図６を参照して、説明する。図６において、ｎ
型半導体基板３１の表面側には、ｐウェル３２およびｐ
チャネル型ＭＩＳＦＥＴ３３が形成されており、ｐウェ
ル３２の表面側にはｎチャネル型ＭＩＳＦＥＴ３４が形
成されている。ここで、ｎチャネル型ＭＩＳＦＥＴ３４
のドレイン領域３４ａと、ｐチャネル型ＭＩＳＦＥＴ３
３のドレイン領域３３ａとが導電接続され、ｎチャネル
型ＭＩＳＦＥＴ３４のソース領域３４ｂはアース状態
に、ｐチャネル型ＭＩＳＦＥＴ３３のソース領域３３ｂ
には正の電位Ｖ_DDが印加されている。

【００１０】かかる半導体装置において、本発明におい
ては、ｎチャネル型ＭＩＳＦＥＴ３４（ＭＩＳ部）のゲ
ート層３４ｃ、ソース領域３４ｂ（第１導電型のソース
領域）およびドレイン領域３４ａ（第１導電型のドレイ
ン領域）と、半導体基板３１との間に電位、例えば、電
位Ｖ_DDを印加して、半導体基板３１とｐウェル（ウェ
ル）との接合面３５から第１の空乏層を拡張したとき
に、この第１の空乏層の先端縁が接合面３５とドレイン
領域３４ａとの間に位置し、空乏層がドレイン領域３４
ａにまで到達せず、ドレイン領域３４ａ、ｐウェル３２
および半導体基板３１は、ｎｐｎ構造のトランジスタを
構成した状態のままである。従って、耐電圧が高いの
で、ｎチャネル型ＭＩＳＦＥＴ３４がＯＮ状態、ｐチャ
ネル型ＭＩＳＦＥＴ３３がＯＦＦ状態となって、ドレイ
ン領域３４ａおよびソース領域３４ｂと、半導体基板３
１との間に、例え電位Ｖ_DDがそのまま発生している場合
であっても、ブレークダウンが発生せず、この縦方向の
耐電圧が確保される。

【００１１】さらに、ドレイン領域３４ａおよび半導体
基板３１に、ソース領域３４ｂおよびゲート層３４ｃに
対して正の電位Ｖ_DDを印加し、ドレイン領域３４ａとｐ
ウェル３２との接合面３５から第２の空乏層を拡張さ
せ、半導体基板３１とウェル３２との接合面から第３の
空乏層を拡張させたときに、これらの空乏層同士が接続
するようになっている場合には、ｎチャネル型ＭＩＳＦ
ＥＴ３４がＯＦＦ状態、ｐチャネル型ＭＩＳＦＥＴ３３
がＯＮ状態となっても、ドレイン領域３４ａの直下のｐ
ウェル３２、すなわち、ドレイン領域３４ａと半導体基
板３１との間のｐウェル３２は完全に空乏化される。従
って、この領域のｐウェル３２には０ｖ電位の領域がな
く、ソース領域３４ｂの周囲のみが０ｖ電位になる。こ
のため、電界強度が十分低く抑えられているので、ソー
ス領域３４ｂと、ドレイン領域３４ａおよび半導体基板
３１との間でブレークダウンが発生せず、耐電圧が確保
される。

【００１２】このように、半導体基板とｎチャネル型Ｍ
ＩＳＦＥＴ３４との耐電圧が確保されているため、半導
体基板の他の領域にｐチャネル型ＭＩＳＦＥＴ３３や制
御部などを形成することができる。

【００１３】

【実施例】次に、本発明の実施例に係る高電圧用ＭＯＳ
ＦＥＴを備えた半導体装置について、図面に基づき、説
明する。図１は本例に係るｎチャネル型ＭＯＳＦＥＴの
断面図である。この図において、１はｎチャネル型ＭＯ
ＳＦＥＴであり、ｎ- 型の半導体基板１ａの表面側に
は、他の領域にまで延びるフィールド酸化膜２とｐ- ウ
ェル３が形成されている。ここで、半導体基板として
は、不純物濃度が約３×１０¹⁴／ｃｍ³ 以下のものが使
用され、ｐ- ウェル３としては、ドーズ量が約３×１０
¹³／ｃｍ² 以下に設定されており、その拡散深さとして
は約２μｍから約１０μｍまでの範囲に設定されてい
る。このｐ- ウェル３の表面側には、比較的低濃度の、
例えば、ドーズ量が約５×１０¹²／ｃｍ² 以下のｎ型の
低濃度ドレイン拡散領域４およびオーミックコンタクト
たる比較的高濃度のｎ+ 型の高濃度ドレイン拡散領域６
を備えるドレイン領域７と、低濃度ドレイン拡散領域４
にｐ- ウェル３の表面側を介して対峙するｎ+ 型のソー
ス拡散領域８とを有する。ここで、低濃度ドレイン拡散
領域４の拡散深さとしては、約０．５μｍから約５μｍ
までの範囲に設定されている。また、ソース拡散領域８
に導電接続するソース電極９は、ｐ- ウェル３の表面側
に形成されたｐ+ 型のコンタクト領域１０を介してｐ-
ウェル３に導電接続しており、ラッチアップ現象の発生
を防止する構造になっている。ここで、ソース拡散領域
８と低濃度ドレイン拡散領域４との間におけるｐ- ウェ
ル３の表面がｎチャネル形成領域１１であり、この表面
側には薄いゲート酸化膜１２を介してゲート層１３が対
向している。このゲート酸化膜１２からは、その厚さに
比して厚いフィールド酸化膜１４が横方向に被着されて
おり、このフィールド酸化膜１４の表面上を、ゲート層
１３は、低濃度ドレイン拡散領域４の直上にまで延び
て、フィールドプレートとして機能し、ソース拡散領域
８とドレイン領域７との耐電圧を高めている。このゲー
ト層１３にはゲート電極１５が導電接続している。な
お、１６は層間絶縁膜である。

【００１４】この構成の半導体基板１ａの他の領域に
は、制御回路を構成する低電圧用ＣＭＯＳ部（図示せ
ず）などが形成されている他、ｎチャネル型ＭＯＳＦＥ
Ｔ１とＣＭＯＳ構造を構成する図７に示したｐチャネル
型ＭＯＳＦＥＴ４１と同様の構造を有するｐチャネル型
ＭＯＳＦＥＴ（以下、ｐチャネル型ＭＯＳＦＥＴ４１と
称する。）も形成されている。

【００１５】ここで、ｎチャネル型ＭＯＳＦＥＴ１の縦
方向などの耐電圧は、以下の条件により高く確保されて
いる。まず、図２に示すように、ｎチャネル型ＭＯＳＦ
ＥＴ１のゲート電極１５、ソース電極９およびドレイン
電極５をいずれもアース状態とし、半導体基板１ａに電
位、例えば、ドライブ電圧に相当する正の電位Ｖ_DDを印
加して、半導体基板１ａとｐ- ウェル３とのｐｎ接合面
１７から第１の空乏層１８（図２における斜線部分）を
拡張させたときに、この第１の空乏層１８の先端縁１８
ａがｐｎ接合面１７と低濃度ドレイン拡散領域４との間
に位置し、この空乏層１８が低濃度ドレイン拡散領域４
とｐ- ウェル３とのｐｎ接合面１９にまで到達しないよ
うになっている。このため、この状態でも、低濃度ドレ
イン拡散領域４、ｐ- ウェル３および半導体基板１ａは
ｎｐｎ構造のトランジスタを構成しているので、低濃度
ドレイン拡散領域４と半導体基板１ａとの間のブレーク
ダウン電圧、すなわち、ｎチャネル型ＭＯＳＦＥＴ１の
縦方向の耐電圧が高い。それ故、ｎチャネル型ＭＯＳＦ
ＥＴ１およびｐチャネル型ＭＯＳＦＥＴ４１とを、同一
の半導体基板１ａに形成し、ＣＭＯＳ構造を構成した場
合でも、ｎチャネル型ＭＯＳＦＥＴ１がＯＮ状態、ｐチ
ャネル型ＭＯＳＦＥＴ４１がＯＦＦ状態となって、低濃
度ドレイン拡散領域４およびソース拡散領域８と、半導
体基板１ａとの間に、例えば、電位Ｖ _DDがそのまま印加
された状態になっても、これらの間でブレークダウンが
発生せず、半導体装置１の耐電圧が高い。

【００１６】さらに、図３に示すように、ソース電極９
およびゲート電極１５をアース状態とし、ドレイン電極
５および半導体基板１ａに、例えば、ドライブ電圧に相
当する正の電位Ｖ_DDを印加して、低濃度ドレイン拡散領
域４とｐ- ウェル３とのｐｎ接合面３５から第２の空乏
層を拡張させ、半導体基板１ａとｐ- ウェル３とｐｎ接
合面１９から第３の空乏層を拡張させたときに、これら
の第２の空乏層と第３の空乏層同士が接続して、一体化
された空乏層２０となるように設定され、、ソース拡散
領域８およびコンタクト領域１０の周囲２０ａを除い
て、空乏層２０が広がるようになっている。このため、
この状態におけるドレイン領域７の直下における電位分
布は、図４に示す状態となる。

【００１７】図４において、横軸は表面からの距離（各
領域の導電型で示す。）であり、縦軸は電位である。こ
こで、曲線Ａは、本例のｎチャネル型ＭＯＳＦＥＴ１の
電位分布を示し、曲線Ｂは、低濃度ドレイン拡散領域４
とｐ- ウェル３とのｐｎ接合面１９から拡張された第２
の空乏層と、半導体基板１ａとｐ- ウェル３とｐｎ接合
面１７から拡張された第３の空乏層とが接続しない場合
の比較例の電位分布である。すなわち、比較例において
は、低濃度ドレイン拡散領域４の直下には、ｐ- 領域
（ｐ- ウェル３）が残っている場合である。図におい
て、高濃度ドレイン拡散領域６および半導体基板１ａに
おいては、この状態におけるソース−ドレイン電圧に相
当する電位Ｖ_DS（本例においては電位Ｖ_DD）になってい
る。図に、曲線Ｂで示すとおり、比較例においては、ド
レイン領域７の直下におけるｐ- ウェル３には空乏化さ
れていない領域が存在しているため、その領域の電位は
０ｖにまで低下し、電位強度（曲線の傾きに相当する）
が高くなっている。これに対し、曲線Ａで示すとおり、
本例においては、ドレイン領域７の直下におけるｐ- ウ
ェル３は完全に空乏化されているため、その電位が０ｖ
にまで低下しておらず、電位強度が低くなっている。こ
のため、本例においては、電位強度が低いので、ソース
拡散領域８と、ドレイン領域７および半導体基板１ａと
の間のブレークダウン電圧が高く、この半導体装置１の
耐電圧が確保されている。それ故、ｎチャネル型ＭＯＳ
ＦＥＴ１およびｐチャネル型ＭＯＳＦＥＴ４１とを、同
一の半導体基板１ａに形成し、ＣＭＯＳ構成とした場合
に、ｎチャネル型ＭＯＳＦＥＴ１がＯＦＦ状態、ｐチャ
ネル型ＭＯＳＦＥＴ４１がＯＮ状態となって、ソース拡
散領域８と、ドレイン領域７および半導体基板１ａとの
間に、例えば電圧Ｖ_DDがそのまま印加された状態になっ
ても、空乏層２０が広がるため、ブレークダウン電圧が
高いので、半導体装置１の耐電圧が高い。

【００１８】つぎに、この半導体装置の製造方法を、以
下に説明するが、ここでも、半導体基板１ａの表面側
に、ｎチャネル型ＭＯＳＦＥＴ１に加えて、ｐチャネル
型ＭＯＳＦＥＴ４１を同時に形成していくものとして、
説明する。まず、ｎ- 型の不純物濃度が３×１０¹³〜３
×１０¹⁴／cm³ の厚さが約５００μｍの半導体基板１ａ
に対し、温度が約１１００℃の雰囲気中で約４時間、水
蒸気酸化を行って、半導体基板１ａの表面に約１μｍの
熱酸化膜を形成した後、フォトリソグラフィおよびバッ
ファードふっ酸によるエッチングを行って、所定領域を
窓開けする。これにより、残された熱酸化膜がフィール
ド酸化膜２である（第１工程）。

【００１９】次に、フォトリソグラフィによって形成し
たレジストマスクの上から加速電圧が約１００ｋｅＶの
条件でイオン注入を行い、１×１０¹³〜３×１０¹³／ｃ
ｍ²のドーズ量のボロンイオンを半導体基板１ａに注入
する。この後、レジストマスクを除去し、温度が１１０
０〜１１５０℃の雰囲気中で２〜１０時間、半導体基板
１ａに熱処理を行って、イオンを拡散させ、ｐチャネル
型ＭＯＳＦＥＴ４１の側の低濃度ドレイン拡散層４３ａ
およびｎチャネル型ＭＯＳＦＥＴ１の側のｐ-ウェル３
を形成する。ここで、拡散の深さは２〜１０μｍまでの
範囲に設定される（第２工程）。

【００２０】次に、半導体基板１ａに対し、温度が約１
１００℃の雰囲気中で約２．５時間、水蒸気酸化を行っ
て、約０．８μｍの熱酸化膜を形成した後に、フォトリ
ソグラフィおよびバッファードふっ酸によるエッチング
を行って、ｎチャネル型ＭＯＳＦＥＴ１の側の低濃度ド
レイン拡散領域４の形成予定領域を窓開けしたレジスト
マスクを形成する。この状態で、レジストマスクの上か
ら、加速電圧が約１００ｋｅＶの条件でイオン注入を行
い、１×１０¹²〜５×１０¹²／ｃｍ² のドーズ量のリン
イオンを注入する。この後、レジストマスクを除去し、
半導体基板１ａに対し、温度が約１１００℃の雰囲気中
で２〜１０時間の熱処理を行って、ｎチャネル型ＭＯＳ
ＦＥＴ１の側の低濃度ドレイン拡散領域４を形成する。
ここで、拡散の深さは０．５〜５．０μｍまでの範囲に
設定する（第３工程）。

【００２１】さらに、半導体基板１ａに対し、温度が約
１１００℃の雰囲気中で約１時間、水蒸気酸化を行っ
て、約０．５μｍの熱酸化膜を形成した後に、フォトリ
ソグラフィおよびバッファードふっ酸によるエッチング
を行って、フィールド酸化膜１４，４７を形成する（第
４工程）。次に、温度が約１０００℃の雰囲気中で約１
時間のドライ酸化を行って、厚さが約２００Åのゲート
酸化膜１２，４５を形成する（第５工程）。

【００２２】次に、ＣＶＤ法により、多結晶シリコンを
堆積させた後、約５０ｋｅＶの条件でイオン注入を行
い、約５×１０¹⁵／ｃｍ²のドーズ量のリンイオンを注
入した後、温度が約１０００℃の雰囲気中で約３０分
間、熱処理を行って活性化する。さらに、フォトリソグ
ラフィおよびドライエッチングにより、所定の領域にの
み多結晶シリコンを残して、ゲート層１３，４６を形成
する（第６工程）。

【００２３】さらに、レジストマスクを形成した後に、
窓開けし、加速電圧が約５０ｋｅＶの条件で、約５×１
０¹⁵／ｃｍ² のドーズ量のボロンイオンを選択的にイオ
ン注入した後、レジストマスクを除去する（第７工
程）。さらに、レジストマスクを形成した後に、窓開け
し、加速電圧が約５０ｋｅＶの条件で、約５×１０¹⁵／
ｃｍ² のドーズ量のヒ素イオンを選択的にイオン注入し
た後、レジストマスクを除去する。その後に、温度が約
１０００℃の雰囲気中で約３０分間の熱処理を行って活
性化する（第８工程）。これにより、ｎチャネル型ＭＯ
ＳＦＥＴ１の側のコンタクト領域１０、ソース拡散領域
８、高濃度ドレイン拡散領域６、およびｐチャネル型Ｍ
ＯＳＦＥＴ４１の側のコンタクト領域４８、ソース領域
４４、高濃度ドレイン拡散領域４３ｂを、順次、形成す
る。

【００２４】次に、ＢＰＳＧ（ボロンリンガラス）膜を
堆積させた後に、温度が約１０００℃の雰囲気中で、約
３０分間の熱処理を行った後に、フォトリソグラフィお
よびドライエッチングにより、所定の領域に窓開けし、
層間絶縁膜１６を残す（第９工程）。しかる後に、スパ
ッタ法により、約１μｍのアルミニウム−シリコン膜を
堆積させた後、フォトリソグラフィおよびドライエッチ
ングにより、所定の領域に各電極９，１５，５，４９，
５１，５０および配線層を残す（第１０工程）。

【００２５】以上の工程により、半導体基板１ａの表面
側に、ｎチャネル型ＭＯＳＦＥＴ１と、このＭＯＳＦＥ
Ｔ１とＣＭＯＳを構成するｐチャネル型ＭＯＳＦＥＴ４
１を同時に形成できる。ここで、エピタキシャル成膜な
どの製造コストを高めるプロセスを用いていないので、
コスト的にも十分実用化できる。なお、上記の第４工程
と第５工程の間に、フォトリソグラフィおよびエッチン
グにより、ｎチャネル型ＭＯＳＦＥＴ１の側の低濃度ド
レイン拡散領域１４の表面の所定領域を窓開けしたレジ
ストマスクを形成し、このレジストマスクの上から、加
速電圧が約３０ｋｅＶで、１×１０¹³／ｃｍ² のドーズ
量のボロンイオンをイオン注入した後、レジストマスク
を除去し、温度が約１０００℃の雰囲気中で、半導体基
板１ａに、約３０分間の熱処理を施して、活性化する工
程を行うことにより、図５に示すｎチャネル型ＭＯＳＦ
ＥＴ２１を形成してもよい。

【００２６】このｎチャネル型ＭＯＳＦＥＴ２１におい
ては、図１に示すｎチャネル型ＭＯＳＦＥＴ１と同様な
構成を有しているので、対応する部分については、同符
号を付して、それらの説明を省略するが、薄いゲート酸
化膜１２と、その厚さに比して厚いフィールド酸化膜１
４との段差部２２に対応する低濃度ドレイン拡散領域４
の表面には、ｐ型の電界強度緩和層２３を有している。

【００２７】このため、ゲート酸化膜１２とフィールド
酸化膜１４との段差部２３におけるゲート層１３、すな
わち、実質的にゲート層として機能する領域の端部に起
因して低濃度ドレイン拡散領域４に発生する高い電界強
度が、緩和される。従って、ソース拡散領域８とドレイ
ン領域７との耐電圧が高い。以上のとおり、本例におい
ては、接合分離構造の最適化によって、ウェル構造であ
っても、ＭＯＳ部周辺の高耐電圧化を実現しているた
め、同一基板に、導電型の異なる高電圧用ＭＯＳＦＥＴ
を形成することができる。従って、１チップでプッシュ
プル出力用やブリッジ出力用などのスマートデバイスを
実現できる。なお、本例に示すＣＭＯＳ構造のＭＯＳＦ
ＥＴは、本例の高電圧用ＭＯＳＦＥＴ構造の採用例であ
り、回路構成などには制限のないものである。

【００２８】

【発明の効果】以上のとおり、本発明においては、高電
圧を印加した際、低濃度ドレイン領域とウェルとの接合
面から第２の空乏層を拡張させ、半導体基板と前記ウェ
ルとの接合面から第３の空乏層を拡張させたときに、こ
れらの空乏層同士が接続するように、しかも第２の空乏
層が低濃度ドレイン領域の表面にまで達するように、ウ
ェルおよび低濃度ドレイン領域の拡散深さおよび不純物
のドーズ量が設定されているため、以下の効果を奏す
る。低濃度ドレイン領域の表面側に高濃度ドレイン領域が
形成されて、低濃度ドレイン領域のフラットな底面が半
導体基板に相対峙しているため、低濃度ドレイン領域側
から拡張した第３の空乏層とがほぼ全面同時に接続し得
るようになっているので、空乏端形状において大きな曲
率を局部的に生じることが抑制でき、電界集中による耐
圧低下を防止できる。また、空乏層同士が接続した際
は、第２の空乏層が低濃度ドレイン領域の表面までに達
しており、しかも低濃度ドレイン領域における第２の空
乏層の表面側端縁部分の曲率が小さいため、電界集中が
起こり難く、高耐圧化を実現できる。従って、１チップ
にプッシュプル出力やブリッジ出力などを備える半導体
装置を容易に実現できる。ゲート層がゲート酸化膜の厚さに比して厚いフィール
ド酸化膜の表面にまで延びており、ソース領域に導電接
続するソース電極がウェルの表面に形成された第２導電
型の高濃度コンタクト領域にも導電接続している場合、
ゲート酸化膜とフィールド酸化膜との境界に対応する低
濃度ドレイン領域の表面側に、第２導電型の電界強度緩
和層を備えている場合には、構造面から、上述の半導体
装置の信頼性を高めることができる。

【図面の簡単な説明】

【図１】本発明の実施例に係る高電圧用ＭＩＳＦＥＴを
備える半導体装置の断面図である。

【図２】図１の高電圧用ＭＩＳＦＥＴを備える半導体装
置において、ウェルと半導体基板との接合面から空乏層
が拡張された状態を示す断面図である。

【図３】図１の高電圧用ＭＩＳＦＥＴを備える半導体装
置において、ウェルと半導体基板との接合面、およびド
レイン領域とウェルとの接合面から空乏層が拡張された
状態を示す断面図である。

【図４】図３の状態において、ドレイン領域直下の電位
分布を示すグラフ図である。

【図５】図１の高電圧用ＭＩＳＦＥＴを備える半導体装
置に電界強度緩和層を設けた半導体装置の断面図であ
る。

【図６】一般的なＣＭＯＳ半導体装置の概念図である。

【図７】高圧用ｐチャネル型ＭＯＳＦＥＴのみが形成さ
れた半導体装置の断面図である。

【図８】高圧用ｎチャネル型ＭＯＳＦＥＴのみが形成さ
れた半導体装置の断面図である。

【符号の説明】

１，２１・・・ｎチャネル型ＭＯＳＦＥＴ４１・・・ｐチャネル型ＭＯＳＦＥＴ１ａ，４２・・・半導体基板３・・・ｐ- ウェル４・・・低濃度ドレイン拡散領域６・・・高濃度ドレイン拡散領域７・・・ドレイン領域８・・・ソース拡散領域１０・・・コンタクト領域１２・・・ゲート酸化膜１３・・・ゲート層２，１４・・・フィールド酸化膜１７，１９・・・ｐｎ接合面１８，２０・・・空乏層２３・・・電界強度緩和層

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板の表面側に形成さ
れた第２導電型のウェルと、このウェルの表面側に第１
導電型のＭＩＳ部と、を有し、前記ＭＩＳ部の第１導電
型のドレイン領域は前記ウェルの表面側に形成された深
い前記低濃度ドレイン領域とこの低濃度ドレイン領域の
表面側に形成された浅い高濃度ドレイン領域からなり、
前記ＭＩＳ部における高濃度ドレイン領域および前記半
導体基板と前記ＭＩＳ部におけるソース領域およびゲー
ト層の間に所要の高電圧を印加して、前記低濃度ドレイ
ン領域と前記ウェルとの接合面から拡張する第２の空乏
層と、前記半導体基板と前記ウェルとの接合面から拡張
する第３の空乏層とが接続するときは、前記第２の空乏
層が前記低濃度ドレイン領域の表面にまで達しているよ
うに、前記ウェルおよび前記低濃度ドレイン領域の拡散
深さおよび不純物のドーズ量が設定されてなることを特
徴とする高電圧用ＭＩＳＦＥＴを備える半導体装置。
【請求項２】請求項１において、前記ゲート層は、その
ゲート酸化膜の厚さに比して厚いフィールド酸化膜の表
面を前記低濃度ドレイン領域の上部位置にまで延びてお
り、前記ソース領域に導電接続するソース電極は、前記
ウェルの表面に形成された第２導電型のコンタクト領域
にも導電接続していることを特徴とする高電圧用ＭＩＳ
ＦＥＴを備える半導体装置。
【請求項３】請求項１または請求項２のいずれかの項に
おいて、前記ゲート酸化膜と前記フィールド酸化膜との
境界に対応する前記低濃度ドレイン領域の表面側には、
第２導電型の電界強度緩和層を備えていることを特徴と
する高電圧用ＭＩＳＦＥＴを備える半導体装置。
【請求項４】請求項１乃至請求項３のいずれかの項にお
いて、前記半導体基板は、その第１導電型の不純物濃度
が約３×１０¹⁴／cm³以下であり、前記ウェルは、その
第２導電型の不純物のドーズ量が約３×１０¹³／cm²以
下であり、前記低濃度ドレイン領域は、その第１導電型
の不純物のドーズ量が約５×１０¹²／cm² 以下であるこ
とを特徴とする高電圧用ＭＩＳＦＥＴを備える半導体装
置。
【請求項５】請求項１乃至請求項４のいずれかの項にお
いて、前記ウェルは、その拡散深さが約２μｍから約１
０μｍまでの範囲にあり、前記低濃度ドレイン領域は、
その拡散深さが約０．５μｍから約５μｍまでの範囲に
あって、かつ、前記ウェルと離隔可能な深さであること
を特徴とする高電圧用ＭＩＳＦＥＴを備える半導体装
置。