JP2001185816A - 化合物半導体発光素子およびその製造方法 - Google Patents
化合物半導体発光素子およびその製造方法Info
- Publication number
- JP2001185816A JP2001185816A JP2000327966A JP2000327966A JP2001185816A JP 2001185816 A JP2001185816 A JP 2001185816A JP 2000327966 A JP2000327966 A JP 2000327966A JP 2000327966 A JP2000327966 A JP 2000327966A JP 2001185816 A JP2001185816 A JP 2001185816A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- temperature
- type
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 化合物半導体発光素子の製造工程においてＩ
ｎの遊離を極力抑え、制御性に優れた結晶成長を可能と
し、良質の活性層および活性層の界面を提供することを
目的とする。 【解決手段】 本発明の化合物半導体発光素子は、下部
クラッド層と、前記下部クラッド層上に形成されたＩｎ
を含む活性層と、前記活性層上に形成された蒸発防止層
と、前記蒸発防止層上に形成された上部クラッド層とを
含むものである。また、蒸発防止層の成長温度より高い
温度で上部クラッド層を形成する工程を設けた化合物半
導体発光素子の製造方法を提示する。
ｎの遊離を極力抑え、制御性に優れた結晶成長を可能と
し、良質の活性層および活性層の界面を提供することを
目的とする。 【解決手段】 本発明の化合物半導体発光素子は、下部
クラッド層と、前記下部クラッド層上に形成されたＩｎ
を含む活性層と、前記活性層上に形成された蒸発防止層
と、前記蒸発防止層上に形成された上部クラッド層とを
含むものである。また、蒸発防止層の成長温度より高い
温度で上部クラッド層を形成する工程を設けた化合物半
導体発光素子の製造方法を提示する。
Description
【０００１】
【発明の属する技術分野】この発明は化合物半導体発光
素子およびその製造方法に関するもので、特に青色領域
で発光可能な半導体レーザダイオードや発光ダイオード
に関するものである。
素子およびその製造方法に関するもので、特に青色領域
で発光可能な半導体レーザダイオードや発光ダイオード
に関するものである。
【０００２】
【従来の技術】図１７は、従来の青色領域で発光可能な
ＡｌＧａＮ／ＩｎＧａＮ／ＡｌＧａＮ系化合物半導体発
光素子（半導体レーザ、発光ダイオード）の模式断面を
示す図である。
ＡｌＧａＮ／ＩｎＧａＮ／ＡｌＧａＮ系化合物半導体発
光素子（半導体レーザ、発光ダイオード）の模式断面を
示す図である。
【０００３】図を参照して半導体発光素子はサファイア
（０００１）基板１と、サファイア（０００１）基板１
上に順に積層されたＧａＮまたはＡｌＮバッファ層２、
ｎ型ＧａＮ層３、ｎ型ＡｌZＧａ1-ZＮ（０≦Ｚ≦１）下
部クラッド層４、ノンドープまたはＺｎドープＩｎYＧ
ａ1-YＮ（０≦Ｙ≦１）活性層（または発光層とも呼ば
れる）５、ｐ型ＡｌZＧａ1-ZＮ（０≦Ｚ≦１）上部クラ
ッド層７およびｐ型ＧａＮキャップ層８により構成され
る。またｎ型ＧａＮ層３にはｎ型電極１０が、ｐ型Ｇａ
Ｎキャップ層８にはｐ型電極９が形成されている。
（０００１）基板１と、サファイア（０００１）基板１
上に順に積層されたＧａＮまたはＡｌＮバッファ層２、
ｎ型ＧａＮ層３、ｎ型ＡｌZＧａ1-ZＮ（０≦Ｚ≦１）下
部クラッド層４、ノンドープまたはＺｎドープＩｎYＧ
ａ1-YＮ（０≦Ｙ≦１）活性層（または発光層とも呼ば
れる）５、ｐ型ＡｌZＧａ1-ZＮ（０≦Ｚ≦１）上部クラ
ッド層７およびｐ型ＧａＮキャップ層８により構成され
る。またｎ型ＧａＮ層３にはｎ型電極１０が、ｐ型Ｇａ
Ｎキャップ層８にはｐ型電極９が形成されている。
【０００４】このような化合物半導体発光素子は一般的
には有機金属気相成長法（以下「ＭＯＣＶＤ法」とい
う。）により、以下の工程を経て製造される。 （１） 温度約１０５０℃にてサファイア基板１の表面
処理を行なう。 （２） 基板温度を約５１０℃まで下げ、薄層のＧａＮ
またはＡｌＮバッファ層２を成長させる。 （３） 基板温度を１０２０℃まで上げ、ｎ型ＧａＮ層
３を成長させる。 （４） 同温度にて、ｎ型ＡｌＧａＮ下部クラッド層４
を成長させる。 （５） 基板温度を約８００℃に下げ、ノンドープＩｎ
ＧａＮ系活性層（またはＺｎドープ発光層）５を約１０
０〜５００Åの厚さに成長させる。 （６） 基板温度を約１０２０℃に上げて、ｐ型ＡｌＧ
ａＮ上部クラッド層７を成長させる。 （７） 同温度にてｐ型ＧａＮキャップ層８を成長させ
る。 （８） エッチングを行なった後、ｐ型電極９およびｎ
型電極１０を形成する。
には有機金属気相成長法（以下「ＭＯＣＶＤ法」とい
う。）により、以下の工程を経て製造される。 （１） 温度約１０５０℃にてサファイア基板１の表面
処理を行なう。 （２） 基板温度を約５１０℃まで下げ、薄層のＧａＮ
またはＡｌＮバッファ層２を成長させる。 （３） 基板温度を１０２０℃まで上げ、ｎ型ＧａＮ層
３を成長させる。 （４） 同温度にて、ｎ型ＡｌＧａＮ下部クラッド層４
を成長させる。 （５） 基板温度を約８００℃に下げ、ノンドープＩｎ
ＧａＮ系活性層（またはＺｎドープ発光層）５を約１０
０〜５００Åの厚さに成長させる。 （６） 基板温度を約１０２０℃に上げて、ｐ型ＡｌＧ
ａＮ上部クラッド層７を成長させる。 （７） 同温度にてｐ型ＧａＮキャップ層８を成長させ
る。 （８） エッチングを行なった後、ｐ型電極９およびｎ
型電極１０を形成する。
【０００５】以上に述べた工程において、Ｉｎを含む活
性層５を成長させるときの温度を約８００℃とするの
は、Ｉｎの蒸気圧は比較的高いため、１０００℃以上の
成長温度では所望のＩｎ比を得ることができないためで
ある。またＡｌＧａＮクラッド層の成長温度を１０２０
℃とするのはＡｌＧａＮクラッド層は１０００℃以上の
温度で成長させないと、良好な結晶品質の膜とすること
ができないためである。
性層５を成長させるときの温度を約８００℃とするの
は、Ｉｎの蒸気圧は比較的高いため、１０００℃以上の
成長温度では所望のＩｎ比を得ることができないためで
ある。またＡｌＧａＮクラッド層の成長温度を１０２０
℃とするのはＡｌＧａＮクラッド層は１０００℃以上の
温度で成長させないと、良好な結晶品質の膜とすること
ができないためである。
【０００６】そのため前述した工程（４）〜（６）間に
おいて、発光素子は図１６に示される成長温度プロファ
イルを辿ることになるのである。図１６中、横軸は半導
体の成長方向を、縦軸は成長温度を示す。
おいて、発光素子は図１６に示される成長温度プロファ
イルを辿ることになるのである。図１６中、横軸は半導
体の成長方向を、縦軸は成長温度を示す。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の化合物半導体の製造方法には、ｐ型ＡｌＧａＮ
上部クラッド層７を成長させるため基板温度を約１０２
０℃まで上げたときに、その前の工程で作られたＩｎを
含む活性層（発光層）５からＩｎの遊離が生じるという
問題点があった。Ｉｎの遊離が生じることは、活性層５
と上部クラッド層７との界面の悪化を招いたり、活性層
５の膜厚やＩｎの混晶比を制御することが困難になると
いう結果に結び付いていた。
た従来の化合物半導体の製造方法には、ｐ型ＡｌＧａＮ
上部クラッド層７を成長させるため基板温度を約１０２
０℃まで上げたときに、その前の工程で作られたＩｎを
含む活性層（発光層）５からＩｎの遊離が生じるという
問題点があった。Ｉｎの遊離が生じることは、活性層５
と上部クラッド層７との界面の悪化を招いたり、活性層
５の膜厚やＩｎの混晶比を制御することが困難になると
いう結果に結び付いていた。
【０００８】この発明は上記問題点を解決するためにな
されたもので、化合物半導体発光素子の製造工程におい
てＩｎの遊離を極力抑え、かつ制御性に優れた結晶成長
を可能とし、また良質のＩｎを含む活性層および良質の
活性層の界面を有する化合物半導体発光素子を提供する
ことを目的とする。
されたもので、化合物半導体発光素子の製造工程におい
てＩｎの遊離を極力抑え、かつ制御性に優れた結晶成長
を可能とし、また良質のＩｎを含む活性層および良質の
活性層の界面を有する化合物半導体発光素子を提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】本発明の化合物半導体発
光素子は、下部クラッド層と、前記下部クラッド層上に
形成されたＩｎを含む活性層と、前記活性層上に形成さ
れた蒸発防止層と、前記蒸発防止層上に形成された上部
クラッド層とを含む。
光素子は、下部クラッド層と、前記下部クラッド層上に
形成されたＩｎを含む活性層と、前記活性層上に形成さ
れた蒸発防止層と、前記蒸発防止層上に形成された上部
クラッド層とを含む。
【００１０】また、本発明の化合物半導体発光素子の製
造方法は、下部クラッド層を形成する第１のステップ
と、前記下部クラッド層上に、第１の温度でＩｎを含む
活性層を形成する第２のステップと、前記活性層上に、
第２の温度で蒸発防止層を形成する第３のステップと、
前記蒸発防止層上に、前記第２の温度以上の第３の温度
で上部クラッド層を形成する第４のステップとを備えた
ことを特徴とする。
造方法は、下部クラッド層を形成する第１のステップ
と、前記下部クラッド層上に、第１の温度でＩｎを含む
活性層を形成する第２のステップと、前記活性層上に、
第２の温度で蒸発防止層を形成する第３のステップと、
前記蒸発防止層上に、前記第２の温度以上の第３の温度
で上部クラッド層を形成する第４のステップとを備えた
ことを特徴とする。
【００１１】また、化合物半導体発光素子の製造方法
は、前記第２の温度は前記第１の温度以下であることを
特徴とするものである。
は、前記第２の温度は前記第１の温度以下であることを
特徴とするものである。
【００１２】さらに、化合物半導体発光素子の製造方法
は、前記第３のステップと前記第４のステップの間に、
基板温度を上げるステップを有することを特徴とするも
のである。
は、前記第３のステップと前記第４のステップの間に、
基板温度を上げるステップを有することを特徴とするも
のである。
【００１３】本発明の化合物半導体発光素子は、活性層
上に蒸発防止層を備える。この蒸発防止層の存在によ
り、従来化合物半導体発光素子の製造中に生じていた活
性層中のＩｎの遊離が防止される。
上に蒸発防止層を備える。この蒸発防止層の存在によ
り、従来化合物半導体発光素子の製造中に生じていた活
性層中のＩｎの遊離が防止される。
【００１４】本発明の化合物半導体発光素子の製造方法
では、第１のステップにより下部クラッド層が形成され
る。第２のステップにより、第１の温度で下部クラッド
層上にＡｌXＧａyＩｎzＮ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ
・Ｙ≦１，０＜Ｚ≦１）により構成される活性層が形成
される。第３のステップにおいて、第１の温度以下の第
２の温度で活性層上にＡｌXＧａ1-XＮ（０≦Ｘ≦１）に
より構成される蒸発防止層が形成される。
では、第１のステップにより下部クラッド層が形成され
る。第２のステップにより、第１の温度で下部クラッド
層上にＡｌXＧａyＩｎzＮ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ
・Ｙ≦１，０＜Ｚ≦１）により構成される活性層が形成
される。第３のステップにおいて、第１の温度以下の第
２の温度で活性層上にＡｌXＧａ1-XＮ（０≦Ｘ≦１）に
より構成される蒸発防止層が形成される。
【００１５】本発明の化合物半導体発光素子の製造方法
では、第１のステップにおいて下部クラッド層が形成さ
れる。第２のステップにおいて下部クラッド層上にＡｌ
XＧａYＩｎZＮ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，
０＜Ｚ≦１）により構成される活性層が形成される。第
３のステップにおいて、第１の温度以上の第２の温度で
活性層上にＡｌXＧａ1-XＮ（０≦Ｘ≦１）により構成さ
れる蒸発防止層が形成される。第４のステップにおい
て、第２の温度以上の第３の温度で蒸発防止層上に上部
クラッド層が形成される。
では、第１のステップにおいて下部クラッド層が形成さ
れる。第２のステップにおいて下部クラッド層上にＡｌ
XＧａYＩｎZＮ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，
０＜Ｚ≦１）により構成される活性層が形成される。第
３のステップにおいて、第１の温度以上の第２の温度で
活性層上にＡｌXＧａ1-XＮ（０≦Ｘ≦１）により構成さ
れる蒸発防止層が形成される。第４のステップにおい
て、第２の温度以上の第３の温度で蒸発防止層上に上部
クラッド層が形成される。
【００１６】本発明の化合物半導体発光素子の製造方法
では、第１のステップにおいて下部クラッド層が形成さ
れる。第２のステップにおいて第１の温度で下部クラッ
ド層上にＡｌXＧａYＩｎZＮ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦
Ｘ・Ｙ≦１，０＜Ｚ≦１）により構成される活性層が形
成される。第３のステップにおいて、第１の温度とほぼ
同じ温度で活性層上にＡｌXＧａ1-XＮ（０≦Ｘ≦１）に
より構成される蒸発防止層が形成される。
では、第１のステップにおいて下部クラッド層が形成さ
れる。第２のステップにおいて第１の温度で下部クラッ
ド層上にＡｌXＧａYＩｎZＮ（Ｘ＋Ｙ＋Ｚ＝１かつ０≦
Ｘ・Ｙ≦１，０＜Ｚ≦１）により構成される活性層が形
成される。第３のステップにおいて、第１の温度とほぼ
同じ温度で活性層上にＡｌXＧａ1-XＮ（０≦Ｘ≦１）に
より構成される蒸発防止層が形成される。
【００１７】
【発明の実施の形態】以下、本発明の実施例を順に説明
する。なお本実施例は成長条件、有機金属化合物ガスの
種類、使用材料などを下記のものに限定するものではな
い。本実施例は特許請求の範囲内において種々の変更を
加えることができる。
する。なお本実施例は成長条件、有機金属化合物ガスの
種類、使用材料などを下記のものに限定するものではな
い。本実施例は特許請求の範囲内において種々の変更を
加えることができる。
【００１８】（第１の実施例）第１の実施例ではサファ
イア（０００１）ｃ面が基板として用いられ、ＭＯＣＶ
Ｄ法により各々の層の成長が行なわれる。またＩＩＩ族
ガス源としてトリメチルガリウム（ＴＭＧ）、トリメチ
ルアルミニウム（ＴＭＡ）およびトリメチルインジウム
（ＴＭＩ）が用いられ、Ｖ族ガス源としてアンモニア
（ＮＨ3）が用いられ、ｎ型ドーパント源としてモノシ
ラン（ＳｉＨ4）が、ｐ型ドーパント源としてビスシク
ロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）が各々用
いられ、キャリアガスとしてＨ2が用いられる。
イア（０００１）ｃ面が基板として用いられ、ＭＯＣＶ
Ｄ法により各々の層の成長が行なわれる。またＩＩＩ族
ガス源としてトリメチルガリウム（ＴＭＧ）、トリメチ
ルアルミニウム（ＴＭＡ）およびトリメチルインジウム
（ＴＭＩ）が用いられ、Ｖ族ガス源としてアンモニア
（ＮＨ3）が用いられ、ｎ型ドーパント源としてモノシ
ラン（ＳｉＨ4）が、ｐ型ドーパント源としてビスシク
ロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）が各々用
いられ、キャリアガスとしてＨ2が用いられる。
【００１９】図１は本発明の第１の実施例における半導
体レーザダイオードの模式断面図である。
体レーザダイオードの模式断面図である。
【００２０】図を参照して本実施例における半導体レー
ザダイオードは、サファイア基板１と、サファイア（０
００１）ｃ面基板１上に順に形成された、ＧａＮまたは
ＡｌＮバッファ層２、ｎ型ＧａＮ層３、ｎ型Ａｌ0.1Ｇ
ａ0.9Ｎ下部クラッド層４、ノンドープまたはＳｉドー
プＩｎ0.2Ｇａ0.8Ｎ活性層（または発光層ともいう）
５、薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層６、ｐ型Ａ
ｌ0.1Ｇａ0.9Ｎ上部クラッド層７、ｐ型ＧａＮキャップ
層８により構成される。またｎ型ＧａＮ層３にはｎ型電
極１０が、ｐ型ＧａＮキャップ層８にはｐ型電極９が形
成される。
ザダイオードは、サファイア基板１と、サファイア（０
００１）ｃ面基板１上に順に形成された、ＧａＮまたは
ＡｌＮバッファ層２、ｎ型ＧａＮ層３、ｎ型Ａｌ0.1Ｇ
ａ0.9Ｎ下部クラッド層４、ノンドープまたはＳｉドー
プＩｎ0.2Ｇａ0.8Ｎ活性層（または発光層ともいう）
５、薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層６、ｐ型Ａ
ｌ0.1Ｇａ0.9Ｎ上部クラッド層７、ｐ型ＧａＮキャップ
層８により構成される。またｎ型ＧａＮ層３にはｎ型電
極１０が、ｐ型ＧａＮキャップ層８にはｐ型電極９が形
成される。
【００２１】この半導体の積層状態が、図１７に示され
る従来の半導体の積層状態と異なる点は、蒸発防止層６
が活性層５と上部クラッド層７との間に設けられている
点である。
る従来の半導体の積層状態と異なる点は、蒸発防止層６
が活性層５と上部クラッド層７との間に設けられている
点である。
【００２２】そして図１に示される半導体レーザは以下
に示される工程により形成される。 （１） ＭＯＣＶＤ装置内にサファイア基板１を導入
し、基板をＨ2中で基板温度約１０５０℃で加熱し、基
板の表面処理を行なう。 （２） 基板温度を約５００℃まで下げ、ＧａＮまたは
ＡｌＮバッファ層２を成長させる。このときバッファ層
２の層厚はＧａＮであれば２５０Å、ＡｌＮであれば５
００Åである。 （３） 基板温度を約１０２０℃まで上げ、ｎ型ＧａＮ
層３を約４μｍ程度の厚さに成長させる。この時点で図
３に示される積層構造が形成される。 （４） 同じ基板温度でｎ型Ａｌ0.1Ｇａ0.9Ｎ下部クラ
ッド層４を約１μｍの厚さに成長させる。このときの基
板の積層状態を図４に示す。 （５） 基板温度を約８００℃に下げて、ノンドープ
（ｎｏｎ−ｄｏｐｅｄ ）またはＳｉドープＩｎ0.2Ｇ
ａ0.8Ｎ活性層（または発光層）を約２００Åの膜厚で
成長させる。このときの基板の積層状態を図５に示す。 （６） 基板温度をノンドープまたはＳｉドープＩｎ
0.2Ｇａ0.8Ｎ活性層（または発光層）成長温度以下に下
げて、成長温度約５００〜８００℃にて薄層ｐ型Ａｌ
0.05Ｇａ0.95Ｎ蒸発防止層６を成長させる。このときの
基板の積層状態を図６に示す。 （７） 基板温度を約１０２０℃まで上げ、ｐ型Ａｌ
0.1Ｇａ0.9Ｎ上部クラッド層７を約１μｍの層厚で成長
させる。 （８） 次に同温度にてｐ型電極ＧａＮキャップ層８を
約１μｍの厚さに成長させる。このときの基板の積層状
態を図７に示す。
に示される工程により形成される。 （１） ＭＯＣＶＤ装置内にサファイア基板１を導入
し、基板をＨ2中で基板温度約１０５０℃で加熱し、基
板の表面処理を行なう。 （２） 基板温度を約５００℃まで下げ、ＧａＮまたは
ＡｌＮバッファ層２を成長させる。このときバッファ層
２の層厚はＧａＮであれば２５０Å、ＡｌＮであれば５
００Åである。 （３） 基板温度を約１０２０℃まで上げ、ｎ型ＧａＮ
層３を約４μｍ程度の厚さに成長させる。この時点で図
３に示される積層構造が形成される。 （４） 同じ基板温度でｎ型Ａｌ0.1Ｇａ0.9Ｎ下部クラ
ッド層４を約１μｍの厚さに成長させる。このときの基
板の積層状態を図４に示す。 （５） 基板温度を約８００℃に下げて、ノンドープ
（ｎｏｎ−ｄｏｐｅｄ ）またはＳｉドープＩｎ0.2Ｇ
ａ0.8Ｎ活性層（または発光層）を約２００Åの膜厚で
成長させる。このときの基板の積層状態を図５に示す。 （６） 基板温度をノンドープまたはＳｉドープＩｎ
0.2Ｇａ0.8Ｎ活性層（または発光層）成長温度以下に下
げて、成長温度約５００〜８００℃にて薄層ｐ型Ａｌ
0.05Ｇａ0.95Ｎ蒸発防止層６を成長させる。このときの
基板の積層状態を図６に示す。 （７） 基板温度を約１０２０℃まで上げ、ｐ型Ａｌ
0.1Ｇａ0.9Ｎ上部クラッド層７を約１μｍの層厚で成長
させる。 （８） 次に同温度にてｐ型電極ＧａＮキャップ層８を
約１μｍの厚さに成長させる。このときの基板の積層状
態を図７に示す。
【００２３】薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層６
は、基板温度を約１０２０℃まで上げる間に良質膜とな
る。
は、基板温度を約１０２０℃まで上げる間に良質膜とな
る。
【００２４】以上のように製造されたウェハには温度約
７００℃においてＮ2中で熱アニーリングが行なわれ
る。熱アニーリングにより、薄層ｐ型Ａｌ0.05Ｇａ0.95
Ｎ蒸発防止層６、ｐ型Ａｌ0.1Ｇａ0.9Ｎ上部クラッド層
７をおよびｐ型ＧａＮキャップ層８は高濃度ｐ型層に変
化する。
７００℃においてＮ2中で熱アニーリングが行なわれ
る。熱アニーリングにより、薄層ｐ型Ａｌ0.05Ｇａ0.95
Ｎ蒸発防止層６、ｐ型Ａｌ0.1Ｇａ0.9Ｎ上部クラッド層
７をおよびｐ型ＧａＮキャップ層８は高濃度ｐ型層に変
化する。
【００２５】次に電極付けを行なうために、ウェハの一
部はｎ型ＧａＮ層３が露出するまでエッチングされる、
その後ｐ型電極９およびｎ型電極１０がそれぞれ形成さ
れる。以上の工程を経て図１に示されるＡｌＧａＮ／Ｉ
ｎＧａＮ／ＡｌＧａＮ系半導体レーザダイオードは製造
される。
部はｎ型ＧａＮ層３が露出するまでエッチングされる、
その後ｐ型電極９およびｎ型電極１０がそれぞれ形成さ
れる。以上の工程を経て図１に示されるＡｌＧａＮ／Ｉ
ｎＧａＮ／ＡｌＧａＮ系半導体レーザダイオードは製造
される。
【００２６】図２は図１の半導体レーザダイオードの下
部クラッド層４から上部クラッド層７までを形成する間
における結晶の成長温度プロファイルを示す図である。
部クラッド層４から上部クラッド層７までを形成する間
における結晶の成長温度プロファイルを示す図である。
【００２７】このように本実施例における化合物半導体
発光素子では活性層５の形成後、活性層５の成長温度以
下の温度で蒸発防止層６が形成され、その後基板温度約
１０２０℃にて上部クラッド層７が形成される。そのた
め活性層５中に含まれるＩｎの遊離が生ずることは防止
され、これにより良質のＩｎを含む活性層および良質の
活性層の界面を有する化合物半導体発光素子を提供する
ことが可能となり、かつ、その製造工程においては制御
性に優れた結晶成長が可能となる。
発光素子では活性層５の形成後、活性層５の成長温度以
下の温度で蒸発防止層６が形成され、その後基板温度約
１０２０℃にて上部クラッド層７が形成される。そのた
め活性層５中に含まれるＩｎの遊離が生ずることは防止
され、これにより良質のＩｎを含む活性層および良質の
活性層の界面を有する化合物半導体発光素子を提供する
ことが可能となり、かつ、その製造工程においては制御
性に優れた結晶成長が可能となる。
【００２８】図８は本実施例の変形例である発光ダイオ
ードの模式断面図である。図８を参照して発光ダイオー
ドは図１に示される半導体レーザダイオードと異なり、
ｐ型電極９が小さく形成される。これは活性層５により
発せられた光を上部クラッド層７およびキャップ層８を
介して上方にも出力させるためである。
ードの模式断面図である。図８を参照して発光ダイオー
ドは図１に示される半導体レーザダイオードと異なり、
ｐ型電極９が小さく形成される。これは活性層５により
発せられた光を上部クラッド層７およびキャップ層８を
介して上方にも出力させるためである。
【００２９】（第２の実施例）図９は本発明の第２の実
施例における化合物半導体発光素子の下部クラッド層か
ら上部クラッド層までの成長温度プロファイルを示す図
である。
施例における化合物半導体発光素子の下部クラッド層か
ら上部クラッド層までの成長温度プロファイルを示す図
である。
【００３０】本実施例における化合物半導体発光素子の
積層構造は図１および図８に示される第１の実施例と同
一であるので、ここでの説明を繰返さない。第２の実施
例における化合物半導体発光素子は蒸発防止層をＩｎを
含む活性層の成長温度以上かつ上部クラッド層の成長温
度以下の基板温度で形成することを特徴としている。
積層構造は図１および図８に示される第１の実施例と同
一であるので、ここでの説明を繰返さない。第２の実施
例における化合物半導体発光素子は蒸発防止層をＩｎを
含む活性層の成長温度以上かつ上部クラッド層の成長温
度以下の基板温度で形成することを特徴としている。
【００３１】第２の実施例において結晶の成長にはＭＯ
ＣＶＤ法が用いられ、基板としてサファイア（０００
１）ｃ面が用いられる。またＩＩＩ族ガス源としてトリ
メチルガリウム（ＴＭＧ）、トリメチルアルミニウム
（ＴＭＡ）およびトリメチルインジウム（ＴＭＩ）が用
いられ、Ｖ族ガス源としてアンモニア（ＮＨ3）が用い
られる。またｎ型ドーパント源としてモノシラン（Ｓｉ
Ｈ4）が、ｐ型ドーパント源としてビスシクロペンタジ
エニルマグネシウム（Ｃｐ2Ｍｇ）が、キャリアガスと
してＨ2が用いられる。その製造工程を以下に説明す
る。 （１） ＭＯＣＶＤ装置内にサファイア基板を導入し、
基板をＨ2中で基板温度約１０５０℃で加熱し、基板の
表面処理を行なう。 （２） 基板温度を約５００℃まで下げ、ＧａＮまたは
ＡｌＮバッファ層を形成する。このときのバッファ層の
層厚はＧａＮであれば２５０Å、ＡｌＮであれば５００
Åである。 （３） 基板温度を約１０２０℃まで上げて、ｎ型Ｇａ
Ｎ層を約４μｍ程度成長させる。 （４） 同じ基板温度でｎ型Ａｌ0.1Ｇａ0.9Ｎ下部クラ
ッド層４を約１μｍ成長させる。 （５） 基板温度を約８００℃に下げ、ノンドープまた
はＳｉドープＩｎ0.2Ｇａ0.8Ｎ活性層（または「発光
層」ともいう。）を約２００Åの膜厚で成長させる。 （６） 基板温度をノンドープまたはＳｉドープＩｎ
0.2Ｇａ0.8Ｎ活性層の成長温度以上かつｐ型Ａｌ0.1Ｇ
ａ0.9Ｎ上部クラッド層の成長温度以下である、約９０
０℃にて薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層を成長
させる。 （７） 基板温度を約１０２０℃まで上げ、ｐ型Ａｌ
0.1Ｇａ0.9Ｎ上部クラッド層を約１μｍ成長させる。 （８） ｐ型電極ＧａＮキャップ層を約１μｍ成長させ
る。薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層は、基板温
度を約１０２０℃まで上げる間に良質膜となる。
ＣＶＤ法が用いられ、基板としてサファイア（０００
１）ｃ面が用いられる。またＩＩＩ族ガス源としてトリ
メチルガリウム（ＴＭＧ）、トリメチルアルミニウム
（ＴＭＡ）およびトリメチルインジウム（ＴＭＩ）が用
いられ、Ｖ族ガス源としてアンモニア（ＮＨ3）が用い
られる。またｎ型ドーパント源としてモノシラン（Ｓｉ
Ｈ4）が、ｐ型ドーパント源としてビスシクロペンタジ
エニルマグネシウム（Ｃｐ2Ｍｇ）が、キャリアガスと
してＨ2が用いられる。その製造工程を以下に説明す
る。 （１） ＭＯＣＶＤ装置内にサファイア基板を導入し、
基板をＨ2中で基板温度約１０５０℃で加熱し、基板の
表面処理を行なう。 （２） 基板温度を約５００℃まで下げ、ＧａＮまたは
ＡｌＮバッファ層を形成する。このときのバッファ層の
層厚はＧａＮであれば２５０Å、ＡｌＮであれば５００
Åである。 （３） 基板温度を約１０２０℃まで上げて、ｎ型Ｇａ
Ｎ層を約４μｍ程度成長させる。 （４） 同じ基板温度でｎ型Ａｌ0.1Ｇａ0.9Ｎ下部クラ
ッド層４を約１μｍ成長させる。 （５） 基板温度を約８００℃に下げ、ノンドープまた
はＳｉドープＩｎ0.2Ｇａ0.8Ｎ活性層（または「発光
層」ともいう。）を約２００Åの膜厚で成長させる。 （６） 基板温度をノンドープまたはＳｉドープＩｎ
0.2Ｇａ0.8Ｎ活性層の成長温度以上かつｐ型Ａｌ0.1Ｇ
ａ0.9Ｎ上部クラッド層の成長温度以下である、約９０
０℃にて薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層を成長
させる。 （７） 基板温度を約１０２０℃まで上げ、ｐ型Ａｌ
0.1Ｇａ0.9Ｎ上部クラッド層を約１μｍ成長させる。 （８） ｐ型電極ＧａＮキャップ層を約１μｍ成長させ
る。薄層ｐ型Ａｌ0.05Ｇａ0.95Ｎ蒸発防止層は、基板温
度を約１０２０℃まで上げる間に良質膜となる。
【００３２】結晶の成長後ウェハには熱アニーリング、
エッチングが行なわれた後電極の形成が行なわれる。こ
れらの工程は第１の実施例と同一であるのでここでの説
明を繰返さない。
エッチングが行なわれた後電極の形成が行なわれる。こ
れらの工程は第１の実施例と同一であるのでここでの説
明を繰返さない。
【００３３】以上に述べたように本実施例ではＩｎを含
む活性層の形成後、活性層の成長温度以上かつ上部クラ
ッド層の成長温度以下で蒸発防止層を形成するため、Ｉ
ｎの遊離を防止することができ、制御性に優れた結晶成
長が可能となり、良質のＩｎを含む活性層および活性層
の界面を提供することが可能となる。
む活性層の形成後、活性層の成長温度以上かつ上部クラ
ッド層の成長温度以下で蒸発防止層を形成するため、Ｉ
ｎの遊離を防止することができ、制御性に優れた結晶成
長が可能となり、良質のＩｎを含む活性層および活性層
の界面を提供することが可能となる。
【００３４】（第３の実施例）第３の実施例において製
造される化合物半導体発光素子の積層状態は図１および
図８に示される第１の実施例における化合物半導体発光
素子の積層状態と同一であるのでここでの説明を繰返さ
ない。
造される化合物半導体発光素子の積層状態は図１および
図８に示される第１の実施例における化合物半導体発光
素子の積層状態と同一であるのでここでの説明を繰返さ
ない。
【００３５】図１０は本発明の第３の実施例における化
合物半導体発光素子の下部クラッド層から上部クラッド
層の形成の間の温度プロファイルを示す図である。
合物半導体発光素子の下部クラッド層から上部クラッド
層の形成の間の温度プロファイルを示す図である。
【００３６】本実施例における化合物半導体発光素子の
製造工程は、蒸発防止層の成長温度をＩｎを含む活性層
の成長温度とほぼ同じにすることを特徴としている。
製造工程は、蒸発防止層の成長温度をＩｎを含む活性層
の成長温度とほぼ同じにすることを特徴としている。
【００３７】本実施例において化合物半導体発光素子の
製造方法にはＭＯＣＶＤ法が用いられる。また基板とし
てサファイア（０００１）ｃ面が用いられ、ＩＩＩ族ガ
ス源としてトリメチルガリウム（ＴＭＧ）、トリメチル
アルミニウム（ＴＭＡ）およびトリメチルインジウム
（ＴＭＩ）が用いられ、Ｖ族ガス源としてアンモニア
（ＮＨ3）が用いられ、ｎ型ドーパント源としてモノシ
ラン（ＳｉＨ4）が、ｐ型ドーパント源としてビスシク
ロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）が、キャ
リアガスとしてＨ2が用いられる。その製造工程を以下
に説明する。 （１） ＭＯＣＶＤ装置内にサファイア基板を導入し、
基板をＨ2中で基板温度約１０５０℃で加熱し、基板の
表面処理を行なう。 （２） 基板温度を約５００℃まで下げ、ＧａＮまたは
ＡｌＮバッファ層を成長させる。このときのバッファ層
の層厚はＧａＮであれば２５０Å、ＡｌＮであれば５０
０Åである。 （３） 基板温度を約１０２０℃まで上げ、ｎ型ＧａＮ
層を約４μｍ程度成長させる。 （４） 同じ基板温度でｎ型Ａｌ0.1Ｇａ0.9Ｎ下部クラ
ッド層を約１μｍ成長させる。 （５） 基板温度を約８００℃に下げてノンドープまた
はＳｉドープＩｎ0.2Ｇａ0.8Ｎ活性層を約２００Åの層
厚で成長させる。 （６） ノンドープまたはＳｉドープＩｎ0.2Ｇａ0.8Ｎ
活性層の成長温度とほぼ同じ成長温度にて、薄層ｐ型Ａ
ｌ0.05Ｇａ0.95Ｎ蒸発防止層を成長させる。 （７） 基板温度を約１０２０℃まで上げ、ｐ型Ａｌ
0.1Ｇａ0.9Ｎ上部クラッド層を約１μｍ成長させる。 （８） ｐ型ＧａＮキャップ層を約１μｍ成長させる。
薄層ｐ型Ａｌ0.05Ｇａ0. 95Ｎ蒸発防止層は、基板温度を
約１０２０℃まで上げる間に良質膜となる。
製造方法にはＭＯＣＶＤ法が用いられる。また基板とし
てサファイア（０００１）ｃ面が用いられ、ＩＩＩ族ガ
ス源としてトリメチルガリウム（ＴＭＧ）、トリメチル
アルミニウム（ＴＭＡ）およびトリメチルインジウム
（ＴＭＩ）が用いられ、Ｖ族ガス源としてアンモニア
（ＮＨ3）が用いられ、ｎ型ドーパント源としてモノシ
ラン（ＳｉＨ4）が、ｐ型ドーパント源としてビスシク
ロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）が、キャ
リアガスとしてＨ2が用いられる。その製造工程を以下
に説明する。 （１） ＭＯＣＶＤ装置内にサファイア基板を導入し、
基板をＨ2中で基板温度約１０５０℃で加熱し、基板の
表面処理を行なう。 （２） 基板温度を約５００℃まで下げ、ＧａＮまたは
ＡｌＮバッファ層を成長させる。このときのバッファ層
の層厚はＧａＮであれば２５０Å、ＡｌＮであれば５０
０Åである。 （３） 基板温度を約１０２０℃まで上げ、ｎ型ＧａＮ
層を約４μｍ程度成長させる。 （４） 同じ基板温度でｎ型Ａｌ0.1Ｇａ0.9Ｎ下部クラ
ッド層を約１μｍ成長させる。 （５） 基板温度を約８００℃に下げてノンドープまた
はＳｉドープＩｎ0.2Ｇａ0.8Ｎ活性層を約２００Åの層
厚で成長させる。 （６） ノンドープまたはＳｉドープＩｎ0.2Ｇａ0.8Ｎ
活性層の成長温度とほぼ同じ成長温度にて、薄層ｐ型Ａ
ｌ0.05Ｇａ0.95Ｎ蒸発防止層を成長させる。 （７） 基板温度を約１０２０℃まで上げ、ｐ型Ａｌ
0.1Ｇａ0.9Ｎ上部クラッド層を約１μｍ成長させる。 （８） ｐ型ＧａＮキャップ層を約１μｍ成長させる。
薄層ｐ型Ａｌ0.05Ｇａ0. 95Ｎ蒸発防止層は、基板温度を
約１０２０℃まで上げる間に良質膜となる。
【００３８】また製造されたウェハは熱アニーリング、
エッチングおよび電極形成の工程を経て半導体レーザや
発光ダイオードなどの素子とされる。これらの工程は第
１の実施例と実質的に同一であるのでここでの説明を繰
返さない。
エッチングおよび電極形成の工程を経て半導体レーザや
発光ダイオードなどの素子とされる。これらの工程は第
１の実施例と実質的に同一であるのでここでの説明を繰
返さない。
【００３９】（第４の実施例）図１１は本発明の第４の
実施例における化合物半導体発光素子の模式断面図であ
る。
実施例における化合物半導体発光素子の模式断面図であ
る。
【００４０】図を参照して本実施例における化合物半導
体発光素子は、積層されたｎ型電極１０、ｎ型ＧａＡｓ
基板１１、ｎ型ＧａＡｓバッファ層１２、ｎ型Ａｌ0.8
Ｇａ0 .2Ａｓ下部クラッド層１３、活性層２０、ｐ型
（Ｍｇドープ）Ａｌ0.8Ｇａ0.2Ａｓ上部クラッド層１
７、絶縁層１８、ｐ型ＧａＡｓキャップ層１９およびｐ
型電極９により構成される。また活性層２０は図面に対
して下からノンドープＧａＡｓ層１４、ノンドープＩｎ
0.15Ｇａ0.85Ａｓひずみ量子井戸活性層１５およびノン
ドープＧａＡｓ蒸発防止層１６の順に積層された化合物
半導体により構成される。
体発光素子は、積層されたｎ型電極１０、ｎ型ＧａＡｓ
基板１１、ｎ型ＧａＡｓバッファ層１２、ｎ型Ａｌ0.8
Ｇａ0 .2Ａｓ下部クラッド層１３、活性層２０、ｐ型
（Ｍｇドープ）Ａｌ0.8Ｇａ0.2Ａｓ上部クラッド層１
７、絶縁層１８、ｐ型ＧａＡｓキャップ層１９およびｐ
型電極９により構成される。また活性層２０は図面に対
して下からノンドープＧａＡｓ層１４、ノンドープＩｎ
0.15Ｇａ0.85Ａｓひずみ量子井戸活性層１５およびノン
ドープＧａＡｓ蒸発防止層１６の順に積層された化合物
半導体により構成される。
【００４１】活性層近傍のエネルギレベルを図１２に示
す。また本実施例における化合物半導体発光素子にはフ
ォトリソグラフィーとウエットエッチングにより幅３μ
ｍのリッジ導波構造が形成されている。
す。また本実施例における化合物半導体発光素子にはフ
ォトリソグラフィーとウエットエッチングにより幅３μ
ｍのリッジ導波構造が形成されている。
【００４２】本実施例における化合物半導体発光素子は
ＭＯＣＶＤ法により形成される。本実施例においては基
板としてＧａＡｓが用いられ、ＩＩＩ族ガス源としてト
リメチルガリウム（ＴＭＧ）、トリメチルアルミニウム
（ＴＭＡ）およびトリメチルインジウム（ＴＭＩ）が用
いられ、Ｖ族ガス源としてアルシン（ＡｓＨ3）が用い
られ、ｎ型ドーパント源としてＳｅが、ｐ型ドーパント
源としてＭｇおよびＺｎが、キャリアガスとしてＨ2が
用いられる。そして本実施例における化合物半導体発光
素子は以下の工程により製造される。 （１） ＭＯＣＶＤ装置内にｎ型（１００）ＧａＡｓ基
板１１を導入し、基板温度を約８００℃まで上げＧａＡ
ｓバッファ層１２を成長させる。ＧａＡｓバッファ層の
層厚は０．５μｍである。 （２） 同温度にてｎ型Ａｌ0.8Ｇａ0.2Ａｓ下部クラッ
ド層１３を層厚約１．４μｍに成長させる。 （３） ノンドープ型ＧａＡｓ層１４を約１００Å成長
させる。 （４） 基板温度を約６３０℃に下げてノンドープＩｎ
0.15Ｇａ0.85Ａｓひずみ量子井戸活性層１５を約１１０
Åの層厚で成長させる。 （５） ノンドープ型ＧａＡｓ蒸発防止層１６を約１０
０Åの層厚で成長させる。なお蒸発防止層の成長におけ
る基板の温度は図１３から図１５に示されるいずれの成
長温度プロファイルによっても行なうことが可能であ
る。すなわち図１３においては蒸発防止層はひずみ量子
井戸活性層の成長温度である６３０℃よりも低い約５５
０℃にて形成される。また図１４においては蒸発防止層
はひずみ量子井戸活性層の成長温度である約６３０℃以
上かつ上部クラッド層の成長温度である約８００℃以下
の温度である約７００℃で成長させることができる。ま
た図１５においては蒸発防止層はひずみ量子井戸活性層
の成長温度とほぼ同じ温度である約６３０℃で成長させ
ることが可能である。 （６） ｐ型（Ｍｇドープ）Ａｌ0.8Ｇａ0.2Ａｓ上部ク
ラッド層１７を約１．４μｍの層厚で成長させる。 （７） ｐ型（Ｚｎドープ）ＧａＡｓキャップ層１９を
約１μｍの層厚で成長させる。
ＭＯＣＶＤ法により形成される。本実施例においては基
板としてＧａＡｓが用いられ、ＩＩＩ族ガス源としてト
リメチルガリウム（ＴＭＧ）、トリメチルアルミニウム
（ＴＭＡ）およびトリメチルインジウム（ＴＭＩ）が用
いられ、Ｖ族ガス源としてアルシン（ＡｓＨ3）が用い
られ、ｎ型ドーパント源としてＳｅが、ｐ型ドーパント
源としてＭｇおよびＺｎが、キャリアガスとしてＨ2が
用いられる。そして本実施例における化合物半導体発光
素子は以下の工程により製造される。 （１） ＭＯＣＶＤ装置内にｎ型（１００）ＧａＡｓ基
板１１を導入し、基板温度を約８００℃まで上げＧａＡ
ｓバッファ層１２を成長させる。ＧａＡｓバッファ層の
層厚は０．５μｍである。 （２） 同温度にてｎ型Ａｌ0.8Ｇａ0.2Ａｓ下部クラッ
ド層１３を層厚約１．４μｍに成長させる。 （３） ノンドープ型ＧａＡｓ層１４を約１００Å成長
させる。 （４） 基板温度を約６３０℃に下げてノンドープＩｎ
0.15Ｇａ0.85Ａｓひずみ量子井戸活性層１５を約１１０
Åの層厚で成長させる。 （５） ノンドープ型ＧａＡｓ蒸発防止層１６を約１０
０Åの層厚で成長させる。なお蒸発防止層の成長におけ
る基板の温度は図１３から図１５に示されるいずれの成
長温度プロファイルによっても行なうことが可能であ
る。すなわち図１３においては蒸発防止層はひずみ量子
井戸活性層の成長温度である６３０℃よりも低い約５５
０℃にて形成される。また図１４においては蒸発防止層
はひずみ量子井戸活性層の成長温度である約６３０℃以
上かつ上部クラッド層の成長温度である約８００℃以下
の温度である約７００℃で成長させることができる。ま
た図１５においては蒸発防止層はひずみ量子井戸活性層
の成長温度とほぼ同じ温度である約６３０℃で成長させ
ることが可能である。 （６） ｐ型（Ｍｇドープ）Ａｌ0.8Ｇａ0.2Ａｓ上部ク
ラッド層１７を約１．４μｍの層厚で成長させる。 （７） ｐ型（Ｚｎドープ）ＧａＡｓキャップ層１９を
約１μｍの層厚で成長させる。
【００４３】以上の工程を経たウェハに対し、従来の技
術であるフォトリソグラフィーとウエットエッチングの
技術が用いられ、図１１に示される幅３μｍのリッジ導
波構造が形成される。リッジ導波構造が形成されたウェ
ハにはｐ型およびｎ型電極が形成され素子化が行なわれ
る。
術であるフォトリソグラフィーとウエットエッチングの
技術が用いられ、図１１に示される幅３μｍのリッジ導
波構造が形成される。リッジ導波構造が形成されたウェ
ハにはｐ型およびｎ型電極が形成され素子化が行なわれ
る。
【００４４】（第５の実施例）第５の実施例において形
成される化合物半導体発光素子の積層状態は図１および
図８に示される第１の実施例における化合物半導体発光
素子の積層構造と同一であるのでここでの説明を繰返さ
ない。第５の実施例においてその特徴とするところは蒸
発防止層を形成する物質としてＡｌ0.4Ｇａ0.6Ｎを用い
る点である。これにより蒸発防止層と上部クラッド層と
の間の物質の化学組成の明瞭な差を付けることができ、
これにより素子製造後の蒸発防止層の検証が容易とな
る。
成される化合物半導体発光素子の積層状態は図１および
図８に示される第１の実施例における化合物半導体発光
素子の積層構造と同一であるのでここでの説明を繰返さ
ない。第５の実施例においてその特徴とするところは蒸
発防止層を形成する物質としてＡｌ0.4Ｇａ0.6Ｎを用い
る点である。これにより蒸発防止層と上部クラッド層と
の間の物質の化学組成の明瞭な差を付けることができ、
これにより素子製造後の蒸発防止層の検証が容易とな
る。
【００４５】本実施例における化合物半導体発光素子の
製造にはＭＯＣＶＤ法が用いられ、基板としてサファイ
ア（０００１）ｃ面が用いられる。またＩＩＩ族ガス源
としてトリメチルガリウム（ＴＭＧ）、トリメチルアル
ミニウム（ＴＭＡ）およびトリメチルインジウム（ＴＭ
Ｉ）が用いられ、Ｖ族ガス源としてアンモニア（Ｎ
Ｈ 3）が用いられる。またｎ型ドーパント源としてモノ
シラン（ＳｉＨ4）が、ｐ型ドーパント源としてビスシ
クロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）が、キ
ャリアガスとしてＨ2が用いられる。
製造にはＭＯＣＶＤ法が用いられ、基板としてサファイ
ア（０００１）ｃ面が用いられる。またＩＩＩ族ガス源
としてトリメチルガリウム（ＴＭＧ）、トリメチルアル
ミニウム（ＴＭＡ）およびトリメチルインジウム（ＴＭ
Ｉ）が用いられ、Ｖ族ガス源としてアンモニア（Ｎ
Ｈ 3）が用いられる。またｎ型ドーパント源としてモノ
シラン（ＳｉＨ4）が、ｐ型ドーパント源としてビスシ
クロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）が、キ
ャリアガスとしてＨ2が用いられる。
【００４６】そして本実施例における化合物半導体発光
素子は以下の工程を経て形成される。 （１） ＭＯＣＶＤ装置内にサファイア基板を導入し、
基板温度をＨ2中で基板温度約１０５０℃で加熱し基板
の表面処理を行なう。 （２） 基板温度を約５００℃まで下げＧａＮまたはＡ
ｌＮバッファ層を成長させる。このときバッファ層の層
厚はＧａＮであれば２５０Å、ＡｌＮであれば５００Å
である。 （３） 基板温度を約１０２０℃まで上げてｎ型ＧａＮ
層を層厚約４μｍ程度成長させる。 （４） 同じ基板温度でｎ型Ａｌ0.1Ｇａ0.9Ｎ下部クラ
ッド層を層厚約１μｍで成長させる。 （５） 基板温度を約８００℃に下げてノンドープまた
はＳｉドープＩｎ0.2Ｇａ0.8Ｎ活性層（または発光層と
もいう。）を層厚約２００Åで成長させる。 （６） 薄層ｐ型Ａｌ0.4Ｇａ0.6Ｎ蒸発防止層を成長さ
せる。なおこのときの基板温度は約６００℃から約９０
０℃の間で任意に選択可能である。たとえば約６００
℃、約８００℃、約９００℃等を選択することができ
る。 （７） 基板温度を約１０２０℃まで上げ、ｐ型Ａｌ
0.1Ｇａ0.9Ｎ上部クラッド層を層厚約１μｍの厚さに成
長させる。 （８） ｐ型ＧａＮキャップ層を層厚約１μｍの厚さに
成長させる。薄層ｐ型Ａｌ0.4Ｇａ0.6Ｎ蒸発防止層は、
基板温度を約１０２０℃まで上げる間に良質膜となる。
素子は以下の工程を経て形成される。 （１） ＭＯＣＶＤ装置内にサファイア基板を導入し、
基板温度をＨ2中で基板温度約１０５０℃で加熱し基板
の表面処理を行なう。 （２） 基板温度を約５００℃まで下げＧａＮまたはＡ
ｌＮバッファ層を成長させる。このときバッファ層の層
厚はＧａＮであれば２５０Å、ＡｌＮであれば５００Å
である。 （３） 基板温度を約１０２０℃まで上げてｎ型ＧａＮ
層を層厚約４μｍ程度成長させる。 （４） 同じ基板温度でｎ型Ａｌ0.1Ｇａ0.9Ｎ下部クラ
ッド層を層厚約１μｍで成長させる。 （５） 基板温度を約８００℃に下げてノンドープまた
はＳｉドープＩｎ0.2Ｇａ0.8Ｎ活性層（または発光層と
もいう。）を層厚約２００Åで成長させる。 （６） 薄層ｐ型Ａｌ0.4Ｇａ0.6Ｎ蒸発防止層を成長さ
せる。なおこのときの基板温度は約６００℃から約９０
０℃の間で任意に選択可能である。たとえば約６００
℃、約８００℃、約９００℃等を選択することができ
る。 （７） 基板温度を約１０２０℃まで上げ、ｐ型Ａｌ
0.1Ｇａ0.9Ｎ上部クラッド層を層厚約１μｍの厚さに成
長させる。 （８） ｐ型ＧａＮキャップ層を層厚約１μｍの厚さに
成長させる。薄層ｐ型Ａｌ0.4Ｇａ0.6Ｎ蒸発防止層は、
基板温度を約１０２０℃まで上げる間に良質膜となる。
【００４７】層構造の形成されたウェハには約７００℃
でＮ2中にて熱アニーリングが行なわれる。熱アニーリ
ングにより薄層ｐ型Ａｌ0.4Ｇａ0.6Ｎ蒸発防止層、ｐ型
Ａｌ 0.1Ｇａ0.9Ｎ上部クラッド層およびｐ型ＧａＮキャ
ップ層は高濃度ｐ型層に変化する。
でＮ2中にて熱アニーリングが行なわれる。熱アニーリ
ングにより薄層ｐ型Ａｌ0.4Ｇａ0.6Ｎ蒸発防止層、ｐ型
Ａｌ 0.1Ｇａ0.9Ｎ上部クラッド層およびｐ型ＧａＮキャ
ップ層は高濃度ｐ型層に変化する。
【００４８】次にｎ型の電極を形成するために、ｎ型Ｇ
ａＮ層が露出するまでエッチングが行なわれ、エッチン
グされたウェハ上にｐ型およびｎ型電極がそれぞれ形成
される。
ａＮ層が露出するまでエッチングが行なわれ、エッチン
グされたウェハ上にｐ型およびｎ型電極がそれぞれ形成
される。
【００４９】なお実施例の説明中結晶の成長にＭＯＣＶ
Ｄ法を用いることとしたが、成長方法としてＭＢＥ法
（分子線エピタキシャル成長法）などを用いることがで
きる。また特許請求の範囲内において使用材料、成長条
件などの変更を加えることができる。
Ｄ法を用いることとしたが、成長方法としてＭＢＥ法
（分子線エピタキシャル成長法）などを用いることがで
きる。また特許請求の範囲内において使用材料、成長条
件などの変更を加えることができる。
【００５０】さらに第１から第３および第５の実施例に
おいて基板としてサファイア（０００１）ｃ面を用いる
こととしたが、基板としてＳｉＣ、ＭｇＯ、ＺｎＯまた
はＭｇＡｌ2Ｏ4などを用いることができる。
おいて基板としてサファイア（０００１）ｃ面を用いる
こととしたが、基板としてＳｉＣ、ＭｇＯ、ＺｎＯまた
はＭｇＡｌ2Ｏ4などを用いることができる。
【００５１】さらにバッファ層として用いられる物質は
化学式ＡｌXＧａ1-XＮ（０＜Ｘ＜１）などの物質を用い
ることができる。
化学式ＡｌXＧａ1-XＮ（０＜Ｘ＜１）などの物質を用い
ることができる。
【００５２】さらに活性層は化学式ＡｌXＧａYＩｎZＮ
（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦１）に
より構成される物質であれば何を用いてもよい。
（Ｘ＋Ｙ＋Ｚ＝１かつ０≦Ｘ・Ｙ≦１，０＜Ｚ≦１）に
より構成される物質であれば何を用いてもよい。
【００５３】さらに下部クラッド層としてｎ型ＡｌZＧ
ａ1-ZＮ（０≦Ｚ≦１）により構成される物質を用いる
ことが可能であり、上部クラッド層としてｐ型ＡｌZＧ
ａ1-ZＮ（０≦Ｚ≦１）により構成される物質を用いる
ことができる。
ａ1-ZＮ（０≦Ｚ≦１）により構成される物質を用いる
ことが可能であり、上部クラッド層としてｐ型ＡｌZＧ
ａ1-ZＮ（０≦Ｚ≦１）により構成される物質を用いる
ことができる。
【００５４】さらに第４の実施例におけるノンドープ型
ＧａＡｓ層１４を構成する物質としてノンドープＡｌX
Ｇａ1-XＡｓ（０≦Ｘ≦１）により構成される物質を使
用することができ、ノンドープＩｎ0.15Ｇａ0.85Ａｓひ
ずみ量子井戸活性層を構成する物質として、ノンドープ
ＩｎyＧａ1-yＡｓ（０＜ｙ≦１）を用いることが可能で
ある。さらに第４の実施例において蒸発防止層としてｐ
型ＡｌXＧａ1-XＡｓ（０≦Ｘ≦１）により構成される物
質を使用することができる。
ＧａＡｓ層１４を構成する物質としてノンドープＡｌX
Ｇａ1-XＡｓ（０≦Ｘ≦１）により構成される物質を使
用することができ、ノンドープＩｎ0.15Ｇａ0.85Ａｓひ
ずみ量子井戸活性層を構成する物質として、ノンドープ
ＩｎyＧａ1-yＡｓ（０＜ｙ≦１）を用いることが可能で
ある。さらに第４の実施例において蒸発防止層としてｐ
型ＡｌXＧａ1-XＡｓ（０≦Ｘ≦１）により構成される物
質を使用することができる。
【００５５】
【発明の効果】本発明の化合物半導体発光素子による
と、蒸発防止層を備えるため、Ｉｎの遊離を極力抑える
ことができ、制御性に優れた結晶成長を可能とし、良質
のＩｎを含む活性層（発光層）および活性層の界面を含
む化合物半導体発光素子を提供することが可能となる。
と、蒸発防止層を備えるため、Ｉｎの遊離を極力抑える
ことができ、制御性に優れた結晶成長を可能とし、良質
のＩｎを含む活性層（発光層）および活性層の界面を含
む化合物半導体発光素子を提供することが可能となる。
【００５６】また、本発明の化合物半導体発光素子の製
造方法によれば、活性層中に含まれるＩｎの遊離を極力
抑えることができるので、制御性に優れた結晶成長を可
能とし、良質のＩｎを含む活性層および活性層の界面を
提供することが可能となる。
造方法によれば、活性層中に含まれるＩｎの遊離を極力
抑えることができるので、制御性に優れた結晶成長を可
能とし、良質のＩｎを含む活性層および活性層の界面を
提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体レーザダイオ
ードの模式断面図である。
ードの模式断面図である。
【図２】本発明の第１の実施例における化合物半導体発
光素子の成長温度プロファイルを示す図である。
光素子の成長温度プロファイルを示す図である。
【図３】化合物半導体発光素子の製造工程を示す第１の
図である。
図である。
【図４】化合物半導体発光素子の製造工程を示す第２の
図である。
図である。
【図５】化合物半導体発光素子の製造工程を示す第３の
図である。
図である。
【図６】化合物半導体発光素子の製造工程を示す第４の
図である。
図である。
【図７】化合物半導体発光素子の製造工程を示す第５の
図である。
図である。
【図８】本発明の一実施例における発光ダイオードの模
式断面図である。
式断面図である。
【図９】本発明の第２の実施例における化合物半導体発
光素子の成長温度プロファイルを示す図である。
光素子の成長温度プロファイルを示す図である。
【図１０】本発明の第３の実施例における化合物半導体
発光素子の成長温度プロファイルを示す図である。
発光素子の成長温度プロファイルを示す図である。
【図１１】本発明の第４の実施例における半導体レーザ
ダイオードの模式断面図である。
ダイオードの模式断面図である。
【図１２】図１１における活性層近傍のエネルギレベル
を示す図である。
を示す図である。
【図１３】図１１のレーザダイオードを製造する過程に
おける温度プロファイルを示す第１の図である。
おける温度プロファイルを示す第１の図である。
【図１４】図１１のレーザダイオードを製造する過程に
おける温度プロファイルを示す第２の図である。
おける温度プロファイルを示す第２の図である。
【図１５】図１１のレーザダイオードを製造する過程に
おける温度プロファイルを示す第３の図である。
おける温度プロファイルを示す第３の図である。
【図１６】従来の化合物半導体発光素子の製造工程にお
ける温度プロファイルを示す図である。
ける温度プロファイルを示す図である。
【図１７】従来の化合物半導体発光素子の模式断面図で
ある。
ある。
１ サファイア（０００１）基板 ２ ＧａＮまたはＡｌＮバッファ層 ３ ｎ型ＧａＮ層 ４ ｎ型ＡｌZＧａ1-ZＮ（０≦Ｚ≦１）下部クラッド層 ５ ｎｏｎ−ｄｏｐｅｄまたはＳｉドープＩｎYＧａ1-Y
Ｎ（０＜Ｙ≦１）活性層 （または発光層） ６ 薄層ｐ型ＡｌXＧａ1-XＮ（０≦Ｘ≦１）蒸発防止層 ７ ｐ型ＡｌZＧａ1-ZＮ（０≦Ｚ≦１）上部クラッド層 ８ ｐ型ＧａＮキャップ層 ９ ｐ型電極 １０ ｎ型電極 １１ ｎ型ＧａＡｓ基板 １２ ｎ型ＧａＡｓバッファ層 １３ ｎ型ＡｌZＧａ1-ZＡｓ（０≦Ｚ≦１）下部クラッ
ド層 １４ ノンドープＡｌXＧａ1-XＡｓ（０≦Ｘ≦１）層 １５ ノンドープＩｎYＧａ1-YＡｓ（０＜Ｙ≦１）ひず
み量子井戸活性層 １６ ｐ型ＡｌXＧａ1-XＡｓ（０≦Ｘ≦１）蒸発防止層 １７ ｐ型ＡｌZＧａ1-ZＡｓ（０≦Ｚ≦１）上部クラッ
ド層 １８ 絶縁層 １９ ｐ型ＧａＡｓキャップ層 ２０ 活性層
Ｎ（０＜Ｙ≦１）活性層 （または発光層） ６ 薄層ｐ型ＡｌXＧａ1-XＮ（０≦Ｘ≦１）蒸発防止層 ７ ｐ型ＡｌZＧａ1-ZＮ（０≦Ｚ≦１）上部クラッド層 ８ ｐ型ＧａＮキャップ層 ９ ｐ型電極 １０ ｎ型電極 １１ ｎ型ＧａＡｓ基板 １２ ｎ型ＧａＡｓバッファ層 １３ ｎ型ＡｌZＧａ1-ZＡｓ（０≦Ｚ≦１）下部クラッ
ド層 １４ ノンドープＡｌXＧａ1-XＡｓ（０≦Ｘ≦１）層 １５ ノンドープＩｎYＧａ1-YＡｓ（０＜Ｙ≦１）ひず
み量子井戸活性層 １６ ｐ型ＡｌXＧａ1-XＡｓ（０≦Ｘ≦１）蒸発防止層 １７ ｐ型ＡｌZＧａ1-ZＡｓ（０≦Ｚ≦１）上部クラッ
ド層 １８ 絶縁層 １９ ｐ型ＧａＡｓキャップ層 ２０ 活性層
Claims (4)
- 【請求項１】 下部クラッド層と、前記下部クラッド層
上に形成されたＩｎを含む活性層と、前記活性層上に形
成された蒸発防止層と、前記蒸発防止層上に形成された
上部クラッド層とを含む、化合物半導体発光素子。 - 【請求項２】 下部クラッド層を形成する第１のステッ
プと、 前記下部クラッド層上に、第１の温度でＩｎを含む活性
層を形成する第２のステップと、 前記活性層上に、第２の温度で蒸発防止層を形成する第
３のステップと、 前記蒸発防止層上に、前記第２の温度以上の第３の温度
で上部クラッド層を形成する第４のステップとを備えた
ことを特徴とする化合物半導体発光素子の製造方法。 - 【請求項３】 前記第２の温度は前記第１の温度以下で
あることを特徴とする請求項２に記載の化合物半導体発
光素子の製造方法。 - 【請求項４】 前記第３のステップと前記第４のステッ
プの間に、基板温度を上げるステップを有することを特
徴とする請求項２または３に記載の化合物半導体発光素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327966A JP3556593B2 (ja) | 2000-10-27 | 2000-10-27 | 化合物半導体発光素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327966A JP3556593B2 (ja) | 2000-10-27 | 2000-10-27 | 化合物半導体発光素子およびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9863395A Division JP3728332B2 (ja) | 1995-04-24 | 1995-04-24 | 化合物半導体発光素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003385541A Division JP2004080057A (ja) | 2003-11-14 | 2003-11-14 | 化合物半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001185816A true JP2001185816A (ja) | 2001-07-06 |
| JP3556593B2 JP3556593B2 (ja) | 2004-08-18 |
Family
ID=18804890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327966A Expired - Lifetime JP3556593B2 (ja) | 2000-10-27 | 2000-10-27 | 化合物半導体発光素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3556593B2 (ja) |
-
2000
- 2000-10-27 JP JP2000327966A patent/JP3556593B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3556593B2 (ja) | 2004-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3728332B2 (ja) | 化合物半導体発光素子 | |
| JP4999866B2 (ja) | 窒化ガリウム系半導体ヘテロ構造体の成長方法 | |
| US20100133506A1 (en) | Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor | |
| US7550368B2 (en) | Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device | |
| JP5048236B2 (ja) | 半導体発光素子、および半導体発光素子を作製する方法 | |
| WO2011125449A1 (ja) | 窒素化合物半導体発光素子およびその製造方法 | |
| JP2000232238A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP3269344B2 (ja) | 結晶成長方法および半導体発光素子 | |
| US6191437B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JP4940670B2 (ja) | 窒化物半導体発光素子を作製する方法 | |
| JP4131618B2 (ja) | フォトニックデバイス用基板の製造方法 | |
| JP2006210692A (ja) | ３族窒化物系化合物半導体発光素子 | |
| JPH0832113A (ja) | ｐ型ＧａＮ系半導体の製造方法 | |
| US20120241753A1 (en) | Semiconductor device and method for manufacturing same | |
| JP3626423B2 (ja) | フォトニックデバイスの製造方法 | |
| JP6319975B2 (ja) | 窒化物半導体混晶の製造方法 | |
| JPH11145063A (ja) | 窒化ガリウム半導体層を有する半導体装置及びその製造方法 | |
| JPH11224972A (ja) | 窒化物半導体発光素子 | |
| JP3556593B2 (ja) | 化合物半導体発光素子およびその製造方法 | |
| JP4369970B2 (ja) | 化合物半導体発光素子の製造方法および化合物半導体発光素子 | |
| JP4108109B2 (ja) | 化合物半導体発光素子の製造方法および化合物半導体発光素子 | |
| JPH0955560A (ja) | 化合物半導体発光素子およびその製造方法 | |
| JP4057473B2 (ja) | 化合物半導体発光素子及びその製造方法 | |
| JP2001028473A (ja) | ｎ型窒化物半導体の成長方法 | |
| JP2004080057A (ja) | 化合物半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040304 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |