JP2001185647A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JP2001185647A JP2001185647A JP36601699A JP36601699A JP2001185647A JP 2001185647 A JP2001185647 A JP 2001185647A JP 36601699 A JP36601699 A JP 36601699A JP 36601699 A JP36601699 A JP 36601699A JP 2001185647 A JP2001185647 A JP 2001185647A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- parallel
- groups
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 直交させた平行配線群を有する多層配線基板
において、電源配線に侵入するＥＭＩノイズを低減し、
高速で動作する半導体素子等の電子部品を搭載する電子
回路基板やパッケージ等に好適な多層配線基板を提供す
る。 【解決手段】 第１の平行配線群Ｌ１を有する第１の絶
縁層Ｉ１上に、第１の平行配線群Ｌ１と直交する第２の
平行配線群Ｌ２を有する第２の絶縁層Ｉ２を積層し、第
１および第２の平行配線群Ｌ１・Ｌ２を貫通導体群Ｔで
電気的に接続して成る積層配線体を具備して成り、第１
および／または第２の平行配線群Ｌ１・Ｌ２はそれぞれ
電源配線Ｐ１・Ｐ２を有するとともに、電源配線Ｐ１・
Ｐ２は磁性体を含有している多層配線基板である。電源
配線Ｐ１・Ｐ２に侵入するＥＭＩノイズを熱エネルギー
に変換して吸収し抑制することができる。
において、電源配線に侵入するＥＭＩノイズを低減し、
高速で動作する半導体素子等の電子部品を搭載する電子
回路基板やパッケージ等に好適な多層配線基板を提供す
る。 【解決手段】 第１の平行配線群Ｌ１を有する第１の絶
縁層Ｉ１上に、第１の平行配線群Ｌ１と直交する第２の
平行配線群Ｌ２を有する第２の絶縁層Ｉ２を積層し、第
１および第２の平行配線群Ｌ１・Ｌ２を貫通導体群Ｔで
電気的に接続して成る積層配線体を具備して成り、第１
および／または第２の平行配線群Ｌ１・Ｌ２はそれぞれ
電源配線Ｐ１・Ｐ２を有するとともに、電源配線Ｐ１・
Ｐ２は磁性体を含有している多層配線基板である。電源
配線Ｐ１・Ｐ２に侵入するＥＭＩノイズを熱エネルギー
に変換して吸収し抑制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は電子回路基板等に使
用される多層配線基板に関し、より詳細には高速で作動
する半導体素子を搭載する多層配線基板における配線構
造に関するものである。
用される多層配線基板に関し、より詳細には高速で作動
する半導体素子を搭載する多層配線基板における配線構
造に関するものである。
【０００２】
【従来の技術】従来、半導体集積回路素子等の半導体素
子が搭載され、電子回路基板等に使用される多層配線基
板においては、内部配線用の配線導体の形成にあたっ
て、アルミナ等のセラミックスから成る絶縁層とタング
ステン（Ｗ）等の高融点金属から成る配線導体とを交互
に積層して多層配線基板を形成していた。
子が搭載され、電子回路基板等に使用される多層配線基
板においては、内部配線用の配線導体の形成にあたっ
て、アルミナ等のセラミックスから成る絶縁層とタング
ステン（Ｗ）等の高融点金属から成る配線導体とを交互
に積層して多層配線基板を形成していた。
【０００３】従来の多層配線基板においては、内部配線
用配線導体のうち信号配線は通常はストリップ線路構造
とされており、信号配線として形成された配線導体の上
下に絶縁層を介していわゆるベタパターン形状の広面積
の接地（グランド）層または電源層が形成されていた。
用配線導体のうち信号配線は通常はストリップ線路構造
とされており、信号配線として形成された配線導体の上
下に絶縁層を介していわゆるベタパターン形状の広面積
の接地（グランド）層または電源層が形成されていた。
【０００４】また、多層配線基板が取り扱う電気信号の
高速化に伴い、絶縁層を比誘電率が10程度であるアルミ
ナセラミックスに代えて比誘電率が3.5 〜５と比較的小
さいポリイミド樹脂やエポキシ樹脂を用いて形成し、こ
の絶縁層上に蒸着法やスパッタリング法等の気相成長法
による薄膜形成技術を用いて銅（Ｃｕ）から成る内部配
線用導体層を形成し、フォトリソグラフィ法により微細
なパターンの配線導体を形成して、この絶縁層と配線導
体とを多層化することにより高密度・高機能でかつ半導
体素子の高速作動が可能となる多層配線基板を得ること
も行なわれていた。
高速化に伴い、絶縁層を比誘電率が10程度であるアルミ
ナセラミックスに代えて比誘電率が3.5 〜５と比較的小
さいポリイミド樹脂やエポキシ樹脂を用いて形成し、こ
の絶縁層上に蒸着法やスパッタリング法等の気相成長法
による薄膜形成技術を用いて銅（Ｃｕ）から成る内部配
線用導体層を形成し、フォトリソグラフィ法により微細
なパターンの配線導体を形成して、この絶縁層と配線導
体とを多層化することにより高密度・高機能でかつ半導
体素子の高速作動が可能となる多層配線基板を得ること
も行なわれていた。
【０００５】一方、多層配線基板の内部配線の配線構造
として、配線のインピーダンスの低減や信号配線間のク
ロストークの低減等を図り、しかも高密度配線を実現す
るために、各絶縁層の上面に平行配線群を形成し、これ
を多層化して各層の配線群のうち所定の配線同士をビア
導体やスルーホール導体等の貫通導体を介して電気的に
接続する構造が提案されている。
として、配線のインピーダンスの低減や信号配線間のク
ロストークの低減等を図り、しかも高密度配線を実現す
るために、各絶縁層の上面に平行配線群を形成し、これ
を多層化して各層の配線群のうち所定の配線同士をビア
導体やスルーホール導体等の貫通導体を介して電気的に
接続する構造が提案されている。
【０００６】このような平行配線群を有する多層配線基
板においては、この多層配線基板に搭載される半導体素
子等の電子部品とこの多層配線基板が実装される実装ボ
ードとを電気的に接続するために、多層配線基板内で各
平行配線群のうちから適当な配線を選択し、異なる配線
層間における配線同士の接続はビア導体等の貫通導体を
介して行なわれる。
板においては、この多層配線基板に搭載される半導体素
子等の電子部品とこの多層配線基板が実装される実装ボ
ードとを電気的に接続するために、多層配線基板内で各
平行配線群のうちから適当な配線を選択し、異なる配線
層間における配線同士の接続はビア導体等の貫通導体を
介して行なわれる。
【０００７】
【発明が解決しようとする課題】以上のような平行配線
群を有する多層配線基板についても、搭載される半導体
素子等の電子部品の高周波化に伴いＥＭＩ（電磁的干
渉）ノイズが問題とされるようになっている。このＥＭ
Ｉノイズとは、各種電子機器から不要な電磁波が放射さ
れることによりこの電磁波が電子機器内もしくは周辺の
他の電子機器の電子回路に対して侵入して電磁的な干渉
を生じ、これが電子回路にノイズとして影響を与えるも
のであり、電子機器が誤動作を引き起こす原因となるも
のである。
群を有する多層配線基板についても、搭載される半導体
素子等の電子部品の高周波化に伴いＥＭＩ（電磁的干
渉）ノイズが問題とされるようになっている。このＥＭ
Ｉノイズとは、各種電子機器から不要な電磁波が放射さ
れることによりこの電磁波が電子機器内もしくは周辺の
他の電子機器の電子回路に対して侵入して電磁的な干渉
を生じ、これが電子回路にノイズとして影響を与えるも
のであり、電子機器が誤動作を引き起こす原因となるも
のである。
【０００８】このＥＭＩノイズの対策としては、通常は
次のような３つのレベルでの対策が考えられる。第１に
電子機器等のシステムレベルでは、電子機器を構成する
筐体の内側等に電波吸収剤をコーティングするなどの方
法により、電磁波を遮断するといった対策がある。第２
に電子回路が構成されるボードレベルでは、電子回路中
にＥＭＩフィルタやコンデンサ等のＥＭＩ対策部品を使
用するといった対策がある。第３に半導体素子等の電子
部品を搭載もしくは収容する多層配線基板やパッケージ
等のパッケージレベルでは、内部の配線層をベタパター
ンといわれる広面積の接地導体層で覆ってＥＭＩノイズ
をシールドするといった対策がある。
次のような３つのレベルでの対策が考えられる。第１に
電子機器等のシステムレベルでは、電子機器を構成する
筐体の内側等に電波吸収剤をコーティングするなどの方
法により、電磁波を遮断するといった対策がある。第２
に電子回路が構成されるボードレベルでは、電子回路中
にＥＭＩフィルタやコンデンサ等のＥＭＩ対策部品を使
用するといった対策がある。第３に半導体素子等の電子
部品を搭載もしくは収容する多層配線基板やパッケージ
等のパッケージレベルでは、内部の配線層をベタパター
ンといわれる広面積の接地導体層で覆ってＥＭＩノイズ
をシールドするといった対策がある。
【０００９】これに対し、以上のような平行配線群を有
する従来の多層配線基板においては、その配線方向は互
いに直交するいわゆるＸ方向とＹ方向とで構成されてお
り、広面積の接地導体層が存在しないことから、上記の
パッケージレベルで行なわれるＥＭＩ対策が施されてい
ないという問題点があった。
する従来の多層配線基板においては、その配線方向は互
いに直交するいわゆるＸ方向とＹ方向とで構成されてお
り、広面積の接地導体層が存在しないことから、上記の
パッケージレベルで行なわれるＥＭＩ対策が施されてい
ないという問題点があった。
【００１０】一方、ＥＭＩノイズが生じるのは、例えば
信号配線における反射ノイズやクロストークノイズが放
射されたり、電源配線や接地配線に高周波ノイズ信号が
侵入したりすることによるため、これらのノイズの低減
を図ることもＥＭＩノイズ対策として有効である。
信号配線における反射ノイズやクロストークノイズが放
射されたり、電源配線や接地配線に高周波ノイズ信号が
侵入したりすることによるため、これらのノイズの低減
を図ることもＥＭＩノイズ対策として有効である。
【００１１】本発明は上記問題点に鑑み案出されたもの
であり、その目的は、直交させて積層した平行配線群で
構成され、配線間のクロストークノイズを低減させるこ
とができる配線構造を有し、しかもその電気的特性を劣
化させることなくＥＭＩノイズ対策、特に電源配線に侵
入するノイズを抑制することができる、高速で作動する
半導体素子等の電子部品を搭載する電子回路基板やパッ
ケージ等に好適な多層配線基板を提供することにある。
であり、その目的は、直交させて積層した平行配線群で
構成され、配線間のクロストークノイズを低減させるこ
とができる配線構造を有し、しかもその電気的特性を劣
化させることなくＥＭＩノイズ対策、特に電源配線に侵
入するノイズを抑制することができる、高速で作動する
半導体素子等の電子部品を搭載する電子回路基板やパッ
ケージ等に好適な多層配線基板を提供することにある。
【００１２】
【課題を解決するための手段】本発明の多層配線基板
は、第１の平行配線群を有する第１の絶縁層上に、前記
第１の平行配線群と直交する第２の平行配線群を有する
第２の絶縁層を積層し、前記第１および第２の平行配線
群を貫通導体群で電気的に接続して成る積層配線体を具
備して成り、前記第１および第２の平行配線群はそれぞ
れ電源配線を有するとともに、この電源配線は磁性体を
含有していることを特徴とするものである。
は、第１の平行配線群を有する第１の絶縁層上に、前記
第１の平行配線群と直交する第２の平行配線群を有する
第２の絶縁層を積層し、前記第１および第２の平行配線
群を貫通導体群で電気的に接続して成る積層配線体を具
備して成り、前記第１および第２の平行配線群はそれぞ
れ電源配線を有するとともに、この電源配線は磁性体を
含有していることを特徴とするものである。
【００１３】また、本発明の多層配線基板は、上記構成
において、前記第１および第２の平行配線群は、それぞ
れ複数の信号配線と、各信号配線に隣接する電源配線ま
たは接地配線とを有することを特徴とするものである。
において、前記第１および第２の平行配線群は、それぞ
れ複数の信号配線と、各信号配線に隣接する電源配線ま
たは接地配線とを有することを特徴とするものである。
【００１４】本発明の多層回路基板によれば、平行配線
群同士を互いに直交配置して貫通導体群で接続して成る
積層配線体において、平行配線群のうち電源配線を磁性
体を含有しているものとしたことから、電源配線に侵入
する高周波ノイズ信号をこの磁性体により電源配線中で
熱エネルギーに変換させて吸収することができ、その結
果、ＥＭＩノイズの侵入や放射を防止し、搭載される半
導体素子等の電子部品の誤動作を引き起こすことなく正
常に動作させることができる。
群同士を互いに直交配置して貫通導体群で接続して成る
積層配線体において、平行配線群のうち電源配線を磁性
体を含有しているものとしたことから、電源配線に侵入
する高周波ノイズ信号をこの磁性体により電源配線中で
熱エネルギーに変換させて吸収することができ、その結
果、ＥＭＩノイズの侵入や放射を防止し、搭載される半
導体素子等の電子部品の誤動作を引き起こすことなく正
常に動作させることができる。
【００１５】これにより、本発明の多層配線基板によれ
ば、平行配線群同士を直交配置して成る多層配線基板に
おいてその優れた電気的特性を劣化させることなく電源
配線に侵入する高周波ノイズを吸収させることができて
ＥＭＩノイズを抑制することができる、高速で作動する
半導体素子等の電子部品を搭載する電子回路基板やパッ
ケージ等に好適な多層配線基板となる。
ば、平行配線群同士を直交配置して成る多層配線基板に
おいてその優れた電気的特性を劣化させることなく電源
配線に侵入する高周波ノイズを吸収させることができて
ＥＭＩノイズを抑制することができる、高速で作動する
半導体素子等の電子部品を搭載する電子回路基板やパッ
ケージ等に好適な多層配線基板となる。
【００１６】
【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に示す実施例に基づき詳細に説明する。
いて添付図面に示す実施例に基づき詳細に説明する。
【００１７】図１は本発明の多層配線基板に係る積層配
線体の実施の形態の一例を示す分解平面図であり、同図
（ａ）は第１の絶縁層の、（ｂ）は第２の絶縁層の平面
図をそれぞれ示している。また、図２はこれらを積層し
て成る積層配線体から成る本発明の多層配線基板の実施
の形態の一例を示す断面図である。
線体の実施の形態の一例を示す分解平面図であり、同図
（ａ）は第１の絶縁層の、（ｂ）は第２の絶縁層の平面
図をそれぞれ示している。また、図２はこれらを積層し
て成る積層配線体から成る本発明の多層配線基板の実施
の形態の一例を示す断面図である。
【００１８】これらの図において、Ｉ１〜Ｉ３はそれぞ
れ第１〜第３の絶縁層であり、Ｌ１およびＬ２はそれぞ
れ第１および第２の絶縁層Ｉ１・Ｉ２の上面に略平行に
配設された第１および第２の平行配線群、Ｓ１およびＳ
２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中
の信号配線、Ｇ１およびＧ２はそれぞれ第１および第２
の平行配線群Ｌ１・Ｌ２中の接地配線、Ｐ１およびＰ２
はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の
電源配線、Ｔは第１の平行配線群Ｌ１と第２の平行配線
群Ｌ２とを所定の箇所で電気的に接続する貫通導体群で
ある。これらにより本発明の多層配線基板に係る積層配
線体が構成されている。
れ第１〜第３の絶縁層であり、Ｌ１およびＬ２はそれぞ
れ第１および第２の絶縁層Ｉ１・Ｉ２の上面に略平行に
配設された第１および第２の平行配線群、Ｓ１およびＳ
２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中
の信号配線、Ｇ１およびＧ２はそれぞれ第１および第２
の平行配線群Ｌ１・Ｌ２中の接地配線、Ｐ１およびＰ２
はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の
電源配線、Ｔは第１の平行配線群Ｌ１と第２の平行配線
群Ｌ２とを所定の箇所で電気的に接続する貫通導体群で
ある。これらにより本発明の多層配線基板に係る積層配
線体が構成されている。
【００１９】なお、同じ平面に配設された複数の信号配
線Ｓ１・Ｓ２はそれぞれ異なる信号を伝送するものとし
てもよく、同じ平面に配設された複数の電源配線Ｐ１・
Ｐ２はそれぞれ異なる電源を供給するものとしてもよ
い。
線Ｓ１・Ｓ２はそれぞれ異なる信号を伝送するものとし
てもよく、同じ平面に配設された複数の電源配線Ｐ１・
Ｐ２はそれぞれ異なる電源を供給するものとしてもよ
い。
【００２０】このような本発明の多層配線基板には、例
えばその表面にＭＰＵ（Micro Processing Unit ）・Ａ
ＳＩＣ（Application Specific Integrated Circuit ）
・ＤＳＰ（Digital Signal Processor）のような半導体
素子等の電子部品が搭載される。そして、半導体素子収
納用パッケージ等の電子部品収納用パッケージや電子部
品搭載用基板、多数の半導体集積回路素子が搭載される
いわゆるマルチチップモジュールやマルチチップパッケ
ージ、あるいはマザーボード等として使用される。これ
らの電子部品は、例えばいわゆるバンプ電極によりこの
多層配線基板の表面に実装されて、あるいは接着剤・ろ
う材等により搭載部に取着されるとともにボンディング
ワイヤ等を介して、貫通導体等により例えば第２の平行
配線群Ｌ２と電気的に接続される。なお、外部電気回路
との接続部ならびに搭載される半導体素子等の電子部品
との接続部は図示していない。
えばその表面にＭＰＵ（Micro Processing Unit ）・Ａ
ＳＩＣ（Application Specific Integrated Circuit ）
・ＤＳＰ（Digital Signal Processor）のような半導体
素子等の電子部品が搭載される。そして、半導体素子収
納用パッケージ等の電子部品収納用パッケージや電子部
品搭載用基板、多数の半導体集積回路素子が搭載される
いわゆるマルチチップモジュールやマルチチップパッケ
ージ、あるいはマザーボード等として使用される。これ
らの電子部品は、例えばいわゆるバンプ電極によりこの
多層配線基板の表面に実装されて、あるいは接着剤・ろ
う材等により搭載部に取着されるとともにボンディング
ワイヤ等を介して、貫通導体等により例えば第２の平行
配線群Ｌ２と電気的に接続される。なお、外部電気回路
との接続部ならびに搭載される半導体素子等の電子部品
との接続部は図示していない。
【００２１】貫通導体群Ｔは、ここでは絶縁層Ｉ２を貫
通して上下の配線同士を、あるいは配線と半導体素子ま
たは多層配線基板の表面に形成される外部接続端子等と
を電気的に接続するものであり、通常はスルーホール導
体やビア導体等が用いられ、接続に必要な箇所に形成さ
れる。
通して上下の配線同士を、あるいは配線と半導体素子ま
たは多層配線基板の表面に形成される外部接続端子等と
を電気的に接続するものであり、通常はスルーホール導
体やビア導体等が用いられ、接続に必要な箇所に形成さ
れる。
【００２２】本発明の多層配線基板の積層配線体におい
ては、信号配線Ｓ１および接地配線Ｇ１を含む第１の平
行配線群Ｌ１は第１の方向に略平行に配線され、この上
に積層される同じく信号配線Ｓ２および接地配線Ｇ２を
含む第２の平行配線群Ｌ２は第１の方向と直交する第２
の方向に略平行に配設されており、これらの各配線が第
２の絶縁層Ｉ２を貫通する貫通導体群Ｔで電気的に接続
されて、積層配線体を構成している。
ては、信号配線Ｓ１および接地配線Ｇ１を含む第１の平
行配線群Ｌ１は第１の方向に略平行に配線され、この上
に積層される同じく信号配線Ｓ２および接地配線Ｇ２を
含む第２の平行配線群Ｌ２は第１の方向と直交する第２
の方向に略平行に配設されており、これらの各配線が第
２の絶縁層Ｉ２を貫通する貫通導体群Ｔで電気的に接続
されて、積層配線体を構成している。
【００２３】このような積層配線体によれば、第１の平
行配線群Ｌ１と第２の平行配線群Ｌ２とが直交するよう
に積層されていることから、それら平行配線群Ｌ１・Ｌ
２の配線間におけるクロストークノイズを減少させて最
小とすることができる。
行配線群Ｌ１と第２の平行配線群Ｌ２とが直交するよう
に積層されていることから、それら平行配線群Ｌ１・Ｌ
２の配線間におけるクロストークノイズを減少させて最
小とすることができる。
【００２４】そして、本発明の多層配線基板において
は、第１および第２の平行配線群Ｌ１・Ｌ２の各電源配
線Ｐ１・Ｐ２に磁性を持たせるために磁性体を含有させ
ている。電源配線Ｐ１・Ｐ２に磁性体を含有させるに
は、例えば導体ペーストに磁性体粉末を含有させて電源
配線Ｐ１・Ｐ２を形成すればよく、磁性体としては例え
ばＺｎＦｅ2 Ｏ4 ・ＭｎＦｅ2 Ｏ4 ・ＦｅＦｅ2 Ｏ4 ・
ＣｏＦｅ2 Ｏ4 ・ＮｉＦｅ2 Ｏ4 ・ＣｕＦｅ2 Ｏ4 の少
なくとも１種以上が好適に使用される。中でも、ＣｕＦ
ｅ2 Ｏ4 を用いると、低周波領域での電力損失が少な
く、高周波領域で良好なノイズ吸収特性が得られること
から、搭載される半導体素子に十分な電力供給が行な
え、かつ不要な高周波ノイズ信号を吸収する電源配線Ｐ
１・Ｐ２が実現できるものとなる。
は、第１および第２の平行配線群Ｌ１・Ｌ２の各電源配
線Ｐ１・Ｐ２に磁性を持たせるために磁性体を含有させ
ている。電源配線Ｐ１・Ｐ２に磁性体を含有させるに
は、例えば導体ペーストに磁性体粉末を含有させて電源
配線Ｐ１・Ｐ２を形成すればよく、磁性体としては例え
ばＺｎＦｅ2 Ｏ4 ・ＭｎＦｅ2 Ｏ4 ・ＦｅＦｅ2 Ｏ4 ・
ＣｏＦｅ2 Ｏ4 ・ＮｉＦｅ2 Ｏ4 ・ＣｕＦｅ2 Ｏ4 の少
なくとも１種以上が好適に使用される。中でも、ＣｕＦ
ｅ2 Ｏ4 を用いると、低周波領域での電力損失が少な
く、高周波領域で良好なノイズ吸収特性が得られること
から、搭載される半導体素子に十分な電力供給が行な
え、かつ不要な高周波ノイズ信号を吸収する電源配線Ｐ
１・Ｐ２が実現できるものとなる。
【００２５】また、磁性体の含有量は、電源配線Ｐ１・
Ｐ２中に10〜70重量％程度含有されるようにすることが
よく、含有量が約10重量％未満となると十分な磁性を持
たせることが困難となって高周波ノイズ信号の吸収特性
が不十分となる傾向がある。
Ｐ２中に10〜70重量％程度含有されるようにすることが
よく、含有量が約10重量％未満となると十分な磁性を持
たせることが困難となって高周波ノイズ信号の吸収特性
が不十分となる傾向がある。
【００２６】他方、含有量が約70重量％を超えると低周
波領域での電力損失が大きくなる傾向があり、また、焼
結速度の違いにより焼結時に反りが大きくなる等、良好
な焼結体による電源配線Ｐ１・Ｐ２が得られなくなる傾
向がある。
波領域での電力損失が大きくなる傾向があり、また、焼
結速度の違いにより焼結時に反りが大きくなる等、良好
な焼結体による電源配線Ｐ１・Ｐ２が得られなくなる傾
向がある。
【００２７】電源配線Ｐ１・Ｐ２の幅や厚み等は、選択
した磁性体の材料やその含有量等により、また所望の磁
気特性が得られるように適宜設定すればよい。
した磁性体の材料やその含有量等により、また所望の磁
気特性が得られるように適宜設定すればよい。
【００２８】なお、上記のＺｎＦｅ2 Ｏ4 ・ＭｎＦｅ2
Ｏ4 ・ＦｅＦｅ2 Ｏ4 等の磁性体粉末は、中性または還
元性雰囲気にて約1200℃の温度で磁性を失う傾向がある
が、絶縁層Ｉ１〜Ｉ３を例えばＳｉＯ2 −Ａｌ2 Ｏ3 −
ＭｇＯ−ＺｎＯ−Ｂ2 Ｏ3 系結晶性ガラスセラミックス
等で形成すれば、この絶縁層Ｉ１〜Ｉ３の焼成温度は約
800 〜1050℃と低いことから、絶縁層Ｉ１〜Ｉ３と電源
配線Ｐ１・Ｐ２とを同時焼成によって形成しても電源配
線Ｐ１・Ｐ２中の磁性体が磁性を失うことはなく、この
電源配線Ｐ１・Ｐ２によって高周波ノイズ信号を熱エネ
ルギーに変換して吸収することができる。
Ｏ4 ・ＦｅＦｅ2 Ｏ4 等の磁性体粉末は、中性または還
元性雰囲気にて約1200℃の温度で磁性を失う傾向がある
が、絶縁層Ｉ１〜Ｉ３を例えばＳｉＯ2 −Ａｌ2 Ｏ3 −
ＭｇＯ−ＺｎＯ−Ｂ2 Ｏ3 系結晶性ガラスセラミックス
等で形成すれば、この絶縁層Ｉ１〜Ｉ３の焼成温度は約
800 〜1050℃と低いことから、絶縁層Ｉ１〜Ｉ３と電源
配線Ｐ１・Ｐ２とを同時焼成によって形成しても電源配
線Ｐ１・Ｐ２中の磁性体が磁性を失うことはなく、この
電源配線Ｐ１・Ｐ２によって高周波ノイズ信号を熱エネ
ルギーに変換して吸収することができる。
【００２９】図１および図２に示す例では、積層配線体
を構成する第１および第２の平行配線群Ｌ１・Ｌ２は信
号配線Ｓ１・Ｓ２に電源配線Ｐ１・Ｐ２または接地配線
Ｇ１・Ｇ２をそれぞれ隣接するように配設している。こ
れにより、同じ絶縁層Ｉ１・Ｉ２上の信号配線Ｓ１・Ｓ
２間を電磁的に遮断して、同じ平面上の左右の信号配線
Ｓ１・Ｓ２間のクロストークノイズを良好に低減するこ
とができる。
を構成する第１および第２の平行配線群Ｌ１・Ｌ２は信
号配線Ｓ１・Ｓ２に電源配線Ｐ１・Ｐ２または接地配線
Ｇ１・Ｇ２をそれぞれ隣接するように配設している。こ
れにより、同じ絶縁層Ｉ１・Ｉ２上の信号配線Ｓ１・Ｓ
２間を電磁的に遮断して、同じ平面上の左右の信号配線
Ｓ１・Ｓ２間のクロストークノイズを良好に低減するこ
とができる。
【００３０】さらに、信号配線Ｓ１・Ｓ２に必ず電源配
線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２を隣接させるこ
とで、同じ平面上の電源配線Ｐ１・Ｐ２と信号配線Ｓ１
・Ｓ２および接地配線Ｇ１・Ｇ２と信号配線Ｓ１・Ｓ２
との相互作用が最大となり、電源配線Ｐ１・Ｐ２および
接地配線Ｇ１・Ｇ２のインダクタンスを減少させること
ができる。このインダクタンスの減少により、電源ノイ
ズおよび接地ノイズを効果的に低減することができる。
線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２を隣接させるこ
とで、同じ平面上の電源配線Ｐ１・Ｐ２と信号配線Ｓ１
・Ｓ２および接地配線Ｇ１・Ｇ２と信号配線Ｓ１・Ｓ２
との相互作用が最大となり、電源配線Ｐ１・Ｐ２および
接地配線Ｇ１・Ｇ２のインダクタンスを減少させること
ができる。このインダクタンスの減少により、電源ノイ
ズおよび接地ノイズを効果的に低減することができる。
【００３１】なお、このことは、第１の平行配線群Ｌ１
の下方または第２の平行配線群Ｌ２の上方の配線層とし
て同様に直交する平行配線群を用いた場合には、これら
についても同様に適用することができる。
の下方または第２の平行配線群Ｌ２の上方の配線層とし
て同様に直交する平行配線群を用いた場合には、これら
についても同様に適用することができる。
【００３２】また、本発明の多層配線基板においては、
積層配線体の上下には種々の配線構造の多層配線部を積
層して多層配線基板を構成することができる。例えば、
積層配線体と同様に平行配線群を直交させて積層した構
成の配線構造、あるいはストリップ線路構造の配線構
造、その他、マイクロストリップ線路構造・コプレーナ
線路構造等を多層配線基板に要求される仕様等に応じて
適宜選択して用いることができる。
積層配線体の上下には種々の配線構造の多層配線部を積
層して多層配線基板を構成することができる。例えば、
積層配線体と同様に平行配線群を直交させて積層した構
成の配線構造、あるいはストリップ線路構造の配線構
造、その他、マイクロストリップ線路構造・コプレーナ
線路構造等を多層配線基板に要求される仕様等に応じて
適宜選択して用いることができる。
【００３３】また、例えば、ポリイミド絶縁層と銅蒸着
による導体層といったものを積層して、電子回路を構成
してもよい。また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスコンデンサ・チップコンデンサ・電解コ
ンデンサといったものを取着して半導体素子収納用パッ
ケージを構成してもよい。
による導体層といったものを積層して、電子回路を構成
してもよい。また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスコンデンサ・チップコンデンサ・電解コ
ンデンサといったものを取着して半導体素子収納用パッ
ケージを構成してもよい。
【００３４】また、第１および第２の絶縁層Ｉ１・Ｉ２
を始めとする各絶縁層の形状は、図示したような略正方
形状のものに限られるものではなく、長方形状や菱形状
・多角形状等の形状であってもよい。
を始めとする各絶縁層の形状は、図示したような略正方
形状のものに限られるものではなく、長方形状や菱形状
・多角形状等の形状であってもよい。
【００３５】なお、第１および第２の平行配線群Ｌ１・
Ｌ２は、第１および第２の絶縁層Ｉ１・Ｉ２の表面に形
成するものに限られず、それぞれの絶縁層Ｉ１・Ｉ２の
内部に形成したものであってもよい。
Ｌ２は、第１および第２の絶縁層Ｉ１・Ｉ２の表面に形
成するものに限られず、それぞれの絶縁層Ｉ１・Ｉ２の
内部に形成したものであってもよい。
【００３６】また、図２に示す例に対して、第２の平行
配線群Ｌ２を第２の絶縁層Ｉ２の内部に形成した場合に
は、第２の平行配線群Ｌ２は表面に露出しないため、第
３の絶縁層Ｉ３は必ずしも必要ではない。
配線群Ｌ２を第２の絶縁層Ｉ２の内部に形成した場合に
は、第２の平行配線群Ｌ２は表面に露出しないため、第
３の絶縁層Ｉ３は必ずしも必要ではない。
【００３７】本発明の多層配線基板において、第１およ
び第２の絶縁層Ｉ１・Ｉ２を始めとする各絶縁層は、例
えばセラミックグリーンシート積層法によって、酸化ア
ルミニウム質焼結体や窒化アルミニウム質焼結体・炭化
珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・
ガラスセラミックス等の無機絶縁材料を使用して、ある
いはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノル
ボルネン・ベンゾシクロブテン等の有機絶縁材料を使用
して、あるいはセラミックス粉末等の無機絶縁物粉末を
エポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶
縁材料などの電気絶縁材料を使用して形成される。
び第２の絶縁層Ｉ１・Ｉ２を始めとする各絶縁層は、例
えばセラミックグリーンシート積層法によって、酸化ア
ルミニウム質焼結体や窒化アルミニウム質焼結体・炭化
珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・
ガラスセラミックス等の無機絶縁材料を使用して、ある
いはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノル
ボルネン・ベンゾシクロブテン等の有機絶縁材料を使用
して、あるいはセラミックス粉末等の無機絶縁物粉末を
エポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶
縁材料などの電気絶縁材料を使用して形成される。
【００３８】これら絶縁層は、それぞれの絶縁層の特性
に応じて、グリーンシート積層法やビルドアップ法等の
方法により所望の多層配線基板を構成するように形成す
ればよい。これら絶縁層の厚みとしては、使用する材料
の特性に応じて、また要求される仕様に対応する機械的
強度や電気的特性・貫通導体群の形成の容易さ等の条件
を満たすように適宜設定される。
に応じて、グリーンシート積層法やビルドアップ法等の
方法により所望の多層配線基板を構成するように形成す
ればよい。これら絶縁層の厚みとしては、使用する材料
の特性に応じて、また要求される仕様に対応する機械的
強度や電気的特性・貫通導体群の形成の容易さ等の条件
を満たすように適宜設定される。
【００３９】第１および第２の平行配線群Ｌ１・Ｌ２や
その他の配線層ならびに貫通導体群Ｔ等は、例えばタン
グステンやモリブデン・モリブデン−マンガン・銅・銀
・銀−パラジウム等の金属粉末メタライズ、あるいは銅
・銀・ニッケル・クロム・チタン・金・ニオブやそれら
の合金等の金属材料の薄膜等から成る。
その他の配線層ならびに貫通導体群Ｔ等は、例えばタン
グステンやモリブデン・モリブデン−マンガン・銅・銀
・銀−パラジウム等の金属粉末メタライズ、あるいは銅
・銀・ニッケル・クロム・チタン・金・ニオブやそれら
の合金等の金属材料の薄膜等から成る。
【００４０】これら配線導体および貫通導体は、それぞ
れの材料の特性や絶縁層への形成方法に従って、例えば
厚膜印刷法により、あるいはスパッタリング法・真空蒸
着法またはメッキ法により金属層を形成した後フォトリ
ソグラフィ法により、所定のパターン形状・大きさに設
定されて形成され、各絶縁層に配設される。
れの材料の特性や絶縁層への形成方法に従って、例えば
厚膜印刷法により、あるいはスパッタリング法・真空蒸
着法またはメッキ法により金属層を形成した後フォトリ
ソグラフィ法により、所定のパターン形状・大きさに設
定されて形成され、各絶縁層に配設される。
【００４１】第１および第２の平行配線群Ｌ１・Ｌ２の
各配線の幅および配線間の間隔は、使用する材料の特性
に応じて、要求される仕様に対応する電気的特性や絶縁
層Ｉ１・Ｉ２への配設の容易さ等の条件を満たすように
適宜設定される。
各配線の幅および配線間の間隔は、使用する材料の特性
に応じて、要求される仕様に対応する電気的特性や絶縁
層Ｉ１・Ｉ２への配設の容易さ等の条件を満たすように
適宜設定される。
【００４２】なお、各平行配線群Ｌ１・Ｌ２の厚みは１
〜20μｍ程度とすることが好ましい。この厚みが１μｍ
未満となると配線の抵抗が大きくなるため、配線群によ
る半導体素子への良好な電源供給や安定したグランドの
確保・良好な信号の伝搬が困難となる傾向が見られる。
他方、20μｍを超えるとその上に積層される絶縁層によ
る被覆が不十分となって絶縁不良となる場合がある。
〜20μｍ程度とすることが好ましい。この厚みが１μｍ
未満となると配線の抵抗が大きくなるため、配線群によ
る半導体素子への良好な電源供給や安定したグランドの
確保・良好な信号の伝搬が困難となる傾向が見られる。
他方、20μｍを超えるとその上に積層される絶縁層によ
る被覆が不十分となって絶縁不良となる場合がある。
【００４３】貫通導体群Ｔの各貫通導体は、横断面形状
が円形のものの他にも楕円形や正方形・長方形等の矩
形、その他の異形状のものを用いてもよい。その位置や
大きさは、使用する材料の特性に応じて、要求される仕
様に対応する電気的特性や絶縁層への形成・配設の容易
さ等の条件を満たすように適宜設定される。
が円形のものの他にも楕円形や正方形・長方形等の矩
形、その他の異形状のものを用いてもよい。その位置や
大きさは、使用する材料の特性に応じて、要求される仕
様に対応する電気的特性や絶縁層への形成・配設の容易
さ等の条件を満たすように適宜設定される。
【００４４】例えば、絶縁層にガラスセラミックスを用
い、平行配線群に銅（Ｃｕ）を主成分とする導体材料を
用いた場合であれば、絶縁層の厚みを100 μｍとし、配
線の線幅を100 μｍ、配線間の間隔を100 μｍ、貫通導
体の径を100 μｍとすることによって、信号配線のイン
ピーダンスを50Ωとし、上下の平行配線群間を高周波信
号の反射を抑えつつ電気的に接続することができる。そ
して、電源配線Ｐ１・Ｐ２として例えばＣｕ：ＣｕＦｅ
2 Ｏ4 ＝80重量％：20重量％の割合で磁性粉末を含有さ
せた導体ペーストを用いることによって、電源配線Ｐ１
・Ｐ２にノイズ抑制に必要な磁性を持たせることがで
き、電源配線Ｐ１・Ｐ２に侵入する高周波ノイズ信号を
効果的に熱エネルギーに変換して吸収させることができ
て、ＥＭＩノイズ対策にも有効な、良好な電気的特性の
配線構造を形成することができる。
い、平行配線群に銅（Ｃｕ）を主成分とする導体材料を
用いた場合であれば、絶縁層の厚みを100 μｍとし、配
線の線幅を100 μｍ、配線間の間隔を100 μｍ、貫通導
体の径を100 μｍとすることによって、信号配線のイン
ピーダンスを50Ωとし、上下の平行配線群間を高周波信
号の反射を抑えつつ電気的に接続することができる。そ
して、電源配線Ｐ１・Ｐ２として例えばＣｕ：ＣｕＦｅ
2 Ｏ4 ＝80重量％：20重量％の割合で磁性粉末を含有さ
せた導体ペーストを用いることによって、電源配線Ｐ１
・Ｐ２にノイズ抑制に必要な磁性を持たせることがで
き、電源配線Ｐ１・Ｐ２に侵入する高周波ノイズ信号を
効果的に熱エネルギーに変換して吸収させることができ
て、ＥＭＩノイズ対策にも有効な、良好な電気的特性の
配線構造を形成することができる。
【００４５】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。例え
ば、ストリップ線路構造の多層配線部を積層して多層配
線基板を構成し、その広い面積のいわゆるベタ電源プレ
ーンにも磁性体を含有させたものとしてもよい。
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。例え
ば、ストリップ線路構造の多層配線部を積層して多層配
線基板を構成し、その広い面積のいわゆるベタ電源プレ
ーンにも磁性体を含有させたものとしてもよい。
【００４６】また、上述の実施例では本発明を半導体素
子を搭載する多層配線基板として説明したが、これを半
導体素子を収容する半導体素子収納用パッケージや、あ
るいはマルチチップモジュールに適用するものとしても
よい。また、絶縁層として放熱を考慮した窒化アルミニ
ウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮し
たガラスセラミックス質焼結体を用いたものとしてもよ
い。
子を搭載する多層配線基板として説明したが、これを半
導体素子を収容する半導体素子収納用パッケージや、あ
るいはマルチチップモジュールに適用するものとしても
よい。また、絶縁層として放熱を考慮した窒化アルミニ
ウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮し
たガラスセラミックス質焼結体を用いたものとしてもよ
い。
【００４７】
【発明の効果】本発明の多層回路基板によれば、信号配
線および接地配線を含む平行配線群を互いに直交配置し
て貫通導体群で接続して成る積層配線体において、平行
配線群のうち電源配線を磁性体を含有するものとしてい
ることから、電源配線に侵入する高周波ノイズ信号をこ
の磁性体により電源配線中において熱エネルギーに変換
させて吸収することができ、その結果、ＥＭＩノイズの
侵入や放射を防止し、搭載される半導体素子等の電子部
品の誤動作を引き起こすことなく正常に動作させること
ができる。
線および接地配線を含む平行配線群を互いに直交配置し
て貫通導体群で接続して成る積層配線体において、平行
配線群のうち電源配線を磁性体を含有するものとしてい
ることから、電源配線に侵入する高周波ノイズ信号をこ
の磁性体により電源配線中において熱エネルギーに変換
させて吸収することができ、その結果、ＥＭＩノイズの
侵入や放射を防止し、搭載される半導体素子等の電子部
品の誤動作を引き起こすことなく正常に動作させること
ができる。
【００４８】以上により、本発明によれば、直交させて
積層した平行配線群で構成され、配線間のクロストーク
ノイズを低減させることができる配線構造を有し、しか
もその電気的特性を劣化させることなくＥＭＩノイズ対
策、特に電源配線に侵入するノイズを抑制することがで
きる、高速で作動する半導体素子等の電子部品を搭載す
る電子回路基板やパッケージ等に好適な多層配線基板を
提供することができた。
積層した平行配線群で構成され、配線間のクロストーク
ノイズを低減させることができる配線構造を有し、しか
もその電気的特性を劣化させることなくＥＭＩノイズ対
策、特に電源配線に侵入するノイズを抑制することがで
きる、高速で作動する半導体素子等の電子部品を搭載す
る電子回路基板やパッケージ等に好適な多層配線基板を
提供することができた。
【図１】（ａ）および（ｂ）は、それぞれ本発明の多層
配線基板に係る積層配線体の実施の形態の一例を示す第
１の絶縁層および第２の絶縁層の平面図である。
配線基板に係る積層配線体の実施の形態の一例を示す第
１の絶縁層および第２の絶縁層の平面図である。
【図２】図１に示す積層配線体から成る本発明の多層配
線基板の実施の形態の一例を示す断面図である。
線基板の実施の形態の一例を示す断面図である。
Ｉ１、Ｉ２・・・・絶縁層 Ｌ１、Ｌ２・・・・平行配線群 Ｐ１、Ｐ２・・・・電源配線 Ｇ１、Ｇ２・・・・接地配線 Ｓ１、Ｓ２・・・・信号配線 Ｔ・・・・・・・・貫通導体群
Claims (2)
- 【請求項１】 第１の平行配線群を有する第１の絶縁層
上に、前記第１の平行配線群と直交する第２の平行配線
群を有する第２の絶縁層を積層し、前記第１および第２
の平行配線群を貫通導体群で電気的に接続して成る積層
配線体を具備して成り、前記第１および第２の平行配線
群はそれぞれ電源配線を有するとともに、該電源配線は
磁性体を含有していることを特徴とする多層配線基板。 - 【請求項２】 前記第１および第２の平行配線群は、そ
れぞれ複数の信号配線と、各信号配線に隣接する電源配
線または接地配線とを有することを特徴とする請求項１
記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36601699A JP2001185647A (ja) | 1999-12-24 | 1999-12-24 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36601699A JP2001185647A (ja) | 1999-12-24 | 1999-12-24 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001185647A true JP2001185647A (ja) | 2001-07-06 |
Family
ID=18485709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36601699A Pending JP2001185647A (ja) | 1999-12-24 | 1999-12-24 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001185647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020194431A1 (ja) * | 2019-03-25 | 2020-10-01 | 三菱電機株式会社 | 回路基板および空気調和機 |
-
1999
- 1999-12-24 JP JP36601699A patent/JP2001185647A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020194431A1 (ja) * | 2019-03-25 | 2020-10-01 | 三菱電機株式会社 | 回路基板および空気調和機 |
| JPWO2020194431A1 (ja) * | 2019-03-25 | 2021-10-14 | 三菱電機株式会社 | 回路基板および空気調和機 |
| JP7053950B2 (ja) | 2019-03-25 | 2022-04-12 | 三菱電機株式会社 | 回路基板および空気調和機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3878795B2 (ja) | 多層配線基板 | |
| JP3935638B2 (ja) | 多層配線基板 | |
| JP3940537B2 (ja) | 多層配線基板 | |
| JP3798978B2 (ja) | 多層配線基板 | |
| JP3798919B2 (ja) | 多層配線基板 | |
| JP3796104B2 (ja) | 多層配線基板 | |
| JP2001185647A (ja) | 多層配線基板 | |
| JP3792472B2 (ja) | 多層配線基板 | |
| JP2001185856A (ja) | 多層配線基板 | |
| JP3752409B2 (ja) | 多層配線基板 | |
| JP3692254B2 (ja) | 多層配線基板 | |
| JP2002043762A (ja) | 多層配線基板 | |
| JP3784244B2 (ja) | 多層配線基板 | |
| JP3754865B2 (ja) | 多層配線基板 | |
| JP3754863B2 (ja) | 多層配線基板 | |
| JP2001217345A (ja) | 多層配線基板 | |
| JP3754864B2 (ja) | 多層配線基板 | |
| JP3754866B2 (ja) | 多層配線基板 | |
| JP3618061B2 (ja) | 多層配線基板 | |
| JP2001077541A (ja) | 多層配線基板 | |
| JP2001077542A (ja) | 多層配線基板 | |
| JP2001127385A (ja) | 多層配線基板 | |
| JP3792482B2 (ja) | 多層配線基板 | |
| JP2001085848A (ja) | 多層配線基板 | |
| JP2001339169A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |