JP2001185561A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001185561A
JP2001185561A JP2000330832A JP2000330832A JP2001185561A JP 2001185561 A JP2001185561 A JP 2001185561A JP 2000330832 A JP2000330832 A JP 2000330832A JP 2000330832 A JP2000330832 A JP 2000330832A JP 2001185561 A JP2001185561 A JP 2001185561A
Authority
JP
Japan
Prior art keywords
semiconductor device
active element
heat sink
package
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000330832A
Other languages
English (en)
Inventor
Junko Kono
純子 河野
Kazunori Asano
和則 麻埜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000330832A priority Critical patent/JP2001185561A/ja
Publication of JP2001185561A publication Critical patent/JP2001185561A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】能動素子で発生した熱を効率良くパッケージ側
に放散することができる半導体装置を提供する。 【解決手段】半導体基板上に形成した能動素子とパッケ
ージを接続してなる半導体装置であって、能動素子のド
レイン電極3上に、電気絶縁性が高く、熱伝導性の良い
絶縁体である窒化アルミニウム5が形成され、前記絶縁
体を前記能動素子のソース電極の配線層である導電部材
6と熱的に接触させた半導体装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、フェースダウン方式によりパッケージと接続する
高出力FET(電界効果型トランジスタ)に関する。
【0002】
【従来の技術】GaAs系の半導体材料からなる半導体
装置は、その材料特性から高速応答が要求される半導体
装置として使用されることが多いが、素子の発熱は半導
体装置の特性を劣化させるため、素子の冷却効率をいか
に高めるかが課題である。
【0003】たとえば、素子で発生した熱を半導体基板
側から放散する方式の半導体装置では、熱伝導率の小さ
いGaAs基板を薄くし、熱の放散を高める手法が取ら
れる。しかし、基板が薄くなると素子の機械的強度が弱
くなるという欠点があるため、機械的強度を弱めずに放
熱効率を高める方法として、基板とヒートシンクを導電
層を介して接続する方法(たとえば特開昭59−124
750、特開平06−005633公報参照)が開示さ
れている。
【0004】一方、素子で発生した熱を半導体基板の表
面側(絶縁膜、電極等が形成されている側)の電極から
放散する方式の半導体装置では、電極と電気的に接続さ
れている導電体やヒートシンク部材を通して放熱する手
法がとられる。
【0005】特に、高出力FET(電界効果型トランジ
スタ)の場合には、GaAs基板上に形成されたゲート
電極配線をパッケージのヒートシンクに密着させるフェ
ースダウン方式のフリップチップ実装が、従来より一般
的に用いられる。
【0006】図12は、従来の半導体装置の断面を示す
図であり、図13は、図12で示した半導体装置をパッ
ケージに実装した状態での断面を示す図を示す。
【0007】図12及び図13を参照して、従来の半導
体装置の製造方法について工程順に説明する。
【0008】図12を参照すると、まず、GaAs等の
基板1上に、ゲート電極2を形成した後、基板1全面に
第1の絶縁膜7を堆積する。この第1の絶縁膜7の、ソ
ース電極4、ドレイン電極3形成箇所に対応する領域に
開孔を設け、メッキの通電層となるTiAu等のスパッ
タ、Auメッキを行うことで、ソース電極4、及びドレ
イン電極3を形成する。
【0009】次に、第1の絶縁膜7、ソース電極4、ド
レイン電極3を覆うように全面に、第2の絶縁膜8を堆
積し、これを平坦化した後に、ソース電極4に対応する
領域に開孔を設け、露出している第2の絶縁膜8を除去
し、続いて、メッキの通電層となるTiAu等を全面に
スパッタし、厚膜のAuをメッキすることにより、導電
部材6を形成し、これにより図12に示すような断面形
状の能動素子が得られる。
【0010】そして、図12に示す能動素子を、図13
に示すように、パッケージのヒートシンク9にフェース
ダウン方式で熱圧着等により接合することにより、フリ
ップチップ実装を行っていた。
【0011】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置においては、次のような問題点を有
している。図14は、図13に示した従来の半導体装置
の問題点を模式的に説明するための図である。すなわ
ち、図14を参照すると、熱の放散経路13が、ソース
電極4から導電部材6を通り、パッケージのヒートシン
ク9に至る経路のみであり、ドレイン電極3側で発生し
た熱の逃げ道が無いために、半導体装置で発生した熱を
効率良くパッケージ側に放散することが出来ない。
【0012】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、半導体装置で発
生した熱を効率良くパッケージ側に放散することができ
る半導体装置を提供することにある。
【0013】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る装置は、その概要を述べれば、ドレイ
ン電極上部に電気絶縁性が高く、熱伝導性の良い絶縁体
を形成し、この絶縁体とソース電極の引き出し配線層を
熱的に接触させるようにしたものである。
【0014】第1の視点において、本発明の半導体装置
は、半導体基板上に形成された能動素子とパッケージの
ヒートシンク部材を接続した半導体装置であって、能動
素子の端子から前記パッケージのヒートシンク部材へ熱
を伝達するための放熱パスを、前記能動素子の端子のう
ち予め定めた複数の端子について、該端子毎に、複数備
え、前記予め定めた複数の端子同士が、前記放熱用パス
及び前記ヒートシンク部材によって互いに電気的に接続
されることのないように構成され、前記複数の放熱用パ
スの少なくとも一つの放熱パスには、前記ヒートシンク
部材に至るまでの経路において熱良導体であり且つ電気
的に絶縁性の部材(「絶縁部材」という)が挿入されて
いることを特徴とする。
【0015】第2の視点において、本発明の半導体装置
は、半導体基板上に形成された能動素子とパッケージの
ヒートシンクをフェースダウンで実装した半導体装置で
あって、前記能動素子の第1端子が、導電部材を介して
前記ヒートシンクに結合しているとともに、前記能動素
子の第2端子が、熱良導体であり電気的に絶縁性である
絶縁部材を少なくともその間に介して前記ヒートシンク
に結合され熱を伝達する、ことを特徴とする。また、第
3の視点において、本発明の半導体装置は、半導体基板
上に形成された能動素子とパッケージのヒートシンクを
フェースダウンで実装した半導体装置であって、前記能
動素子の一の電極(「第1の電極」という)が導電部材
と接続され、前記能動素子の他の電極のうちの少なくと
も一つの電極(「第2の電極」という)が、熱良導体で
あり電気的に絶縁性である絶縁部材を介して前記導電部
材に接続され、前記導電部材が前記パッケージのヒート
シンクと接してなる、ことを特徴とする。
【0016】
【発明の実施の形態】本発明の半導体装置は、基板上に
形成した能動素子と、前記能動素子を収容するパッケー
ジのヒートシンク部材とを、結合してなる半導体装置の
製造方法において、(a)前記基板上にゲート電極を形成
する工程と、(b)前記基板上に、ドレイン電極とソース
電極に対応する位置に開孔を設けた、第1の絶縁膜を成
膜する工程と、(c)前記基板上に前記ドレイン電極と前
記ソース電極を形成する工程と、(d)前記基板全面に、
第2の絶縁膜を成膜し、前記ドレイン電極と前記ソース
電極表面が露出するまで平坦化する工程と、(e)前記ド
レイン電極上に、絶縁部材を形成する工程と、(f)前記
基板上に、ソース電極に対応する位置に開孔を設けた第
3の絶縁膜を成膜し、前記ドレイン電極の前記絶縁部材
表面が露出するまで平坦化する工程と、(g)前記第3の
絶縁膜上に導電部材を形成する工程を含む、半導体装置
の製造方法により製造することができる。
【0017】また、本発明の半導体装置は、基板上に形
成した能動素子と、前記能動素子を収容するパッケージ
のヒートシンク部材とを、結合してなる半導体装置の製
造方法において、(a)前記基板上にゲート電極を形成す
る工程と、(b)前記基板上に、ドレイン電極とソース電
極に対応する位置に開孔を設けた、第1の絶縁膜を成膜
する工程と、(c)前記基板上に前記ドレイン電極と前記
ソース電極を形成する工程と、(d)前記基板全面に、第
2の絶縁膜を成膜し、前記ドレイン電極と前記ソース電
極表面が露出するまで平坦化する工程と、(e)前記ドレ
イン電極上に、絶縁部材を形成する工程と、(f)前記パ
ッケージ上に、前記能動素子のソース電極に対向する位
置に金属の突起を設ける工程と、(g)前記能動素子と前
記パッケージとを、前記能動素子の前記ソース電極と前
記パッケージの前記金属の突起とが対向するように張り
合わせる工程を含む、半導体装置の製造方法により製造
することができる。
【0018】また、本発明の半導体装置は、基板上に形
成した能動素子と、前記能動素子を収容するパッケージ
のヒートシンク部材とを、結合してなる半導体装置の製
造方法において、(a)前記基板上にゲート電極を形成す
る工程と、(b)前記基板上に、ドレイン電極とソース電
極に対応する位置に開孔を設けた、第1の絶縁膜を成膜
する工程と、(c)前記基板上に前記ドレイン電極と前記
ソース電極を形成する工程と、(d)前記パッケージ上
に、前記能動素子のドレイン電極に対向する位置に絶縁
部材を設ける工程と、(e)前記パッケージ上に、前記能
動素子のソース電極に対向する位置に金属の突起を設け
る工程と、(f)前記能動素子と前記パッケージとを、前
記能動素子の前記ソース電極と前記パッケージの前記金
属の突起とが対向し、かつ、前記ドレイン電極と前記パ
ッケージの前記絶縁部材とが対向するように張り合わせ
る工程を含む、半導体装置の製造方法により製造するこ
とができる。
【0019】上記において、好ましくは、絶縁部材の全
部、またはその一部を、窒化アルミニウムを含む部材を
選択しても良く、また、能動素子としてGaAs基板上
に形成された高出力FETを用いても良い。
【0020】さらに、本発明の実施の形態及びその具体
例を例示する実施例に即して詳細に説明する。
【0021】本発明に係る半導体装置は、その好ましい
一実施の形態において、半導体基板上に形成した能動素
子とパッケージを接続してなる半導体装置において、能
動素子の一の電極(例えば、ドレイン電極(図6の
3))上に、電気絶縁性が高く、熱伝導性の良い絶縁体
(例えば、窒化アルミニウム(図6の5))を形成し、
前記絶縁体を前記能動素子の他の一の電極の引き出し配
線層(例えば、ソース電極の配線層(図6の6))、ま
たはパッケージのヒートシンク(図9の9)と熱的に接
触させる。
【0022】または、パッケージのヒートシンク(図9
の9)上に電気絶縁性が高く、熱伝導性の良い絶縁体
(例えば、窒化アルミニウム(図6の5))を形成し、
前記能動素子の一の電極(例えば、ドレイン電極(図6
の3))と熱的に接触させる。
【0023】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
【0024】[実施例1]本発明の第1の実施例につい
て、以下に説明する。図1乃至図5は、本発明の第1の
実施例に係る半導体装置を製造するための製造方法を説
明するための断面図であり、図1は、能動素子の断面図
を、図2乃至図5は、その製造方法を工程順に模式的に
示した工程断面図である。また、図6は、能動素子をパ
ッケージに実装した状態を模式的に示した断面図であ
り、また図7は、能動素子で発生した熱がパッケージに
放散される様子を模式的に示した断面図である。
【0025】まず、図2に示すように、GaAs等から
なる基板1上に公知の技術を用いて、ゲート電極2を形
成した後、基板1全面に第1の絶縁膜7を堆積する。
【0026】次に、第1の絶縁膜7の、ソース電極4及
びドレイン電極3の形成箇所に対応する領域に開孔を設
け、メッキの通電層となるTiAu等の金属をスパッタ
法等により成膜した後、Au等の金属をメッキ法等によ
り成長させ、ソース電極4、及びドレイン電極3を形成
する。
【0027】続いて、図3に示すように、第1の絶縁膜
7、ソース電極4及びドレイン電極3を覆うように、第
2の絶縁膜8を堆積し、公知の技術を用いて平坦化を行
い、ドレイン電極3及びソース電極4が表面に露出する
までエッチバックする。
【0028】そして、例えば、窒化アルミニウム5等の
電気絶縁性が高く、熱伝導性に優れた絶縁部材を化学気
相成長(CVD)法等を用いて、基板1全面に堆積し、
絶縁部材の上にフォトレジストを塗布した後、公知のリ
ソグラフィ技術を用いて、ドレイン電極3に対応する部
分のみにレジスト10を残し、露出した部分の窒化アル
ミニウム5をエッチングして除去する。
【0029】図4に示すように、基板1全面に絶縁膜1
2を堆積した後、窒化アルミニウム5が露出するまでエ
ッチバックして平坦化を行う。その後、ソース電極4に
対応する部分の絶縁膜12をエッチング除去して開孔を
設ける。
【0030】次に、図5に示すように、メッキの通電層
となるTiAu等の金属をスパッタ法等を用いて成膜し
た後、Au等の金属をメッキ法等を用いて成長させ、導
電部材6を形成する。この状態では、TiAu及びAu
メッキの導電部材6を形成する際に、窒化アルミニウム
5が露出しているために、導電部材6は窒化アルミニウ
ム5上にも形成され、熱的な接触を十分に得ることがで
きる。
【0031】最後に、図6に示すように、以上の工程で
製造した能動素子とパッケージのヒ−トシンクをフェー
スダウンで実装する。
【0032】上述した本発明の第1の実施例は、次のよ
うな効果を有している。図7は、図6に示した本発明の
第1の実施例の効果を模式的に説明するための図であ
る。すなわち、図7を参照すると、能動素子から発生し
た熱が、ソース電極4のみならず、ドレイン電極3から
も熱伝導性の良い窒化アルミニウム5及び導電部材6を
介してパッケージのヒートシンク9に放出されるため、
能動素子から発生した熱が2つの経路から放出されるこ
とになり、従来に比べて熱の放散効率が高くなる。
【0033】[実施例2]次に、本発明の第2の実施例
について説明する。図8及び図9は、本発明の半導体装
置を説明するための図である。なお、本発明の第2の実
施例の半導体装置を製造するための製造方法について
は、前記第1の実施例の説明で参照した図2及び図3が
参照される。本発明の第2の実施例と前記第1の実施例
の主な相違点は、パッケージのヒートシンク側のソース
電極に対応する部分に、Auメッキからなる金属の突起
を設けたことである。まず、本実施例の半導体装置を製
造するための製造方法について説明する。
【0034】基板1上に、公知の技術を用いて、ゲート
電極2、第1の絶縁膜7、ドレイン電極3、ソース電極
4を形成する(図2参照)。
【0035】次に、図3に示すように、GaAs基板1
全面に第2の絶縁膜8を堆積し、公知の技術を用いて平
坦化を行い、ドレイン電極3及びソース電極4が表面に
露出するまでエッチバックする。
【0036】続いて、窒化アルミニウム5等をCVD法
等を用いて、基板1全面に堆積し、絶縁体5の上にフォ
トレジストを塗布した後、公知のリソグラフィ技術を用
いて、ドレイン電極3に対応する部分のみにレジスト1
0を残し、露出した部分の窒化アルミニウム5をエッチ
ングして除去する。
【0037】次に、本実施例では、図8に示すように、
フリップチップ実装するパッケージのヒートシンク9
の、能動素子と張り合わせた時に、能動素子のソース電
極4と対向する部分に、Auメッキ11を施す。
【0038】以上のように形成した能動素子とパッケー
ジを、図9に示すように、能動素子のソース電極4とパ
ッケージのヒートシンク9の金メッキ11が対向するよ
うに位置決めして、熱圧着等により、両者を貼り合わせ
て実装する。
【0039】本実施例では、前記第1の実施例と同様
に、能動素子から発生した熱が、ソース電極4のみなら
ず、ドレイン電極3からも熱伝導性の良い窒化アルミニ
ウム5を介してパッケージのヒートシンク9に放出さ
れ、更に窒化アルミニウムが直接、パッケージのヒート
シンクに接触しているために、熱の放散効率は更に高く
なる。
【0040】[実施例3]次に、本発明の第3の実施例
について、以下に説明する。図10及び図11は、本発
明の半導体装置及びその製造方法の第3の実施例を説明
するための図である。なお、本発明の第3の実施例にお
いて、その製造方法については、前記第1の実施例の説
明で参照した図2が参照される。本発明の第3の実施例
と前記第1の実施例の主な相違点は、パッケージのヒー
トシンク側のソース電極に対応する部分にAuメッキか
らなる金属の突起を設け、ドレイン電極3に対応する部
分に窒化アルミニウムを設けたことである。まず、本実
施例の製造方法について説明する。
【0041】前記第1の実施例と同様に、基板1上に、
公知の技術を用いて、ゲート電極2、第1の絶縁膜7、
ドレイン電極3、ソース電極4を形成する(図2参
照)。
【0042】次に、本実施例では、図10に示すよう
に、フリップチップ実装するパッケージのヒートシンク
9の、能動素子と張り合わせた時に能動素子のソース電
極4と対向する部分に、Auメッキ11を施し、ドレイ
ン電極3と対向する部分に窒化アルミニウム5を堆積す
る。
【0043】以上のように形成した能動素子とパッケー
ジを、図11に示すように、能動素子のソース電極4と
パッケージのヒートシンク9の金メッキ11が対向し、
ドレイン電極3と窒化アルミニウム5が対向するように
位置決めし、熱圧着等により両者を貼り合わせて実装す
る。
【0044】本実施例においても、前記第1の実施例と
同様に、能動素子から発生した熱が、ソース電極4のみ
ならず、ドレイン電極3からも熱伝導性の良い窒化アル
ミニウム5を介してパッケージのヒートシンク9に放出
されるが、本実施例では、能動素子側において第2の絶
縁膜の形成、その絶縁膜の平坦化、穴開け等が不要であ
り、前記第1の実施例と比べて、製造工程を大幅に削減
することができる。
【0045】以上の実施例では、電気絶縁性が高く、熱
伝導性に優れた絶縁部材として、窒化アルミニウムを用
いたが、これに準ずるか、より優れた特性を有する材料
であれば良く、たとえば、アルミナ等を用いることもで
きる。
【0046】また、絶縁部材の全部が絶縁性を有する必
要はなく、絶縁部材に接続される、能動素子の一の端子
と、ヒートシンク部材とを、電気的に絶縁するに足りる
絶縁体を一部に含めばよい。
【0047】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
【0048】本発明の第1の効果は、能動素子から発生
した熱が、ソース電極のみならず、ドレイン電極からも
熱伝導性の良い窒化アルミニウム及び導電部材を介して
パッケージのヒートシンクに放出されるため、能動素子
から発生した熱が2以上の経路から放出されることにな
り、従来方式に比べて熱の放散効率が向上するというこ
とである。
【0049】本発明の第2の効果として、パッケージ側
に金メッキ領域または窒化アルミニウム領域を設けるこ
とにより、半導体装置の製造工程を削減することができ
るということである。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る半導体装置を示し
た断面図である。
【図2】本発明の第1の実施例に係る半導体装置を製造
するための製造方法を工程順に示した断面図である。
【図3】本発明の第1の実施例に係る半導体装置を製造
するための製造方法を工程順に示した断面図である。
【図4】本発明の第1の実施例に係る半導体装置を製造
するための製造方法を工程順に示した断面図である。
【図5】本発明の第1の実施例に係る半導体装置を製造
するための製造方法を工程順に示した断面図である。
【図6】本発明の第1の実施例に係る半導体装置の実装
形態を示した断面図である。
【図7】本発明の第1の実施例に係る半導体装置の熱放
散の状態を模式的に示した断面図である。
【図8】本発明の第2の実施例に係る半導体装置を示し
た図である。
【図9】本発明の第2の実施例に係る半導体装置の実装
形態を示した断面図である。
【図10】本発明の第3の実施例に係る半導体装置を示
した図である。
【図11】本発明の第3の実施例に係る半導体装置の実
装形態を示した断面図である。
【図12】従来の半導体装置を説明した図である。
【図13】従来の半導体装置の実装形態を示した断面図
である。
【図14】従来の半導体装置の熱放散の状態を模式的に
示した断面図である。
【符号の説明】
1 GaAs基板 2 ゲート電極 3 ドレイン電極 4 ソース電極 5 窒化アルミニウム 6 導電部材 7 (第1の)絶縁膜 8 (第2の)絶縁膜 9 パッケージのヒートシンク 10 レジスト 11 Auメッキ 12 (第3の)絶縁膜 13 熱の放散経路

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に形成された能動素子とパッ
    ケージのヒートシンク部材を接続した半導体装置であっ
    て、 能動素子の端子から前記パッケージのヒートシンク部材
    へ熱を伝達するための放熱パスを、前記能動素子の端子
    のうち予め定めた複数の端子について、該端子毎に、複
    数備え、前記予め定めた複数の端子同士が、前記放熱用
    パス及び前記ヒートシンク部材によって互いに電気的に
    接続されることのないように構成され、 前記複数の放熱用パスの少なくとも一つの放熱パスに
    は、前記ヒートシンク部材に至るまでの経路において熱
    良導体であり且つ電気的に絶縁性の部材(「絶縁部材」
    という)が挿入されていることを特徴とする半導体装
    置。
  2. 【請求項2】半導体基板上に形成された能動素子とパッ
    ケージのヒートシンクをフェースダウンで実装した半導
    体装置であって、 前記能動素子の第1端子が、導電部材を介して前記ヒー
    トシンクに結合しているとともに、前記能動素子の第2
    端子が、熱良導体であり電気的に絶縁性である絶縁部材
    を少なくともその間に介して前記ヒートシンクに結合さ
    れ熱を伝達する、ことを特徴とする半導体装置。
  3. 【請求項3】半導体基板上に形成された能動素子とパッ
    ケージのヒートシンクをフェースダウンで実装した半導
    体装置であって、 前記能動素子の一の電極(「第1の電極」という)が導
    電部材と接続され、前記能動素子の他の電極のうちの少
    なくとも一つの電極(「第2の電極」という)が、熱良
    導体であり電気的に絶縁性である絶縁部材を介して前記
    導電部材に接続され、前記導電部材が前記パッケージの
    ヒートシンクと接してなる、ことを特徴とする半導体装
    置。
  4. 【請求項4】前記導電部材が前記ヒートシンクに設けら
    れていることを特徴とする請求項2記載の半導体装置。
  5. 【請求項5】前記絶縁部材が、前記能動素子の端子表面
    に設けられていることを特徴とする請求項2記載の半導
    体装置。
  6. 【請求項6】前記絶縁部材が、前記能動素子を実装する
    パッケージのヒートシンクに設けられていることを特徴
    とする請求項2記載の半導体装置。
  7. 【請求項7】前記導電部材および前記絶縁部材が前記ヒ
    ートシンクに設けられていることを特徴とする請求項2
    記載の半導体装置。
  8. 【請求項8】前記能動素子がFET(電界効果型トラン
    ジスタ)からなり、前記第1の電極をソース電極、前記
    第2の電極をドレイン電極としたことを特徴とする請求
    項3記載の半導体装置。
  9. 【請求項9】前記絶縁部材が窒化アルミニウムまたはア
    ルミナを含むことを特徴とする請求項1乃至7のいずれ
    か一項に記載の半導体装置。
JP2000330832A 2000-10-30 2000-10-30 半導体装置 Pending JP2001185561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000330832A JP2001185561A (ja) 2000-10-30 2000-10-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000330832A JP2001185561A (ja) 2000-10-30 2000-10-30 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08254498A Division JP3144377B2 (ja) 1998-03-13 1998-03-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001185561A true JP2001185561A (ja) 2001-07-06

Family

ID=18807281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000330832A Pending JP2001185561A (ja) 2000-10-30 2000-10-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2001185561A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006512775A (ja) * 2003-01-02 2006-04-13 クリー インコーポレイテッド 半導体デバイスの作製方法及びフリップチップ集積回路
US8111001B2 (en) 2007-07-17 2012-02-07 Cree, Inc. LED with integrated constant current driver
KR20120054495A (ko) * 2010-11-19 2012-05-30 한국전자통신연구원 GaN계 화합물 전력반도체 장치 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006512775A (ja) * 2003-01-02 2006-04-13 クリー インコーポレイテッド 半導体デバイスの作製方法及びフリップチップ集積回路
US8111001B2 (en) 2007-07-17 2012-02-07 Cree, Inc. LED with integrated constant current driver
US8569970B2 (en) 2007-07-17 2013-10-29 Cree, Inc. LED with integrated constant current driver
US8810151B2 (en) 2007-07-17 2014-08-19 Cree, Inc. LED with integrated constant current driver
KR20120054495A (ko) * 2010-11-19 2012-05-30 한국전자통신연구원 GaN계 화합물 전력반도체 장치 및 그 제조 방법
KR101719670B1 (ko) 2010-11-19 2017-03-24 한국전자통신연구원 GaN계 화합물 전력반도체 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP3144377B2 (ja) 半導体装置の製造方法
US6579743B2 (en) Chip packaging system and method using deposited diamond film
TWI276183B (en) Thin, thermally enhanced flip chip in a leaded molded package
JPH08330507A (ja) ハイブリッド・マルチチップ・モデュールおよびその製造方法
US5616517A (en) Flip chip high power monolithic integrated circuit thermal bumps and fabrication method
JP2004047883A (ja) 電力半導体装置
US20090197364A1 (en) Method of fabricating substrate
WO2005117116A1 (ja) 半導体装置
JPH04144157A (ja) 半導体装置およびその製造方法
CN100364189C (zh) 半导体激光及其制造方法
JPH09260539A (ja) サブマウント装置および半導体装置ならびにそれらの製造方法
US20180019181A1 (en) Semiconductor device
JP2001185561A (ja) 半導体装置
US7642571B2 (en) Substrate core
JP2000031487A (ja) 半導体装置とその製造方法
JP4281229B2 (ja) 平型半導体装置
JP2865099B1 (ja) 半導体装置
JP2725696B2 (ja) 半導体装置
JP2656328B2 (ja) 半導体装置
JP2758888B2 (ja) 半導体装置
JP2601640B2 (ja) 電気的導体構造を作成する方法と大規模集積回路
JP2006229039A (ja) 電界効果トランジスタおよびその半導体装置
JP2002314036A (ja) 半導体装置
JP2002064174A (ja) 半導体装置及びその製造方法
JP2000315769A (ja) 三次元モノリシックマイクロ波集積回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041019