JP2001185561A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001185561A JP2001185561A JP2000330832A JP2000330832A JP2001185561A JP 2001185561 A JP2001185561 A JP 2001185561A JP 2000330832 A JP2000330832 A JP 2000330832A JP 2000330832 A JP2000330832 A JP 2000330832A JP 2001185561 A JP2001185561 A JP 2001185561A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- active element
- heat sink
- package
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】能動素子で発生した熱を効率良くパッケージ側
に放散することができる半導体装置を提供する。 【解決手段】半導体基板上に形成した能動素子とパッケ
ージを接続してなる半導体装置であって、能動素子のド
レイン電極３上に、電気絶縁性が高く、熱伝導性の良い
絶縁体である窒化アルミニウム５が形成され、前記絶縁
体を前記能動素子のソース電極の配線層である導電部材
６と熱的に接触させた半導体装置。
に放散することができる半導体装置を提供する。 【解決手段】半導体基板上に形成した能動素子とパッケ
ージを接続してなる半導体装置であって、能動素子のド
レイン電極３上に、電気絶縁性が高く、熱伝導性の良い
絶縁体である窒化アルミニウム５が形成され、前記絶縁
体を前記能動素子のソース電極の配線層である導電部材
６と熱的に接触させた半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、フェースダウン方式によりパッケージと接続する
高出力ＦＥＴ（電界効果型トランジスタ）に関する。
特に、フェースダウン方式によりパッケージと接続する
高出力ＦＥＴ（電界効果型トランジスタ）に関する。
【０００２】
【従来の技術】ＧａＡｓ系の半導体材料からなる半導体
装置は、その材料特性から高速応答が要求される半導体
装置として使用されることが多いが、素子の発熱は半導
体装置の特性を劣化させるため、素子の冷却効率をいか
に高めるかが課題である。
装置は、その材料特性から高速応答が要求される半導体
装置として使用されることが多いが、素子の発熱は半導
体装置の特性を劣化させるため、素子の冷却効率をいか
に高めるかが課題である。
【０００３】たとえば、素子で発生した熱を半導体基板
側から放散する方式の半導体装置では、熱伝導率の小さ
いＧａＡｓ基板を薄くし、熱の放散を高める手法が取ら
れる。しかし、基板が薄くなると素子の機械的強度が弱
くなるという欠点があるため、機械的強度を弱めずに放
熱効率を高める方法として、基板とヒートシンクを導電
層を介して接続する方法（たとえば特開昭５９−１２４
７５０、特開平０６−００５６３３公報参照）が開示さ
れている。
側から放散する方式の半導体装置では、熱伝導率の小さ
いＧａＡｓ基板を薄くし、熱の放散を高める手法が取ら
れる。しかし、基板が薄くなると素子の機械的強度が弱
くなるという欠点があるため、機械的強度を弱めずに放
熱効率を高める方法として、基板とヒートシンクを導電
層を介して接続する方法（たとえば特開昭５９−１２４
７５０、特開平０６−００５６３３公報参照）が開示さ
れている。
【０００４】一方、素子で発生した熱を半導体基板の表
面側（絶縁膜、電極等が形成されている側）の電極から
放散する方式の半導体装置では、電極と電気的に接続さ
れている導電体やヒートシンク部材を通して放熱する手
法がとられる。
面側（絶縁膜、電極等が形成されている側）の電極から
放散する方式の半導体装置では、電極と電気的に接続さ
れている導電体やヒートシンク部材を通して放熱する手
法がとられる。
【０００５】特に、高出力ＦＥＴ（電界効果型トランジ
スタ）の場合には、ＧａＡｓ基板上に形成されたゲート
電極配線をパッケージのヒートシンクに密着させるフェ
ースダウン方式のフリップチップ実装が、従来より一般
的に用いられる。
スタ）の場合には、ＧａＡｓ基板上に形成されたゲート
電極配線をパッケージのヒートシンクに密着させるフェ
ースダウン方式のフリップチップ実装が、従来より一般
的に用いられる。
【０００６】図１２は、従来の半導体装置の断面を示す
図であり、図１３は、図１２で示した半導体装置をパッ
ケージに実装した状態での断面を示す図を示す。
図であり、図１３は、図１２で示した半導体装置をパッ
ケージに実装した状態での断面を示す図を示す。
【０００７】図１２及び図１３を参照して、従来の半導
体装置の製造方法について工程順に説明する。
体装置の製造方法について工程順に説明する。
【０００８】図１２を参照すると、まず、ＧａＡｓ等の
基板１上に、ゲート電極２を形成した後、基板１全面に
第１の絶縁膜７を堆積する。この第１の絶縁膜７の、ソ
ース電極４、ドレイン電極３形成箇所に対応する領域に
開孔を設け、メッキの通電層となるＴｉＡｕ等のスパッ
タ、Ａｕメッキを行うことで、ソース電極４、及びドレ
イン電極３を形成する。
基板１上に、ゲート電極２を形成した後、基板１全面に
第１の絶縁膜７を堆積する。この第１の絶縁膜７の、ソ
ース電極４、ドレイン電極３形成箇所に対応する領域に
開孔を設け、メッキの通電層となるＴｉＡｕ等のスパッ
タ、Ａｕメッキを行うことで、ソース電極４、及びドレ
イン電極３を形成する。
【０００９】次に、第１の絶縁膜７、ソース電極４、ド
レイン電極３を覆うように全面に、第２の絶縁膜８を堆
積し、これを平坦化した後に、ソース電極４に対応する
領域に開孔を設け、露出している第２の絶縁膜８を除去
し、続いて、メッキの通電層となるＴｉＡｕ等を全面に
スパッタし、厚膜のＡｕをメッキすることにより、導電
部材６を形成し、これにより図１２に示すような断面形
状の能動素子が得られる。
レイン電極３を覆うように全面に、第２の絶縁膜８を堆
積し、これを平坦化した後に、ソース電極４に対応する
領域に開孔を設け、露出している第２の絶縁膜８を除去
し、続いて、メッキの通電層となるＴｉＡｕ等を全面に
スパッタし、厚膜のＡｕをメッキすることにより、導電
部材６を形成し、これにより図１２に示すような断面形
状の能動素子が得られる。
【００１０】そして、図１２に示す能動素子を、図１３
に示すように、パッケージのヒートシンク９にフェース
ダウン方式で熱圧着等により接合することにより、フリ
ップチップ実装を行っていた。
に示すように、パッケージのヒートシンク９にフェース
ダウン方式で熱圧着等により接合することにより、フリ
ップチップ実装を行っていた。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置においては、次のような問題点を有
している。図１４は、図１３に示した従来の半導体装置
の問題点を模式的に説明するための図である。すなわ
ち、図１４を参照すると、熱の放散経路１３が、ソース
電極４から導電部材６を通り、パッケージのヒートシン
ク９に至る経路のみであり、ドレイン電極３側で発生し
た熱の逃げ道が無いために、半導体装置で発生した熱を
効率良くパッケージ側に放散することが出来ない。
た従来の半導体装置においては、次のような問題点を有
している。図１４は、図１３に示した従来の半導体装置
の問題点を模式的に説明するための図である。すなわ
ち、図１４を参照すると、熱の放散経路１３が、ソース
電極４から導電部材６を通り、パッケージのヒートシン
ク９に至る経路のみであり、ドレイン電極３側で発生し
た熱の逃げ道が無いために、半導体装置で発生した熱を
効率良くパッケージ側に放散することが出来ない。
【００１２】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、半導体装置で発
生した熱を効率良くパッケージ側に放散することができ
る半導体装置を提供することにある。
てなされたものであって、その目的は、半導体装置で発
生した熱を効率良くパッケージ側に放散することができ
る半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る装置は、その概要を述べれば、ドレイ
ン電極上部に電気絶縁性が高く、熱伝導性の良い絶縁体
を形成し、この絶縁体とソース電極の引き出し配線層を
熱的に接触させるようにしたものである。
め、本発明に係る装置は、その概要を述べれば、ドレイ
ン電極上部に電気絶縁性が高く、熱伝導性の良い絶縁体
を形成し、この絶縁体とソース電極の引き出し配線層を
熱的に接触させるようにしたものである。
【００１４】第１の視点において、本発明の半導体装置
は、半導体基板上に形成された能動素子とパッケージの
ヒートシンク部材を接続した半導体装置であって、能動
素子の端子から前記パッケージのヒートシンク部材へ熱
を伝達するための放熱パスを、前記能動素子の端子のう
ち予め定めた複数の端子について、該端子毎に、複数備
え、前記予め定めた複数の端子同士が、前記放熱用パス
及び前記ヒートシンク部材によって互いに電気的に接続
されることのないように構成され、前記複数の放熱用パ
スの少なくとも一つの放熱パスには、前記ヒートシンク
部材に至るまでの経路において熱良導体であり且つ電気
的に絶縁性の部材（「絶縁部材」という）が挿入されて
いることを特徴とする。
は、半導体基板上に形成された能動素子とパッケージの
ヒートシンク部材を接続した半導体装置であって、能動
素子の端子から前記パッケージのヒートシンク部材へ熱
を伝達するための放熱パスを、前記能動素子の端子のう
ち予め定めた複数の端子について、該端子毎に、複数備
え、前記予め定めた複数の端子同士が、前記放熱用パス
及び前記ヒートシンク部材によって互いに電気的に接続
されることのないように構成され、前記複数の放熱用パ
スの少なくとも一つの放熱パスには、前記ヒートシンク
部材に至るまでの経路において熱良導体であり且つ電気
的に絶縁性の部材（「絶縁部材」という）が挿入されて
いることを特徴とする。
【００１５】第２の視点において、本発明の半導体装置
は、半導体基板上に形成された能動素子とパッケージの
ヒートシンクをフェースダウンで実装した半導体装置で
あって、前記能動素子の第１端子が、導電部材を介して
前記ヒートシンクに結合しているとともに、前記能動素
子の第２端子が、熱良導体であり電気的に絶縁性である
絶縁部材を少なくともその間に介して前記ヒートシンク
に結合され熱を伝達する、ことを特徴とする。また、第
３の視点において、本発明の半導体装置は、半導体基板
上に形成された能動素子とパッケージのヒートシンクを
フェースダウンで実装した半導体装置であって、前記能
動素子の一の電極（「第１の電極」という）が導電部材
と接続され、前記能動素子の他の電極のうちの少なくと
も一つの電極（「第２の電極」という）が、熱良導体で
あり電気的に絶縁性である絶縁部材を介して前記導電部
材に接続され、前記導電部材が前記パッケージのヒート
シンクと接してなる、ことを特徴とする。
は、半導体基板上に形成された能動素子とパッケージの
ヒートシンクをフェースダウンで実装した半導体装置で
あって、前記能動素子の第１端子が、導電部材を介して
前記ヒートシンクに結合しているとともに、前記能動素
子の第２端子が、熱良導体であり電気的に絶縁性である
絶縁部材を少なくともその間に介して前記ヒートシンク
に結合され熱を伝達する、ことを特徴とする。また、第
３の視点において、本発明の半導体装置は、半導体基板
上に形成された能動素子とパッケージのヒートシンクを
フェースダウンで実装した半導体装置であって、前記能
動素子の一の電極（「第１の電極」という）が導電部材
と接続され、前記能動素子の他の電極のうちの少なくと
も一つの電極（「第２の電極」という）が、熱良導体で
あり電気的に絶縁性である絶縁部材を介して前記導電部
材に接続され、前記導電部材が前記パッケージのヒート
シンクと接してなる、ことを特徴とする。
【００１６】
【発明の実施の形態】本発明の半導体装置は、基板上に
形成した能動素子と、前記能動素子を収容するパッケー
ジのヒートシンク部材とを、結合してなる半導体装置の
製造方法において、(ａ)前記基板上にゲート電極を形成
する工程と、(ｂ)前記基板上に、ドレイン電極とソース
電極に対応する位置に開孔を設けた、第１の絶縁膜を成
膜する工程と、(ｃ)前記基板上に前記ドレイン電極と前
記ソース電極を形成する工程と、(ｄ)前記基板全面に、
第２の絶縁膜を成膜し、前記ドレイン電極と前記ソース
電極表面が露出するまで平坦化する工程と、(ｅ)前記ド
レイン電極上に、絶縁部材を形成する工程と、(ｆ)前記
基板上に、ソース電極に対応する位置に開孔を設けた第
３の絶縁膜を成膜し、前記ドレイン電極の前記絶縁部材
表面が露出するまで平坦化する工程と、(ｇ)前記第３の
絶縁膜上に導電部材を形成する工程を含む、半導体装置
の製造方法により製造することができる。
形成した能動素子と、前記能動素子を収容するパッケー
ジのヒートシンク部材とを、結合してなる半導体装置の
製造方法において、(ａ)前記基板上にゲート電極を形成
する工程と、(ｂ)前記基板上に、ドレイン電極とソース
電極に対応する位置に開孔を設けた、第１の絶縁膜を成
膜する工程と、(ｃ)前記基板上に前記ドレイン電極と前
記ソース電極を形成する工程と、(ｄ)前記基板全面に、
第２の絶縁膜を成膜し、前記ドレイン電極と前記ソース
電極表面が露出するまで平坦化する工程と、(ｅ)前記ド
レイン電極上に、絶縁部材を形成する工程と、(ｆ)前記
基板上に、ソース電極に対応する位置に開孔を設けた第
３の絶縁膜を成膜し、前記ドレイン電極の前記絶縁部材
表面が露出するまで平坦化する工程と、(ｇ)前記第３の
絶縁膜上に導電部材を形成する工程を含む、半導体装置
の製造方法により製造することができる。
【００１７】また、本発明の半導体装置は、基板上に形
成した能動素子と、前記能動素子を収容するパッケージ
のヒートシンク部材とを、結合してなる半導体装置の製
造方法において、(ａ)前記基板上にゲート電極を形成す
る工程と、(ｂ)前記基板上に、ドレイン電極とソース電
極に対応する位置に開孔を設けた、第１の絶縁膜を成膜
する工程と、(ｃ)前記基板上に前記ドレイン電極と前記
ソース電極を形成する工程と、(ｄ)前記基板全面に、第
２の絶縁膜を成膜し、前記ドレイン電極と前記ソース電
極表面が露出するまで平坦化する工程と、(ｅ)前記ドレ
イン電極上に、絶縁部材を形成する工程と、(ｆ)前記パ
ッケージ上に、前記能動素子のソース電極に対向する位
置に金属の突起を設ける工程と、(ｇ)前記能動素子と前
記パッケージとを、前記能動素子の前記ソース電極と前
記パッケージの前記金属の突起とが対向するように張り
合わせる工程を含む、半導体装置の製造方法により製造
することができる。
成した能動素子と、前記能動素子を収容するパッケージ
のヒートシンク部材とを、結合してなる半導体装置の製
造方法において、(ａ)前記基板上にゲート電極を形成す
る工程と、(ｂ)前記基板上に、ドレイン電極とソース電
極に対応する位置に開孔を設けた、第１の絶縁膜を成膜
する工程と、(ｃ)前記基板上に前記ドレイン電極と前記
ソース電極を形成する工程と、(ｄ)前記基板全面に、第
２の絶縁膜を成膜し、前記ドレイン電極と前記ソース電
極表面が露出するまで平坦化する工程と、(ｅ)前記ドレ
イン電極上に、絶縁部材を形成する工程と、(ｆ)前記パ
ッケージ上に、前記能動素子のソース電極に対向する位
置に金属の突起を設ける工程と、(ｇ)前記能動素子と前
記パッケージとを、前記能動素子の前記ソース電極と前
記パッケージの前記金属の突起とが対向するように張り
合わせる工程を含む、半導体装置の製造方法により製造
することができる。
【００１８】また、本発明の半導体装置は、基板上に形
成した能動素子と、前記能動素子を収容するパッケージ
のヒートシンク部材とを、結合してなる半導体装置の製
造方法において、(ａ)前記基板上にゲート電極を形成す
る工程と、(ｂ)前記基板上に、ドレイン電極とソース電
極に対応する位置に開孔を設けた、第１の絶縁膜を成膜
する工程と、(ｃ)前記基板上に前記ドレイン電極と前記
ソース電極を形成する工程と、(ｄ)前記パッケージ上
に、前記能動素子のドレイン電極に対向する位置に絶縁
部材を設ける工程と、(ｅ)前記パッケージ上に、前記能
動素子のソース電極に対向する位置に金属の突起を設け
る工程と、(ｆ)前記能動素子と前記パッケージとを、前
記能動素子の前記ソース電極と前記パッケージの前記金
属の突起とが対向し、かつ、前記ドレイン電極と前記パ
ッケージの前記絶縁部材とが対向するように張り合わせ
る工程を含む、半導体装置の製造方法により製造するこ
とができる。
成した能動素子と、前記能動素子を収容するパッケージ
のヒートシンク部材とを、結合してなる半導体装置の製
造方法において、(ａ)前記基板上にゲート電極を形成す
る工程と、(ｂ)前記基板上に、ドレイン電極とソース電
極に対応する位置に開孔を設けた、第１の絶縁膜を成膜
する工程と、(ｃ)前記基板上に前記ドレイン電極と前記
ソース電極を形成する工程と、(ｄ)前記パッケージ上
に、前記能動素子のドレイン電極に対向する位置に絶縁
部材を設ける工程と、(ｅ)前記パッケージ上に、前記能
動素子のソース電極に対向する位置に金属の突起を設け
る工程と、(ｆ)前記能動素子と前記パッケージとを、前
記能動素子の前記ソース電極と前記パッケージの前記金
属の突起とが対向し、かつ、前記ドレイン電極と前記パ
ッケージの前記絶縁部材とが対向するように張り合わせ
る工程を含む、半導体装置の製造方法により製造するこ
とができる。
【００１９】上記において、好ましくは、絶縁部材の全
部、またはその一部を、窒化アルミニウムを含む部材を
選択しても良く、また、能動素子としてＧａＡｓ基板上
に形成された高出力ＦＥＴを用いても良い。
部、またはその一部を、窒化アルミニウムを含む部材を
選択しても良く、また、能動素子としてＧａＡｓ基板上
に形成された高出力ＦＥＴを用いても良い。
【００２０】さらに、本発明の実施の形態及びその具体
例を例示する実施例に即して詳細に説明する。
例を例示する実施例に即して詳細に説明する。
【００２１】本発明に係る半導体装置は、その好ましい
一実施の形態において、半導体基板上に形成した能動素
子とパッケージを接続してなる半導体装置において、能
動素子の一の電極（例えば、ドレイン電極（図６の
３））上に、電気絶縁性が高く、熱伝導性の良い絶縁体
（例えば、窒化アルミニウム（図６の５））を形成し、
前記絶縁体を前記能動素子の他の一の電極の引き出し配
線層（例えば、ソース電極の配線層（図６の６））、ま
たはパッケージのヒートシンク（図９の９）と熱的に接
触させる。
一実施の形態において、半導体基板上に形成した能動素
子とパッケージを接続してなる半導体装置において、能
動素子の一の電極（例えば、ドレイン電極（図６の
３））上に、電気絶縁性が高く、熱伝導性の良い絶縁体
（例えば、窒化アルミニウム（図６の５））を形成し、
前記絶縁体を前記能動素子の他の一の電極の引き出し配
線層（例えば、ソース電極の配線層（図６の６））、ま
たはパッケージのヒートシンク（図９の９）と熱的に接
触させる。
【００２２】または、パッケージのヒートシンク（図９
の９）上に電気絶縁性が高く、熱伝導性の良い絶縁体
（例えば、窒化アルミニウム（図６の５））を形成し、
前記能動素子の一の電極（例えば、ドレイン電極（図６
の３））と熱的に接触させる。
の９）上に電気絶縁性が高く、熱伝導性の良い絶縁体
（例えば、窒化アルミニウム（図６の５））を形成し、
前記能動素子の一の電極（例えば、ドレイン電極（図６
の３））と熱的に接触させる。
【００２３】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
【００２４】［実施例１］本発明の第１の実施例につい
て、以下に説明する。図１乃至図５は、本発明の第１の
実施例に係る半導体装置を製造するための製造方法を説
明するための断面図であり、図１は、能動素子の断面図
を、図２乃至図５は、その製造方法を工程順に模式的に
示した工程断面図である。また、図６は、能動素子をパ
ッケージに実装した状態を模式的に示した断面図であ
り、また図７は、能動素子で発生した熱がパッケージに
放散される様子を模式的に示した断面図である。
て、以下に説明する。図１乃至図５は、本発明の第１の
実施例に係る半導体装置を製造するための製造方法を説
明するための断面図であり、図１は、能動素子の断面図
を、図２乃至図５は、その製造方法を工程順に模式的に
示した工程断面図である。また、図６は、能動素子をパ
ッケージに実装した状態を模式的に示した断面図であ
り、また図７は、能動素子で発生した熱がパッケージに
放散される様子を模式的に示した断面図である。
【００２５】まず、図２に示すように、ＧａＡｓ等から
なる基板１上に公知の技術を用いて、ゲート電極２を形
成した後、基板１全面に第１の絶縁膜７を堆積する。
なる基板１上に公知の技術を用いて、ゲート電極２を形
成した後、基板１全面に第１の絶縁膜７を堆積する。
【００２６】次に、第１の絶縁膜７の、ソース電極４及
びドレイン電極３の形成箇所に対応する領域に開孔を設
け、メッキの通電層となるＴｉＡｕ等の金属をスパッタ
法等により成膜した後、Ａｕ等の金属をメッキ法等によ
り成長させ、ソース電極４、及びドレイン電極３を形成
する。
びドレイン電極３の形成箇所に対応する領域に開孔を設
け、メッキの通電層となるＴｉＡｕ等の金属をスパッタ
法等により成膜した後、Ａｕ等の金属をメッキ法等によ
り成長させ、ソース電極４、及びドレイン電極３を形成
する。
【００２７】続いて、図３に示すように、第１の絶縁膜
７、ソース電極４及びドレイン電極３を覆うように、第
２の絶縁膜８を堆積し、公知の技術を用いて平坦化を行
い、ドレイン電極３及びソース電極４が表面に露出する
までエッチバックする。
７、ソース電極４及びドレイン電極３を覆うように、第
２の絶縁膜８を堆積し、公知の技術を用いて平坦化を行
い、ドレイン電極３及びソース電極４が表面に露出する
までエッチバックする。
【００２８】そして、例えば、窒化アルミニウム５等の
電気絶縁性が高く、熱伝導性に優れた絶縁部材を化学気
相成長（ＣＶＤ）法等を用いて、基板１全面に堆積し、
絶縁部材の上にフォトレジストを塗布した後、公知のリ
ソグラフィ技術を用いて、ドレイン電極３に対応する部
分のみにレジスト１０を残し、露出した部分の窒化アル
ミニウム５をエッチングして除去する。
電気絶縁性が高く、熱伝導性に優れた絶縁部材を化学気
相成長（ＣＶＤ）法等を用いて、基板１全面に堆積し、
絶縁部材の上にフォトレジストを塗布した後、公知のリ
ソグラフィ技術を用いて、ドレイン電極３に対応する部
分のみにレジスト１０を残し、露出した部分の窒化アル
ミニウム５をエッチングして除去する。
【００２９】図４に示すように、基板１全面に絶縁膜１
２を堆積した後、窒化アルミニウム５が露出するまでエ
ッチバックして平坦化を行う。その後、ソース電極４に
対応する部分の絶縁膜１２をエッチング除去して開孔を
設ける。
２を堆積した後、窒化アルミニウム５が露出するまでエ
ッチバックして平坦化を行う。その後、ソース電極４に
対応する部分の絶縁膜１２をエッチング除去して開孔を
設ける。
【００３０】次に、図５に示すように、メッキの通電層
となるＴｉＡｕ等の金属をスパッタ法等を用いて成膜し
た後、Ａｕ等の金属をメッキ法等を用いて成長させ、導
電部材６を形成する。この状態では、ＴｉＡｕ及びＡｕ
メッキの導電部材６を形成する際に、窒化アルミニウム
５が露出しているために、導電部材６は窒化アルミニウ
ム５上にも形成され、熱的な接触を十分に得ることがで
きる。
となるＴｉＡｕ等の金属をスパッタ法等を用いて成膜し
た後、Ａｕ等の金属をメッキ法等を用いて成長させ、導
電部材６を形成する。この状態では、ＴｉＡｕ及びＡｕ
メッキの導電部材６を形成する際に、窒化アルミニウム
５が露出しているために、導電部材６は窒化アルミニウ
ム５上にも形成され、熱的な接触を十分に得ることがで
きる。
【００３１】最後に、図６に示すように、以上の工程で
製造した能動素子とパッケージのヒ−トシンクをフェー
スダウンで実装する。
製造した能動素子とパッケージのヒ−トシンクをフェー
スダウンで実装する。
【００３２】上述した本発明の第１の実施例は、次のよ
うな効果を有している。図７は、図６に示した本発明の
第１の実施例の効果を模式的に説明するための図であ
る。すなわち、図７を参照すると、能動素子から発生し
た熱が、ソース電極４のみならず、ドレイン電極３から
も熱伝導性の良い窒化アルミニウム５及び導電部材６を
介してパッケージのヒートシンク９に放出されるため、
能動素子から発生した熱が２つの経路から放出されるこ
とになり、従来に比べて熱の放散効率が高くなる。
うな効果を有している。図７は、図６に示した本発明の
第１の実施例の効果を模式的に説明するための図であ
る。すなわち、図７を参照すると、能動素子から発生し
た熱が、ソース電極４のみならず、ドレイン電極３から
も熱伝導性の良い窒化アルミニウム５及び導電部材６を
介してパッケージのヒートシンク９に放出されるため、
能動素子から発生した熱が２つの経路から放出されるこ
とになり、従来に比べて熱の放散効率が高くなる。
【００３３】［実施例２］次に、本発明の第２の実施例
について説明する。図８及び図９は、本発明の半導体装
置を説明するための図である。なお、本発明の第２の実
施例の半導体装置を製造するための製造方法について
は、前記第１の実施例の説明で参照した図２及び図３が
参照される。本発明の第２の実施例と前記第１の実施例
の主な相違点は、パッケージのヒートシンク側のソース
電極に対応する部分に、Ａｕメッキからなる金属の突起
を設けたことである。まず、本実施例の半導体装置を製
造するための製造方法について説明する。
について説明する。図８及び図９は、本発明の半導体装
置を説明するための図である。なお、本発明の第２の実
施例の半導体装置を製造するための製造方法について
は、前記第１の実施例の説明で参照した図２及び図３が
参照される。本発明の第２の実施例と前記第１の実施例
の主な相違点は、パッケージのヒートシンク側のソース
電極に対応する部分に、Ａｕメッキからなる金属の突起
を設けたことである。まず、本実施例の半導体装置を製
造するための製造方法について説明する。
【００３４】基板１上に、公知の技術を用いて、ゲート
電極２、第１の絶縁膜７、ドレイン電極３、ソース電極
４を形成する（図２参照）。
電極２、第１の絶縁膜７、ドレイン電極３、ソース電極
４を形成する（図２参照）。
【００３５】次に、図３に示すように、ＧａＡｓ基板１
全面に第２の絶縁膜８を堆積し、公知の技術を用いて平
坦化を行い、ドレイン電極３及びソース電極４が表面に
露出するまでエッチバックする。
全面に第２の絶縁膜８を堆積し、公知の技術を用いて平
坦化を行い、ドレイン電極３及びソース電極４が表面に
露出するまでエッチバックする。
【００３６】続いて、窒化アルミニウム５等をＣＶＤ法
等を用いて、基板１全面に堆積し、絶縁体５の上にフォ
トレジストを塗布した後、公知のリソグラフィ技術を用
いて、ドレイン電極３に対応する部分のみにレジスト１
０を残し、露出した部分の窒化アルミニウム５をエッチ
ングして除去する。
等を用いて、基板１全面に堆積し、絶縁体５の上にフォ
トレジストを塗布した後、公知のリソグラフィ技術を用
いて、ドレイン電極３に対応する部分のみにレジスト１
０を残し、露出した部分の窒化アルミニウム５をエッチ
ングして除去する。
【００３７】次に、本実施例では、図８に示すように、
フリップチップ実装するパッケージのヒートシンク９
の、能動素子と張り合わせた時に、能動素子のソース電
極４と対向する部分に、Ａｕメッキ１１を施す。
フリップチップ実装するパッケージのヒートシンク９
の、能動素子と張り合わせた時に、能動素子のソース電
極４と対向する部分に、Ａｕメッキ１１を施す。
【００３８】以上のように形成した能動素子とパッケー
ジを、図９に示すように、能動素子のソース電極４とパ
ッケージのヒートシンク９の金メッキ１１が対向するよ
うに位置決めして、熱圧着等により、両者を貼り合わせ
て実装する。
ジを、図９に示すように、能動素子のソース電極４とパ
ッケージのヒートシンク９の金メッキ１１が対向するよ
うに位置決めして、熱圧着等により、両者を貼り合わせ
て実装する。
【００３９】本実施例では、前記第１の実施例と同様
に、能動素子から発生した熱が、ソース電極４のみなら
ず、ドレイン電極３からも熱伝導性の良い窒化アルミニ
ウム５を介してパッケージのヒートシンク９に放出さ
れ、更に窒化アルミニウムが直接、パッケージのヒート
シンクに接触しているために、熱の放散効率は更に高く
なる。
に、能動素子から発生した熱が、ソース電極４のみなら
ず、ドレイン電極３からも熱伝導性の良い窒化アルミニ
ウム５を介してパッケージのヒートシンク９に放出さ
れ、更に窒化アルミニウムが直接、パッケージのヒート
シンクに接触しているために、熱の放散効率は更に高く
なる。
【００４０】［実施例３］次に、本発明の第３の実施例
について、以下に説明する。図１０及び図１１は、本発
明の半導体装置及びその製造方法の第３の実施例を説明
するための図である。なお、本発明の第３の実施例にお
いて、その製造方法については、前記第１の実施例の説
明で参照した図２が参照される。本発明の第３の実施例
と前記第１の実施例の主な相違点は、パッケージのヒー
トシンク側のソース電極に対応する部分にＡｕメッキか
らなる金属の突起を設け、ドレイン電極３に対応する部
分に窒化アルミニウムを設けたことである。まず、本実
施例の製造方法について説明する。
について、以下に説明する。図１０及び図１１は、本発
明の半導体装置及びその製造方法の第３の実施例を説明
するための図である。なお、本発明の第３の実施例にお
いて、その製造方法については、前記第１の実施例の説
明で参照した図２が参照される。本発明の第３の実施例
と前記第１の実施例の主な相違点は、パッケージのヒー
トシンク側のソース電極に対応する部分にＡｕメッキか
らなる金属の突起を設け、ドレイン電極３に対応する部
分に窒化アルミニウムを設けたことである。まず、本実
施例の製造方法について説明する。
【００４１】前記第１の実施例と同様に、基板１上に、
公知の技術を用いて、ゲート電極２、第１の絶縁膜７、
ドレイン電極３、ソース電極４を形成する（図２参
照）。
公知の技術を用いて、ゲート電極２、第１の絶縁膜７、
ドレイン電極３、ソース電極４を形成する（図２参
照）。
【００４２】次に、本実施例では、図１０に示すよう
に、フリップチップ実装するパッケージのヒートシンク
９の、能動素子と張り合わせた時に能動素子のソース電
極４と対向する部分に、Ａｕメッキ１１を施し、ドレイ
ン電極３と対向する部分に窒化アルミニウム５を堆積す
る。
に、フリップチップ実装するパッケージのヒートシンク
９の、能動素子と張り合わせた時に能動素子のソース電
極４と対向する部分に、Ａｕメッキ１１を施し、ドレイ
ン電極３と対向する部分に窒化アルミニウム５を堆積す
る。
【００４３】以上のように形成した能動素子とパッケー
ジを、図１１に示すように、能動素子のソース電極４と
パッケージのヒートシンク９の金メッキ１１が対向し、
ドレイン電極３と窒化アルミニウム５が対向するように
位置決めし、熱圧着等により両者を貼り合わせて実装す
る。
ジを、図１１に示すように、能動素子のソース電極４と
パッケージのヒートシンク９の金メッキ１１が対向し、
ドレイン電極３と窒化アルミニウム５が対向するように
位置決めし、熱圧着等により両者を貼り合わせて実装す
る。
【００４４】本実施例においても、前記第１の実施例と
同様に、能動素子から発生した熱が、ソース電極４のみ
ならず、ドレイン電極３からも熱伝導性の良い窒化アル
ミニウム５を介してパッケージのヒートシンク９に放出
されるが、本実施例では、能動素子側において第２の絶
縁膜の形成、その絶縁膜の平坦化、穴開け等が不要であ
り、前記第１の実施例と比べて、製造工程を大幅に削減
することができる。
同様に、能動素子から発生した熱が、ソース電極４のみ
ならず、ドレイン電極３からも熱伝導性の良い窒化アル
ミニウム５を介してパッケージのヒートシンク９に放出
されるが、本実施例では、能動素子側において第２の絶
縁膜の形成、その絶縁膜の平坦化、穴開け等が不要であ
り、前記第１の実施例と比べて、製造工程を大幅に削減
することができる。
【００４５】以上の実施例では、電気絶縁性が高く、熱
伝導性に優れた絶縁部材として、窒化アルミニウムを用
いたが、これに準ずるか、より優れた特性を有する材料
であれば良く、たとえば、アルミナ等を用いることもで
きる。
伝導性に優れた絶縁部材として、窒化アルミニウムを用
いたが、これに準ずるか、より優れた特性を有する材料
であれば良く、たとえば、アルミナ等を用いることもで
きる。
【００４６】また、絶縁部材の全部が絶縁性を有する必
要はなく、絶縁部材に接続される、能動素子の一の端子
と、ヒートシンク部材とを、電気的に絶縁するに足りる
絶縁体を一部に含めばよい。
要はなく、絶縁部材に接続される、能動素子の一の端子
と、ヒートシンク部材とを、電気的に絶縁するに足りる
絶縁体を一部に含めばよい。
【００４７】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
記記載の効果を奏する。
【００４８】本発明の第１の効果は、能動素子から発生
した熱が、ソース電極のみならず、ドレイン電極からも
熱伝導性の良い窒化アルミニウム及び導電部材を介して
パッケージのヒートシンクに放出されるため、能動素子
から発生した熱が２以上の経路から放出されることにな
り、従来方式に比べて熱の放散効率が向上するというこ
とである。
した熱が、ソース電極のみならず、ドレイン電極からも
熱伝導性の良い窒化アルミニウム及び導電部材を介して
パッケージのヒートシンクに放出されるため、能動素子
から発生した熱が２以上の経路から放出されることにな
り、従来方式に比べて熱の放散効率が向上するというこ
とである。
【００４９】本発明の第２の効果として、パッケージ側
に金メッキ領域または窒化アルミニウム領域を設けるこ
とにより、半導体装置の製造工程を削減することができ
るということである。
に金メッキ領域または窒化アルミニウム領域を設けるこ
とにより、半導体装置の製造工程を削減することができ
るということである。
【図１】本発明の第１の実施例に係る半導体装置を示し
た断面図である。
た断面図である。
【図２】本発明の第１の実施例に係る半導体装置を製造
するための製造方法を工程順に示した断面図である。
するための製造方法を工程順に示した断面図である。
【図３】本発明の第１の実施例に係る半導体装置を製造
するための製造方法を工程順に示した断面図である。
するための製造方法を工程順に示した断面図である。
【図４】本発明の第１の実施例に係る半導体装置を製造
するための製造方法を工程順に示した断面図である。
するための製造方法を工程順に示した断面図である。
【図５】本発明の第１の実施例に係る半導体装置を製造
するための製造方法を工程順に示した断面図である。
するための製造方法を工程順に示した断面図である。
【図６】本発明の第１の実施例に係る半導体装置の実装
形態を示した断面図である。
形態を示した断面図である。
【図７】本発明の第１の実施例に係る半導体装置の熱放
散の状態を模式的に示した断面図である。
散の状態を模式的に示した断面図である。
【図８】本発明の第２の実施例に係る半導体装置を示し
た図である。
た図である。
【図９】本発明の第２の実施例に係る半導体装置の実装
形態を示した断面図である。
形態を示した断面図である。
【図１０】本発明の第３の実施例に係る半導体装置を示
した図である。
した図である。
【図１１】本発明の第３の実施例に係る半導体装置の実
装形態を示した断面図である。
装形態を示した断面図である。
【図１２】従来の半導体装置を説明した図である。
【図１３】従来の半導体装置の実装形態を示した断面図
である。
である。
【図１４】従来の半導体装置の熱放散の状態を模式的に
示した断面図である。
示した断面図である。
１ ＧａＡｓ基板 ２ ゲート電極 ３ ドレイン電極 ４ ソース電極 ５ 窒化アルミニウム ６ 導電部材 ７ （第１の）絶縁膜 ８ （第２の）絶縁膜 ９ パッケージのヒートシンク １０ レジスト １１ Ａｕメッキ １２ （第３の）絶縁膜 １３ 熱の放散経路
Claims (9)
- 【請求項１】半導体基板上に形成された能動素子とパッ
ケージのヒートシンク部材を接続した半導体装置であっ
て、 能動素子の端子から前記パッケージのヒートシンク部材
へ熱を伝達するための放熱パスを、前記能動素子の端子
のうち予め定めた複数の端子について、該端子毎に、複
数備え、前記予め定めた複数の端子同士が、前記放熱用
パス及び前記ヒートシンク部材によって互いに電気的に
接続されることのないように構成され、 前記複数の放熱用パスの少なくとも一つの放熱パスに
は、前記ヒートシンク部材に至るまでの経路において熱
良導体であり且つ電気的に絶縁性の部材（「絶縁部材」
という）が挿入されていることを特徴とする半導体装
置。 - 【請求項２】半導体基板上に形成された能動素子とパッ
ケージのヒートシンクをフェースダウンで実装した半導
体装置であって、 前記能動素子の第１端子が、導電部材を介して前記ヒー
トシンクに結合しているとともに、前記能動素子の第２
端子が、熱良導体であり電気的に絶縁性である絶縁部材
を少なくともその間に介して前記ヒートシンクに結合さ
れ熱を伝達する、ことを特徴とする半導体装置。 - 【請求項３】半導体基板上に形成された能動素子とパッ
ケージのヒートシンクをフェースダウンで実装した半導
体装置であって、 前記能動素子の一の電極（「第１の電極」という）が導
電部材と接続され、前記能動素子の他の電極のうちの少
なくとも一つの電極（「第２の電極」という）が、熱良
導体であり電気的に絶縁性である絶縁部材を介して前記
導電部材に接続され、前記導電部材が前記パッケージの
ヒートシンクと接してなる、ことを特徴とする半導体装
置。 - 【請求項４】前記導電部材が前記ヒートシンクに設けら
れていることを特徴とする請求項２記載の半導体装置。 - 【請求項５】前記絶縁部材が、前記能動素子の端子表面
に設けられていることを特徴とする請求項２記載の半導
体装置。 - 【請求項６】前記絶縁部材が、前記能動素子を実装する
パッケージのヒートシンクに設けられていることを特徴
とする請求項２記載の半導体装置。 - 【請求項７】前記導電部材および前記絶縁部材が前記ヒ
ートシンクに設けられていることを特徴とする請求項２
記載の半導体装置。 - 【請求項８】前記能動素子がＦＥＴ（電界効果型トラン
ジスタ）からなり、前記第１の電極をソース電極、前記
第２の電極をドレイン電極としたことを特徴とする請求
項３記載の半導体装置。 - 【請求項９】前記絶縁部材が窒化アルミニウムまたはア
ルミナを含むことを特徴とする請求項１乃至７のいずれ
か一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330832A JP2001185561A (ja) | 2000-10-30 | 2000-10-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330832A JP2001185561A (ja) | 2000-10-30 | 2000-10-30 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08254498A Division JP3144377B2 (ja) | 1998-03-13 | 1998-03-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001185561A true JP2001185561A (ja) | 2001-07-06 |
Family
ID=18807281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000330832A Pending JP2001185561A (ja) | 2000-10-30 | 2000-10-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001185561A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006512775A (ja) * | 2003-01-02 | 2006-04-13 | クリー インコーポレイテッド | 半導体デバイスの作製方法及びフリップチップ集積回路 |
| US8111001B2 (en) | 2007-07-17 | 2012-02-07 | Cree, Inc. | LED with integrated constant current driver |
| KR20120054495A (ko) * | 2010-11-19 | 2012-05-30 | 한국전자통신연구원 | ＧａＮ계 화합물 전력반도체 장치 및 그 제조 방법 |
-
2000
- 2000-10-30 JP JP2000330832A patent/JP2001185561A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006512775A (ja) * | 2003-01-02 | 2006-04-13 | クリー インコーポレイテッド | 半導体デバイスの作製方法及びフリップチップ集積回路 |
| US8111001B2 (en) | 2007-07-17 | 2012-02-07 | Cree, Inc. | LED with integrated constant current driver |
| US8569970B2 (en) | 2007-07-17 | 2013-10-29 | Cree, Inc. | LED with integrated constant current driver |
| US8810151B2 (en) | 2007-07-17 | 2014-08-19 | Cree, Inc. | LED with integrated constant current driver |
| KR20120054495A (ko) * | 2010-11-19 | 2012-05-30 | 한국전자통신연구원 | ＧａＮ계 화합물 전력반도체 장치 및 그 제조 방법 |
| KR101719670B1 (ko) | 2010-11-19 | 2017-03-24 | 한국전자통신연구원 | ＧａＮ계 화합물 전력반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144377B2 (ja) | 半導体装置の製造方法 | |
| US6579743B2 (en) | Chip packaging system and method using deposited diamond film | |
| TWI276183B (en) | Thin, thermally enhanced flip chip in a leaded molded package | |
| JPH08330507A (ja) | ハイブリッド・マルチチップ・モデュールおよびその製造方法 | |
| US5616517A (en) | Flip chip high power monolithic integrated circuit thermal bumps and fabrication method | |
| JP2004047883A (ja) | 電力半導体装置 | |
| US20090197364A1 (en) | Method of fabricating substrate | |
| WO2005117116A1 (ja) | 半導体装置 | |
| JPH04144157A (ja) | 半導体装置およびその製造方法 | |
| CN100364189C (zh) | 半导体激光及其制造方法 | |
| JPH09260539A (ja) | サブマウント装置および半導体装置ならびにそれらの製造方法 | |
| US20180019181A1 (en) | Semiconductor device | |
| JP2001185561A (ja) | 半導体装置 | |
| US7642571B2 (en) | Substrate core | |
| JP2000031487A (ja) | 半導体装置とその製造方法 | |
| JP4281229B2 (ja) | 平型半導体装置 | |
| JP2865099B1 (ja) | 半導体装置 | |
| JP2725696B2 (ja) | 半導体装置 | |
| JP2656328B2 (ja) | 半導体装置 | |
| JP2758888B2 (ja) | 半導体装置 | |
| JP2601640B2 (ja) | 電気的導体構造を作成する方法と大規模集積回路 | |
| JP2006229039A (ja) | 電界効果トランジスタおよびその半導体装置 | |
| JP2002314036A (ja) | 半導体装置 | |
| JP2002064174A (ja) | 半導体装置及びその製造方法 | |
| JP2000315769A (ja) | 三次元モノリシックマイクロ波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |