JP2001184029A - 液晶表示装置および液晶表示装置の駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＦＲＣ方式では階調表示を完結させるための
フレーム数が多く、ちらつきが目立つという課題があ
る。８階調表示にたいして階調表示が完結する期間が短
く階調再現性も良い駆動方法を提供する。 【解決手段】 第１と第２と第３のフレーム１０１、１
０２、１０３で階調表示が完結し、第１と第２と第３の
フレーム１０１、１０２、１０３期間の比が、１：０．
７５：０．５である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパッシブタイプの液
晶表示装置および液晶表示装置の駆動方法に関するもの
で、さらに詳しくはフレームレートコントロロール方式
による階調表示を行う液晶表示装置および液晶表示装置
の駆動方法に関するものである。

【０００２】

【従来の技術】パッシブタイプの液晶パネルのなかでＳ
ＴＮ（スーパーツイステッドネマティック）液晶パネル
は低価格でありながら実用的なレベルの表示品質が得ら
れるため、小型形態機器や形態型電話機の表示体として
広く使われている。これらの機器では、表示品質向上の
一環としてカラー化が望まれているなかで、８ビットバ
スで簡単にデータが送れることを主な理由として、赤を
３ビット（８）階調、緑を３ビット（８）階調、青を２
ビット（４）階調として、画素に２５６色を表現させる
システムが実用化されるようになってきた。

【０００３】ＳＴＮパネルは、かなりよい近似で透過率
と実効値とが一対一対応するので平均バイアス法による
マトリクス駆動が広く行われている。ＳＴＮパネルの階
調表示法としてもっとも一般的なものであるフレームレ
ートコントロール（以下ＦＲＣと称する、ＦＲＡＭＥ
ＲＡＴＥ ＣＯＮＴＲＯＬ）は、画素をオンにする波形
（以下オン波形と称する）を印加する垂直走査期間（以
下フレームと称する）とオフ波形を印加するフレームを
組み合わせて階調を表示している。例えば８階調表示を
行う場合、まず階調表示のために７フレームを割りて、
階調表示しようとする画素に、第０階調では７フレーム
全てオフ波形を印加し、第１階調では７フレームのうち
１フレームだけオン波形を印加し残りのフレームはオフ
波形を印加し、第２階調では７フレームのうち２フレー
ムだけオン波形を印加し残りのフレームはオフ波形を印
加し、………、第７階調では７フレーム全てオン波形を
印加する、という駆動法である。

【０００４】

【発明が解決しようとする課題】しかしながら前述のＦ
ＲＣ方式では、ＳＴＮパネルの透過率が実効値に対し直
線的に変化しないため階調再現性が悪いという課題と、
階調表示を完結させるために７フレームという長い期間
を必要とするのでちらつきが目立つという課題がある。
そこで本発明の第１の目的は、８階調表示にたいして階
調再現性が良いうえに短い期間で階調表示が完結する液
晶表示装置の駆動方法を提供することである。

【０００５】また前述の課題に加え、従来ののＦＲＣ方
式は、何番目のフレームであるかという情報と表示しよ
うとする階調との間で演算し、そのフレームでオン波形
にするかオフ波形にするかを決めているので信号処理や
制御回路が複雑になるという課題がある。そこで本発明
の第２の目的は、簡単な回路構成と信号処理で８階調表
示にたいして階調再現性が良いうえに短い期間で階調表
示が完結する液晶表示装置を提供することである。

【０００６】

【課題を解決するための手段】第１の目的を達成するた
めに本発明は、第１と第２と第３のフレームで階調表示
が完結し、第１と第２と第３のフレーム期間の比が１：
０．７５：０．５であることを特徴としている。

【０００７】第２の目的を達成するために本発明は、ク
ロック切り替え回路を有し、そのクロック切り替え回路
が、クロックが入力する入力端子と、第１と第２と第３
のフレームを峻別するための制御端子と、第１のフレー
ムではクロックの１／２分周信号、第２のフレームでは
クロックの３／４分周信号、第３のフレームではクロッ
クを切り替えて出力する出力端子を有し、この出力端子
が表示制御部のクロック入力端子に接続したことを特徴
とする。

【０００８】

【発明の実施の形態】（実施の形態１）以下、本発明を
実施の形態１により詳細に説明する。図１は実施の形態
１において、Ｎ本の走査電極を有するＳＴＮパネルの駆
動で使用する波形図である。図１（ａ）は、ＳＴＮパネ
ルの最上部の走査電極に印加する波形であり、第１のフ
レーム１０５の先頭には液晶駆動のグランドレベルＶＭ
を基準として波高値がＶｓ、幅がＴ／Ｎの選択パルス１
０１がある。同様に第２、３のフレーム１０６、１０７
の先頭には、波高値がＶｓ、幅が０．７５Ｔ／Ｎ、０．
５Ｔ／Ｎの選択パルス１０２、１０３がある。ここで第
１、第２、第３のフレーム１０５、１０６、１０７の期
間はそれぞれＴ、０．７５Ｔ、０．５Ｔであり、第３の
フレーム１０７が終わると再び第１のフレームにもどり
交流化のため極性が反転した選択パルス（波高値−Ｖ
ｓ）１０４が現れる。（ｂ）は最上部の走査電極上の画
素に第３階調を表示させるため信号電極に印加する波形
（以下信号電極駆動波形と称する）である。この信号電
極駆動波形は方形波であり、選択パルス１０１、１０
２、１０３に対応する期間では波高値が−Ｖｄ、＋Ｖ
ｄ、＋Ｖｄ、その他の期間では、＋Ｖｄか−Ｖｄの値に
なっている（この様子を斜線で示した）。

【０００９】第１フレーム１０５において画素に印加す
る波形は、選択パルス１０１とこの期間の信号電極駆動
波形の極性が逆になっているのでオン波形である。第
２、３フレーム１０６、１０７において画素に印加する
波形は、選択パルス１０２、１０３とこれらの期間の信
号電極駆動波形の極性が同じになっているのでオフ波形
である。

【００１０】まず３つのフレームが任意の比率１：ｂ：
ｃであるとした場合、画素が印加される実効値を計算し
てみる。フレーム周期が、Ｔ、ｂＴ、ｃＴとのとき、実
行値の２乗は、定義から Ｖｒｍｓ２ ＝∫Ｖ（ｔ）２ ｄｔ／（Ｔ＋ｂＴ＋ｃＴ） となる（積分期間は０から（Ｔ＋ｂＴ＋ｃＴ））。ここ
で、分割数（走査電極数）がＮ、セレクト電圧（選択パ
ルスの波高値）Ｖｓとデータ電圧Ｖｄの関係が Ｖｓ＝ａＶｄ であり、第ｊ階調表示にたいして第ｉフレームでオン波
形を印加する場合、 δｉｊ＝＋１ ｉ＝１〜３ 第ｊ階調表示にたいして第ｉフレームでオフ波形を印加
する場合、 δｉｊ＝−１ とすると、実効値の２乗は Ｖｒｍｓ２ ＝｛（ａ２ ＋２ａδ１ｊ＋Ｎ） ＋ｂ（ａ２ ＋２ａδ２ｊ＋Ｎ） ＋ｃ（ａ２ ＋２ａδ３ｊ＋Ｎ）｝ ×Ｖｄ２ ／（１＋ｂ＋ｃ）／Ｎ となる。

【００１１】図２は、前述の式において、ｂを０．７
５、ｃを０．５、Ｖｄを１とし、分割数Ｎを１００と１
５０にした場合で実効値を計算した一覧表（ａ）と、Ｓ
ＴＮパネルの透過率Ｔと実効値Ｖの関係を示すグラフ
（ｂ）である。図２（ａ）において階調とフレームに関
する部分ではオフ波形を０、オン波形を１で示してい
る。たとえば図１（ｂ）において例としてあげた第３階
調では、図２（ａ）では第１フレームがオン波形なので
１、第２、３フレームがオフ波形なので０となってい
る。なお、第０、１、２、…、７階調を２進数表示した
コード（０００）、（００１）、（０１０）、…、（１
１１）と波形データはたまたま第３階調と第４階調だけ
が違っている。Ｎ＝１００、１５０の場合とも、第１階
調から第６階調の階調間の増分がほぼ一定値になってお
り、第０階調と第１階調、および第６階調と第７階調の
間の増分が比較的大きな値になっている。（ｂ）で示し
ているように透過率Ｔは実効値Ｖに対してＳ字カーブを
描くので、黒（Ｔ＝０）から少し明るくなるとこまでの
電圧幅は、（同じ透過率の増加として）グラフが直線的
になっている部分に比べ大きめになる。同様に特性が飽
和したところから少し暗いところまでの電圧幅も比較的
大きめになる。これと、（ａ）の、第１階調から第６階
調の間で実効値の増分がほぼ一定値になっており、第０
階調と第１階調、および第６階調と第７階調の間の実効
値の増分が比較的大きい値になっている、という電圧幅
の配分傾向が（ｂ）のグラフと一致するので階調再現性
の良い表示が得られる。

【００１２】図３は前述の波形を作成するためのブロッ
クである。なお図中では１ビット信号を矢印付きの細い
線、複数ビットの信号を矢印付きの太い線で区別してい
る。従来技術の項目で述べたように中央処理装置（以下
ＭＰＵと称する）からは青信号Ｂが２ビットで送られて
くるが、途中で青信号Ｂは３ビットデータに変換され
る。このため全体で９ビットの画像データ（ＲＧＢ各３
ビット）が波形データ変換回路３１４に入力する。フレ
ームメモリーは、第１フレーム用メモリ３１１、第２フ
レーム用メモリ３１２、第３フレーム用メモリ３１３と
して３分割されている。読み書き制御回路３０５では、
ＭＰＵからのコマンドなどの制御信号３２２が入力し、
アドレス信号などのメモリ制御信号３２１が第１、第
２、第３のフレームメモリ３１１、３１２、３１３に出
力される。赤Ｒ緑Ｇ青Ｂの各３ビット画像データは図２
（ａ）で示したテーブルに従って各３ビットの波形デー
タに変換され、各ビット別に対応するフレームメモリに
書き込まれる。なおメモリからの読み出しは波形データ
を逆変換しＭＰＵに返す（両方向矢印で示した）。

【００１３】クロック切り替え回路は入力端子３０１、
制御端子３０７、出力端子３０８、１／２分周器３０
２、３／４分周器３０３、スイッチ３０４、３０５、３
０６からなっている。クロックＣＫは入力端子３０１を
経て１／２分周器３０２と３／４分周器３０３とスイッ
チ３０６に入力する。１／２分周器３０２と３／４分周
器３０３の出力端子はそれぞれスイッチ３０４、３０５
の入力端子と接続する。スイッチ３０４、３０５、３０
６の出力端子は出力端子３０８のところで接続してい
る。スイッチ３０４、３０５、３０６の開閉制御信号と
して、表示制御信号３２０のなかの第１、第２、第３の
フレームを示す信号がクロック切り替え端子の制御信号
端子３０７を経て入力する。

【００１４】表示制御回路３０９のクロック入力端子は
クロック切り替え回路の出力端子３０８と接続してい
る。表示制御回路３０９は、第１フレーム用メモリ３１
１、第２フレーム用メモリ３１２、第３フレーム用メモ
リ３１３、セレクタ＆ラッチ回路３１８、駆動波形発生
回路３１９、クロック切り替え回路の制御端子３０７、
走査電極駆動回路等ＣＯＭ．ｅｔｃに表示制御信号３２
０を出力する。第１フレーム用メモリ３１１の１ビット
メモリセル３１５、第２フレーム用メモリ３１２の１ビ
ットメモリセル３１６、第３フレーム用メモリ３１３の
１ビットメモリセル３１６は同じアドレスでありセレク
タ＆ラッチ回路３１８の入力端子とアドレストランジス
タやデータ線を介して接続している。セレクタ＆ラッチ
回路３１８の出力端子は信号電極駆動回路３１９の入力
端子と接続し、千号電極駆動回路３１９の出力端子はＳ
ＴＮパネルの信号電極と接続している。

【００１５】表示制御３０９は、読み書き制御回路３１
０とは独立して、第１、第２、第３フレーム用メモリ３
１１、３１２、３１３から波形データを読み出しＳＴＮ
パネルの表示制御を行う。このため制御信号３１７とし
て、第１、第２、第３のフレームを示す信号、走査電極
（ライン）単位のメモリアドレス信号、メモリ読み出し
制御信号、ラッチ信号、駆動極性信号、走査電極駆動回
路の選択開始信号などを出力する。第１フレームを示す
信号は、スイッチ３０３を導通とすること、第１フレー
ム用メモリ３１１の出力を可能（以下イネーブルと称す
る）とすること、セレクタ＆ラッチ回路３１８で第１フ
レーム用メモリ３１１に対応する入力端子を選ばせるこ
とを行う。このときスイッチ３０４、３０５は開いてお
り、第２、３フレーム用メモリ３１２、３１３は読み出
せない状態（以下ディスイネーブルと称する）であり、
セレクタ＆ラッチ回路３１８で第２、３フレーム用メモ
リ３１２、３１３に対応する入力端子は非選択になって
いる。同様に、第２（３）フレームを示す信号は、スイ
ッチ３０５（３０６）を導通し、第２（３）フレーム用
メモリ３１２（３１３）をイネーブルとし、セレクタ＆
ラッチ回路３１８で第２（３）フレーム用メモリ３１２
（３１３）に対応する入力端子を選択する一方で、スイ
ッチ３０３、３０５（３０４、３０５）を開き、第１、
３（１、２）フレーム用メモリ３１２、３１３（３１
１、３１２）はディスイネーブルとし、セレクタ＆ラッ
チ回路３１８で第１、３（１、２）フレーム用メモリ３
１２、３１３（３１１、３１２）に対応する入力端子を
非選択とする｛（）は第３フレームを示す信号の場
合｝。

【００１６】表示制御３０９は、走査電極（ライン）単
位のメモリアドレス信号を発生し、メモリ読み出し制御
信号とともにイネーブルとなっているメモリからライン
単位で波形データを読み出す。セレクタ＆ラッチ回路３
１８はラッチ信号を使って読み出されてきた波形データ
を保持する。駆動波形発生回路３１９は、セレクタ＆ラ
ッチ回路３１８が保持している波形データと駆動極性信
号との排他論理和をとり、信号電極駆動用の電圧±Ｖｄ
に電圧変化する。走査電極駆動回路には、選択開始信
号、選択電極をシフトさせる信号（ラッチ信号）、駆動
極性信号などを出力する。

【００１７】表示制御回路３０９では、フレームを示す
信号を除いて以上の制御信号はフレーム単位になってい
る。言い換えると、表示制御回路３０９では、これらの
制御信号を作成するために使用するクロックのパルス数
が各フレームで同じになっている。そこでクロック切り
替え回路は、第１フレームでは１／２分周器３０２を使
用して元のクロックＣＫの周波数を半減させクロックを
表示制御回路３０９に出力し、第２フレームでは３／４
分周器３０３を使用して元のクロックＣＫの４発のうち
１発を間引いたクロックを表示制御回路３０９に出力
し、第３フレームでは元のクロックＣＫをそのまま表示
制御回路３０９に出力するので、第１フレーム、第２フ
レーム、第３フレームの期間の比が１：０．７５：０．
５となる。

【００１８】（実施の形態２）図４は、同時に４本の走
査電極を選択してマトリクス表示を行う方法に本発明を
適応した実施の形態２の、走査電極と信号電極画素の模
式図（ａ）と波形図（ｂ）である。図４（ａ）において
同時に選択される４本の走査電極Ｃ１、Ｃ２、Ｃ３、Ｃ
４と信号電極Ｓ１との交差部が画素４０１、４０２、４
０３、４０４である。（ｂ）において、第１のフレーム
４０５はＴ秒、第２のフレーム４０６は０．７５Ｔ秒、
第３のフレーム４０７は０．５Ｔ秒である。第１、第
２、第３のフレーム４０５、４０６、４０７で走査電極
Ｃ１の駆動波形が高い値を示している部分（選択パル
ス）が選択期間になる。第３のフレーム４０７が終わる
と交流駆動のため選択パルスの極性が反転する。走査電
極Ｃ１、Ｃ２、Ｃ３、Ｃ４に印加する駆動波形は、中心
が電圧ＶＭであり、また非選択期間の電圧も電圧ＶＭに
なる。なお各フレームのほとんどの非選択期間は図示を
省略し波線で示した。

【００１９】実効値応答を利用する平均バイアス法のな
かで複数本の走査電極を同時に選択してマトリクス表示
を行う方法（以下ＭＬＡ方式と称する）は、マルチライ
ンアドレッシング（ＭＬＡ）、マルチラインセレクショ
ン（ＭＬＳ）、マルチローアドレッシング（ＭＲＡ）、
アクティブアドレッシングなどと呼ばれている。一般に
周期的な関数の２乗をその周期で積分して得られる量を
利用しようとした場合、その関数を直交関数の和で表示
すると便利なことが多い。実効値も、時間の関数である
電圧ｖ（ｔ）を２乗しこれを一周期間で積分したものな
ので、電圧ｖ（ｔ）を直交関数で展開すれば実効値はそ
の展開係数の２乗の和で表される（この場合、直交関数
は規格化されているものとする）。ＭＬＡ方式は、一垂
直走査期間のみならず一選択期間内で内積（積分）を定
義しても直交している関数を利用する。図４において同
時に選択する４本の走査電極Ｃ１、Ｃ２、Ｃ３、Ｃ４に
は直交関数Ｆ１、Ｆ２、Ｆ３、Ｆ４を印加し、信号電極
Ｓ１には （ａ１×Ｆ１＋ａ２×Ｆ２＋ａ３×Ｆ３＋ａ４×Ｆ４）
／ｂ という波形を印加する。ここでａ１、ａ２、ａ３、ａ４
は、画素４０１、４０２、４０３、４０４がオン表示の
場合は−１、オフ表示の場合は＋１であり、ｂは定数で
ある。走査電極Ｃ１に印加する直交関数Ｆ１は選択期間
の全体にわたり電圧＋Ｖｆである。走査電極Ｃ２に印加
する直交関数Ｆ２は選択期間の前半分が電圧＋Ｖｆで後
ろ半分が電圧−Ｖｆである。走査電極Ｃ３に印加する直
交関数Ｆ３は選択期間を４分割し最初と３番目の期間が
電圧＋Ｖｆで２番目と４番目の期間が電圧−Ｖｆであ
る。走査電極Ｃ４に印加する直交関数Ｆ４は選択期間を
４分割し最初と４番目の期間が電圧＋Ｖｆで２番目と３
番目の期間が電圧−Ｖｆである。

【００２０】図４において、画素４０１、４０２、４０
３、４０４がそれぞれ第０、３、５、７階調を表示する
もとして信号電極Ｓ１に印加する波形を作成する。第１
フレーム４０５の第０、３、５、７階調は図２（ａ）に
よればそれぞれ、オフ（０）、オン（１）、オン
（１）、オン（１）なので、第１フレーム４０５のａ
１、ａ２、ａ３、ａ４はそれぞれ＋１、−１、−１、−
１となる。第１フレーム４０５の選択期間を４等分する
と、信号電極Ｓ１に印加する波形は順番に−２Ｖｆ／
ｂ、＋２Ｖｆ／ｂ、＋２Ｖｆ／ｂ、＋２Ｖｆ／ｂとな
る。第２フレーム４０６の第０、３、５、７階調は図２
（ａ）によればそれぞれ、オフ（０）、オフ（０）、オ
フ（０）、オン（１）なので、第２フレーム４０６のａ
１、ａ２、ａ３、ａ４はそれぞれ＋１、＋１、＋１、−
１となる。第２フレーム４０６の選択期間を４等分する
と、信号電極Ｓ１に印加する波形は順番に＋２Ｖｆ／
ｂ、＋２Ｖｆ／ｂ、＋２Ｖｆ／ｂ、−２Ｖｆ／ｂとな
る。第３フレーム４０７の第０、３、５、７階調は図２
（ａ）によればそれぞれ、オフ（０）、オフ（０）、オ
ン（１）、オン（１）なので、第３フレーム４０７のａ
１、ａ２、ａ３、ａ４はそれぞれ＋１、＋１、−１、−
１となる。第３フレーム４０７の選択期間を４等分する
と、信号電極Ｓ１に印加する波形は順番に０、＋４Ｖｆ
／ｂ、０、０となる。

【００２１】一般に信号電極Ｓ１の駆動波形は、０、±
２Ｖｆ／ｂ、±４Ｖｆ／ｂの５値波形となる（図４にお
いて他の走査電極が選択される期間は斜線で示した）。
選択期間以外でも信号電極Ｓ１には係数が±１／ｂの直
交関数Ｆ１、Ｆ２、Ｆ３、Ｆ４の和で表された波形が印
加されので、これが平均バイアスとなる。ＭＬＡ方式で
も、選択期間にはオンないしオフ波形が印加され非選択
期間にはバイアス電圧が印加されているので、第１、第
２、第３のフレーム期間を１：０．７５：０．５とし、
各フレームと階調との間の波形関係を図２（ａ）のよう
にすれば実施の形態１と同様な結果が得られる。

【００２２】

【発明の効果】以上の説明から明らかなように、本発明
ではフレーム周期の比が１：０．７５：０．５の３種類
のフレームを使用した。この結果、Ｔ−ＶカーブのＳ字
特性と近似的には一致する電圧印加が可能となり階調再
現性を良好にできた。さらにフレーム数を従来のものか
ら大幅に減らすことができた。

【００２３】また各フレーム周期の比が１：０．７５：
０．５と単純なため、表示制御回路に、第１フレームで
は１／２分周クロック、第２フレームでは３／４分周ク
ロック、第３フレームでは元のクロックを供給するとい
う簡単な回路構成で８階調表示にたいする前述のＦＲＣ
階調表示が可能となった。

【００２４】なお本発明を拡張してｎビット階調をｎ個
のフレーム周期の比を調整することで表現することは可
能ではあるが８階調表示のような単純な関係は得られな
い。またあるフレーム用メモリがイネーブルでこれ以外
のフレーム用メモリがディスイネーブルであると読み出
しにともなう消費電力が削減できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における波形図である。

【図２】本発明の実施の形態１における波形データと実
効値例の一覧表（ａ）とＴ−Ｖカーブ（ｂ）である。

【図３】本発明の実施の形態１におけるブロック図であ
る。

【図４】本発明の実施の形態２における模式図（ａ）と
波形図（ｂ）である。

【符号の説明】

１０１，１０２，１０３，１０４ 選択パルス １０５，４０５ 第１のフレーム １０６，４０６ 第２のフレーム １０７，４０７ 第３のフレーム ３０１ クロック切り替え回
路の入力端子 ３０２ １／２分周器 ３０３ ３／４分周器 ３０４，３０５，３０６ スイッチ ３０７ クロック切り替え回
路の制御端子 ３０８ クロック切り替え回
路の出力端子 ３０９ 表示制御回路 ３１０ 読み書き制御回路 ３１１ 第１フレーム用メモ
リ ３１２ 第２フレーム用メモ
リ ３１３ 第３フレーム用メモ
リ ３１４ 波形データ変換回路 ３１９ 駆動波形発生回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA18 NA23 NA55 NA57 NA58 NC13 NC16 NC49 ND06 ND49 NF13 NH15 5C006 AA14 AA22 AB03 AC02 AC24 AF52 AF72 BA19 BB12 BC03 BC13 BF49 FA47 FA56 5C080 AA10 BB05 CC03 DD26 DD30 EE29 EE32 FF09 JJ02 JJ04 JJ05 KK02

Claims (2)

【特許請求の範囲】
1. 【請求項１】 フレームレートコントロール方式で８階
   調表示を行うパッシブ型の液晶表示装置の駆動方法にお
   いて、第１と第２と第３のフレームで階調表示が完結
   し、前記第１と第２と第３のフレーム期間の比が１：
   ０．７５：０．５であることを特徴とする液晶表示装置
   の駆動方法。
2. 【請求項２】 フレームメモリーと読み書き制御部と表
   示制御部と駆動信号発生部を有する液晶表示装置におい
   て、クロック切り替え回路を有し、該クロック切り替え
   回路が、クロックが入力する入力端子と、第１と第２と
   第３のフレームを峻別するための制御端子と、第１のフ
   レームでは前記クロックの１／２分周信号、第２のフレ
   ームでは前記クロックの３／４分周信号、第３のフレー
   ムでは前記クロックを切り替えて出力する出力端子を有
   し、該出力端子が前記表示制御部のクロック入力端子に
   接続したことを特徴とする液晶表示装置。