JP2001183623A - 液晶ディスプレイの残留画像を減少させる方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＬＣＤをオフとする時にパルス電圧をＴＦＴ
の電極に印加して液晶中に蓄積された電荷の放出時間を
短縮し、液晶ディスプレイの残留画像を減少させる。 【解決手段】 液晶ディスプレイをオフとする時に画素
を構成する薄膜トランジスターの電極の１つにパルス電
圧を印加して、各薄膜トランジスターのソース・ドレイ
ン電圧を瞬時に増大させると同時に、共用電極電圧また
はゲート・ドレイン電圧も増大させることにより、オフ
時のソース・ドレイン電圧の放電時間を短縮して、残留
画像を減少させることができるものであって、パルス電
圧を各薄膜トランジスターのゲートまたはドレインある
いは共用電極のいずれにも印加することができるもので
ある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶ディスプレ
イの制御方法に関し、特に、液晶ディスプレイをオフと
する時に放電時間を短縮して、放電液晶ディスプレイの
残留画像を減少させる方法に関する。

【０００２】

【従来の技術】液晶ディスプレイ（liquid crystal dis
play = LCD）は、外部から電場ならびに熱量を印加する
作用を利用して、液晶分子を初期の分子配列から他の分
子配列状態に変化させ、このような分子配列となった液
晶ディスプレイの複屈折性（birefringence）旋光性、
２色性、光散乱性などという光学性質の変化により、視
覚上の変化に転換するものである。また、ＬＣＤは、さ
らに低い操作電圧ならびに低い消費電力という利点を有
しており、大型集積（large scale integrated）回路に
よる駆動に適合するものとなっている。現在、薄膜トラ
ンジスター（thinfilm transistor = TFT）技術の発展
と進歩とにより、ＴＦＴをＬＣＤの表示画素（pixel）
とすることがますます一般的になっている。

【０００３】

【発明が解決しようとする課題】図１において、一般的
なＬＣＤ構造の一部分を示しているが、ＴＦＴ型ＬＣＤ
について言えば、透明基板（図示せず）上に複数個のＴ
ＦＴ（薄膜トランジスター）によりマトリックスを構成
し、１つのＴＦＴが１画素を分担するものである。そし
て、ＴＦＴの特性に基づけば、そのオフ時のドレイン・
ソース電流（Ｉ_{Ｄ Ｓ} 放電電流）が一般のＭＯＳＦＥＴ
より非常に小さく、一般的な数値としては１０^−１１〜
１０^−１２アンペア（Ａ）以下である。しかしながら、
これがまたＴＦＴ型ＬＣＤの欠点を形成するものとなっ
ている。つまり、ＬＣＤをオフにした時に、放電電流が
小さいため、ソースおよびドレイン間の電圧Ｖ_ＳＤの放
電時間（discharge time = ｔ_ｄ）が長くなって、ＬＣ
Ｄに画像が残留するという現象を引き起こすものとなっ
ていた。

【０００４】図２において、従来技術のＴＦＴ型液晶デ
ィスプレイにつき、オフとした時、各画素（つまり各Ｔ
ＦＴ）のゲート・ドレイン電圧（Ｖ_ＧＤ）、ソース・ド
レイン電圧（Ｖ_ＳＤ）、共用電極電圧（Ｖ_ＣＯＭ）と放
電時間（ｔ_ｄ）との関係を示しているが、ｔ＝ｔ_ｏｆｆ
時点でＬＣＤをオフとする。すると、ソース・ドレイン
電圧Ｖ_ＳＤが非常に長い放電時間ｔ_ｄを経過して始めて
０Ｖとなることが分かる。従って、放電電流Ｉ_ＤＳが小
さければ小さいほどソース・ドレイン電圧Ｖ_{Ｓ Ｄ}の放電
時間が長いものとなって、画像の残留する時間が長くな
っていた。

【０００５】そこで、この発明の第１の目的は、ＬＣＤ
をオフとする時にパルス電圧をＴＦＴの電極に印加して
液晶中に蓄積された電荷の放出時間を短縮することがで
きる、液晶ディスプレイの残留画像を減少させる方法を
提供することにある。

【０００６】

【課題を解決するための手段】上記課題を解決し、所望
の目的を達成するために、この発明にかかる液晶ディス
プレイの残留画像を減少する方法は、複数個のトランジ
スターから構成されたマトリックスを透明基板上に形成
するものであって、各トランジスターがゲートとドレイ
ンとソースとを備え、液晶をソースと共用電極との間に
接続するものにおいて、トランジスターをオフとする
時、液晶中のゲートまたはドレインあるいは共用電極に
パルス信号を印加して、各トランジスターのドレインお
よびソース間のソース・ドレイン電圧の放電時間を短縮
することで、液晶中に蓄積された電荷の放出時間を短く
することができ、それによりＬＣＤをオフとした後の画
像残留時間を大幅に短縮することができるものである。

【０００７】

【発明の実施の形態】上記手段に基づいて、液晶ディス
プレイをオフとする時、液晶ディスプレイを構成する薄
膜トランジスターのうち１つの電極にパルス電圧を印加
することにより、各薄膜トランジスターのドレインおよ
びソース間の放電電流を瞬間的に増大させると同時に、
ドレイン・ソース間またはゲート・ドレイン間の電圧も
増大させるものであって、このオフ時にドレイン・ソー
ス電流の放電時間を短縮することによって、画像残留時
間を短縮することができるものである。

【０００８】

【実施例】以下、この発明にかかる好適な実施例を図面
に基づいて説明する。図３において、ＬＣＤ画素マトリ
ックスの１トランジスターを示しており、１つのＴＦＴ
がゲートとドレインとソースとを備えている。１つの液
晶ＬＣが共用電極ＣＯＭとソースとの間に接続されてい
る。また、液晶ＬＣと１つのキャパシターＣ_ＳＴとを並
列に接続していいる。一般に、液晶ＬＣもまた等価の容
量値Ｃ _ＬＣを有している。

【０００９】この発明の目的を達成するパルス電圧は、
パルス発生器１０により発生される。このパルス発生器
１０は、ＬＣＤのオフ信号を受信した時に、パルス信号
を発生するものである。このパルス信号は、ＴＦＴのゲ
ートまたはドレインあるいは共用電極のいずれに印加さ
れても目的を達成することができるので、これら３種類
の状況について、以下に説明する。

【００１０】図３中のパルス発生器１０の出力信号は、
共用電極ＣＯＭに入力されるものである。異なる電極を
選択する時には、パルス発生器１０の出力信号をそれぞ
れゲートまたはドレインに入力する必要がある。

【００１１】＜第１実施例＞図３と図４とにおいて、先
ずパルス電圧を共用電極に印加する場合を説明する。Ｌ
ＣＤをオフにした後、共用電極ＣＯＭにパルス電圧Ｖ
_Ｐ１を印加する。このパルス電圧Ｖ_Ｐ１は、液晶ＬＣお
よびキャパシターＣ_ＳＴを介してＴＦＴのソースに電気
接続されているので、ソース電圧Ｖ_Ｓを増大させる。こ
のソース電圧Ｖ _Ｓの増大によりソース・ドレイン電圧Ｖ
_ＳＤも増大し、ドレイン・ソース電流Ｉ _ＤＳも増大し
て、放電時間ｔ_ｄを短縮することができる。これによ
り、液晶中に蓄積されていた電荷を短時間で放出させる
ことができる。従って、従来の放電時間ｔ_ｄが長すぎる
ことによる残留画像の問題を解決することができる。

【００１２】図４において、共用電極にパルス電圧Ｖ
_Ｐ１を印加すると、ソース・ドレイン電圧Ｖ_ＳＤも対応
するパルス電圧Ｖ_Ｐ１′を発生させるが、パルス電圧Ｖ
_Ｐ１′のパルス幅が非常に小さいものであるから、ソー
ス・ドレイン電圧Ｖ_ＳＤが即時に０Ｖにまで低下する。
つまり、液晶ＬＣ中に蓄積されていた電荷を瞬時に放出
させることができる。例えば、このパルス電圧Ｖ_Ｐ１の
幅を約１秒とすれば、オフ時にドレイン・ソース電流Ｉ
_ＤＳもまた１０^−１１以上あるいは更に増大されるの
で、放電時間ｔ_ｄを１秒以下に短縮することができる。

【００１３】＜第２実施例＞次に、パルス電圧をＴＦＴ
のゲートに印加する場合を説明する。図５において、Ｌ
ＣＤをオフとした後、ゲートにパルス電圧Ｖ_ｐ２（プラ
スのパルスとすることができる）を印加する。この時、
ゲート・ドレイン電圧Ｖ_ＧＤおよびソース・ドレイン電
圧Ｖ_ＳＤもまた増大し、ドレイン・ソース電流Ｉ_ＤＳも
増大する。つまり、ソース・ドレイン電圧Ｖ_ＳＤの放電
速度が加速されて、放電時間が短縮される。これによ
り、液晶ＬＣ中に蓄積されていた電荷が短時間で放出さ
れる。従って、従来技術の放電時間ｔ_ｄが長すぎること
により発生していた残留画像の問題を解決することがで
きる。

【００１４】図５に示したように、ゲートにパルス電圧
Ｖ_ｐ２を印加すると、ゲート・ドレイン電圧Ｖ_ＧＤにお
いても対応するパルス電圧Ｖ_ｐ２′が発生する。従っ
て、ソース・ドレイン電圧Ｖ_ＳＤが即時に０Ｖにまで低
下して、液晶ＬＣ中に蓄積されていた電荷を放出させる
ことができる。

【００１５】＜第３実施例＞最後に、パルス電圧をＴＦ
Ｔのドレインに印加する場合を説明する。図６におい
て、ＬＣＤをオフとした後、ドレインにパルス電圧Ｖ
_ｐ３（マイナスのパルスとすることができる）を印加す
る。これによりゲート・ドレイン電圧Ｖ_ＧＤが増大し、
対応するパルス電圧Ｖ_ｐ３′（この第３実施例では、プ
ラスのパルス）を発生させ、ドレイン・ソース電流Ｉ
_ＤＳも増大する。つまり、ソース・ドレイン電圧Ｖ_ＳＤ
の放電速度が加速されて、放電時間が短縮される。これ
により、液晶ＬＣ中に蓄積されていた電荷が短時間で放
出される。従って、従来技術の放電時間ｔｄが長すぎる
ことにより発生していた残留画像の問題を解決すること
ができる。例えば、パルス電圧Ｖ_ｐ３の幅を約１秒とす
れば、オフ時にドレイン・ソース電流Ｉ_ＤＳもまた１０
^−１１以上あるいは更に増大されるので、放電時間ｔ_ｄ
を１秒以下に短縮することができる。

【００１６】図６に示したように、ドレインにマイナス
のパルス電圧Ｖ_ｐ３を印加すれば、ゲート・ドレイン電
圧Ｖ_ＧＤもまた対応するプラスのパルス電圧Ｖ_ｐ３′を
発生させる。従って、ソース・ドレイン電圧Ｖ_ＳＤが即
時に０Ｖにまで低下して、液晶ＬＣ中に蓄積されていた
電荷を放出させることができる。

【００１７】以上に述べたことから分かるように、ＬＣ
Ｄをオフとする時に、パルス電圧をＴＦＴの共用電極ま
たはゲートあるいはドレインに印加すると、いずれもソ
ース・ドレイン電圧Ｖ_ＳＤおよびドレイン・ソース電流
Ｉ_ＤＳを増大させて、ソース・ドレイン電圧Ｖ_ＳＤの放
電時間を短縮することができる。従って、液晶ＬＣ中に
蓄積されていた電荷を即時に放出させることができるの
で、ＬＣＤの画像が残留する問題を解決することができ
る。例えば、このパルス電圧Ｖ_Ｐ１の幅を約１秒とすれ
ば、オフ時にドレイン・ソース電流Ｉ_ＤＳもまた１０
^−１１以上あるいは更に増大されるので、放電時間ｔ_ｄ
を１秒以下に短縮することができる。

【００１８】＜第４実施例＞図７において、この発明の
方法にかかる回路構成を説明する。なお、パルス電圧を
どの電極に印加するかは、ＬＣＤメーカーまたはユーザ
ーによって決定されるべきことである。パルス発生器２
０とＴＦＴマトリックス２４との間にスイッチ手段２２
を設け、このスイッチ手段２２が選択信号ＳＥＬに基づ
いてパルス電圧をゲートまたはドレインあるいは共用電
極のいずれか１つに印加するよう選択する。上述したＴ
ＦＴマトリックス２４の各ゲートおよびドレインならび
に共用電極は、いずれもスイッチ手段２２を介してパル
ス発生器２０と接続されているから、最適な電極を選択
してパルス電圧を印加して、ＬＣＤをオフとした後の残
留画像の問題を有効に解決することができる。

【００１９】以上のごとく、この発明を好適な実施例に
より開示したが、もとより、この発明を限定するための
ものではなく、当業者であれば容易に理解できるよう
に、この発明の技術思想の範囲内において、適当な変更
ならびに修正が当然なされうるものであるから、その特
許権保護の範囲は、特許請求の範囲および、それと均等
な領域を基準として定めなければならない。

【００２０】

【発明の効果】上記構成により、この発明にかかる液晶
ディスプレイの残留画像を減少させる方法は、従来技術
と比較して、ＬＣＤをオフとする時、ＴＦＴのゲートま
たはドレインあるいは共用電極にパルス電圧を印加する
ことにより、ＴＦＴのソース・ドレイン電圧の放電時間
を大幅に短縮して、残留画像を減少させることができ
る。従って、産業上の利用価値が高い。

【図面の簡単な説明】

【図１】図１は、画素を構成する薄膜トランジスターマ
トリックスを示す回路図である。

【図２】図２は、従来技術にかかる液晶ディスプレイを
オフとする前後の画素となる薄膜トランジスターのゲー
ト・ドレイン電圧とソース・ドレイン電圧と共用電極電
圧との電圧変化を示す座標図である。

【図３】図３は、この発明の方法にかかる第１実施例を
示す回路構成図である。

【図４】図４は、この発明にかかる第１実施例を示す座
標図である。

【図５】図５は、この発明にかかる第２実施例を示す座
標図である。

【図６】図６は、この発明にかかる第３実施例を示す座
標図である。

【図７】図７は、この発明にかかる第４実施例を示す回
路構成図である。

【符号の説明】

１０ パルス発生器 ２０ パルス発生器 ２２ スイッチ手段 ２４ ＴＦＴマトリックス ＬＣ 液晶

Claims (7)

【特許請求の範囲】
1. 【請求項１】 複数個のトランジスターを有し、各トラ
   ンジスターがいずれもゲートとドレインとソースと液晶
   とを備えるとともに、前記ソースを共用電極に接続する
   液晶ディスプレイにおいて、 前記液晶ディスプレイをオフとする時、前記液晶中の前
   記共用電極にパルス電圧を印加して、前記した複数個あ
   るトランジスターの前記したドレインとソースとの間の
   ソース・ドレイン電圧の放電時間を短縮するものである
   液晶ディスプレイの残留画像を減少させる方法。
2. 【請求項２】 複数個のトランジスターを有し、各トラ
   ンジスターがいずれもゲートとドレインとソースと液晶
   とを備えるとともに、前記ソースを共用電極に接続する
   液晶ディスプレイにおいて、 前記液晶ディスプレイをオフとする時、前記した複数個
   あるトランジスターの前記ゲートにパルス電圧を同時に
   印加して、前記した複数個あるトランジスターの前記し
   たドレインとソースとの間のソース・ドレイン電圧の放
   電時間を短縮するものである液晶ディスプレイの残留画
   像を減少させる方法。
3. 【請求項３】 上記パルス電圧が、プラスのパルス電圧
   である請求項１または２記載の液晶ディスプレイの残留
   画像を減少させる方法。
4. 【請求項４】 複数個のトランジスターを有し、各トラ
   ンジスターがいずれもゲートとドレインとソースと液晶
   とを備えるとともに、前記ソースを共用電極に接続する
   液晶ディスプレイにおいて、 前記液晶ディスプレイをオフとする時、前記した複数個
   あるトランジスターの前記ドレインにパルス電圧を同時
   に印加して、前記した複数個あるトランジスターの前記
   したドレインとソースとの間のソース・ドレイン電圧の
   放電時間を短縮するものである液晶ディスプレイの残留
   画像を減少させる方法。
5. 【請求項５】 上記した複数個のトランジスターが、薄
   膜トランジスター（thin film transistor）である請求
   項１，２，４いずれか１項記載の液晶ディスプレイの残
   留画像を減少させる方法。
6. 【請求項６】 上記パルス電圧が、マイナスのパルス電
   圧である請求項５記載の液晶ディスプレイの残留画像を
   減少させる方法。
7. 【請求項７】 複数個の薄膜トランジスターを有し、各
   薄膜トランジスターがいずれもゲートとドレインと共用
   電極とパルス発生器とを備えるとともに、スイッチ手段
   を介して前記した複数個ある薄膜トランジスター中の前
   記したゲートとドレインと共用電極とに接続する液晶デ
   ィスプレイにおいて、 前記液晶ディスプレイをオフとする時、オフ信号を発生
   させるステップと、 前記パルス発生器が、前記オフ信号に基づいてパルス信
   号を発生させるとともに、前記スイッチ手段が前記した
   ゲートとドレインと共用電極とのいずれか１つに接続さ
   れていることを利用して、パルス電圧を前記した複数個
   ある薄膜トランジスターの前記したゲートとドレインと
   共用電極とのいずれか１つに印加し、前記した複数個あ
   る薄膜トランジスターの前記したドレインとソースとの
   間のソース・ドレイン電圧の放電時間を短縮するステッ
   プとを具備するものである液晶ディスプレイの残留画像
   を減少させる方法。