JP2001177361A - 利得制御回路およびこれを用いた無線通信装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数段の利得可変回路が縦続接続されてなる
利得制御回路において、各利得可変回路のバイアス電圧
が一定であると、消費電流も利得によらず一定となるた
め、低利得時の消費電流が多くなる。 【解決手段】 利得可変範囲が一定範囲に制限された例
えば３段の利得可変回路１１，１２，１３が互いに縦続
接続されてなる利得制御回路において、利得可変回路１
１，１２，１３の各々にバイアス電圧Ｖｂｉａｓ１，Ｖ
ｂｉａｓ２，Ｖｂｉａｓ３を印加するバイアス電圧印加
回路１５，１６，１７が、前段の利得可変回路の利得に
応じて各バイアス電圧を変化させることで、各利得可変
回路１１，１２，１３の消費電流を利得に応じて変化さ
せる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、利得制御回路およ
びこれを用いた無線通信装置に関し、特に移動体通信シ
ステムにおける出力電力制御のための可変利得回路とし
て用いて好適な利得制御回路およびこれを用いた無線通
信装置に関する。

【０００２】

【従来の技術】移動体通信システム、例えば移動電話シ
ステムにおいて、基地局の回線容量を増やすためには、
各移動局の出力は基地局の位置において同一電界強度と
なるように制御されることが望ましい。特に、ＣＤＭＡ
(Code Division Multiple Access：符号分割多重システ
ム）と呼ばれるスペクトラム拡散方式を用い、同一周波
数帯に複数の局を割り当てて拡散符号によって信号を復
元する方式においては、このような移動局の出力電力制
御は必須の要件となる。

【０００３】この移動局の出力電力制御には２つの方式
がある。その１つは、基地局からの信号強度に基づいて
出力すべき電力を決定する方式である。これは、基地局
から移動局までの信号伝搬とその逆が強い相関があると
の仮定によるものである。この方式を開ループ制御と称
している。他の一つは、基地局での実際の信号強度の情
報を移動局へ伝えることによって行う方式である。この
方式を閉ループ制御と称している。

【０００４】出力電力制御を行うためには、利得制御回
路が必要とされる。この利得制御回路の性能としては、
次の４つが要求される。すなわち、第１に広いゲイン制
御範囲であること、第２に広いダイナミックレンジであ
ること、第３に良好な制御直線性、絶対ゲイン精度、温
度特性であること、第４に広帯域であること、が要求さ
れる。

【０００５】利得制御範囲としては、例えば、受信側９
０ｄＢ程度、送信側８０ｄＢ程度である。ダイナミック
レンジに関しては、特に受信側においては、希望波が微
弱な状態で強い妨害波が入る条件を考慮する必要があ
り、大入力に対する耐性と低雑音特性とが同時に要求さ
れる。

【０００６】制御直線性、絶対ゲイン精度、温度特性に
ついては、前述した開ループ制御を精度良く行うため
に、受信側利得制御回路と送信側利得制御回路の特性が
整合する必要がある。帯域については、システムにより
異なるが、このような操作はＩＦ（中間周波）段で行う
ことが最も容易である。そのための典型的な周波数は、
１００ＭＨｚ前後であることが多い。

【０００７】図８は、利得制御回路を構成する従来の利
得可変回路の構成例を示す回路図である。この従来例に
係る利得可変回路は、差動増幅回路１０１、バイアス回
路１０２、２つの電流分割回路１０３，１０４および２
つの抵抗回路網１０５，１０６を有する構成となってい
る。

【０００８】差動増幅回路１０１は、各エミッタがエミ
ッタ抵抗Ｒ１０１，Ｒ１０２を介して互いに接続されか
つ接地されたｎｐｎ型の差動対トランジスタＱ１０１，
Ｑ１０２によって構成され、差動対トランジスタＱ１０
１，Ｑ１０２の各ベース間に入力電圧Ｖｉが入力され
る。

【０００９】バイアス回路１０２は、差動対トランジス
タＱ１０１，Ｑ１０２の各ベースに各一端が接続された
バイアス抵抗Ｒ１０３，Ｒ１０４と、これら抵抗Ｒ１０
３，Ｒ１０４の各他端とグランドとの間に接続され、バ
イアス抵抗Ｒ１０３，Ｒ１０４を通して固定のバイアス
電圧Ｖｂｉａｓを与えるバイアス電源１０７とから構成
されている。

【００１０】一方の電流分割回路１０３は、各エミッタ
がトランジスタＱ１０１のコレクタに共通に接続された
ｎｐｎ型の差動対トランジスタＱ１０３，Ｑ１０４によ
って構成されている。他方の電流分割回路１０４は、各
エミッタがトランジスタＱ１０２のコレクタに共通に接
続されたｎｐｎ型の差動対トランジスタＱ１０５，Ｑ１
０６によって構成されている。

【００１１】これら電流分割回路１０３，１０４におい
て、トランジスタＱ１０３，Ｑ１０５の各ベースが共通
に接続され、トランジスタＱ１０４，Ｑ１０６の各ベー
スが共通に接続され、これらベース共通接続点間に制御
電圧Ｖｃが印加される。そして、トランジスタＱ１０
３，Ｑ１０５の各コレクタ間から出力電圧Ｖｏが導出さ
れるようになっている。

【００１２】一方の抵抗回路網１０５は、差動対トラン
ジスタＱ１０３，Ｑ１０４の各コレクタと電源ＶＣＣと
の間に接続された抵抗Ｒ１０５，Ｒ１０６および差動対
トランジスタＱ１０３，Ｑ１０４の各コレクタ間に接続
された抵抗Ｒ１０７によって構成されている。他方の抵
抗回路網１０６は、差動対トランジスタＱ１０５，Ｑ１
０６の各コレクタと電源ＶＣＣとの間に接続された抵抗
Ｒ１０８，Ｒ１０９および差動対トランジスタＱ１０
５，Ｑ１０６の各コレクタ間に接続された抵抗Ｒ１１０
によって構成されている。

【００１３】ここで、上記構成の利得可変回路において
消費される電流について考える。エミッタ抵抗Ｒ１０
１，Ｒ１０２の両端間電圧をＶｅ、これら抵抗Ｒ１０
１，Ｒ１０２の各抵抗値をＲｅ、バイアス回路１０２に
おけるバイアス抵抗Ｒ１０３，Ｒ１０４の各抵抗値をＲ
ｂ、差動対トランジスタＱ１０１，Ｑ１０２の各ベース
電流をＩｂ、差動対トランジスタＱ１０１，Ｑ１０２の
ベース-エミッタ間電圧をＶｂｅとすると、その消費電
流Ｉは、 Ｉ＝２＊Ｖｅ／Ｒｅ ＝２＊（Ｖｂｉａｓ−Ｒｂ＊Ｉｂ−Ｖｂｅ）／Ｒｅ …（１） となる。

【００１４】

【発明が解決しようとする課題】上述したように、従来
例に係る利得可変回路では、バイアス回路１０２で設定
されるバイアス電圧Ｖｂｉａｓが一定であったため、消
費電流Ｉは、（１）式から明らかなように、利得Ｇによ
らず一定電流となり、低利得のときの消費電流が多くな
るという問題があった。

【００１５】なお、利得Ｇについては、電流分割回路１
０３の差動対トランジスタＱ１０３，Ｑ１０４と電流分
割回路１０４の差動対トランジスタＱ１０５，Ｑ１０６
の各ベース間電位差ΔＶｂｅ、即ち制御電圧Ｖｃにより
電流配分を変えることによって変化する。そして、その
利得Ｇは、次式のように表される。

【００１６】 Ｇ＝Ｇｍａｘ／｛１＋ｅｘｐ（−ｑＶｃ／ｋｔ）｝ ＋Ｇｍｉｍ／｛１＋ｅｘｐ（ｑＶｃ／ｋｔ）｝ …（２） ここで、ＧｍａｘとＧｍｉｎは利得可変回路の最大利得
と最小利得、Ｖｃは制御電圧、ｑ電子の電荷、ｋはボル
ツマン定数、ｔは絶対温度である。

【００１７】この種の利得可変回路を用いて構成される
利得制御回路は、例えば、ＣＤＭＡ方式携帯電話装置の
ＲＦフロントエンド部において、送信系のＩＦ（中間周
波）信号を増幅してミキサに供給する利得可変増幅器と
して用いられる。

【００１８】このＣＤＭＡ方式携帯電話装置にあって
は、近年、広帯域化の傾向にある。この広帯域（ワイド
バンド）ＣＤＭＡ方式の携帯電話装置では、雑音特性の
仕様が厳しくなっている。したがって、送信系において
ＩＦ用利得可変増幅器として用いられる利得制御回路と
しても、低雑音特性のものが要求されることになる。

【００１９】本発明は、上記課題を解決するためになさ
れたものであって、その目的とするところは、低利得時
の低消費電流化を可能とした利得制御回路およびこれを
用いた無線通信装置を提供することにある。

【００２０】本発明はさらに、雑音特性をより向上可能
な利得制御回路およびこれを用いた無線通信装置を提供
することを目的とする。

【００２１】

【課題を解決するための手段】本発明による利得制御回
路は、利得可変範囲が一定範囲に制限されて互いに縦続
接続された複数段の利得可変回路を有し、これら複数段
の利得可変回路が各々利得に応じて消費電流が変化する
構成となっている。そして、この利得制御回路は、携帯
電話装置等の無線通信装置において、送信系のＩＦ信号
を増幅してミキサに供給する増幅手段として用いられ
る。

【００２２】上記構成の利得制御回路およびこれを用い
た無線通信装置において、複数段の利得可変回路の各々
が利得に応じて消費電流が変化することで、各利得可変
回路には利得に応じた最適な電流が流れる。これによ
り、特に低利得時の消費電流の低減が可能となる。

【００２３】本発明による他の利得制御回路は、利得可
変範囲が一定範囲に制限されて互いに縦続接続された複
数段の利得可変回路を有し、これら複数段の利得可変回
路が互いに異なる利得可変幅を持つ構成となっている。
そして、この利得制御回路は、携帯電話装置等の無線通
信装置において、送信系のＩＦ信号を増幅してミキサに
供給する増幅手段として用いられる。

【００２４】上記構成の利得制御回路およびこれを用い
た無線通信装置において、複数段の利得可変回路に互い
に異なる利得可変幅を持たせるとともに、好ましくは各
段を最適な順序でスタガ動作させることで、各段の入力
レベルが高くなるため、雑音特性が向上する。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照し詳細に説明する。図１は、本発明の第１
実施形態に係る利得制御回路の構成を示すブロック図で
ある。

【００２６】本実施形態に係る利得制御回路は、図１か
ら明らかなように、互いに縦続接続された差動入出力の
複数段（本例では、３段）の利得可変回路１１，１２，
１３と、これら利得可変回路１１，１２，１３に対して
制御電圧Ｖｃ１，Ｖｃ２，Ｖｃ３を印加する制御電圧印
加回路１４と、利得可変回路１１，１２，１３に対して
バイアス電圧Ｖｂｉａｓ１，Ｖｂｉａｓ２，Ｖｂｉａｓ
３を印加するバイアス電圧印加回路１５，１６，１７と
を有する構成となっている。

【００２７】利得可変回路１１，１２，１３は利得可変
範囲が一定範囲に制限されており、互いに容量素子を介
して縦続接続されている。具体的には、１段目の利得可
変回路１１の出力端子ＯＵＴ１，ＯＵＴＸ１がコンデン
サＣ１１，Ｃ１２を介して２段目の利得可変回路１２の
入力端子ＩＮ２，ＩＮＸ２に接続され、２段目の利得可
変回路１２の出力端子ＯＵＴ２，ＯＵＴＸ２がコンデン
サＣ１３，Ｃ１４を介して３段目の利得可変回路１３の
入力端子ＩＮ３，ＩＮＸ３に接続されている。

【００２８】これらの利得可変回路１１，１２，１３の
利得制御端子ＶＣ１，ＶＣ２，ＶＣ３には、制御電圧印
加回路１４において各々設定された利得制御電圧Ｖｃ
１，Ｖｃ２，Ｖｃ３がそれぞれ印加される。また、利得
可変回路１１，１２，１３のバイアス端子ＶＢＩＡＳ
１，ＶＢＩＡＳ２，ＶＢＩＡＳ３には、バイアス電圧印
加回路１５，１６，１７において各々設定されたバイア
ス電圧Ｖｂｉａｓ１，Ｖｂｉａｓ２，Ｖｂｉａｓ３がそ
れぞれ印加される。

【００２９】利得可変回路１１，１２，１３の各利得Ｇ
１，Ｇ２，Ｇ３は、制御電圧印加回路１４から与えられ
る利得制御電圧Ｖｃ１，Ｖｃ２，Ｖｃ３に応じて変化す
る。また、利得可変回路１１，１２，１３の各消費電流
は、バイアス電圧印加回路１５，１６，１７から与えら
れるバイアス電圧Ｖｂｉａｓ１，Ｖｂｉａｓ２，Ｖｂｉ
ａｓ３によって決まる。

【００３０】バイアス電圧印加回路１５は、一定のバイ
アス電圧Ｖｂｉａｓ１を１段目の利得可変回路１１のバ
イアス端子ＶＢＩＡＳ１に印加する。バイアス電圧印加
回路１６は、１段目の利得可変回路１１の利得制御電圧
Ｖｃ１を入力とし、この利得制御電圧Ｖｃ１に基づいて
生成したバイアス電圧Ｖｂｉａｓ２を２段目の利得可変
回路１２のバイアス端子ＶＢＩＡＳ２に印加する。

【００３１】バイアス電圧印加回路１７は、１段目，２
段目の利得可変回路１１，１２の利得制御電圧Ｖｃ１，
Ｖｃ２を入力とし、これらの利得制御電圧Ｖｃ１，Ｖｃ
２に基づいて生成したバイアス電圧Ｖｂｉａｓ３を３段
目の利得可変回路１３のバイアス端子ＶＢＩＡＳ３に印
加する。

【００３２】すなわち、バイアス電圧印加回路１５，１
６，１７は、利得可変回路１１，１２，１３の各々の入
力電圧Ｖｉｎ１，Ｖｉｎ２，Ｖｉｎ３の変化に応じたバ
イアス電圧Ｖｂｉａｓ１，Ｖｂｉａｓ２．Ｖｂｉａｓ３
を利得可変回路１１，１２，１３の各バイアス端子ＶＢ
ＩＡＳ１，ＶＢＩＡＳ２，ＶＢＩＡＳ３に印加する。こ
れにより、利得可変回路１１，１２，１３の各消費電流
が変化する。

【００３３】次に、上記構成の第１実施形態に係る利得
制御回路の回路動作について説明する。先ず、１段目の
利得可変回路１１に一定の入力電圧Ｖｉ１が印加される
と、１段目の利得可変回路１１のバイアス端子ＶＢＩＡ
Ｓ１には、入力電圧Ｖｉ１が一定のため一定のバイアス
電圧Ｖｂｉａｓ１が印加される。したがって、１段目の
利得可変回路１１の消費電流は一定となる。

【００３４】２段目の利得可変回路１２の入力電圧Ｖｉ
２は、１段目の利得可変回路１１の利得Ｇ１に応じて変
化する。この利得Ｇ１を決める利得制御電圧Ｖｃ１は、
バイアス電圧印加回路１６にも与えられる。したがっ
て、バイアス電圧印加回路１６は、利得可変回路１２の
入力電圧Ｖｉ２と同様の変化をバイアス電圧Ｖｂｉａｓ
２に持たせ、それを２段目の利得可変回路１２のバイア
ス端子ＶＢＩＡＳ２に印加する。これにより、２段目の
利得可変回路１２の消費電流は、１段目の利得可変回路
１１の利得Ｇ１に応じて変化する。

【００３５】３段目の利得可変回路１３の入力電圧Ｖｉ
３は、１段目の利得可変回路１１の利得Ｇ１と２段目の
利得可変回路１２の利得Ｇ２に応じて変化する。利得Ｇ
１，Ｇ２を決める利得制御電圧Ｖｃ１，Ｖｃ２は、バイ
アス電圧印加回路１７にも与えられる。したがって、バ
イアス電圧印加回路１７は、利得可変回路１２，１３の
入力電圧Ｖｉ２，Ｖｉ３と同様の変化をバイアス電圧Ｖ
ｂｉａｓ３に持たせ、それを３段目の利得可変回路１３
のバイアス端子ＶＢＩＡＳ３に印加する。これにより、
３段目の利得可変回路１３の消費電流は、１段目，２段
目の利得可変回路１１，１２の利得Ｇ１，Ｇ２に応じて
変化する。

【００３６】上述したように、利得可変回路１１，１
２，１３の各々の入力電圧Ｖｉｎ１，Ｖｉｎ２，Ｖｉｎ
３の変化に応じたバイアス電圧Ｖｂｉａｓ１，Ｖｂｉａ
ｓ２，Ｖｂｉａｓ３を利得可変回路１１，１２，１３の
各バイアス端子ＶＢＩＡＳ１，ＶＢＩＡＳ２，ＶＢＩＡ
Ｓ３に印加することにより、低利得時ほど各利得可変回
路１１，１２，１３の入力電圧Ｖｉ１，Ｖｉ２，Ｖｉ３
が小さくなり、バイアス電圧Ｖｂｉａｓ１，Ｖｂｉａｓ
２，Ｖｂｉａｓ３が下がるため、消費電流を低減でき
る。

【００３７】図２は、例えば２段目の利得可変回路１２
の具体的な構成例を示す回路図である。なお、ここで
は、２段目の利得可変回路１２を例にとって説明する
が、１段目、３段目の利得可変回路１１，１３について
も、基本的に同一の回路構成となる。本例に係る利得可
変回路１２は、差動増幅回路２１、バイアス回路２２、
２つの電流分割回路２３，２４および２つの抵抗回路網
２５，２６を有する構成となっている。

【００３８】差動増幅回路２１は、各エミッタがエミッ
タ抵抗Ｒ１１，Ｒ１２を介して基準電位点であるグラン
ドに接続されたｎｐｎ型の差動対トランジスタＱ１１，
Ｑ１２によって構成され、差動対トランジスタＱ１１，
Ｑ１２の各ベース間に入力電圧Ｖｉが入力される。

【００３９】バイアス回路２２は、差動対トランジスタ
Ｑ１１，Ｑ１２の各ベースに各一端が接続されたバイア
ス抵抗Ｒ１３，Ｒ１４と、これら抵抗Ｒ１３，Ｒ１４の
各他端とグランドとの間に接続され、バイアス抵抗Ｒ１
３，Ｒ１４を通して差動対トランジスタＱ１１，Ｑ１２
の各ベースにバイアス電圧Ｖｂｉａｓを与える可変バイ
アス電源２７とから構成されている。

【００４０】このバイアス回路２２においては、可変バ
イアス電源２７として、先述したバイアス電圧印加回路
１６が用いられる。すなわち、可変バイアス電源２７
は、前段までの利得可変回路の利得に応じてバイアス電
圧Ｖｂｉａｓが変化する構成となっている。

【００４１】一方の電流分割回路２３は、各エミッタが
トランジスタＱ１１のコレクタに共通に接続されたｎｐ
ｎ型の差動対トランジスタＱ１３，Ｑ１４によって構成
されている。他方の電流分割回路２４は、各エミッタが
トランジスタＱ１２のコレクタに共通に接続されたｎｐ
ｎ型の差動対トランジスタＱ１５，Ｑ１６によって構成
されている。

【００４２】これら電流分割回路２３，２４において、
トランジスタＱ１３，Ｑ１５の各ベースが共通に接続さ
れ、トランジスタＱ１４，Ｑ１６の各ベースが共通に接
続され、これらベース共通接続点間に制御電圧Ｖｃが印
加される。そして、トランジスタＱ１３，Ｑ１５の各コ
レクタ間から出力電圧Ｖｏが導出されるようになってい
る。

【００４３】一方の抵抗回路網２５は、差動対トランジ
スタＱ１３，Ｑ１４の各コレクタと電源ＶＣＣとの間に
接続された抵抗Ｒ１５，Ｒ１６および差動対トランジス
タＱ１３，Ｑ１４の各コレクタ間に接続された抵抗Ｒ１
７によって構成されている。他方の抵抗回路網２６は、
差動対トランジスタＱ１５，Ｑ１６の各コレクタと電源
ＶＣＣとの間に接続された抵抗Ｒ１８，Ｒ１９および差
動対トランジスタＱ１５，Ｑ１６の各コレクタ間に接続
された抵抗Ｒ２０によって構成されている。

【００４４】上記構成の本例に係る利得可変回路１２
は、基本的には、図８に示した従来例に係る利得可変回
路と同じである。また、利得についても従来と同様に、
先述した（１）式から求められる。従来回路との違い
は、前段までの利得に応じてバイアス電圧Ｖｂｉａｓが
変化し、これに応じて消費電流Ｉが変化することによっ
て低利得時の低消費電流化を可能としている点にある。

【００４５】図３は、例えば３段目のバイアス電圧印加
回路１７の具体的な構成例を示す回路図である。なお、
ここでは、３段目のバイアス電圧印加回路１７を例に採
って説明するが、１段目、２段目のバイアス電圧印加回
路１５，１６についても、基本的に同一の回路構成とな
る。

【００４６】図３において、本例に係るバイアス電圧印
加回路１７は、２つの入力バッファ３１，３２、２つの
回路網３３，３４、２つの基準電圧源３５，３６、３つ
の電流源３７，３８，３９、単一の抵抗Ｒ０および単一
の出力バッファ４０を有する構成となっている。

【００４７】回路網３３は、エミッタが共通に接続され
たｐｎｐ型のトランジスタＱ２１，Ｑ２２からなり、そ
のエミッタ共通接続点が電流源３７を介して電源ＶＣＣ
に接続されている。また、トランジスタＱ２１のコレク
タはグランド（ＧＮＤ）に接続され、そのベースには基
準電圧源３５から基準電圧Ｖｋ１が印加されている。一
方、トランジスタＱ２２のベースは、制御電圧印加回路
１４からの制御電圧Ｖｃ１が入力される入力端子とな
る。

【００４８】回路網３４も同様に、エミッタが共通に接
続されたｐｎｐ型のトランジスタＱ２３，Ｑ２４からな
り、そのエミッタ共通接続点が電流源３８を介して電源
ＶＣＣに接続されている。また、トランジスタＱ２３の
コレクタはグランドに接続され、そのベースには基準電
圧源３６から基準電圧Ｖｋ２が印加されている。トラン
ジスタＱ２４のベースは、制御電圧印加回路１４からの
制御電圧Ｖｃ２が入力される入力端子となる。

【００４９】回路網３３，３４におけるトランジスタＱ
２２，Ｑ２４の各コレクタは、出力ラインＬに共通に接
続されている。この出力ラインＬと電源ＶＣＣとの間に
は、電流源３９が接続されている。また、出力ラインＬ
とグランドとの間には、抵抗Ｒ０が接続されている。

【００５０】続いて、上記構成のバイアス電圧印加回路
１７の回路動作について説明する。先ず、制御電圧印加
回路１４から出力される利得制御電圧Ｖｃ１，Ｖｃ２
は、入力バッファ３１，３２で電圧Ｖｃ１１，Ｖｃ１２
に変換されて回路網３３，３４のトランジスタＱ２２，
Ｑ２４の各ベースに印加される。

【００５１】すると、回路網３３は、１段目の利得可変
回路１１の利得Ｇ１を制御している利得制御電圧Ｖｃ１
に基づく電圧Ｖｃ１１を入力としていることから、１段
目の利得可変回路１１の利得変化分を調整しそれを電流
Ｉ１として出力ラインＬに流す。回路網３４も同様に、
２段目の利得可変回路１２の利得変化分を調整しそれを
電流Ｉ２として出力ラインＬに流す。

【００５２】これにより、電流Ｉ１と電流Ｉ２を合わせ
た電流Ｉ３が、１段目の利得可変回路１１と２段目の利
得可変回路１２の利得変化分として、出力ラインＬから
抵抗Ｒ０に流れる。また、最小利得時に最低限必要とさ
れる電圧を確保するための一定電流Ｉｏｏが電流源３９
から出力され、電流Ｉ３に加算されて抵抗Ｒ０に流れ
る。

【００５３】以上により、１段目、２段目の利得可変回
路１１，１２の利得Ｇ１，Ｇ２に応じてバイアス電圧Ｖ
ｂｉａｓ３が変化するバイアス電圧印加回路１７、即ち
図２における可変バイアス電源２７が構成されている。
そして、抵抗Ｒ０の両端電圧Ｖｂｉａｓ０３が、出力バ
ッファ４０を介してバイアス電圧Ｖｂｉａｓ３として３
段目の利得可変回路１３に印加される。

【００５４】上述したように、利得可変範囲が一定範囲
に制限された例えば３段の利得可変回路１１，１２，１
３が互いに縦続接続されてなる広い利得範囲を有する利
得制御回路において、各段の利得可変回路１１，１２，
１３に与えるバイアス電圧Ｖｂｉａｓ１，Ｖｂｉａｓ
２，Ｖｂｉａｓ３を前段の利得制御回路の利得に応じて
変化させるようにしたことにより、各利得可変回路には
利得に応じて最適な電流を流すことができるため、低利
得時ほど消費電流を低減できる。

【００５５】図４に、利得に対する消費電流の試験結果
を示す。図４において、点線（ａ）は従来例に係る試験
結果を、実線（ｂ）は本発明に係る試験結果をそれぞれ
示している。これら試験結果から明らかなように、本発
明に係る利得制御回路によれば、最小利得時には従来例
に係る利得制御回路に比べて消費電流を半分以下に低減
できる。

【００５６】図５は，本発明の第２実施形態に係る利得
制御回路の構成を示すブロック図である。

【００５７】本実施形態に係る利得制御回路は、図５か
ら明らかなように、互いに縦続接続された差動入出力の
複数段（本例では、３段）の利得可変回路４１，４２，
４３と、これら利得可変回路４１，４２，４３に対して
制御電圧Ｖｃ１，Ｖｃ２，Ｖｃ３を印加する制御電圧印
加回路４４とを有する構成となっている。

【００５８】利得可変回路４１，４２，４３は利得可変
範囲が一定範囲に制限され，かつ互いに異なる利得可変
幅を持っている。そして、これら利得可変回路４１，４
２，４３は、互いに容量素子を介して縦続接続されてい
る。

【００５９】具体的には、１段目の利得可変回路４１の
出力端子ＯＵＴ１，ＯＵＴＸ１がコンデンサＣ２１，Ｃ
２２を介して２段目の利得可変回路４２の入力端子ＩＮ
２，ＩＮＸ２に接続され、２段目の利得可変回路４２の
出力端子ＯＵＴ２，ＯＵＴＸ２がコンデンサＣ２３，Ｃ
２４を介して３段目の利得可変回路４３の入力端子ＩＮ
３，ＩＮＸ３に接続されている。

【００６０】これらの利得可変回路４１，４２，４３の
利得制御端子ＶＣ１，ＶＣ２，ＶＣ３には、制御電圧印
加回路４４において各々設定された利得制御電圧Ｖｃ
１，Ｖｃ２，Ｖｃ３がそれぞれ印加される。これによ
り、利得可変回路４１，４２，４３の各利得Ｇ１，Ｇ
２，Ｇ３は、制御電圧印加回路４４から与えられる利得
制御電圧Ｖｃ１，Ｖｃ２，Ｖｃ３に応じて変化する。

【００６１】上記構成の第２実施形態に係る利得制御回
路において、利得可変回路４１，４２，４３としては、
図８に示した従来例に係る利得可変回路と同じ構成のも
のが用いられる。すなわち、図２に示した第１実施形態
に係る利得可変回路とは、バイアス電源（２７）が固定
のバイアス電圧を発生する点で相違するのみであり、以
下の説明では、図２を用いて説明するものとする。

【００６２】本実施形態に係る利得可変回路4１，４
２，４３は、先述したように、互いに異なる利得可変範
囲（利得可変幅）を持っている。利得可変範囲は、図２
の回路構成において、抵抗回路網２５の抵抗Ｒ１５〜Ｒ
１７の各抵抗値および抵抗回路網２６の抵抗Ｒ１８〜Ｒ
２０の各抵抗値によって決まる。

【００６３】すなわち、図２の回路において、抵抗Ｒ１
５，Ｒ１８の各抵抗値をＲａ、抵抗Ｒ１７，Ｒ２０の各
抵抗値をＲｂ，抵抗Ｒ１６，Ｒ１９の各抵抗値をＲｃ、
抵抗Ｒ１１，Ｒ１２の各抵抗値をＲｄとすると、先ず、
最大利得Ｇｍａｘ（真数），最小利得Ｇｍｉｎ（真数）
は次式でほぼ等価的に表される。但し、Ｒｄには、差動
対トランジスタＱ１１，Ｑ１２のエミッタ抵抗も含み、
トランジスタＱ１１，Ｑ１２のベース抵抗を無視したも
のとする。

【００６４】Ｇｍａｘ＝（ＲａＲｂ＋ＲａＲｃ）／｛Ｒ
ｄ（Ｒａ＋Ｒｂ＋Ｒｃ）｝ Ｇｍｉｎ＝（ＲａＲｃ）／｛Ｒｄ（Ｒａ＋Ｒｂ＋Ｒ
ｃ）｝ そして、利得可変範囲は、 利得可変範囲＝Ｇｍａｘ／Ｇｍｉｎ＝１＋（Ｒｂ／Ｒ
ｃ） で求まる。

【００６５】ここで、図５に示す利得制御回路、即ち３
段の利得可変回路４１，４２，４３からなる利得制御回
路において、一例として、１段目の利得可変回路４１の
最小利得Ｇｍｉｎを-５ｄＢ、最大利得Ｇｍａｘを＋１
０ｄＢとし、２段目の利得可変回路４２の最小利得Ｇｍ
ｉｎを-１０ｄＢ、最大利得Ｇｍａｘを＋１０ｄＢと
し、３段目の利得可変回路４３の最小利得Ｇｍｉｎを-
１５ｄＢ、最大利得Ｇｍａｘを＋１０ｄＢとする。

【００６６】すなわち、１段目の利得可変回路４１の利
得可変範囲は１５ｄＢとなる。この利得可変範囲を設定
するには、２０log｛１＋（Ｒｂ／Ｒｃ）｝＝１５を満
たすように、１段目の利得可変回路４１の抵抗回路網２
５，２６（図２を参照）における抵抗Ｒ１７，Ｒ２０の
抵抗値Ｒｂと抵抗Ｒ１６，Ｒ１９の抵抗値Ｒｃの比を選
定すれば良い。

【００６７】２段目の利得可変回路４２の利得可変範囲
は２０ｄＢとなり、２０log｛１＋（Ｒｂ／Ｒｃ）｝＝
２０を満たすように、抵抗値Ｒｂ，Ｒｃの比を選定すれ
ば良い。３段目の利得可変回路４３の利得可変範囲は２
５ｄＢとなり、２０log｛１＋（Ｒｂ／Ｒｃ）｝＝２５
を満たすように、抵抗値Ｒｂ，Ｒｃの比を選定すれば良
い。

【００６８】このように、｛１＋（Ｒｂ／Ｒｃ）｝を利
得可変範囲に応じた値、つまり抵抗値ＲｂとＲｃの比で
決まる値に選定することにより、利得可変回路４１，４
２，４３の各利得可変範囲を任意に設定することができ
る。

【００６９】ここで，利得可変回路が複数段縦続接続さ
れた構成の利得制御回路の雑音特性と最大出力特性につ
いて考える。利得可変回路には、一般に、 利得最大時に出力が最大となり、入力換算雑音が最小
となる。 利得減少に比例して最大出力レベルが低下する。 利得が減少すると、コレクタ負荷抵抗の熱雑音が見
え、入力換算雑音が増加する。 とう性質がある。

【００７０】単純に各段の利得可変回路を同時に動作さ
せる場合と、ある順序でスタガ(stagger)的に動作（以
下、スタガ動作と称す）させる場合を比較すると、利得
最大時と利得最小時は両者とも同じである。何故なら、
両者とも全ての段が最大利得または最小利得の状態にあ
るからである。

【００７１】次に、例えば、最大利得よりも若干利得を
絞った状態を考えると、各段の利得可変回路を同時に動
作させる場合には、最終段の利得を絞る分だけ最大出力
レベルが低下する。また、初段を絞るために、入力換算
雑音も若干悪化する。

【００７２】これに対し、利得可変回路４１，４２，４
３をある順番でスタガ動作させる場合について説明す
る。この場合に推奨できる制御順番としては、中間（２
段目）から利得を制御する。２段目で利得を制御する領
域では、最大出力も入力換算雑音もほとんど劣化しな
い。２段目の制御範囲を越えると、最大出力重視の場合
には初段の利得を絞り出し、雑音特性重視の場合には最
終段を絞り出す。

【００７３】すなわち、利得可変回路を複数段縦続接続
し、各段の利得可変回路をある順番でスタガ動作させる
ことにより、最大利得から利得を絞り出した領域の最大
出力と入力換算雑音特性の劣化を防ぐことができる。ま
た、その制御順序によって、より最大出力を重視した設
定、より入力換算雑音を重視した設定という具合に、目
的によって特性を選択できることにもなる。

【００７４】上述したように、例えば３段の利得可変回
路４１，４２，４３が互いに縦続接続されてなる利得制
御回路において、利得可変回路４１，４２，４３の各々
に互いに異なる利得可変範囲（可変幅）を持たせるとと
もに、各段を最適な順序でスタガ動作させることによ
り、雑音特性をより向上できる。

【００７５】図６に、本実施形態に係るレベルチャート
を示す。同図において、点線（ａ）は、各段が最大利得
１０ｄＢ、最小利得−１０ｄＢで、制御順番を２段目→
３段目→１段目とした従来例の場合を、実線（ｂ）は、
制御順番が従来例と同じで、最大利得も各段同じく１０
ｄＢ、最小利得を１段目が−５ｄＢ、２段目が−１０ｄ
Ｂ、３段目が−１５ｄＢとした本発明の場合をそれぞれ
示している。

【００７６】利得可変幅は、従来例（ａ）の場合は各段
２０ｄＢ、本発明（ｂ）の場合は１段目１５ｄＢ、２段
目２０ｄＢ、３段目２５ｄＢとなっており、全段でいず
れの場合も６０ｄＢで、利得は入力に対して−３０ｄＢ
〜＋３０ｄＢの範囲で可変となっている。

【００７７】ここで、利得１０ｄＢのときを考えると、
図６のレベルチャートから明らかなように、本発明
（ｂ）の場合は、２段目と３段目の入力レベルが従来例
（ａ）の場合に比べて５ｄＢも高くなっている。したが
って、レベルが高ければ高い程雑音の影響を受けにくく
なるため、雑音特性をより向上できる。

【００７８】なお、本実施形態では、各段の利得可変回
路４１，４２，４３に対して一定のバイアス電圧を与え
る構成の利得制御回路において、利得可変回路４１，４
２，４３の各々に互いに異なる利得可変幅を持たせると
ともに、各段を最適な順序でスタガ動作させるとした
が、第１実施形態に係る利得制御回路、即ち各段の利得
可変回路１１，１２，１３に与えるバイアス電圧を前段
の利得に応じて変化させる構成の利得制御回路に対して
も同様に適用可能である。

【００７９】図７は、本発明に係る無線通信装置、例え
ばＣＤＭＡ方式携帯電話装置におけるＲＦフロントエン
ド部の構成の一例を示すブロック図である。

【００８０】図７において、アンテナ５１で受信された
受信波は、送信／受信に共用される帯域振分けフィルタ
５２を通過し、低ノイズアンプ５３を介してミキサ５４
に供給される。ミキサ５４では、局部発振器５５からの
局部発振周波数と混合され、中間周波（ＩＦ）に変換さ
れる。そして、ＡＧＣアンプ６１にて信号レベルが一定
にされた後、後段のベースバンドＩＣ５６に供給され
る。

【００８１】一方、送信側では、前段のベースバンドＩ
Ｃ５６から供給されるＩＦ信号がＡＧＣアンプ５７で増
幅された後ミキサ５８に供給され、ここで局部発振器５
９からの局部発振周波数と混合されてＲＦ信号に変換さ
れる。そして、このＲＦ信号は、パワーアンプ６０およ
び帯域振分けフィルタ５２を経てアンテナ５１から送信
される。

【００８２】上記構成の携帯電話装置のＲＦフロントエ
ンド部において、送信系のＩＦ信号を増幅するＡＧＣア
ンプ５７として、先述した第１実施形態または第２実施
形態に係る利得制御回路、即ち利得に応じて消費電流が
可変な複数段の利得可変回路を有する利得制御回路、ま
たは互いに異なる利得可変幅を持つ複数段の利得可変回
路を有する利得制御回路が用いられる。

【００８３】このように、送信系のＩＦ信号を増幅する
ＡＧＣアンプ５７として、第１実施形態に係る利得制御
回路、即ち各段の利得可変回路の消費電流が利得に応じ
て可変な利得制御回路を用いることにより、利得に応じ
た最適な電流を流すことができるため、特に低利得時の
低消費電流化を図ることができる。したがって、バッテ
リー駆動が必要である携帯端末装置に適用することで、
長時間動作に大きな効果が期待できる

【００８４】一方、送信系のＩＦ信号を増幅するＡＧＣ
アンプ５７として、第２実施形態に係る利得制御回路、
即ち各段の利得可変回路の利得可変幅が異なる利得制御
回路を用いることにより、雑音特性をより向上できるた
め、低雑音、高歪み特性を必要とするＣＤＭＡ方式携帯
電話装置、特にワイドバンドＣＤＭＡ方式携帯電話装置
に有用なものとなる。

【００８５】なお、上記適用例では、ＣＤＭＡ方式携帯
電話装置に適用した場合を例にとって説明したが、本発
明はこれに限られるものではなく、無線通信装置全般に
適用可能である。

【００８６】

【発明の効果】以上説明したように、本発明によれば、
利得可変範囲が一定範囲に制限されて互いに縦続接続さ
れた複数段の利得可変回路を有する利得制御回路および
これを用いた無線通信装置において、複数段の利得可変
回路の各々を利得に応じて消費電流が変化する構成とし
たことにより、利得可変回路の各々には利得に応じた最
適な電流が流れるため、特に低利得時の消費電流を低減
できることになる。

【００８７】また、利得可変範囲が一定範囲に制限され
て互いに縦続接続された複数段の利得可変回路を有する
利得制御回路およびこれを用いた無線通信装置におい
て、複数段の利得可変回路の各利得可変幅を異ならせる
構成としたことにより、雑音特性をより向上できること
になる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る利得制御回路の構
成を示すブロック図である。

【図２】利得制御回路を構成する利得可変回路の具体的
な回路構成例を示す回路図である。

【図３】バイアス電圧印加回路の具体的な構成例を示す
回路図である。

【図４】利得に対する消費電流の試験結果を示す図であ
る。

【図５】本発明の第２実施形態に係る利得制御回路の構
成を示すブロック図である。

【図６】第２実施形態に係る利得制御回路の動作説明の
ためのレベルチャートである。

【図７】本発明に係るＣＤＭＡ方式携帯電話装置の構成
例を示すブロック図である。

【図８】従来例に係る利得可変回路の回路構成を示す回
路図である。

【符号の説明】

１１，１２，１３，４１，４２，４３…利得可変回路、
１４，４４…制御電圧印加回路、１５，１６，１７…バ
イアス電圧印加回路、２１…差動増幅回路、２２…バイ
アス回路、２７…可変バイアス電源、５４，５８…ミキ
サ、５７，６１…ＡＧＣアンプ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J069 AA01 AA12 AA22 CA32 CA36 FA04 FA10 HA02 HA25 KA02 KA03 KA05 KA12 KA49 MA08 SA14 TA01 TA02 5J100 AA16 AA26 CA33 JA01 KA05 QA01 SA01 5K060 BB08 CC12 DD04 EE05 HH08 JJ08 LL01 LL13 5K072 AA20 BB13 CC20 DD11 EE19 GG12 GG22

Claims (9)

【特許請求の範囲】
1. 【請求項１】 利得可変範囲が一定範囲に制限されて互
   いに縦続接続された複数段の利得可変回路を有し、 前記複数段の利得可変回路は各々利得に応じて消費電流
   が変化することを特徴とする利得制御回路。
2. 【請求項２】 前記複数段の利得可変回路は各々、差動
   動作をなす一対のトランジスタからなる差動増幅回路
   と、前記一対のトランジスタの各ベースに一端が接続さ
   れた一対のバイアス抵抗と、前記一対のバイアス抵抗の
   各他端に接続され、これらバイアス抵抗を通して前記一
   対のトランジスタの各ベースにバイアス電圧を与えるバ
   イアス電源とを有することを特徴とする請求項１記載の
   利得制御回路。
3. 【請求項３】 前記複数段の利得可変回路は各々、前記
   一対のトランジスタの各エミッタと基準電位点との間に
   接続された一対のエミッタ抵抗を有することを特徴とす
   る請求項２記載の利得制御回路。
4. 【請求項４】 前記複数段の利得可変回路の各々におい
   て、前記バイアス電源は、前段の利得可変回路の利得に
   応じてバイアス電圧を変化させることを特徴とする請求
   項２記載の利得制御回路。
5. 【請求項５】 利得可変範囲が一定範囲に制限されて互
   いに縦続接続された複数段の利得可変回路を有し、 前記複数段の利得可変回路は互いに異なる利得可変幅を
   持つことを特徴とする請求項１記載の利得制御回路。
6. 【請求項６】 前記複数段の利得可変回路は各々、差動
   動作をなす一対のトランジスタからなる差動増幅回路
   と、前記一対のトランジスタの各ベースに一端が接続さ
   れた一対のバイアス抵抗と、前記一対のバイアス抵抗の
   各他端に接続され、これらバイアス抵抗を通して前記一
   対のトランジスタの各ベースにバイアス電圧を与えるバ
   イアス電源とを有することを特徴とする請求項５記載の
   利得制御回路。
7. 【請求項７】 前記複数段の利得可変回路は各々、前記
   一対のトランジスタの各エミッタと基準電位点との間に
   接続された一対のエミッタ抵抗を有することを特徴とす
   る請求項６記載の利得制御回路。
8. 【請求項８】 送信系においてＩＦ信号を増幅してミキ
   サに供給する増幅手段を有し、 前記増幅手段は、利得可変範囲が一定範囲に制限されて
   互いに縦続接続され、利得に応じて消費電流が変化する
   複数段の利得可変回路を有する利得制御回路からなるこ
   とを特徴とする無線通信装置。
9. 【請求項９】 送信系においてＩＦ信号を増幅してミキ
   サに供給する増幅手段を有し、 前記増幅手段は、利得可変範囲が一定範囲に制限されて
   互いに縦続接続され、互いに異なる利得可変幅を持つ複
   数段の利得可変回路を有する利得制御回路からなること
   を特徴とする無線通信装置。