JP2001176982A - トランジスタのバイアス回路 - Google Patents
トランジスタのバイアス回路Info
- Publication number
- JP2001176982A JP2001176982A JP35447699A JP35447699A JP2001176982A JP 2001176982 A JP2001176982 A JP 2001176982A JP 35447699 A JP35447699 A JP 35447699A JP 35447699 A JP35447699 A JP 35447699A JP 2001176982 A JP2001176982 A JP 2001176982A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- bipolar transistor
- resistor
- base
- bias circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】温度上昇による熱暴走を防止し、非線形動作領
域で大きな高周波出力が得られる高周波増幅用バイポー
ラトランジスタのバイアス回路を提供する。 【解決手段】温度補償用バイポーラトランジスタと、そ
のコレクタ側に接続された温度補償抵抗と、電界効果ト
ランジスタと、そのソースに接続されたソース抵抗から
なり、前記バイポーラトランジスタと温度補償抵抗との
接続点を電界効果トランジスタのゲートに接続し、電界
効果トランジスタのソースとソース抵抗との接続点から
出力電圧を取り出す２段のトランジスタ回路からなるバ
イアス回路を形成し、高周波増幅用バイポーラトランジ
スタのベース電圧の変化が、前記電界効果トランジスタ
のゲート・ソース間電圧の変化として入力されるように
して温度上昇による熱暴走を防止し、同時に非線形動作
領域で大きな高周波出力が得られる高周波電力増幅用バ
イポーラトランジスタのバイアス回路を実現する。
域で大きな高周波出力が得られる高周波増幅用バイポー
ラトランジスタのバイアス回路を提供する。 【解決手段】温度補償用バイポーラトランジスタと、そ
のコレクタ側に接続された温度補償抵抗と、電界効果ト
ランジスタと、そのソースに接続されたソース抵抗から
なり、前記バイポーラトランジスタと温度補償抵抗との
接続点を電界効果トランジスタのゲートに接続し、電界
効果トランジスタのソースとソース抵抗との接続点から
出力電圧を取り出す２段のトランジスタ回路からなるバ
イアス回路を形成し、高周波増幅用バイポーラトランジ
スタのベース電圧の変化が、前記電界効果トランジスタ
のゲート・ソース間電圧の変化として入力されるように
して温度上昇による熱暴走を防止し、同時に非線形動作
領域で大きな高周波出力が得られる高周波電力増幅用バ
イポーラトランジスタのバイアス回路を実現する。
Description
【０００１】
【発明の属する技術分野】本発明はトランジスタのバイ
アス回路に係り、特に高周波電力増幅用バイポートラン
ジスタのベースバイアス回路に使用されるものである。
アス回路に係り、特に高周波電力増幅用バイポートラン
ジスタのベースバイアス回路に使用されるものである。
【０００２】
【従来の技術】従来のバイポーラトランジスタのベース
バイアス回路の構成について、図を用いて説明する。図
１０に示す従来のベースバイアス回路５は、直列に接続
された温度補償ダイオードＤiと温度補償抵抗Ｒからな
り、温度補償ダイオードＤiのカソードは接地され、そ
のアノードと温度補償抵抗Ｒの一方の端子とは互いに接
続され、温度補償抵抗Ｒの他方の端子には基準電圧Ｖre
fが印加される。
バイアス回路の構成について、図を用いて説明する。図
１０に示す従来のベースバイアス回路５は、直列に接続
された温度補償ダイオードＤiと温度補償抵抗Ｒからな
り、温度補償ダイオードＤiのカソードは接地され、そ
のアノードと温度補償抵抗Ｒの一方の端子とは互いに接
続され、温度補償抵抗Ｒの他方の端子には基準電圧Ｖre
fが印加される。
【０００３】温度補償ダイオードＤiと温度補償抵抗Ｒ
との接続点からベースバイアス回路５の出力電圧Ｖout
が取り出され、図１０の右側に示す高周波電力増幅用バ
イポーラトランジスタＱのベース電圧Ｖbとベース電流
Ｉbとを供給する。
との接続点からベースバイアス回路５の出力電圧Ｖout
が取り出され、図１０の右側に示す高周波電力増幅用バ
イポーラトランジスタＱのベース電圧Ｖbとベース電流
Ｉbとを供給する。
【０００４】このバイポーラトランジスタＱのエミッタ
は接地され、コレクタにはコレクタ電圧Ｖcが印加され
る。ベースには結合容量Ｃを介して高周波信号ＲＦinが
入力され、この高周波信号ＲＦinによりバイポーラトラ
ンジスタＱのベース電流Ｉbを変調する。
は接地され、コレクタにはコレクタ電圧Ｖcが印加され
る。ベースには結合容量Ｃを介して高周波信号ＲＦinが
入力され、この高周波信号ＲＦinによりバイポーラトラ
ンジスタＱのベース電流Ｉbを変調する。
【０００５】高周波変調されたベース電流Ｉbは、前記
高周波電力増幅用バイポーラトランジスタＱで電流増幅
され、コレクタ電流Ｉcを大振幅で変調する。この高周
波変調されたコレクタ電流Ｉcを介して高周波信号が出
力される。高周波信号を出力するための具体的な出力回
路の構成は本発明に直接関連しないので、図１０では省
略されている。
高周波電力増幅用バイポーラトランジスタＱで電流増幅
され、コレクタ電流Ｉcを大振幅で変調する。この高周
波変調されたコレクタ電流Ｉcを介して高周波信号が出
力される。高周波信号を出力するための具体的な出力回
路の構成は本発明に直接関連しないので、図１０では省
略されている。
【０００６】次に、図１０に示すバイアス回路５の動作
について説明する。ここで、従来から問題になっていた
高周波電力増幅用バイポーラトランジスタの熱暴走と、
その対策について述べる。バイポーラトランジスタを用
いて高出力の高周波信号を得るためには、コレクタ電流
を大としなければならないが、コレクタ電流が大であれ
ばコレクタ損失によりバイポーラトランジスタの温度が
上昇する。一方バイポーラトランジスタのコレクタ電流
は、温度が上昇すれば増加するので、温度によるコレク
タ電流の増加は、バイポーラトランジスタの温度をさら
に上昇させ、コレクタ電流が異常に上昇して熱暴走に至
ることがある。
について説明する。ここで、従来から問題になっていた
高周波電力増幅用バイポーラトランジスタの熱暴走と、
その対策について述べる。バイポーラトランジスタを用
いて高出力の高周波信号を得るためには、コレクタ電流
を大としなければならないが、コレクタ電流が大であれ
ばコレクタ損失によりバイポーラトランジスタの温度が
上昇する。一方バイポーラトランジスタのコレクタ電流
は、温度が上昇すれば増加するので、温度によるコレク
タ電流の増加は、バイポーラトランジスタの温度をさら
に上昇させ、コレクタ電流が異常に上昇して熱暴走に至
ることがある。
【０００７】図１０に示す従来のバイアス回路は、温度
補償抵抗Ｒと温度補償ダイオードＤiを用いて、温度上
昇による高周波電力増幅用バイポーラトランジスタＱの
コレクタ電流Ｉcの増加を抑制しようとするものであ
る。温度補償ダイオードＤiの電流電圧特性における順
方向の立上がりは、温度上昇と共に低電圧側にシフトす
るので、その等価抵抗Ｒdiは温度の上昇と共に低下す
る。
補償抵抗Ｒと温度補償ダイオードＤiを用いて、温度上
昇による高周波電力増幅用バイポーラトランジスタＱの
コレクタ電流Ｉcの増加を抑制しようとするものであ
る。温度補償ダイオードＤiの電流電圧特性における順
方向の立上がりは、温度上昇と共に低電圧側にシフトす
るので、その等価抵抗Ｒdiは温度の上昇と共に低下す
る。
【０００８】一方、バイアス回路５の出力電圧Ｖout
は、基準電圧Ｖrefを温度補償抵抗Ｒと温度補償ダイオ
ードＤiの等価抵抗Ｒdiとを用いて分圧することにより
得られるので、前記出力電圧Ｖoutは温度上昇と共に低
下する。この出力電圧Ｖoutの低下により、バイポーラ
トランジスタＱのベース電圧Ｖbが低下し、ベース電流
Ｉbの減少を通じて温度上昇によるコレクタ電流Ｉcの増
加が抑制される。
は、基準電圧Ｖrefを温度補償抵抗Ｒと温度補償ダイオ
ードＤiの等価抵抗Ｒdiとを用いて分圧することにより
得られるので、前記出力電圧Ｖoutは温度上昇と共に低
下する。この出力電圧Ｖoutの低下により、バイポーラ
トランジスタＱのベース電圧Ｖbが低下し、ベース電流
Ｉbの減少を通じて温度上昇によるコレクタ電流Ｉcの増
加が抑制される。
【０００９】このように、熱暴走の防止を目的として、
バイポーラトランジスタのバイアス回路に温度補償ダイ
オードＤiを挿入し、温度上昇によるコレクタ電流Ｉcの
増加を抑制する方法が従来から用いられてきた。しかし
この方法は、熱暴走の防止に対しては有効であるが、温
度補償抵抗Ｒを挿入したため、高周波電力増幅用バイポ
ーラトランジスタＱの性能としてもっとも重要な、高周
波信号ＲＦinの入力電力Ｐinに対する高周波信号の出力
電力Ｐoutの伸びが低下するという重大な問題を生じて
いた。
バイポーラトランジスタのバイアス回路に温度補償ダイ
オードＤiを挿入し、温度上昇によるコレクタ電流Ｉcの
増加を抑制する方法が従来から用いられてきた。しかし
この方法は、熱暴走の防止に対しては有効であるが、温
度補償抵抗Ｒを挿入したため、高周波電力増幅用バイポ
ーラトランジスタＱの性能としてもっとも重要な、高周
波信号ＲＦinの入力電力Ｐinに対する高周波信号の出力
電力Ｐoutの伸びが低下するという重大な問題を生じて
いた。
【００１０】高周波信号ＲＦinを入力し、高周波電力増
幅用バイポーラトランジスタＱを非線形領域で動作させ
れば、バイポーラトランジスタＱの内部を流れる高周波
電流が一種の整流作用を受け、結果としてベース電流Ｉ
bを増加させる。このベース電流Ｉbの増加はコレクタ電
流Ｉcを増加させ、高周波電力増幅用バイポーラトラン
ジスタＱの非線形性による出力飽和を軽減し、高周波信
号の出力電力Ｐoutが増加するという、高周波電力増幅
器として極めて望ましい効果が得られる。
幅用バイポーラトランジスタＱを非線形領域で動作させ
れば、バイポーラトランジスタＱの内部を流れる高周波
電流が一種の整流作用を受け、結果としてベース電流Ｉ
bを増加させる。このベース電流Ｉbの増加はコレクタ電
流Ｉcを増加させ、高周波電力増幅用バイポーラトラン
ジスタＱの非線形性による出力飽和を軽減し、高周波信
号の出力電力Ｐoutが増加するという、高周波電力増幅
器として極めて望ましい効果が得られる。
【００１１】しかし、図１０に示すバイアス回路５が接
続されれば、高周波電力増幅用バイポーラトランジスタ
Ｑの非線形領域における動作で生じたベース電流Ｉbの
増加が温度補償抵抗Ｒを流れる電流Ｉrを増加させ、バ
イアス回路５の出力電圧Ｖoutと高周波電力増幅用バイ
ポーラトランジスタＱのベース電圧Ｖbを下降させるこ
とになり、非線形領域の動作による高周波信号の出力電
力Ｐoutの増加の作用が打ち消されるという問題点を生
じていた。
続されれば、高周波電力増幅用バイポーラトランジスタ
Ｑの非線形領域における動作で生じたベース電流Ｉbの
増加が温度補償抵抗Ｒを流れる電流Ｉrを増加させ、バ
イアス回路５の出力電圧Ｖoutと高周波電力増幅用バイ
ポーラトランジスタＱのベース電圧Ｖbを下降させるこ
とになり、非線形領域の動作による高周波信号の出力電
力Ｐoutの増加の作用が打ち消されるという問題点を生
じていた。
【００１２】
【発明が解決しようとする課題】上記したように、従来
の高周波電力増幅用バイポーラトランジスタのバイアス
回路は、温度上昇による熱暴走の防止に対しては有効で
あるが、一方、非線形領域での動作において、高周波電
力増幅用バイポーラトランジスタが示す一種の整流作用
に基づく高周波信号の出力電力の伸びが打ち消されると
いう、高周波電力増幅器として見過ごすことのできない
重大な問題点が含まれていた。
の高周波電力増幅用バイポーラトランジスタのバイアス
回路は、温度上昇による熱暴走の防止に対しては有効で
あるが、一方、非線形領域での動作において、高周波電
力増幅用バイポーラトランジスタが示す一種の整流作用
に基づく高周波信号の出力電力の伸びが打ち消されると
いう、高周波電力増幅器として見過ごすことのできない
重大な問題点が含まれていた。
【００１３】本発明は上記の問題点を解決すべくなされ
たもので、温度上昇による熱暴走を防止すると同時に、
非線形動作領域での高周波信号の出力電力の伸びが打ち
消されることのない、高周波電力増幅用バイポーラトラ
ンジスタのバイアス回路を提供することを目的とする。
たもので、温度上昇による熱暴走を防止すると同時に、
非線形動作領域での高周波信号の出力電力の伸びが打ち
消されることのない、高周波電力増幅用バイポーラトラ
ンジスタのバイアス回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明のトランジスタの
バイアス回路は、高周波電力増幅用バイポーラトランジ
スタを非線形領域で動作させる際、高周波信号入力時に
おけるベース電流の増加を打ち消すことなく温度補償を
行うことが可能な回路を具備することを特徴とする。
バイアス回路は、高周波電力増幅用バイポーラトランジ
スタを非線形領域で動作させる際、高周波信号入力時に
おけるベース電流の増加を打ち消すことなく温度補償を
行うことが可能な回路を具備することを特徴とする。
【００１５】具体的には本発明のトランジスタのバイア
ス回路は、第１、第２のトランジスタと、第１、第２の
抵抗とを備え、前記第１のトランジスタはバイポーラト
ランジスタであり、前記第２のトランジスタは電界効果
トランジスタであって、前記バイポーラトランジスタの
エミッタは接地され、前記バイポーラトランジスタのコ
レクタとベースは互いに接続され、このコレクタとベー
スとの接続点は前記第１の抵抗の一方の端子に接続さ
れ、前記第１の抵抗の他方の端子には制御電圧が印加さ
れ、前記コレクタとベースとの接続点は前記電界効果ト
ランジスタのゲートに接続され、前記電界効果トランジ
スタのソースは前記第２の抵抗の一方の端子に接続さ
れ、前記第２の抵抗の他方の端子は接地され、前記電界
効果トランジスタのドレインには基準電圧が印加され、
この電界効果トランジスタのソースと前記第２の抵抗の
一方の端子との接続点からバイアス電圧が出力されるこ
とを特徴とする。
ス回路は、第１、第２のトランジスタと、第１、第２の
抵抗とを備え、前記第１のトランジスタはバイポーラト
ランジスタであり、前記第２のトランジスタは電界効果
トランジスタであって、前記バイポーラトランジスタの
エミッタは接地され、前記バイポーラトランジスタのコ
レクタとベースは互いに接続され、このコレクタとベー
スとの接続点は前記第１の抵抗の一方の端子に接続さ
れ、前記第１の抵抗の他方の端子には制御電圧が印加さ
れ、前記コレクタとベースとの接続点は前記電界効果ト
ランジスタのゲートに接続され、前記電界効果トランジ
スタのソースは前記第２の抵抗の一方の端子に接続さ
れ、前記第２の抵抗の他方の端子は接地され、前記電界
効果トランジスタのドレインには基準電圧が印加され、
この電界効果トランジスタのソースと前記第２の抵抗の
一方の端子との接続点からバイアス電圧が出力されるこ
とを特徴とする。
【００１６】また、前記トランジスタのバイアス回路
は、前記第１のトランジスタがダイオードに置き換えら
れ、このダイオードのカソードは接地され、前記ダイオ
ードのアノードは前記第１の抵抗の一方の端子に接続さ
れ、前記第１の抵抗の他方の端子には前記制御電圧が印
加され、前記ダイオードのアノードと前記第１の抵抗の
一方の端子との接続点は前記前記電界効果トランジスタ
のゲートに接続されることを特徴とする。
は、前記第１のトランジスタがダイオードに置き換えら
れ、このダイオードのカソードは接地され、前記ダイオ
ードのアノードは前記第１の抵抗の一方の端子に接続さ
れ、前記第１の抵抗の他方の端子には前記制御電圧が印
加され、前記ダイオードのアノードと前記第１の抵抗の
一方の端子との接続点は前記前記電界効果トランジスタ
のゲートに接続されることを特徴とする。
【００１７】また、前記トランジスタのバイアス回路
は、前記第２のトランジスタがバイポーラトランジスタ
に置き換えられ、前記第２のトランジスタをなすバイポ
ーラトランジスタのエミッタは前記第２の抵抗の一方の
端子に接続され、前記第２の抵抗の他方の端子は接地さ
れ、前記第２のトランジスタをなすバイポーラトランジ
スタのコレクタには前記基準電圧が印加され、前記第２
のトランジスタをなすバイポーラトランジスタのベース
は前記第１のトランジスタをなすバイポーラトランジス
タの前記コレクタとベースとの接続点に接続されること
を特徴とする。
は、前記第２のトランジスタがバイポーラトランジスタ
に置き換えられ、前記第２のトランジスタをなすバイポ
ーラトランジスタのエミッタは前記第２の抵抗の一方の
端子に接続され、前記第２の抵抗の他方の端子は接地さ
れ、前記第２のトランジスタをなすバイポーラトランジ
スタのコレクタには前記基準電圧が印加され、前記第２
のトランジスタをなすバイポーラトランジスタのベース
は前記第１のトランジスタをなすバイポーラトランジス
タの前記コレクタとベースとの接続点に接続されること
を特徴とする。
【００１８】また本発明のトランジスタのバイアス回路
は、ダイオードと、バイポーラトランジスタと、第１、
第２の抵抗とを備え、前記ダイオードのカソードは接地
され、前記ダイオードのアノードは前記第１の抵抗の一
方の端子に接続され、前記第１の抵抗の他方の端子には
制御電圧が印加され、前記ダイオードのアノードと前記
第１の抵抗との接続点は前記バイポーラトランジスタの
ベースに接続され、前記バイポーラトランジスタのエミ
ッタは前記第２の抵抗の一方の端子に接続され、前記第
２の抵抗の他方の端子は接地され、前記バイポーラトラ
ンジスタのコレクタには基準電圧が印加され、前記バイ
ポーラトランジスタのエミッタと前記第２の抵抗の一方
の端子との接続点からバイアス電圧が出力されることを
特徴とする。
は、ダイオードと、バイポーラトランジスタと、第１、
第２の抵抗とを備え、前記ダイオードのカソードは接地
され、前記ダイオードのアノードは前記第１の抵抗の一
方の端子に接続され、前記第１の抵抗の他方の端子には
制御電圧が印加され、前記ダイオードのアノードと前記
第１の抵抗との接続点は前記バイポーラトランジスタの
ベースに接続され、前記バイポーラトランジスタのエミ
ッタは前記第２の抵抗の一方の端子に接続され、前記第
２の抵抗の他方の端子は接地され、前記バイポーラトラ
ンジスタのコレクタには基準電圧が印加され、前記バイ
ポーラトランジスタのエミッタと前記第２の抵抗の一方
の端子との接続点からバイアス電圧が出力されることを
特徴とする。
【００１９】好ましくは、前記トランジスタのバイアス
回路は、前記電界効果トランジスタが、デプレッション
型電界効果トランジスタであることを特徴とする。
回路は、前記電界効果トランジスタが、デプレッション
型電界効果トランジスタであることを特徴とする。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００２１】図１は、本発明の第１の実施の形態に係る
高周波電力増幅用バイポーラトランジスタのバイアス回
路の構成を示す図である。図１に示す本発明のバイアス
回路１は、温度補償バイポーラトランジスタＱ1と、温
度補償抵抗Ｒ1と、電界効果トランジスタＱ2と、電界効
果トランジスタＱ2のソースバイアス抵抗Ｒ2から構成さ
れる。
高周波電力増幅用バイポーラトランジスタのバイアス回
路の構成を示す図である。図１に示す本発明のバイアス
回路１は、温度補償バイポーラトランジスタＱ1と、温
度補償抵抗Ｒ1と、電界効果トランジスタＱ2と、電界効
果トランジスタＱ2のソースバイアス抵抗Ｒ2から構成さ
れる。
【００２２】温度補償バイポーラトランジスタＱ1のエ
ミッタは接地され、ベースとコレクタは温度補償抵抗Ｒ
1の一方の端子に接続され、温度補償抵抗Ｒ1の他方の端
子には制御電圧Ｖref1が印加される。温度補償バイポー
ラトランジスタＱ1のベース及びコレクタと温度補償抵
抗Ｒ1の一方の端子との接続点は、電界効果トランジス
タＱ2のゲートに接続され、電界効果トランジスタＱ2の
ソースはソースバイアス抵抗Ｒ2を介して接地される。
ミッタは接地され、ベースとコレクタは温度補償抵抗Ｒ
1の一方の端子に接続され、温度補償抵抗Ｒ1の他方の端
子には制御電圧Ｖref1が印加される。温度補償バイポー
ラトランジスタＱ1のベース及びコレクタと温度補償抵
抗Ｒ1の一方の端子との接続点は、電界効果トランジス
タＱ2のゲートに接続され、電界効果トランジスタＱ2の
ソースはソースバイアス抵抗Ｒ2を介して接地される。
【００２３】電界効果トランジスタＱ2のドレインには
基準電圧Ｖref2が印加され、電界効果トランジスタのソ
ースとソースバイアス抵抗Ｒ2との接続点から、バイア
ス回路１の出力電圧Ｖoutが取り出される。出力電圧Ｖo
utは図１の右側に示す高周波電力増幅用バイポーラトラ
ンジスタＱのベースに接続され、ベース電圧Ｖbとベー
ス電流Ｉbとを供給する。高周波電力増幅用バイポーラ
トランジスタＱの回路構成は、先に述べた図１０と同様
であるから説明を省略する。次に、図１に示す本発明の
バイアス回路１の動作を説明する。
基準電圧Ｖref2が印加され、電界効果トランジスタのソ
ースとソースバイアス抵抗Ｒ2との接続点から、バイア
ス回路１の出力電圧Ｖoutが取り出される。出力電圧Ｖo
utは図１の右側に示す高周波電力増幅用バイポーラトラ
ンジスタＱのベースに接続され、ベース電圧Ｖbとベー
ス電流Ｉbとを供給する。高周波電力増幅用バイポーラ
トランジスタＱの回路構成は、先に述べた図１０と同様
であるから説明を省略する。次に、図１に示す本発明の
バイアス回路１の動作を説明する。
【００２４】バイアス回路１の温度補償抵抗Ｒ1を流れ
る電流をＩ1、温度補償バイポーラトランジスタＱ1のベ
ース電流をＩ2、コレクタ電流をＩ3、電界効果トランジ
スタのドレイン電流をＩ4、ソースバイアス抵抗Ｒ2の電
流をＩ5とする。
る電流をＩ1、温度補償バイポーラトランジスタＱ1のベ
ース電流をＩ2、コレクタ電流をＩ3、電界効果トランジ
スタのドレイン電流をＩ4、ソースバイアス抵抗Ｒ2の電
流をＩ5とする。
【００２５】高周波電力増幅用バイポーラトランジスタ
Ｑの電流増幅率をβとすれば、そのベース電流Ｉbとコ
レクタ電流Ｉcとの間には、Ｉb＝Ｉc／βの関係があ
る。また、ベース電圧Ｖbはベース電流Ｉbを流すためベ
ースに加える電圧であり、これらは、いづれも外部回路
構成によらず高周波電力増幅用バイポーラトランジスタ
Ｑの特性のみに依存する量として定められる。
Ｑの電流増幅率をβとすれば、そのベース電流Ｉbとコ
レクタ電流Ｉcとの間には、Ｉb＝Ｉc／βの関係があ
る。また、ベース電圧Ｖbはベース電流Ｉbを流すためベ
ースに加える電圧であり、これらは、いづれも外部回路
構成によらず高周波電力増幅用バイポーラトランジスタ
Ｑの特性のみに依存する量として定められる。
【００２６】また、高周波電力増幅用バイポーラトラン
ジスタＱのベース・エミッタ間抵抗をＲbeとし、電界効
果トランジスタＱ2のドレイン・ソース間抵抗をＲdsと
すれば、バイアス回路１の出力電圧Ｖoutを高周波電力
増幅用バイポーラトランジスタＱのベース電圧Ｖbと等
しくするためには、ソースバイアス抵抗Ｒ2及びベース
・エミッタ間抵抗Ｒbeからなる並列抵抗と、ドレイン・
ソース間抵抗Ｒdsからなる抵抗分圧回路とを用いて、基
準電圧Ｖref2を分圧すればよい。
ジスタＱのベース・エミッタ間抵抗をＲbeとし、電界効
果トランジスタＱ2のドレイン・ソース間抵抗をＲdsと
すれば、バイアス回路１の出力電圧Ｖoutを高周波電力
増幅用バイポーラトランジスタＱのベース電圧Ｖbと等
しくするためには、ソースバイアス抵抗Ｒ2及びベース
・エミッタ間抵抗Ｒbeからなる並列抵抗と、ドレイン・
ソース間抵抗Ｒdsからなる抵抗分圧回路とを用いて、基
準電圧Ｖref2を分圧すればよい。
【００２７】バイアス回路１の出力電圧Ｖoutは、制御
電圧Ｖref1である程度制御することが可能であるから、
Ｒbe＞＞Ｒ2なるようにすれば、ドレイン・ソース間抵
抗Ｒdsとソース抵抗Ｒ2のみでＶoutとＶbとを等しくす
るための抵抗分圧比を決定することができる。
電圧Ｖref1である程度制御することが可能であるから、
Ｒbe＞＞Ｒ2なるようにすれば、ドレイン・ソース間抵
抗Ｒdsとソース抵抗Ｒ2のみでＶoutとＶbとを等しくす
るための抵抗分圧比を決定することができる。
【００２８】高周波信号ＲＦinを入力し、バイアス回路
１を用いて高周波電力増幅用バイポーラトランジスタＱ
を非線形領域で動作させれば、電界効果トランジスタＱ
2のゲート・ソース間電圧Ｖgs、及び、ドレイン・ソー
ス間電圧Ｖdsも入力信号レベルに応じて変化するので、
高周波電力増幅用バイポーラトランジスタＱにベース電
流を供給する電界効果トランジスタＱ2の作用を一定に
するためには、電界効果トランジスタＱ2の動作点を電
流飽和領域の深いところ（動作点が多少変化してもドレ
イン・ソース間抵抗Ｒdsが変化しない位置）に設定しな
ければならない。また、電界効果トランジスタＱ2の電
流供給能力は、非線形領域において高周波電力増幅用バ
イポーラトランジスタＱに流れるベース電流を供給する
に十分なゲート幅が必要であることはいうまでもない。
１を用いて高周波電力増幅用バイポーラトランジスタＱ
を非線形領域で動作させれば、電界効果トランジスタＱ
2のゲート・ソース間電圧Ｖgs、及び、ドレイン・ソー
ス間電圧Ｖdsも入力信号レベルに応じて変化するので、
高周波電力増幅用バイポーラトランジスタＱにベース電
流を供給する電界効果トランジスタＱ2の作用を一定に
するためには、電界効果トランジスタＱ2の動作点を電
流飽和領域の深いところ（動作点が多少変化してもドレ
イン・ソース間抵抗Ｒdsが変化しない位置）に設定しな
ければならない。また、電界効果トランジスタＱ2の電
流供給能力は、非線形領域において高周波電力増幅用バ
イポーラトランジスタＱに流れるベース電流を供給する
に十分なゲート幅が必要であることはいうまでもない。
【００２９】温度補償バイポーラトランジスタＱ1の温
度特性は、高周波電力増幅用バイポーラトランジスタＱ
の温度特性と等しくし、電界効果トランジスタＱ2のゲ
ート電圧Ｖg＝Ｖgs＋Ｖbを電流飽和領域の深い位置に設
定する。このゲート電圧Ｖgの設定は、温度補償抵抗Ｒ1
と温度補償バイポーラトランジスタＱ1のコレクタ・エ
ミッタ間抵抗Ｒce1とを用いて、制御電圧Ｖref1を抵抗
分割することにより行う。このとき、電界効果トランジ
スタＱ2としてデプレッション型電界効果トランジスタ
を用いれば、制御電圧Ｖref1を０ＶからＶbまでの低い
電圧範囲に設定することができる利点がある。第１の実
施の形態におけるバイアス回路１の動作は次のとおりで
ある。
度特性は、高周波電力増幅用バイポーラトランジスタＱ
の温度特性と等しくし、電界効果トランジスタＱ2のゲ
ート電圧Ｖg＝Ｖgs＋Ｖbを電流飽和領域の深い位置に設
定する。このゲート電圧Ｖgの設定は、温度補償抵抗Ｒ1
と温度補償バイポーラトランジスタＱ1のコレクタ・エ
ミッタ間抵抗Ｒce1とを用いて、制御電圧Ｖref1を抵抗
分割することにより行う。このとき、電界効果トランジ
スタＱ2としてデプレッション型電界効果トランジスタ
を用いれば、制御電圧Ｖref1を０ＶからＶbまでの低い
電圧範囲に設定することができる利点がある。第１の実
施の形態におけるバイアス回路１の動作は次のとおりで
ある。
【００３０】先に図１０において、高周波電力増幅用バ
イポーラトランジスタＱの非線形領域における動作で生
じたベース電流Ｉbの増加が、温度補償抵抗Ｒを流れる
電流Ｉrを増加させ、このためベース電圧Ｖbが低下し、
非線形領域における動作で生じたベース電流Ｉbの増加
が打ち消されることを説明した。
イポーラトランジスタＱの非線形領域における動作で生
じたベース電流Ｉbの増加が、温度補償抵抗Ｒを流れる
電流Ｉrを増加させ、このためベース電圧Ｖbが低下し、
非線形領域における動作で生じたベース電流Ｉbの増加
が打ち消されることを説明した。
【００３１】しかし、図１に示す本発明のバイアス回路
１を用いれば、前記ベース電流Ｉbの増加が電界効果ト
ランジスタＱ2のドレイン・ソース間抵抗Ｒdsを流れる
電流Ｉ4を増加させ、このためベース電圧Ｖbが下降し、
非線形領域における動作で生じたベース電流Ｉbの増加
が打ち消されようとすれば、このベース電圧Ｖb（＝Ｖo
ut）の下降により電界効果トランジスタＱ2のゲート・
ソース間電圧Ｖgsが大となり、ドレイン電流Ｉ4が増加
し、このドレイン電流Ｉ4の増加が、打ち消されようと
したベース電流Ｉbを補うように作用するので、非線形
領域における動作で生じたベース電流Ｉbの増加がドレ
イン・ソース間抵抗Ｒdsにより打ち消される現象を回避
することができる。
１を用いれば、前記ベース電流Ｉbの増加が電界効果ト
ランジスタＱ2のドレイン・ソース間抵抗Ｒdsを流れる
電流Ｉ4を増加させ、このためベース電圧Ｖbが下降し、
非線形領域における動作で生じたベース電流Ｉbの増加
が打ち消されようとすれば、このベース電圧Ｖb（＝Ｖo
ut）の下降により電界効果トランジスタＱ2のゲート・
ソース間電圧Ｖgsが大となり、ドレイン電流Ｉ4が増加
し、このドレイン電流Ｉ4の増加が、打ち消されようと
したベース電流Ｉbを補うように作用するので、非線形
領域における動作で生じたベース電流Ｉbの増加がドレ
イン・ソース間抵抗Ｒdsにより打ち消される現象を回避
することができる。
【００３２】また、温度が上昇すれば、高周波電力増幅
用バイポーラトランジスタＱのベース電流Ｉb、コレク
タ電流Ｉcが増加し、熱暴走の危険性を生じる。しかし
このとき、図１に示す温度補償バイポーラトランジスタ
Ｑ1のベース電流Ｉ2、及びコレクタ電流Ｉ3も同様に増
加するので、温度補償抵抗Ｒ1を流れる電流Ｉ1が増加す
る。したがって、電界効果トランジスタＱ2のゲート電
圧Ｖgが低下し、ドレイン電流Ｉ4が減少する。このドレ
イン電流Ｉ4の減少が高周波電力増幅用バイポーラトラ
ンジスタＱのベース電流Ｉbを減少させ、前記温度上昇
によるＩbの増加を抑制し、コレクタ電流Ｉcの増加によ
る高周波電力増幅用バイポーラトランジスタＱの熱暴走
を防止することができる。
用バイポーラトランジスタＱのベース電流Ｉb、コレク
タ電流Ｉcが増加し、熱暴走の危険性を生じる。しかし
このとき、図１に示す温度補償バイポーラトランジスタ
Ｑ1のベース電流Ｉ2、及びコレクタ電流Ｉ3も同様に増
加するので、温度補償抵抗Ｒ1を流れる電流Ｉ1が増加す
る。したがって、電界効果トランジスタＱ2のゲート電
圧Ｖgが低下し、ドレイン電流Ｉ4が減少する。このドレ
イン電流Ｉ4の減少が高周波電力増幅用バイポーラトラ
ンジスタＱのベース電流Ｉbを減少させ、前記温度上昇
によるＩbの増加を抑制し、コレクタ電流Ｉcの増加によ
る高周波電力増幅用バイポーラトランジスタＱの熱暴走
を防止することができる。
【００３３】次に図２を用いて本発明の第２の実施の形
態について説明する。第２の実施の形態におけるバイア
ス回路２は、第１の実施の形態におけるバイアス回路１
の温度補償バイポーラトランジスタＱ1を、温度補償ダ
イオードＤiに置き換えることにより得られる。第２の
実施の形態のバイアス回路２の動作は次のとおりであ
る。
態について説明する。第２の実施の形態におけるバイア
ス回路２は、第１の実施の形態におけるバイアス回路１
の温度補償バイポーラトランジスタＱ1を、温度補償ダ
イオードＤiに置き換えることにより得られる。第２の
実施の形態のバイアス回路２の動作は次のとおりであ
る。
【００３４】第１の実施の形態と同様に、高周波電力増
幅用バイポーラトランジスタＱの非線形領域での動作で
生じたベース電流Ｉbの増加が、電界効果トランジスタ
Ｑ2のドレイン・ソース間抵抗Ｒdsを流れる電流Ｉ4の増
加を通じてベース電圧Ｖbを低下させ、非線形領域にお
ける動作で生じたベース電流Ｉbの増加が打ち消されよ
うとすれば、電界効果トランジスタＱ2のゲート・ソー
ス間電圧Ｖgsが大となってドレイン電流Ｉ4が増加し、
ベース電流Ｉbを補うように作用するので、非線形領域
における動作で生じたベース電流Ｉbの増加が打ち消さ
れる現象を回避することができる。
幅用バイポーラトランジスタＱの非線形領域での動作で
生じたベース電流Ｉbの増加が、電界効果トランジスタ
Ｑ2のドレイン・ソース間抵抗Ｒdsを流れる電流Ｉ4の増
加を通じてベース電圧Ｖbを低下させ、非線形領域にお
ける動作で生じたベース電流Ｉbの増加が打ち消されよ
うとすれば、電界効果トランジスタＱ2のゲート・ソー
ス間電圧Ｖgsが大となってドレイン電流Ｉ4が増加し、
ベース電流Ｉbを補うように作用するので、非線形領域
における動作で生じたベース電流Ｉbの増加が打ち消さ
れる現象を回避することができる。
【００３５】温度が上昇すれば、温度補償ダイオードＤ
iの等価抵抗Ｒdiが減少し、電界効果トランジスタＱ2の
ゲート電圧Ｖg が低下するので、電界効果トランジスタ
Ｑ2のドレイン電流Ｉ4が減少する。このドレイン電流Ｉ
4の減少が高周波電力増幅用バイポーラトランジスタＱ
のベース電流Ｉbを減少させ、前記温度上昇によるＩbの
増加が抑制されるので、温度上昇で生じたコレクタ電流
Ｉcの増加による高周波電力増幅用バイポーラトランジ
スタＱの熱暴走を防止することができる。
iの等価抵抗Ｒdiが減少し、電界効果トランジスタＱ2の
ゲート電圧Ｖg が低下するので、電界効果トランジスタ
Ｑ2のドレイン電流Ｉ4が減少する。このドレイン電流Ｉ
4の減少が高周波電力増幅用バイポーラトランジスタＱ
のベース電流Ｉbを減少させ、前記温度上昇によるＩbの
増加が抑制されるので、温度上昇で生じたコレクタ電流
Ｉcの増加による高周波電力増幅用バイポーラトランジ
スタＱの熱暴走を防止することができる。
【００３６】次に、図３を用いて本発明の第３の実施の
形態について説明する。第３の実施の形態におけるバイ
アス回路３は、第１の実施の形態におけるバイアス回路
１の電界効果トランジスタＱ2をバイポーラトランジス
タＱ2に置き換えることにより得られる。第３の実施の
形態のバイアス回路３の動作は次のとおりである。
形態について説明する。第３の実施の形態におけるバイ
アス回路３は、第１の実施の形態におけるバイアス回路
１の電界効果トランジスタＱ2をバイポーラトランジス
タＱ2に置き換えることにより得られる。第３の実施の
形態のバイアス回路３の動作は次のとおりである。
【００３７】高周波電力増幅用バイポーラトランジスタ
Ｑの非線形領域における動作でのベース電流Ｉbの増加
が、バイポーラトランジスタＱ2のコレクタ・エミッタ
間抵抗Ｒce2を流れるコレクタ電流Ｉ4を増加させ、この
ためベース電圧Ｖbを低下させ、前記非線形領域におけ
る動作で生じたベース電流Ｉbの増加が打ち消されよう
とすれば、このベース電圧Ｖbの低下によりバイポーラ
トランジスタＱ2のベース・エミッタ間電圧Ｖbe2が大と
なり、コレクタ電流Ｉ4が増加し、打ち消されようとし
たベース電流Ｉbを補うように作用するので、非線形領
域における動作で生じたベース電流Ｉbの増加がコレク
タ・エミッタ間抵抗Ｒce2により打ち消される現象を回
避することができる。
Ｑの非線形領域における動作でのベース電流Ｉbの増加
が、バイポーラトランジスタＱ2のコレクタ・エミッタ
間抵抗Ｒce2を流れるコレクタ電流Ｉ4を増加させ、この
ためベース電圧Ｖbを低下させ、前記非線形領域におけ
る動作で生じたベース電流Ｉbの増加が打ち消されよう
とすれば、このベース電圧Ｖbの低下によりバイポーラ
トランジスタＱ2のベース・エミッタ間電圧Ｖbe2が大と
なり、コレクタ電流Ｉ4が増加し、打ち消されようとし
たベース電流Ｉbを補うように作用するので、非線形領
域における動作で生じたベース電流Ｉbの増加がコレク
タ・エミッタ間抵抗Ｒce2により打ち消される現象を回
避することができる。
【００３８】また、温度が上昇すれば、温度補償バイポ
ーラトランジスタＱ1のベース電流Ｉ2、コレクタ電流Ｉ
3が増加するので、温度補償抵抗Ｒ1を流れる電流Ｉ1が
増加する。したがって、バイポーラトランジスタＱ2の
ベース電圧Ｖb2が低下し、ベース・エミッタ間電圧Ｖbe
2が小となり、バイポーラトランジスタＱ2のコレクタ電
流Ｉ4が減少する。このドレイン電流Ｉ4の減少が温度上
昇による高周波電力増幅用バイポーラトランジスタＱの
ベース電流Ｉbを減少させ、熱暴走を防止することがで
きる。
ーラトランジスタＱ1のベース電流Ｉ2、コレクタ電流Ｉ
3が増加するので、温度補償抵抗Ｒ1を流れる電流Ｉ1が
増加する。したがって、バイポーラトランジスタＱ2の
ベース電圧Ｖb2が低下し、ベース・エミッタ間電圧Ｖbe
2が小となり、バイポーラトランジスタＱ2のコレクタ電
流Ｉ4が減少する。このドレイン電流Ｉ4の減少が温度上
昇による高周波電力増幅用バイポーラトランジスタＱの
ベース電流Ｉbを減少させ、熱暴走を防止することがで
きる。
【００３９】第３の実施の形態において、高周波電力増
幅用バイポーラトランジスタＱと温度補償バイポーラト
ランジスタＱ1は、温度特性がほぼ等しいものを用いる
必要がある。このため、図３に示す回路を動作させる条
件として、バイポーラトランジスタＱ2は、Ｑ、Ｑ1に比
べてエミッタ・ベース間接合のビルトイン電圧の小さい
ものを用いなければならない。
幅用バイポーラトランジスタＱと温度補償バイポーラト
ランジスタＱ1は、温度特性がほぼ等しいものを用いる
必要がある。このため、図３に示す回路を動作させる条
件として、バイポーラトランジスタＱ2は、Ｑ、Ｑ1に比
べてエミッタ・ベース間接合のビルトイン電圧の小さい
ものを用いなければならない。
【００４０】例えば、Ｑ、Ｑ1としてシリコンバイポー
ラトランジスタを用いたとすれば、Ｑ2はシリコンとは
材料物性の異なるヘテロバイポーラトランジスタとし、
エミッタ・ベース間接合のビルトイン電圧が小さくなる
ように材料を選択すればよい。もしＱ、Ｑ1、Ｑ2として
いづれもシリコンバイポーラトランジスタを用いるので
あれば、図３に示す回路において、Ｑ1のベース、コレ
クタ、エミッタの少なくともいづれか１つに抵抗を挿入
しなければならない。
ラトランジスタを用いたとすれば、Ｑ2はシリコンとは
材料物性の異なるヘテロバイポーラトランジスタとし、
エミッタ・ベース間接合のビルトイン電圧が小さくなる
ように材料を選択すればよい。もしＱ、Ｑ1、Ｑ2として
いづれもシリコンバイポーラトランジスタを用いるので
あれば、図３に示す回路において、Ｑ1のベース、コレ
クタ、エミッタの少なくともいづれか１つに抵抗を挿入
しなければならない。
【００４１】次に、図４を用いて本発明の第４の実施の
形態について説明する。第４の実施の形態におけるバイ
アス回路４は、第１の実施の形態におけるバイアス回路
１の電界効果トランジスタＱ2をバイポーラトランジス
タＱ2に置き換え、かつ温度補償バイポーラトランジス
タＱ1を、温度補償ダイオードＤiに置き換えることによ
り得られる。第４の実施の形態のバイアス回路４の動作
は、次のとおりである。
形態について説明する。第４の実施の形態におけるバイ
アス回路４は、第１の実施の形態におけるバイアス回路
１の電界効果トランジスタＱ2をバイポーラトランジス
タＱ2に置き換え、かつ温度補償バイポーラトランジス
タＱ1を、温度補償ダイオードＤiに置き換えることによ
り得られる。第４の実施の形態のバイアス回路４の動作
は、次のとおりである。
【００４２】第３の実施の形態と同様に、高周波電力増
幅用バイポーラトランジスタＱの非線形領域における動
作で生じるベース電流Ｉbの増加が、バイポーラトラン
ジスタＱ2のコレクタ・エミッタ間抵抗Ｒce2を流れるコ
レクタ電流Ｉ4を増加させ、このためベース電圧Ｖbを低
下させ、前記非線形領域における動作で生じたベース電
流Ｉbの増加を打ち消そうとすれば、このベース電圧Ｖb
の低下によりバイポーラトランジスタＱ2のベース・エ
ミッタ間電圧Ｖbe2が大となり、コレクタ電流Ｉ4が増加
し、打ち消されようとしたベース電流Ｉbを補うように
作用するので、非線形領域における動作で生じたベース
電流Ｉbの増加を打ち消す現象を回避することができ
る。
幅用バイポーラトランジスタＱの非線形領域における動
作で生じるベース電流Ｉbの増加が、バイポーラトラン
ジスタＱ2のコレクタ・エミッタ間抵抗Ｒce2を流れるコ
レクタ電流Ｉ4を増加させ、このためベース電圧Ｖbを低
下させ、前記非線形領域における動作で生じたベース電
流Ｉbの増加を打ち消そうとすれば、このベース電圧Ｖb
の低下によりバイポーラトランジスタＱ2のベース・エ
ミッタ間電圧Ｖbe2が大となり、コレクタ電流Ｉ4が増加
し、打ち消されようとしたベース電流Ｉbを補うように
作用するので、非線形領域における動作で生じたベース
電流Ｉbの増加を打ち消す現象を回避することができ
る。
【００４３】また、温度が上昇すれば温度補償ダイオー
ドＤiの等価抵抗Ｒdiが減少し、バイポーラトランジス
タＱ2のゲート電圧Ｖb2が低下し、そのベース・エミッ
タ間電圧Ｖbe2が小となるので、バイポーラトランジス
タＱ2のコレクタ電流Ｉ4が減少する。このコレクタ電流
Ｉ4の減少が高周波電力増幅用バイポーラトランジスタ
Ｑのベース電流Ｉbを減少させるので、前記温度上昇に
よるＩbの増加が抑制され、したがって、コレクタ電流
Ｉcの増加による高周波電力増幅用バイポーラトランジ
スタＱの熱暴走を防止することができる。
ドＤiの等価抵抗Ｒdiが減少し、バイポーラトランジス
タＱ2のゲート電圧Ｖb2が低下し、そのベース・エミッ
タ間電圧Ｖbe2が小となるので、バイポーラトランジス
タＱ2のコレクタ電流Ｉ4が減少する。このコレクタ電流
Ｉ4の減少が高周波電力増幅用バイポーラトランジスタ
Ｑのベース電流Ｉbを減少させるので、前記温度上昇に
よるＩbの増加が抑制され、したがって、コレクタ電流
Ｉcの増加による高周波電力増幅用バイポーラトランジ
スタＱの熱暴走を防止することができる。
【００４４】第４の実施の形態において、高周波電力増
幅用バイポーラトランジスタＱと温度補償ダイオードＤ
iは、温度特性がほぼ等しいものを用いる必要がある。
このため、図４に示す回路を動作させる条件として、バ
イポーラトランジスタＱ2のエミッタ・ベース間接合の
ビルトイン電圧は、高周波電力増幅用バイポーラトラン
ジスタＱのエミッタ・ベース間接合、および温度補償ダ
イオードＤiの接合のビルトイン電圧に比べて小さくな
ければならない。
幅用バイポーラトランジスタＱと温度補償ダイオードＤ
iは、温度特性がほぼ等しいものを用いる必要がある。
このため、図４に示す回路を動作させる条件として、バ
イポーラトランジスタＱ2のエミッタ・ベース間接合の
ビルトイン電圧は、高周波電力増幅用バイポーラトラン
ジスタＱのエミッタ・ベース間接合、および温度補償ダ
イオードＤiの接合のビルトイン電圧に比べて小さくな
ければならない。
【００４５】例えば、Ｑ、Ｄiとして、それぞれシリコ
ンバイポーラトランジスタ、およびシリコンダイオード
を用いたとすれば、Ｑ2はシリコンとは材料物性の異な
るヘテロバイポーラトランジスタとし、エミッタ・ベー
ス間接合のビルトイン電圧が小さくなるように材料を選
択すればよい。もしＱ、Ｄi、Ｑ2としていづれもシリコ
ンを用いたとすれば、図４に示す回路において、Ｄiの
アノード、カソードのいづれかに抵抗を挿入しなければ
ならない。
ンバイポーラトランジスタ、およびシリコンダイオード
を用いたとすれば、Ｑ2はシリコンとは材料物性の異な
るヘテロバイポーラトランジスタとし、エミッタ・ベー
ス間接合のビルトイン電圧が小さくなるように材料を選
択すればよい。もしＱ、Ｄi、Ｑ2としていづれもシリコ
ンを用いたとすれば、図４に示す回路において、Ｄiの
アノード、カソードのいづれかに抵抗を挿入しなければ
ならない。
【００４６】次に、図５乃至図９を用いて本発明の第５
の実施の形態について説明する。第５の実施の形態で
は、第１の実施の形態におけるバイアス回路１の出力電
圧Ｖoutをベース電圧Ｖbとして印加した場合の高周波電
力増幅用トランジスタＱの動作特性と、前記ベース電圧
Ｖbを定電圧にした場合の動作特性と、前記ベース電圧
Ｖbとして従来のバイアス回路５の出力電圧Ｖoutを印加
した場合の動作特性とを互いに比較して説明する。第２
乃至第４の実施の形態の動作特性については、定性的に
は第１の実施の形態の動作特性と同様であるから、詳細
な説明を省略する。
の実施の形態について説明する。第５の実施の形態で
は、第１の実施の形態におけるバイアス回路１の出力電
圧Ｖoutをベース電圧Ｖbとして印加した場合の高周波電
力増幅用トランジスタＱの動作特性と、前記ベース電圧
Ｖbを定電圧にした場合の動作特性と、前記ベース電圧
Ｖbとして従来のバイアス回路５の出力電圧Ｖoutを印加
した場合の動作特性とを互いに比較して説明する。第２
乃至第４の実施の形態の動作特性については、定性的に
は第１の実施の形態の動作特性と同様であるから、詳細
な説明を省略する。
【００４７】高周波増幅用トランジスタＱの入力電力Ｐ
inに対するベース電圧Ｖbの依存性を図５に示す。以
下、図５乃至図９において、測定に用いた周波数はいず
れも１．８ＧＨｚである。横軸の入力電力は対数スケー
ルで表示された入力電力Ｐinの値である。例えば、横軸
の数字１０は１０ｍＷ、２０は１００ｍＷ、３０は１Ｗ
を示す。０℃、１２０℃、１８０℃における測定結果が
それぞれ実線、１点鎖線、及び破線で示されている。角
印はベース電圧Ｖbが定電圧源に接続された場合、丸印
はベース電圧Ｖbが図１０に示す従来のバイアス回路５
に接続された場合、三角印はベース電圧Ｖbが図１に示
す本発明のバイアス回路１に接続された場合の測定結果
を示す。
inに対するベース電圧Ｖbの依存性を図５に示す。以
下、図５乃至図９において、測定に用いた周波数はいず
れも１．８ＧＨｚである。横軸の入力電力は対数スケー
ルで表示された入力電力Ｐinの値である。例えば、横軸
の数字１０は１０ｍＷ、２０は１００ｍＷ、３０は１Ｗ
を示す。０℃、１２０℃、１８０℃における測定結果が
それぞれ実線、１点鎖線、及び破線で示されている。角
印はベース電圧Ｖbが定電圧源に接続された場合、丸印
はベース電圧Ｖbが図１０に示す従来のバイアス回路５
に接続された場合、三角印はベース電圧Ｖbが図１に示
す本発明のバイアス回路１に接続された場合の測定結果
を示す。
【００４８】横軸の数値が１５までは、いずれの場合も
ベース電圧Ｖbは入力電力Ｐinによらず一定であるが、
横軸の数値が１５乃至２０を越えれば、従来例のベース
電圧Ｖbは、入力電力Ｐinの増加と共に大幅に低下し、
温度補償抵抗ＲによるＶb低下の影響が大きいことが示
される。これに対して本発明の場合には、ベース電圧Ｖ
bの低下は小さく、ほぼ定電圧源に接続された場合に近
い結果が得られる。
ベース電圧Ｖbは入力電力Ｐinによらず一定であるが、
横軸の数値が１５乃至２０を越えれば、従来例のベース
電圧Ｖbは、入力電力Ｐinの増加と共に大幅に低下し、
温度補償抵抗ＲによるＶb低下の影響が大きいことが示
される。これに対して本発明の場合には、ベース電圧Ｖ
bの低下は小さく、ほぼ定電圧源に接続された場合に近
い結果が得られる。
【００４９】このことから、第１の実施の形態で述べた
ように、図１に示すバイアス回路１を用いれば、電界効
果トランジスタＱ2の作用により、高周波電力増幅用ト
ランジスタＱの非線形領域における動作でのベース電圧
Ｖb の低下が回避されることがわかる。
ように、図１に示すバイアス回路１を用いれば、電界効
果トランジスタＱ2の作用により、高周波電力増幅用ト
ランジスタＱの非線形領域における動作でのベース電圧
Ｖb の低下が回避されることがわかる。
【００５０】次に、高周波電力増幅用トランジスタＱの
ベース電流Ｉbの、高周波信号の入力電力Ｐinに対する
依存性を図６に示す。０℃、及び１８０℃における測定
結果が実線と破線で示されている。図５において説明し
たＶbの低下に対応して、従来例の場合には、非線形領
域における動作で生じるベース電流Ｉbの増加が打ち消
されるが、本発明の場合には、電界効果トランジスタＱ
2の作用により、高周波電力増幅用トランジスタＱの非
線形領域における動作で生じるベース電圧Ｉbの増加
は、ほぼ定電圧源に接続した場合に近い値に接近するこ
とがわかる。
ベース電流Ｉbの、高周波信号の入力電力Ｐinに対する
依存性を図６に示す。０℃、及び１８０℃における測定
結果が実線と破線で示されている。図５において説明し
たＶbの低下に対応して、従来例の場合には、非線形領
域における動作で生じるベース電流Ｉbの増加が打ち消
されるが、本発明の場合には、電界効果トランジスタＱ
2の作用により、高周波電力増幅用トランジスタＱの非
線形領域における動作で生じるベース電圧Ｉbの増加
は、ほぼ定電圧源に接続した場合に近い値に接近するこ
とがわかる。
【００５１】次に、高周波信号の出力電力Ｐoutの入力
電力Ｐinに対する依存性を図７に示す。測定温度は全て
室温である。図５及び図６の結果に対応して、従来例で
は、非線形領域の動作において、入力電力Ｐinに対する
出力電力Ｐoutの伸びが抑制されるが、本発明の場合に
は、ほぼ定電圧源に接続した場合に近い値まで出力電力
Ｐoutの値が接近することがわかる。
電力Ｐinに対する依存性を図７に示す。測定温度は全て
室温である。図５及び図６の結果に対応して、従来例で
は、非線形領域の動作において、入力電力Ｐinに対する
出力電力Ｐoutの伸びが抑制されるが、本発明の場合に
は、ほぼ定電圧源に接続した場合に近い値まで出力電力
Ｐoutの値が接近することがわかる。
【００５２】次に、図８及び図９を用いて本発明のバイ
アス回路１の高周波電力増幅用トランジスタＱに対する
熱暴走防止の効果を説明する。図８にベース電流Ｉbの
温度依存性を示す。測定のパラメータは入力電力Ｐinで
あり、図６に対応してベース電流Ｉbが入力電力Ｐinと
共に増加する傾向を読み取ることができる。
アス回路１の高周波電力増幅用トランジスタＱに対する
熱暴走防止の効果を説明する。図８にベース電流Ｉbの
温度依存性を示す。測定のパラメータは入力電力Ｐinで
あり、図６に対応してベース電流Ｉbが入力電力Ｐinと
共に増加する傾向を読み取ることができる。
【００５３】本発明のバイアス回路１を用いれば、入力
電力Ｐinを大とすれば、ほぼ定電圧の場合に近いベース
電流Ｉbが得られるが、その温度による増加の程度は定
電圧の場合に比べて小さく、熱暴走が抑制されることが
わかる。従来例では、温度特性は平坦であり熱暴走の抑
制効果は大きいが、ベース電流Ｉbの値が小さく、非線
形領域の動作におけるベース電流Ｉbの増加が打ち消さ
れることがわかる。
電力Ｐinを大とすれば、ほぼ定電圧の場合に近いベース
電流Ｉbが得られるが、その温度による増加の程度は定
電圧の場合に比べて小さく、熱暴走が抑制されることが
わかる。従来例では、温度特性は平坦であり熱暴走の抑
制効果は大きいが、ベース電流Ｉbの値が小さく、非線
形領域の動作におけるベース電流Ｉbの増加が打ち消さ
れることがわかる。
【００５４】図９にコレクタ電流Ｉcの温度依存性を示
す。先に説明したように、コレクタ電流Ｉcの温度変化
はベース電流Ｉbに比べて、より直接的に高周波電力増
幅用トランジスタＱの熱暴走に影響を与える。ベース電
圧が定電圧源に接続された場合には、コレクタ電流Ｉc
が温度と共に顕著に増加するので熱暴走の危険性が高い
が、本発明の場合には、従来例に近いコレクタ電流Ｉc
のゆるやかな温度依存性が得られるので熱暴走を生じる
恐れがない。
す。先に説明したように、コレクタ電流Ｉcの温度変化
はベース電流Ｉbに比べて、より直接的に高周波電力増
幅用トランジスタＱの熱暴走に影響を与える。ベース電
圧が定電圧源に接続された場合には、コレクタ電流Ｉc
が温度と共に顕著に増加するので熱暴走の危険性が高い
が、本発明の場合には、従来例に近いコレクタ電流Ｉc
のゆるやかな温度依存性が得られるので熱暴走を生じる
恐れがない。
【００５５】なお、本発明は上記の実施の形態に限定さ
れることはない。例えば前記第１、第２の実施の形態に
おいて、電界効果トランジスタＱ2として、デプレッシ
ョン型電界効果トランジスタを用いる場合について説明
したが、必ずしもこれに限定されるものではない、制御
電圧Ｖref1の値を高く設定すれば、エンハンスメント型
電界効果トランジスタでも同様に用いることができる。
れることはない。例えば前記第１、第２の実施の形態に
おいて、電界効果トランジスタＱ2として、デプレッシ
ョン型電界効果トランジスタを用いる場合について説明
したが、必ずしもこれに限定されるものではない、制御
電圧Ｖref1の値を高く設定すれば、エンハンスメント型
電界効果トランジスタでも同様に用いることができる。
【００５６】また、図１、図２において、電界効果トラ
ンジスタＱ2をＭＥＳＦＥＴ(Metal-Semiconductor Fiel
d Effect Transistor)として図示したが、必ずしもＭＥ
ＳＦＥＴに限定されるものではない。デプレッション型
又は、エンハンスメント型のＭＯＳＦＥＴ(Metal-Oxide
Field Effect Transistor) であっても同様に用いるこ
とができる。
ンジスタＱ2をＭＥＳＦＥＴ(Metal-Semiconductor Fiel
d Effect Transistor)として図示したが、必ずしもＭＥ
ＳＦＥＴに限定されるものではない。デプレッション型
又は、エンハンスメント型のＭＯＳＦＥＴ(Metal-Oxide
Field Effect Transistor) であっても同様に用いるこ
とができる。
【００５７】また、前記第３、第４の実施の形態のバイ
ポーラトランジスタＱ2として、シリコンバイポーラト
ランジスタを用いたが、必ずしもシリコンバイポーラト
ランジスタに限定されるものではない。化合物半導体材
料からなるＨＢＴ(Hetro-Bipolar Transistor) を用い
れば、材料の種類を選定することにより動作電圧を下げ
ることができるので、シリコンバイポーラトランジスタ
に比べて、制御電圧Ｖref1の値を低くすることができる
利点がある。その他本発明の要旨を逸脱しない範囲で種
々変形して実施することができる。
ポーラトランジスタＱ2として、シリコンバイポーラト
ランジスタを用いたが、必ずしもシリコンバイポーラト
ランジスタに限定されるものではない。化合物半導体材
料からなるＨＢＴ(Hetro-Bipolar Transistor) を用い
れば、材料の種類を選定することにより動作電圧を下げ
ることができるので、シリコンバイポーラトランジスタ
に比べて、制御電圧Ｖref1の値を低くすることができる
利点がある。その他本発明の要旨を逸脱しない範囲で種
々変形して実施することができる。
【００５８】
【発明の効果】上述したように本発明の高周波電力増幅
用トランジスタのバイアス回路を用いれば、高周波信号
の入力時における高周波電力増幅用トランジスタの非線
形領域での動作におけるベース電流の増加が打ち消され
ずに、ベース電流及びコレクタ電流の温度補償を行うこ
とができるので、温度上昇による高周波電力増幅用トラ
ンジスタの熱暴走を防止すると同時に、非線形領域での
動作において、高周波信号の出力電力の伸びが大きい高
周波電力増幅用バイポーラトランジスタのベース電圧の
バイアス回路を提供することが可能になる。
用トランジスタのバイアス回路を用いれば、高周波信号
の入力時における高周波電力増幅用トランジスタの非線
形領域での動作におけるベース電流の増加が打ち消され
ずに、ベース電流及びコレクタ電流の温度補償を行うこ
とができるので、温度上昇による高周波電力増幅用トラ
ンジスタの熱暴走を防止すると同時に、非線形領域での
動作において、高周波信号の出力電力の伸びが大きい高
周波電力増幅用バイポーラトランジスタのベース電圧の
バイアス回路を提供することが可能になる。
【図１】本発明の第１の実施の形態に係るバイアス回路
の構成を示す図。
の構成を示す図。
【図２】本発明の第２の実施の形態に係るバイアス回路
の構成を示す図。
の構成を示す図。
【図３】本発明の第３の実施の形態に係るバイアス回路
の構成を示す図。
の構成を示す図。
【図４】本発明の第４の実施の形態に係るバイアス回路
の構成を示す図
の構成を示す図
【図５】ベース電圧Ｖb の高周波入力電力Ｐinに対する
依存性を示す図。
依存性を示す図。
【図６】ベース電流Ｉb の高周波入力電力Ｐinに対する
依存性を示す図。
依存性を示す図。
【図７】高周波出力電力Ｐoutの高周波入力電力Ｐinに
対する依存性を示す図。
対する依存性を示す図。
【図８】ベース電流Ｉbの温度依存性を示す図。
【図９】コレクタ電流Ｉcの温度依存性を示す図。
【図１０】従来のバイアス回路の構成を示す図。
１…第１の実施の形態におけるバイアス回路 ２…第２の実施の形態におけるバイアス回路 ３…第３の実施の形態におけるバイアス回路 ４…第４の実施の形態におけるバイアス回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 寛之 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 Ｆターム(参考） 5F038 AZ08 BH02 BH04 BH06 BH07 BH16 CA08 DF20 EZ20 5F048 AA00 AA07 AB10 AC02 AC07 AC10 CC01 CC06 CC08 CC10 5F082 AA04 AA40 BC01 BC09 BC11 BC13 BC15 FA16 FA20 GA04
Claims (5)
- 【請求項１】 第１、第２のトランジスタと、第１、第
２の抵抗とを備え、 前記第１のトランジスタはバイポーラトランジスタであ
り、前記第２のトランジスタは電界効果トランジスタで
あって、 前記バイポーラトランジスタのエミッタは接地され、 前記バイポーラトランジスタのコレクタとベースは互い
に接続され、 このコレクタとベースとの接続点は前記第１の抵抗の一
方の端子に接続され、 前記第１の抵抗の他方の端子には制御電圧が印加され、 前記コレクタとベースとの接続点は前記電界効果トラン
ジスタのゲートに接続され、 前記電界効果トランジスタのソースは前記第２の抵抗の
一方の端子に接続され、 前記第２の抵抗の他方の端子は接地され、 前記電界効果トランジスタのドレインには基準電圧が印
加され、 この電界効果トランジスタのソースと前記第２の抵抗の
一方の端子との接続点からバイアス電圧が出力されるこ
とを特徴とするトランジスタのバイアス回路。 - 【請求項２】 前記第１のトランジスタはダイオードに
置き換えられ、 このダイオードのカソードは接地され、 前記ダイオードのアノードは前記第１の抵抗の一方の端
子に接続され、 前記第１の抵抗の他方の端子には前記制御電圧が印加さ
れ、 前記ダイオードのアノードと前記第１の抵抗の一方の端
子との接続点は前記電界効果トランジスタのゲートに接
続されることを特徴とする請求項１記載のトランジスタ
のバイアス回路。 - 【請求項３】 前記第２のトランジスタはバイポーラト
ランジスタに置き換えられ、 前記第２のトランジスタをなすバイポーラトランジスタ
のエミッタは前記第２の抵抗の一方の端子に接続され、 前記第２の抵抗の他方の端子は接地され、 前記第２のトランジスタをなすバイポーラトランジスタ
のコレクタには前記基準電圧が印加され、 前記第２のトランジスタをなすバイポーラトランジスタ
のベースは前記第１のトランジスタをなすバイポーラト
ランジスタの前記コレクタとベースとの接続点に接続さ
れることを特徴とする請求項１記載のトランジスタのバ
イアス回路。 - 【請求項４】 ダイオードと、バイポーラトランジスタ
と、第１、第２の抵抗とを備え、 前記ダイオードのカソードは接地され、 前記ダイオードのアノードは前記第１の抵抗の一方の端
子に接続され、 前記第１の抵抗の他方の端子には制御電圧が印加され、 前記ダイオードのアノードと前記第１の抵抗との接続点
は前記バイポーラトランジスタのベースに接続され、 前記バイポーラトランジスタのエミッタは前記第２の抵
抗の一方の端子に接続され、 前記第２の抵抗の他方の端子は接地され、 前記バイポーラトランジスタのコレクタには基準電圧が
印加され、 前記バイポーラトランジスタのエミッタと前記第２の抵
抗の一方の端子との接続点からバイアス電圧が出力され
ることを特徴とするトランジスタのバイアス回路。 - 【請求項５】 前記電界効果トランジスタは、デプレッ
ション型電界効果トランジスタであることを特徴とする
請求項１、２のいずれか１つに記載のトランジスタのバ
イアス回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35447699A JP3999916B2 (ja) | 1999-12-14 | 1999-12-14 | トランジスタのバイアス回路 |
| US09/734,590 US6373329B2 (en) | 1999-12-14 | 2000-12-13 | Bias circuit of a bipolar transistor for high frequency power amplification |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35447699A JP3999916B2 (ja) | 1999-12-14 | 1999-12-14 | トランジスタのバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001176982A true JP2001176982A (ja) | 2001-06-29 |
| JP3999916B2 JP3999916B2 (ja) | 2007-10-31 |
Family
ID=18437828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35447699A Expired - Fee Related JP3999916B2 (ja) | 1999-12-14 | 1999-12-14 | トランジスタのバイアス回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6373329B2 (ja) |
| JP (1) | JP3999916B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040795A (ja) * | 2002-06-28 | 2004-02-05 | Motorola Inc | Ｈｂｔパワーアンプのためのバイアス制御 |
| JP2006517751A (ja) * | 2002-11-13 | 2006-07-27 | クゥアルコム・インコーポレイテッド | デシベル利得制御特性においてリニアを有する連続可変利得無線周波数ドライバ増幅器 |
| US7256653B2 (en) | 2004-03-19 | 2007-08-14 | Matsushita Electric Industrial Co., Ltd. | High-frequency power amplifier and communication apparatus |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3829121B2 (ja) * | 2003-01-31 | 2006-10-04 | 株式会社東芝 | 電力増幅回路 |
| WO2004075412A2 (en) * | 2003-02-14 | 2004-09-02 | Mcdonald James J Iii | Circuit to linearize gain of a voltage controlled oscillator over wide frequency range |
| US7092692B2 (en) * | 2003-03-31 | 2006-08-15 | Agency For Science, Technology And Research | Threshold voltage (Vth), power supply (VDD), and temperature compensation bias circuit for CMOS passive mixer |
| US7948305B2 (en) * | 2009-04-24 | 2011-05-24 | Triquint Semiconductor, Inc. | Voltage regulator circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3875430A (en) * | 1973-07-16 | 1975-04-01 | Intersil Inc | Current source biasing circuit |
| US4300091A (en) * | 1980-07-11 | 1981-11-10 | Rca Corporation | Current regulating circuitry |
| US4884161A (en) * | 1983-05-26 | 1989-11-28 | Honeywell, Inc. | Integrated circuit voltage regulator with transient protection |
| JPS63240108A (ja) | 1987-03-27 | 1988-10-05 | Toshiba Corp | 定電圧バイアス回路 |
| JPH05315537A (ja) | 1992-05-08 | 1993-11-26 | Mitsubishi Electric Corp | 半導体製品の補償回路 |
| IT1272933B (it) * | 1994-01-28 | 1997-07-01 | Fujitsu Ltd | Dispositivo a circuito integrato di semiconduttore |
| JP2973942B2 (ja) * | 1996-09-30 | 1999-11-08 | 日本電気株式会社 | プログラマブル基準電圧回路 |
-
1999
- 1999-12-14 JP JP35447699A patent/JP3999916B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-13 US US09/734,590 patent/US6373329B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040795A (ja) * | 2002-06-28 | 2004-02-05 | Motorola Inc | Ｈｂｔパワーアンプのためのバイアス制御 |
| JP2006517751A (ja) * | 2002-11-13 | 2006-07-27 | クゥアルコム・インコーポレイテッド | デシベル利得制御特性においてリニアを有する連続可変利得無線周波数ドライバ増幅器 |
| JP2010273360A (ja) * | 2002-11-13 | 2010-12-02 | Qualcomm Inc | デシベル利得制御特性においてリニアを有する連続可変利得無線周波数ドライバ増幅器 |
| US7256653B2 (en) | 2004-03-19 | 2007-08-14 | Matsushita Electric Industrial Co., Ltd. | High-frequency power amplifier and communication apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010038307A1 (en) | 2001-11-08 |
| JP3999916B2 (ja) | 2007-10-31 |
| US6373329B2 (en) | 2002-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5486787A (en) | Monolithic microwave integrated circuit apparatus | |
| US6052032A (en) | Radio frequency amplifiers | |
| US6492874B1 (en) | Active bias circuit | |
| US6329868B1 (en) | Circuit for compensating curvature and temperature function of a bipolar transistor | |
| US8305069B2 (en) | Bandgap reference circuit and method for producing the circuit | |
| US20060226911A1 (en) | Linearized bias circuit with adaptation | |
| US20040232992A1 (en) | Bias current supply circuit and amplification circuit | |
| US7425871B2 (en) | Compensation units for reducing the effects of self-heating and increasing linear performance in bipolar transistors | |
| CN108874019B (zh) | 电流镜装置及相关放大电路 | |
| US7855603B1 (en) | Temperature compensated self-bias darlington pair amplifier | |
| US4678947A (en) | Simulated transistor/diode | |
| JP2001176982A (ja) | トランジスタのバイアス回路 | |
| US7019508B2 (en) | Temperature compensated bias network | |
| US20010015668A1 (en) | Fet bias circuit | |
| US5532650A (en) | High-frequency amplifier | |
| US6548840B1 (en) | Monolithic temperature compensation scheme for field effect transistor integrated circuits | |
| US4092613A (en) | Transistorized class ab power amplifier and its bias circuit | |
| US8248166B2 (en) | Triplet transconductor | |
| CN210075170U (zh) | 一种具有高温漂抑制能力的自适应偏置电路 | |
| CN221103338U (zh) | 具有补偿功能的射频前端模组 | |
| KR20090048804A (ko) | 온도와 임계전압 변화에 대해 보상 가능한 바이어스 회로및 이를 이용한 증폭기 | |
| KR0126401Y1 (ko) | 증폭기의 전원바이어스 공급회로 | |
| EP1528666A1 (en) | Power amplifier circuit configuration and integrated circuit | |
| WO1998028840A2 (en) | Amplifier with improved output voltage swing | |
| Reddy et al. | Temperature stabilization of a negative-resistance characteristic |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070810 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |