JP2001175541A - 信頼性保証回路 - Google Patents
信頼性保証回路Info
- Publication number
- JP2001175541A JP2001175541A JP36057099A JP36057099A JP2001175541A JP 2001175541 A JP2001175541 A JP 2001175541A JP 36057099 A JP36057099 A JP 36057099A JP 36057099 A JP36057099 A JP 36057099A JP 2001175541 A JP2001175541 A JP 2001175541A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor
- selection
- partial
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】経時劣化する複数の回路の使用頻度を均一化す
ることで、耐用限度に近い使用回数を設定することがで
きる信頼性保証回路を提供する。 【解決手段】使用頻度に伴い経時劣化する回路要素を持
つ半導体回路１０の複数の部分回路１４にアクセスした
回数をカウントし、アクセス先をカウント数の小さい部
分回路１４に変更する選択信号を出力する判定回路１３
と、この判定回路１３の選択信号１６を入力してカンウ
ト数の小さい部分回路１４を選択する選択回路１２とを
備えている。
ることで、耐用限度に近い使用回数を設定することがで
きる信頼性保証回路を提供する。 【解決手段】使用頻度に伴い経時劣化する回路要素を持
つ半導体回路１０の複数の部分回路１４にアクセスした
回数をカウントし、アクセス先をカウント数の小さい部
分回路１４に変更する選択信号を出力する判定回路１３
と、この判定回路１３の選択信号１６を入力してカンウ
ト数の小さい部分回路１４を選択する選択回路１２とを
備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、使用頻度に伴い経
時劣化する回路要素を持つ半導体素子、或いは半導体素
子を含む回路の使用において、半導体素子或いは半導体
素子を含む回路の使用頻度を積算し、経時劣化を制御す
る回路を備えた信頼性保証回路に関するものである。
時劣化する回路要素を持つ半導体素子、或いは半導体素
子を含む回路の使用において、半導体素子或いは半導体
素子を含む回路の使用頻度を積算し、経時劣化を制御す
る回路を備えた信頼性保証回路に関するものである。
【０００２】
【従来の技術】近年、半導体素子或いは半導体素子を含
む回路はプロセスの微細化が進み、使用中に故障する頻
度が高くなっている。これらの故障については、特開平
10-64290号に示されるように電気的に消去/書込が可能
な不揮発性メモリに対して、データの書込を行う都度、
データの書込回数の累積値を更新記憶させ、新たなデー
タ書込に先立ち、累積値と書込保証回数と比較し、耐用
限度を越える書込回数に達すると書込を禁止させること
で信頼性を保証する方法が採られている。
む回路はプロセスの微細化が進み、使用中に故障する頻
度が高くなっている。これらの故障については、特開平
10-64290号に示されるように電気的に消去/書込が可能
な不揮発性メモリに対して、データの書込を行う都度、
データの書込回数の累積値を更新記憶させ、新たなデー
タ書込に先立ち、累積値と書込保証回数と比較し、耐用
限度を越える書込回数に達すると書込を禁止させること
で信頼性を保証する方法が採られている。
【０００３】また、特開平7-128384号に示されるように
半導体装置に故障が生じる可能性がある回路要素と同一
のチェック用回路要素を用意し、半導体装置使用中に加
わる負荷よりも大きな負荷をチェック用回路に加え、そ
の電気特性を測定することで信頼性を保証するという方
法が採られている。
半導体装置に故障が生じる可能性がある回路要素と同一
のチェック用回路要素を用意し、半導体装置使用中に加
わる負荷よりも大きな負荷をチェック用回路に加え、そ
の電気特性を測定することで信頼性を保証するという方
法が採られている。
【０００４】
【発明が解決しようとする課題】特開平10-64290号に
は、電気的に消去/ 書込が可能な不揮発性メモリに対し
て、データの書込を行う都度、データの書込回数の累積
値を更新記憶させ、新たなデータの書込に先立ち、累積
値と書込保証回数と比較し、耐用限度を越えると書込を
禁止させてしまうので、如何に耐用限度に近い回数を設
定するかが課題となる。
は、電気的に消去/ 書込が可能な不揮発性メモリに対し
て、データの書込を行う都度、データの書込回数の累積
値を更新記憶させ、新たなデータの書込に先立ち、累積
値と書込保証回数と比較し、耐用限度を越えると書込を
禁止させてしまうので、如何に耐用限度に近い回数を設
定するかが課題となる。
【０００５】また、特開平7-128384号も同様に半導体装
置に故障が生じる可能性がある回路要素を、同一のチェ
ック用回路要素に半導体装置使用中に加わる負荷よりも
大きな負荷をかけるが、如何に実使用の負荷と等価にす
るかが課題となる。
置に故障が生じる可能性がある回路要素を、同一のチェ
ック用回路要素に半導体装置使用中に加わる負荷よりも
大きな負荷をかけるが、如何に実使用の負荷と等価にす
るかが課題となる。
【０００６】故障時期を推定し、使用を拒絶するだけで
なく、使用中に進行する劣化を如何に制御するかが問題
である。
なく、使用中に進行する劣化を如何に制御するかが問題
である。
【０００７】したがって、この発明の目的は、経時劣化
する複数の半導体素子または回路の使用頻度を均一化す
ることで、耐用限度に近い使用回数を設定することがで
きる信頼性保証回路を提供することである。
する複数の半導体素子または回路の使用頻度を均一化す
ることで、耐用限度に近い使用回数を設定することがで
きる信頼性保証回路を提供することである。
【０００８】
【課題を解決するための手段】請求項１記載の信頼性保
証回路は、使用頻度に伴い経時劣化する回路要素を持つ
半導体回路の複数の部分回路にアクセスした回数をカウ
ントし、アクセス先をカウント数の小さい前記部分回路
に変更する選択信号を出力する判定回路と、この判定回
路の前記選択信号を入力してカウント数の小さい前記部
分回路を選択する選択回路とを備えたものである。
証回路は、使用頻度に伴い経時劣化する回路要素を持つ
半導体回路の複数の部分回路にアクセスした回数をカウ
ントし、アクセス先をカウント数の小さい前記部分回路
に変更する選択信号を出力する判定回路と、この判定回
路の前記選択信号を入力してカウント数の小さい前記部
分回路を選択する選択回路とを備えたものである。
【０００９】請求項１記載の信頼性保証回路によれば、
使用頻度に伴い経時劣化する回路要素を持つ半導体素子
或いは前記半導体素子を含む回路において経時劣化する
要素を持つ回路へのアクセス回数を記録し、使用頻度を
判定し、アクセス先を切り替えて部分回路を均一に使用
していくことによってアクセス箇所を分散し経時劣化を
制御できさらに延長した保証期間を提供することができ
る。
使用頻度に伴い経時劣化する回路要素を持つ半導体素子
或いは前記半導体素子を含む回路において経時劣化する
要素を持つ回路へのアクセス回数を記録し、使用頻度を
判定し、アクセス先を切り替えて部分回路を均一に使用
していくことによってアクセス箇所を分散し経時劣化を
制御できさらに延長した保証期間を提供することができ
る。
【００１０】請求項２記載の信頼性保証回路は、使用頻
度に伴い経時劣化する回路要素を持つ複数の半導体回路
と、これらの半導体回路にアクセスした回数をカウント
し、アクセス先をカウント数の小さい半導体回路に変更
する選択信号を出力する判定回路と、この判定回路の前
記選択信号を入力してカウント数の小さい前記半導体回
路を選択する選択回路とを備えたものである。
度に伴い経時劣化する回路要素を持つ複数の半導体回路
と、これらの半導体回路にアクセスした回数をカウント
し、アクセス先をカウント数の小さい半導体回路に変更
する選択信号を出力する判定回路と、この判定回路の前
記選択信号を入力してカウント数の小さい前記半導体回
路を選択する選択回路とを備えたものである。
【００１１】請求項２記載の信頼性保証回路によれば、
複数搭載された半導体回路を均一に使用していくことに
よって経時劣化を制御することができる。
複数搭載された半導体回路を均一に使用していくことに
よって経時劣化を制御することができる。
【００１２】請求項３記載の信頼性保証回路は、使用頻
度に伴い経時劣化する複数の不揮発性メモリと、前記不
揮発性メモリにアクセスする回数をカウントし、アクセ
ス先をカウント数の小さい不揮発性メモリに変更する選
択信号を出力する判定回路と、この判定回路の前記選択
信号を入力してカウント数の小さい前記不揮発性メモリ
を選択する選択回路とを備えたものである。
度に伴い経時劣化する複数の不揮発性メモリと、前記不
揮発性メモリにアクセスする回数をカウントし、アクセ
ス先をカウント数の小さい不揮発性メモリに変更する選
択信号を出力する判定回路と、この判定回路の前記選択
信号を入力してカウント数の小さい前記不揮発性メモリ
を選択する選択回路とを備えたものである。
【００１３】請求項３記載の信頼性保証回路によれば、
不揮発性メモリを均一に使用することによって経時劣化
を制御できる。
不揮発性メモリを均一に使用することによって経時劣化
を制御できる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１５】図１は、本発明の第１の実施の形態である
半導体回路の構成を示す。１０は本発明の第１の実施の
形態を示す半導体回路であり、使用頻度に伴い経時劣化
する回路要素を持つ。１１は半導体回路１０における主
回路、１２は選択回路、１３は判定回路、１４は複数の
部分回路、１８は部分回路の１種である冗長回路であ
る。主回路１１から出力される出力信号１５の線は選択
回路１２に接続されており、選択回路１２から出力され
る出力信号１７の線は部分回路１４或いは冗長回路１８
に接続されている。選択回路１２が出力する出力先は判
定回路１３から出力される選択信号１６によって決定さ
れる。１９は部分回路１４から判定回路１３にフィード
バックするフィードバック信号である。
半導体回路の構成を示す。１０は本発明の第１の実施の
形態を示す半導体回路であり、使用頻度に伴い経時劣化
する回路要素を持つ。１１は半導体回路１０における主
回路、１２は選択回路、１３は判定回路、１４は複数の
部分回路、１８は部分回路の１種である冗長回路であ
る。主回路１１から出力される出力信号１５の線は選択
回路１２に接続されており、選択回路１２から出力され
る出力信号１７の線は部分回路１４或いは冗長回路１８
に接続されている。選択回路１２が出力する出力先は判
定回路１３から出力される選択信号１６によって決定さ
れる。１９は部分回路１４から判定回路１３にフィード
バックするフィードバック信号である。
【００１６】以上で構成される本発明の第１の実施の形
態について、その動作を説明する。半導体回路１０にお
ける主回路１１から出力される出力信号１５は選択回路
１２へ出力される選択信号１６によって部分回路１４或
いは冗長回路１８へアクセスするかそのアクセス先が決
定される。選択回路１２が出力する出力信号１７が部分
回路１４或いは冗長回路１８に入力され、部分回路１４
或いは冗長回路１８は判定回路１３へフィードバック信
号１９を出力する。フィードバック信号１９は、部分回
路１４或いは冗長回路１８へアクセスした回数を示す信
号（クロックやドライブ信号）であり、判定回路１３に
入力される。判定回路１３は部分回路１４或いは冗長回
路１８から出力されたフィードバック信号１９の遷移を
積算し記録し、そのアクセス回数を基に判定回路１３は
主回路１１から出力される出力信号１５がフィードバッ
ク信号１９を基に判定された結果に基いて選択信号１６
が選択回路１２へ出力され、使用頻度の低い部分回路１
４或いは予め用意しておいた冗長回路１８へアクセスす
るように出力先を制御することができる。このように使
用頻度の大小の判定機能を備える判定回路１３を持たせ
ることによって使用頻度の低い部分回路１４を常時認識
しており、アクセス先を切り替える選択信号１６を出力
し、部分回路１４或いは冗長回路１８を均一使用してい
くことによって信頼性保証期間を更に延長して提供でき
るという効果が期待できる。
態について、その動作を説明する。半導体回路１０にお
ける主回路１１から出力される出力信号１５は選択回路
１２へ出力される選択信号１６によって部分回路１４或
いは冗長回路１８へアクセスするかそのアクセス先が決
定される。選択回路１２が出力する出力信号１７が部分
回路１４或いは冗長回路１８に入力され、部分回路１４
或いは冗長回路１８は判定回路１３へフィードバック信
号１９を出力する。フィードバック信号１９は、部分回
路１４或いは冗長回路１８へアクセスした回数を示す信
号（クロックやドライブ信号）であり、判定回路１３に
入力される。判定回路１３は部分回路１４或いは冗長回
路１８から出力されたフィードバック信号１９の遷移を
積算し記録し、そのアクセス回数を基に判定回路１３は
主回路１１から出力される出力信号１５がフィードバッ
ク信号１９を基に判定された結果に基いて選択信号１６
が選択回路１２へ出力され、使用頻度の低い部分回路１
４或いは予め用意しておいた冗長回路１８へアクセスす
るように出力先を制御することができる。このように使
用頻度の大小の判定機能を備える判定回路１３を持たせ
ることによって使用頻度の低い部分回路１４を常時認識
しており、アクセス先を切り替える選択信号１６を出力
し、部分回路１４或いは冗長回路１８を均一使用してい
くことによって信頼性保証期間を更に延長して提供でき
るという効果が期待できる。
【００１７】図２は、本発明の第２の実施の形態である
半導体回路の構成を示す。２０は本発明の第２の実施の
形態を示す半導体回路であり、図１と異なる点は複数の
半導体回路２４がボード２９上に搭載実装されていると
いう点である。半導体回路２４は全て同じ種類の半導体
回路或いは全て異なる種類の半導体回路である。２１は
半導体回路２０における主回路、２２は選択回路、２３
は判定回路、２４は複数の半導体回路である。主回路２
１から出力される出力信号２５の線は選択回路２２に接
続されており、選択回路２２から出力される出力信号２
７は半導体回路２４に接続されている。選択回路２２が
出力する出力先は判定回路２３から出力される選択信号
２６によって決定される。
半導体回路の構成を示す。２０は本発明の第２の実施の
形態を示す半導体回路であり、図１と異なる点は複数の
半導体回路２４がボード２９上に搭載実装されていると
いう点である。半導体回路２４は全て同じ種類の半導体
回路或いは全て異なる種類の半導体回路である。２１は
半導体回路２０における主回路、２２は選択回路、２３
は判定回路、２４は複数の半導体回路である。主回路２
１から出力される出力信号２５の線は選択回路２２に接
続されており、選択回路２２から出力される出力信号２
７は半導体回路２４に接続されている。選択回路２２が
出力する出力先は判定回路２３から出力される選択信号
２６によって決定される。
【００１８】上記のように構成された本発明の第２の実
施の形態について、その動作を説明する。半導体回路２
０における主回路２１から出力される出力信号２５は選
択回路２２へ出力される選択信号２６によって、どの半
導体回路２４へアクセスするかそのアクセス先を決定す
る。選択回路２２が出力する出力信号２７が半導体回路
２４に入力され、半導体回路２４は判定回路２３へフィ
ードバック信号２８を出力する。フィードバック信号２
８は、半導体回路２４へアクセスした回数を示す信号
（クロックやドライブ信号）であり、判定回路２３に入
力される。判定回路２３は半導体回路２４から出力され
たフィードバック信号２８の遷移を積算し記録し、その
アクセス回数を基に判定回路２３は主回路２１から出力
される出力信号２５がフィードバック信号２８を基に判
定された結果に基いて選択信号２６が選択回路２２へ出
力され、使用頻度の低い半導体回路２４へアクセスする
ように出力先を制御することができる。
施の形態について、その動作を説明する。半導体回路２
０における主回路２１から出力される出力信号２５は選
択回路２２へ出力される選択信号２６によって、どの半
導体回路２４へアクセスするかそのアクセス先を決定す
る。選択回路２２が出力する出力信号２７が半導体回路
２４に入力され、半導体回路２４は判定回路２３へフィ
ードバック信号２８を出力する。フィードバック信号２
８は、半導体回路２４へアクセスした回数を示す信号
（クロックやドライブ信号）であり、判定回路２３に入
力される。判定回路２３は半導体回路２４から出力され
たフィードバック信号２８の遷移を積算し記録し、その
アクセス回数を基に判定回路２３は主回路２１から出力
される出力信号２５がフィードバック信号２８を基に判
定された結果に基いて選択信号２６が選択回路２２へ出
力され、使用頻度の低い半導体回路２４へアクセスする
ように出力先を制御することができる。
【００１９】このように使用頻度の大小の判定機能を備
える判定回路２３を持たせることによって使用頻度の低
い半導体回路２４を常時認識しており、アクセス先を切
り替える選択信号２６を出力することによって、半導体
回路２４を均一使用していくことによって信頼性保証期
間を更に延長して提供できるという効果が期待できる。
える判定回路２３を持たせることによって使用頻度の低
い半導体回路２４を常時認識しており、アクセス先を切
り替える選択信号２６を出力することによって、半導体
回路２４を均一使用していくことによって信頼性保証期
間を更に延長して提供できるという効果が期待できる。
【００２０】図３は、本発明の第３の実施の形態である
半導体回路の構成を示す。３０は本発明の第３の実施の
形態を示す半導体回路であり、図１と異なる点はアクセ
ス先が部分回路、冗長回路ではなく使用頻度に伴い経時
劣化する例えば不揮発性メモリなどのメモリ３４である
という点である。３１は半導体回路における主回路、３
２は選択回路、３３は判定回路、３４はメモリである。
主回路３１から出力された出力信号３５の線は選択回路
３２に接続されており、出力信号３７の線はメモリ３４
に接続されている。メモリ３４からのフィードバック信
号３８によって選択信号３６が判定回路３３から出力さ
れる。
半導体回路の構成を示す。３０は本発明の第３の実施の
形態を示す半導体回路であり、図１と異なる点はアクセ
ス先が部分回路、冗長回路ではなく使用頻度に伴い経時
劣化する例えば不揮発性メモリなどのメモリ３４である
という点である。３１は半導体回路における主回路、３
２は選択回路、３３は判定回路、３４はメモリである。
主回路３１から出力された出力信号３５の線は選択回路
３２に接続されており、出力信号３７の線はメモリ３４
に接続されている。メモリ３４からのフィードバック信
号３８によって選択信号３６が判定回路３３から出力さ
れる。
【００２１】以上のように構成される本発明の第３の実
施の形態についてその動作を説明する。主回路３１から
メモリ３４へアクセスするアドレス、またはアクセス回
数を判定回路３３で積算し記録し、その結果から選択信
号３６が主回路３１から使用頻度の低いアドレスへアク
セスするよう制御する信号が出力される。判定回路３３
は出力されるクロックまたは制御信号を判定し使用頻度
の大小を判定する機構を備えており、使用頻度の低いメ
モリ３４をアクセスするように切り換えることができ
る。メモリ３４に予め冗長な領域を持たせるか、或いは
使用頻度の少ないアドレスをアクセスすることで均一に
メモリ３４を使用していくことによって信頼性保証期間
を更に延長して提供できるという効果が期待できる。
施の形態についてその動作を説明する。主回路３１から
メモリ３４へアクセスするアドレス、またはアクセス回
数を判定回路３３で積算し記録し、その結果から選択信
号３６が主回路３１から使用頻度の低いアドレスへアク
セスするよう制御する信号が出力される。判定回路３３
は出力されるクロックまたは制御信号を判定し使用頻度
の大小を判定する機構を備えており、使用頻度の低いメ
モリ３４をアクセスするように切り換えることができ
る。メモリ３４に予め冗長な領域を持たせるか、或いは
使用頻度の少ないアドレスをアクセスすることで均一に
メモリ３４を使用していくことによって信頼性保証期間
を更に延長して提供できるという効果が期待できる。
【００２２】なお、本発明において、上記実施の形態の
相互間の組合せも可能である。
相互間の組合せも可能である。
【００２３】
【発明の効果】請求項１記載の信頼性保証回路によれ
ば、使用頻度に伴い経時劣化する回路要素を持つ半導体
素子或いは前記半導体素子を含む回路において経時劣化
する要素を持つ回路へのアクセス回数を記録し、使用頻
度を判定し、アクセス先を切り替えて部分回路を均一に
使用していくことによってアクセス箇所を分散し経時劣
化を制御できさらに保証期間を提供することができる。
ば、使用頻度に伴い経時劣化する回路要素を持つ半導体
素子或いは前記半導体素子を含む回路において経時劣化
する要素を持つ回路へのアクセス回数を記録し、使用頻
度を判定し、アクセス先を切り替えて部分回路を均一に
使用していくことによってアクセス箇所を分散し経時劣
化を制御できさらに保証期間を提供することができる。
【００２４】請求項２記載の信頼性保証回路によれば、
複数搭載された半導体回路を均一に使用していくことに
よって経時劣化を制御することができる。
複数搭載された半導体回路を均一に使用していくことに
よって経時劣化を制御することができる。
【００２５】請求項３記載の信頼性保証回路によれば、
不揮発性メモリを均一に使用することによって経時劣化
を制御できる。
不揮発性メモリを均一に使用することによって経時劣化
を制御できる。
【図１】本発明の第１の実施の形態に係る信頼性保証回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】本発明の第２の実施の形態に係る信頼性保証回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図３】本発明の第３の実施の形態に係る信頼性保証回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
１０ 半導体回路 １１ 主回路 １２ 選択回路 １３ 判定回路 １４ 部分回路 １５ 出力信号 １６ 選択信号 １７ 出力信号 １８ 冗長回路 １９ フィードバック信号 ２０ 半導体回路 ２１ 主回路 ２２ 選択回路 ２３ 判定回路 ２４ 半導体回路 ２５ 出力信号 ２６ 選択信号 ２７ 出力信号 ２８ フィードバック信号 ２９ ボード ３０ 半導体回路 ３１ 主回路 ３２ 選択回路 ３３ 判定回路 ３４ メモリ ３５ 出力信号 ３６ 選択信号 ３７ 出力信号 ３８ フィードバック信号
Claims (3)
- 【請求項１】 使用頻度に伴い経時劣化する回路要素を
持つ半導体回路の複数の部分回路にアクセスした回数を
カウントし、アクセス先をカウント数の小さい前記部分
回路に変更する選択信号を出力する判定回路と、この判
定回路の前記選択信号を入力してカンウト数の小さい前
記部分回路を選択する選択回路とを備えた信頼性保証回
路。 - 【請求項２】 使用頻度に伴い経時劣化する回路要素を
持つ複数の半導体回路と、これらの半導体回路にアクセ
スした回数をカウントし、アクセス先をカウント数の小
さい半導体回路に変更する選択信号を出力する判定回路
と、この判定回路の前記選択信号を入力してカンウト数
の小さい前記半導体回路を選択する選択回路とを備えた
信頼性保証回路。 - 【請求項３】 使用頻度に伴い経時劣化する複数の不揮
発性メモリと、前記不揮発性メモリにアクセスする回数
をカウントし、アクセス先をカウント数の小さい不揮発
性メモリに変更する選択信号を出力する判定回路と、こ
の判定回路の前記選択信号を入力してカンウト数の小さ
い前記不揮発性メモリを選択する選択回路とを備えた信
頼性保証回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36057099A JP2001175541A (ja) | 1999-12-20 | 1999-12-20 | 信頼性保証回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36057099A JP2001175541A (ja) | 1999-12-20 | 1999-12-20 | 信頼性保証回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001175541A true JP2001175541A (ja) | 2001-06-29 |
Family
ID=18469980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36057099A Pending JP2001175541A (ja) | 1999-12-20 | 1999-12-20 | 信頼性保証回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001175541A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012084208A (ja) * | 2010-10-14 | 2012-04-26 | Toshiba Corp | 診断回路および半導体集積回路 |
-
1999
- 1999-12-20 JP JP36057099A patent/JP2001175541A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012084208A (ja) * | 2010-10-14 | 2012-04-26 | Toshiba Corp | 診断回路および半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7434122B2 (en) | Flash memory device for performing bad block management and method of performing bad block management of flash memory device | |
| JP5366734B2 (ja) | 半導体記憶装置 | |
| US7394689B2 (en) | NAND flash memory device having security redundancy block and method for repairing the same | |
| US20050055495A1 (en) | Memory wear leveling | |
| US20080114949A1 (en) | Method for controlling semiconductor memory device | |
| US10956067B2 (en) | Memory controller and flash memory system having the same | |
| US7624329B2 (en) | Programming a memory device having error correction logic | |
| US5535162A (en) | Electrically erasable read only memory | |
| US7886211B2 (en) | Memory controller | |
| US6950351B2 (en) | Repair circuit | |
| JP2001175541A (ja) | 信頼性保証回路 | |
| US6525963B2 (en) | Programmable read-only memory and method for operating the read-only memory | |
| WO2023047149A1 (en) | Improved ecc configuration in memories | |
| US7085181B2 (en) | Semiconductor device having storage circuit which stores data in nonvolatile manner by using fuse element | |
| JP3866345B2 (ja) | 半導体記憶装置及び半導体記憶装置の試験方法 | |
| US20060279988A1 (en) | System and method for matching resistance in a non-volatile memory | |
| EP2301036B1 (en) | Method of and system for controlling the programming of memory devices | |
| US6477673B1 (en) | Structure and method with which to generate data background patterns for testing random-access-memories | |
| JP2004185542A (ja) | 不揮発性半導体記憶装置 | |
| JP2002342147A (ja) | 不揮発性記憶装置及びそのメモリ制御方法 | |
| KR20190074680A (ko) | 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 라이트 동작방법 | |
| JP3888571B2 (ja) | モード切替回路 | |
| CN115954037A (zh) | 提高efuse芯片良率的方法、装置和设备及存储介质 | |
| KR100403480B1 (ko) | 반도체 메모리 장치 및 이를 이용한 읽기/쓰기 동작 방법 | |
| JPH08184645A (ja) | 半導体集積回路及びそのテスト方法 |