JP2001175343A - Current mirror circuit and its current regulating method - Google Patents
Current mirror circuit and its current regulating methodInfo
- Publication number
- JP2001175343A JP2001175343A JP35969099A JP35969099A JP2001175343A JP 2001175343 A JP2001175343 A JP 2001175343A JP 35969099 A JP35969099 A JP 35969099A JP 35969099 A JP35969099 A JP 35969099A JP 2001175343 A JP2001175343 A JP 2001175343A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current mirror
- mos transistor
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、カレントミラー回
路およびその電流調整方法に関し、例えばＭＯＳトラン
ジスタによって構成されるカレントミラー回路およびそ
の電流調整方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current mirror circuit and a current adjusting method thereof, and more particularly, to a current mirror circuit constituted by MOS transistors and a current adjusting method thereof.
【０００２】[0002]
【従来の技術】従来のカレントミラー回路の基本的な回
路としては、図５に示すように、Ｎ型のＭＯＳトランジ
スタＱ１、Ｑ２とから構成されるものが知られている。
ＭＯＳトランジスタＱ１は、ゲートとドレインが接続さ
れ、その共通接続部が電流源１に接続され、かつ、その
ソースが接地されている。また、ＭＯＳトランジスタＱ
２は、ゲートがＭＯＳトランジスタＱ１のゲートに接続
され、そのドレインが電源に接続され、そのソースが接
地されている。2. Description of the Related Art As a basic circuit of a conventional current mirror circuit, as shown in FIG. 5, a circuit composed of N-type MOS transistors Q1 and Q2 is known.
The MOS transistor Q1 has a gate and a drain connected, a common connection part connected to the current source 1, and a source grounded. Also, the MOS transistor Q
Reference numeral 2 has a gate connected to the gate of the MOS transistor Q1, a drain connected to a power supply, and a source grounded.
【０００３】このような構成からなるカレントミラー回
路では、ＭＯＳトランジスタＱ１のドレインに、入力電
流ｉ１が電流源１から供給される。また、ＭＯＳトラン
ジスタＱ２のドレインに流れる出力電流ｉ２は、ゲート
に印加される電圧により制御される。入力電流ｉ１と出
力電流ｉ２の比ｉ２／ｉ１（カレントミラー比）は、Ｍ
ＯＳトランジスタＱ１、Ｑ２のトランジスタサイスＷ／
Ｌの比で決定される。ここで、ＷはＭＯＳトランジスタ
のゲート幅、ＬはＭＯＳトランジスタのゲート長であ
る。In the current mirror circuit having such a configuration, the input current i1 is supplied from the current source 1 to the drain of the MOS transistor Q1. The output current i2 flowing to the drain of the MOS transistor Q2 is controlled by the voltage applied to the gate. The ratio i2 / i1 (current mirror ratio) of the input current i1 and the output current i2 is M
The transistor size W / of the OS transistors Q1 and Q2
It is determined by the ratio of L. Here, W is the gate width of the MOS transistor, and L is the gate length of the MOS transistor.
【０００４】カレントミラー比ｉ２／ｉ１は、ＭＯＳト
ランジスタのサイズで決定されるが、プロセスの変動
や、半導体基板上の面内の不均一により、カレントミラ
ー比ｉ２／ｉ１が所望の値よりもずれる場合がある。こ
の場合には、調整回路によって出力電流ｉ２が所望の値
になるように入力電流ｉ１を調整したり、レーザトリミ
ングにより微調整したりして出力電流ｉ２を補正してい
た。The current mirror ratio i2 / i1 is determined by the size of the MOS transistor, but the current mirror ratio i2 / i1 deviates from a desired value due to process fluctuations and unevenness in the plane on the semiconductor substrate. There are cases. In this case, the input current i1 is adjusted by the adjusting circuit so that the output current i2 becomes a desired value, or finely adjusted by laser trimming to correct the output current i2.
【０００５】例えば、調整前のミラー比ｉ２／ｉ１が図
２の破線Ａで示すような場合には、調整により調整後の
ミラー比ｉ２／ｉ１を同図の実線Ｂに示すようにでき
る。For example, when the mirror ratio i2 / i1 before adjustment is as shown by a broken line A in FIG. 2, the mirror ratio i2 / i1 after adjustment can be made to be as shown by a solid line B in FIG.
【０００６】[0006]
【発明が解決しようとする課題】しかし、図１に示す従
来のカレントミラー回路のカレントミラー比ｉ２／ｉ１
は温度特性を有しており、図２に示すように、温度が変
化するとカレントミラー比ｉ２／ｉ１が変化するという
不都合があった。以下に、この点について詳述する。However, the current mirror ratio i2 / i1 of the conventional current mirror circuit shown in FIG.
Has a temperature characteristic, and as shown in FIG. 2, there is a disadvantage that the current mirror ratio i2 / i1 changes when the temperature changes. Hereinafter, this point will be described in detail.
【０００７】図１に示すカレントミラー回路において、
ＭＯＳトランジスタＱ１、Ｑ２のトランジスタサイズＷ
／Ｌが同じとすると、入力電流ｉ１と出力電流ｉ２は、
次の（１）（２）式により表される。 ｉ１＝ｋ（Ｖｇｓ−Ｖｔｈ）2 …（１） ｉ２＝ｋ（Ｖｇｓ−Ｖｔｈ＋ΔＶｔ）2 ＝ｋ（Ｖｇｓ−Ｖｔｈ）2 ＋２×ｋ× ΔＶｔ（Ｖｇｓ−Ｖｔｈ）＋ｋ×（ΔＶｔ）2 …（２） ここで、（１）式中のＶｇｓは、ＭＯＳトランジスタＱ
１のゲート・ソース電圧、Ｖｔｈはそのしきい値電圧で
ある。（２）式中のＶｇｓは、ＭＯＳトランジスタＱ２
のゲート・ソース電圧、Ｖｔｈはそのしきい値電圧であ
り、ΔＶｔはオフセット電圧である。In the current mirror circuit shown in FIG.
Transistor size W of MOS transistors Q1 and Q2
/ L is the same, the input current i1 and the output current i2 are
It is expressed by the following equations (1) and (2). i1 = k (Vgs−Vth) 2 (1) i2 = k (Vgs−Vth + ΔVt) 2 = k (Vgs−Vth) 2 + 2 × k × ΔVt (Vgs−Vth) + k × (ΔVt) 2 (2) Here, Vgs in equation (1) is the MOS transistor Q
The gate-source voltage of 1 and Vth is its threshold voltage. Vgs in the equation (2) is the MOS transistor Q2
, Vth is the threshold voltage, and ΔVt is the offset voltage.
【０００８】また、（１）式および（２）式中のｋは定
数であり、この定数ｋは次の（３）式となる。 ｋ＝（Ｗ／Ｌ）×ｋ’＝（Ｗ／Ｌ）×〔（μ×Ｃｏｘ）／２〕…（３） ここで、（３）式のμはキャリアの移動度であり、Ｃｏ
ｘは単位面積当たりのゲート酸化膜容量でありプロセス
によって決まる。In the equations (1) and (2), k is a constant, and the constant k is given by the following equation (3). k = (W / L) × k ′ = (W / L) × [(μ × Cox) / 2] (3) where μ in the equation (3) is the carrier mobility, and
x is the gate oxide film capacity per unit area and is determined by the process.
【０００９】次に、このカレントミラー回路のカレント
ミラー比ｉ２／ｉ１は、（１）（２）式により次の
（４）式のようになる。 ｉ２／ｉ１≒１＋〔（２×ΔＶｔ）／（Ｖｇｓ−Ｖｔｈ）〕…（４） また、（１）式と（３）式とから次の（５）式が求ま
る。 （Ｖｇｓ−Ｖｔｈ）＝√（ｉ１／ｋ） ＝√〔ｉ１／（Ｗ／Ｌ）×（μ・Ｃｏｘ／２）〕…（５） ここで、（５）式中の√（ｉ１／ｋ）は、（ｉ１／ｋ）
の平方根であり、√〔ｉ１／（Ｗ／Ｌ）×（μ・Ｃｏｘ
／２）〕は、〔ｉ１／（Ｗ／Ｌ）×（μ・Ｃｏｘ／
２）〕の平方根である。Next, the current mirror ratio i2 / i1 of the current mirror circuit is expressed by the following equation (4) according to the equations (1) and (2). i2 / i1 ≒ 1 + [(2 × ΔVt) / (Vgs−Vth)] (4) Further, the following expression (5) is obtained from the expressions (1) and (3). (Vgs−Vth) = √ (i1 / k) = √ [i1 / (W / L) × (μ · Cox / 2)] (5) where √ (i1 / k) in equation (5) Is (i1 / k)
√ [i1 / (W / L) × (μ · Cox
/ 2)] is [i1 / (W / L) × (μ · Cox /
2)].
【００１０】ところで、キャリアの移動度μは、温度に
より変化が大きく、例えば常温（２５℃）で１．０とす
ると、低温の−３０℃では１、４、高温の１００℃では
０、７となる。従って、（４）式および（５）式によれ
ば、従来のカレントミラー回路のおけるカレントミラー
比ｉ２／ｉ１は、温度によって変化し、例えば図２に示
すようになる。このため、従来の調整を実施しても精度
の良いカレントミラー比が得られないという不都合があ
った。By the way, the carrier mobility μ changes greatly depending on the temperature. For example, if it is 1.0 at room temperature (25 ° C.), it becomes 1, 4 at −30 ° C. at low temperature, and 0, 7 at 100 ° C. at high temperature. Become. Therefore, according to the equations (4) and (5), the current mirror ratio i2 / i1 in the conventional current mirror circuit changes depending on the temperature, and becomes as shown in FIG. 2, for example. For this reason, there is a disadvantage that a current mirror ratio with high accuracy cannot be obtained even if the conventional adjustment is performed.
【００１１】そこで、本発明は、上記の背景の下になさ
れたものであり、温度特性の優れたカレントミラー回路
およびその電流調整方法を提供することであり、より詳
細には、温度が変化してもカレントミラー比が変化せ
ず、精度の良いカレントミラー比が得られるカレントミ
ラー回路およびその電流調整方法を提供することを目的
とする。The present invention has been made in view of the above background, and it is an object of the present invention to provide a current mirror circuit having excellent temperature characteristics and a method for adjusting the current thereof. It is therefore an object of the present invention to provide a current mirror circuit in which the current mirror ratio does not change and a high-accuracy current mirror ratio can be obtained, and a current adjusting method therefor.
【００１２】[0012]
【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項１から請求項５に記
載の各発明は以下のように構成した。すなわち、請求項
１に記載の発明は、入力電流が入力される第１のＭＯＳ
トランジスタと、ゲートが前記第１のＭＯＳトランジス
タのゲートと接続され、前記入力電流をミラーする電流
を出力する第２のＭＯＳトランジスタとを備えたカレン
トミラー回路において、前記第１のＭＯＳトランジスタ
のゲートと前記第２のＭＯＳトランジスタのゲートとの
間に、カレントミラー比の温度特性を補正する電圧源を
設けるようにしたことを特徴とするものである。Means for Solving the Problems In order to solve the above problems and achieve the object of the present invention, the inventions according to claims 1 to 5 are configured as follows. That is, according to the first aspect of the present invention, the first MOS to which the input current is input is provided.
In a current mirror circuit including a transistor and a second MOS transistor having a gate connected to the gate of the first MOS transistor and outputting a current mirroring the input current, a current mirror circuit includes a gate of the first MOS transistor; A voltage source for correcting a temperature characteristic of a current mirror ratio is provided between a gate of the second MOS transistor and the gate of the second MOS transistor.
【００１３】請求項２に記載の発明は、請求項１に記載
のカレントミラー回路において、前記電圧源は、抵抗素
子と、この抵抗素子の両端にそれぞれ接続され、互いに
逆向きの電流が流れる１対の電流源と、からなることを
特徴とするものである。請求項３に記載の発明は、請求
項２に記載のカレントミラー回路において、前記電流源
は、前記抵抗素子と同じ材料からなる抵抗素子に基準電
圧を印加し、その抵抗素子に流れる電流を所定値に変換
する電圧・電流変換手段と、この電圧・電流変換手段で
変換される電流と比例関係にある出力電流を生成する電
流生成手段と、からなることを特徴とするものである。According to a second aspect of the present invention, in the current mirror circuit according to the first aspect, the voltage source is connected to a resistance element and both ends of the resistance element, and currents in opposite directions flow. And a pair of current sources. According to a third aspect of the present invention, in the current mirror circuit according to the second aspect, the current source applies a reference voltage to a resistance element made of the same material as the resistance element, and sets a current flowing through the resistance element to a predetermined value. It is characterized by comprising voltage / current converting means for converting the value into a value, and current generating means for generating an output current proportional to the current converted by the voltage / current converting means.
【００１４】請求項４に記載の発明は、請求項１、請求
項２、または請求項３に記載のカレントミラー回路にお
いて、前記電圧源は、温度に対して不感な可変電圧源で
あり、この可変電圧源は電圧を調整する調整回路を備え
ていることを特徴とするものである。このように、請求
項１から請求項４に記載の各発明では、第１のＭＯＳト
ランジスタのゲートと第２のＭＯＳトランジスタとの間
に、カレントミラー比の温度特性を補正する電圧源を設
けるようにした。このため、温度が変化してもカレント
ミラー比が変化せず、精度の良いカレントミラー比のカ
レントミラー回路が得られる。According to a fourth aspect of the present invention, in the current mirror circuit according to the first, second, or third aspect, the voltage source is a variable voltage source insensitive to temperature. The variable voltage source includes an adjustment circuit for adjusting the voltage. As described above, in each of the first to fourth aspects of the present invention, the voltage source for correcting the temperature characteristics of the current mirror ratio is provided between the gate of the first MOS transistor and the second MOS transistor. I made it. For this reason, even if the temperature changes, the current mirror ratio does not change, and a current mirror circuit with an accurate current mirror ratio can be obtained.
【００１５】請求項５に記載の発明は、入力電流が入力
される第１のＭＯＳトランジスタと、ゲートが前記第１
のＭＯＳトランジスタのゲートと接続され、前記入力電
流をミラーする電流を出力する第２のＭＯＳトランジス
タとを備えたカレントミラー回路において、前記第１の
ＭＯＳトランジスタのゲートと、前記第２のＭＯＳトラ
ンジスタのゲートとの間の電圧を調整し、カレントミラ
ー比の温度特性を補正するようにしたことを特徴とする
ものである。According to a fifth aspect of the present invention, a first MOS transistor to which an input current is input and a gate connected to the first MOS transistor are provided.
A second MOS transistor connected to the gate of the second MOS transistor and outputting a current that mirrors the input current, wherein the gate of the first MOS transistor and the second MOS transistor The voltage between the gate and the gate is adjusted to correct the temperature characteristic of the current mirror ratio.
【００１６】このように請求項５に記載の発明では、第
１のＭＯＳトランジスタのゲートと、第２のＭＯＳトラ
ンジスタのゲートとの間の電圧を調整し、カレントミラ
ー比の温度特性を補正するようにした。このため、温度
が変化してもカレントミラー比が変化せず、精度の良い
カレントミラー比が得られる。請求項６に記載の発明
は、カレントミラー比が所定の値となるように前記電圧
を調整し、カレントミラー比が温度に依存せず実質的に
一定となるようにすることを特徴とするものである。As described above, according to the present invention, the voltage between the gate of the first MOS transistor and the gate of the second MOS transistor is adjusted to correct the temperature characteristic of the current mirror ratio. I made it. Therefore, even if the temperature changes, the current mirror ratio does not change, and an accurate current mirror ratio can be obtained. The invention according to claim 6 is characterized in that the voltage is adjusted so that the current mirror ratio has a predetermined value, and the current mirror ratio is substantially constant without depending on the temperature. It is.
【００１７】[0017]
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。本発明のカレントミラー回路
の第１実施形態の構成について、図１を参照して説明す
る。図１は、第１実施形態の構成を示す回路図である。
この第１実施形態は、図１に示すように、入力電流ｉ１
が入力されるＮ型のＭＯＳトランジスタＱ１と、ゲート
がＭＯＳトランジスタＱ１のゲートと接続され、入力電
流ｉ１をミラーする電流ｉ２を出力するＮ型のＭＯＳト
ランジスタＱ２とを備え、ＭＯＳトランジスタＱ１のゲ
ートとＭＯＳトランジスタＱ２のゲートとの間に、カレ
ントミラー比ｉ２／ｉ１の温度特性を補正するために、
電圧が可変自在な電圧源２を設けるようにしたものであ
る。Embodiments of the present invention will be described below with reference to the drawings. The configuration of the first embodiment of the current mirror circuit of the present invention will be described with reference to FIG. FIG. 1 is a circuit diagram showing the configuration of the first embodiment.
In the first embodiment, as shown in FIG.
And an N-type MOS transistor Q2 having a gate connected to the gate of the MOS transistor Q1 and outputting a current i2 mirroring the input current i1, and a gate of the MOS transistor Q1. To correct the temperature characteristics of the current mirror ratio i2 / i1 between the gate of the MOS transistor Q2 and
A voltage source 2 having a variable voltage is provided.
【００１８】さらに詳述すると、ＭＯＳトランジスタＱ
１は、ゲートとドレインが接続され、そのソースが接地
されている。また、ＭＯＳトランジスタＱ１のゲートが
電圧源２を介してＭＯＳトランジスタＱ２のゲートに接
続され、ＭＯＳトランジスタＱ１のソースが接地されて
いる。電圧源２は、その電圧が温度によって変動しない
ように構成されている。More specifically, the MOS transistor Q
Reference numeral 1 indicates that the gate and the drain are connected, and the source is grounded. The gate of the MOS transistor Q1 is connected to the gate of the MOS transistor Q2 via the voltage source 2, and the source of the MOS transistor Q1 is grounded. The voltage source 2 is configured so that its voltage does not fluctuate with temperature.
【００１９】このような構成からなる第１実施形態で
は、ＭＯＳトランジスタＱ１に流れる入力電流ｉ１と、
ＭＯＳトランジスタＱ２に流れる出力電流ｉ２とは、次
の（６）（７）式のようになる。 ｉ１＝ｋ（Ｖｇｓ−Ｖｔｈ）2 …（６） ｉ２＝ｋ（Ｖｇｓ−Ｖｔｈ＋ΔＶｔ＋ＶＢ）2 …（７） ここで、（７）式中のＶＢは電圧源２の電圧である。In the first embodiment having such a configuration, the input current i1 flowing through the MOS transistor Q1 is
The output current i2 flowing through the MOS transistor Q2 is represented by the following equations (6) and (7). i1 = k (Vgs−Vth) 2 (6) i2 = k (Vgs−Vth + ΔVt + VB) 2 (7) Here, VB in the equation (7) is the voltage of the voltage source 2.
【００２０】この第１実施形態では、電圧源２の電圧Ｖ
Ｂを調整することにより、入力電流ｉ１と出力電流ｉ２
をｉ１＝ｉ２にする。このときに、電圧源２の電圧ＶＢ
は、ＶＢ＝−ΔＶｔとなる。以上説明したように、この
第１実施形態では、電圧源２を設け、この電圧源２の電
圧ＶＢを調整することによりオフセット電圧ΔＶｔを打
ち消すようにしたので、カレントミラー比ｉ２／ｉ１を
温度に関係なく一定にすることができる。In the first embodiment, the voltage V
By adjusting B, the input current i1 and the output current i2
Is set to i1 = i2. At this time, the voltage VB of the voltage source 2
Is VB = −ΔVt. As described above, in the first embodiment, since the voltage source 2 is provided and the voltage VB of the voltage source 2 is adjusted to cancel the offset voltage ΔVt, the current mirror ratio i2 / i1 is set to the temperature. Regardless, it can be constant.
【００２１】言い換えると、カレントミラー電流出力が
理想値になるように調整することで、同時にカレントミ
ラー比が温度に関係なく一定になるように調整できると
いう特徴がある。これは、ＬＳＩの出荷時の検査におい
て、調整が求められる時に実際に温度差を与えて測定値
に基づいて調整することは実質的に困難である。本発明
にかかる調整方法は、ある一点の温度において調整を実
効するのみで温度性能を調整できるので、時間的、およ
び経済的な効果が非常に大きい。In other words, by adjusting the current mirror current output to be an ideal value, the current mirror ratio can be simultaneously adjusted so as to be constant regardless of the temperature. In the inspection at the time of shipment of the LSI, it is substantially difficult to make an adjustment based on the measured value by actually giving a temperature difference when the adjustment is required. The adjusting method according to the present invention can adjust the temperature performance only by effecting the adjustment at a certain point of temperature, so that the time and economic effects are very large.
【００２２】次に、本発明のカレントミラー回路の第２
実施形態について、図２を参照して説明する。図２は、
第２実施形態の構成を示す回路図である。この第２実施
形態は、図１に示す電圧源２を、図２に示すように具体
化したものである。すなわち、電圧源２は、ＭＯＳトラ
ンジスタＱ１、Ｑ２の両ゲート間に接続される抵抗素子
である抵抗Ｒと、この抵抗Ｒの両端にそれぞれ接続さ
れ、抵抗Ｒに対して互いに逆向きの電流を流す電流源
４、５とからなり、電流源４、５からの電流によりその
抵抗Ｒの両端に生ずる電圧が、温度により変動しないよ
うにしたものである。Next, the second embodiment of the current mirror circuit of the present invention will be described.
An embodiment will be described with reference to FIG. FIG.
It is a circuit diagram showing a configuration of a second embodiment. In the second embodiment, the voltage source 2 shown in FIG. 1 is embodied as shown in FIG. That is, the voltage source 2 is connected to both ends of the resistor R, which is a resistor connected between both gates of the MOS transistors Q1 and Q2, and flows currents in opposite directions to the resistor R. The current sources 4 and 5 are provided so that the voltage generated across the resistor R by the current from the current sources 4 and 5 does not fluctuate with temperature.
【００２３】なお、この第２実施形態の他の部分の構成
は、図１の第１実施形態の構成と同じであるので、同一
の構成要素には同一の符号を付してその説明を省略す
る。このような構成からなる第２実施形態では、電流源
４を動作させた場合と、電流源５を動作させた場合とで
は、抵抗Ｒの両端の電位差の向きが異なるので、これに
より、ＭＯＳトランジスタＱ１、Ｑ２間の電位を適宜調
整して、オフセット電圧ΔＶｔを打ち消すことができ
る。Since the configuration of the other parts of the second embodiment is the same as that of the first embodiment shown in FIG. 1, the same components are denoted by the same reference numerals and description thereof is omitted. I do. In the second embodiment having such a configuration, the direction of the potential difference between both ends of the resistor R differs between the case where the current source 4 is operated and the case where the current source 5 is operated. The offset voltage ΔVt can be canceled by appropriately adjusting the potential between Q1 and Q2.
【００２４】次に、図２に示す電流源４、５の具体的な
構成について、図３を参照して説明する。ここで、電流
源４、５は基本的に同一の構成であるので、電流源４に
ついて説明する。この電流源４は、図３に示すように、
ボルテージ・ホロワを構成するオペアンプ６と、抵抗素
子であり抵抗Ｒと同じ材料からなる抵抗Ｒ０と、Ｐ型の
ＭＯＳトランジスタＱ３、Ｑ４とから構成されている。Next, a specific configuration of the current sources 4 and 5 shown in FIG. 2 will be described with reference to FIG. Here, since the current sources 4 and 5 have basically the same configuration, the current source 4 will be described. This current source 4, as shown in FIG.
It comprises an operational amplifier 6 constituting a voltage follower, a resistor R0 which is a resistor element and made of the same material as the resistor R, and P-type MOS transistors Q3 and Q4.
【００２５】オペアンプ６は、その−入力端子に基準電
圧Ｖｒｅｆが印加されるようになっており、その出力端
子がＭＯＳトランジスタＱ３、Ｑ４の各ゲートに接続さ
れている。ＭＯＳトランジスタＱ３のソースが電源に接
続され、そのドレインが抵抗Ｒ０を介して接地されてい
る。そのドレインと抵抗Ｒの共通接続点は、オペアンプ
６の＋入力端子に接続されている。ＭＯＳトランジスタ
Ｑ４は、そのソースが電源に接続され、そのドレインが
出力端子に接続されている。The operational amplifier 6 has a negative input terminal to which the reference voltage Vref is applied, and an output terminal connected to each gate of the MOS transistors Q3 and Q4. The source of the MOS transistor Q3 is connected to the power supply, and the drain is grounded via the resistor R0. The common connection point between the drain and the resistor R is connected to the + input terminal of the operational amplifier 6. The MOS transistor Q4 has a source connected to the power supply and a drain connected to the output terminal.
【００２６】ここで、オペアンプ６や抵抗Ｒ０が電圧・
電流変換手段を構成し、ＭＯＳトランジスタＱ４などが
電流生成手段を構成する。このような構成からなる電流
源４では、ボルテージホロワからなるオペアンプ６の働
きにより、抵抗Ｒ０の印加電圧が、オペアンプ６の−入
力端子に印加される基準電圧Ｖｒｅｆとなるように制御
される。このため、抵抗Ｒ０には流れる電流ｉｒｅｆ
は、次の（８）式となる。Here, the operational amplifier 6 and the resistor R0 have a voltage
The current conversion means is constituted, and the MOS transistor Q4 and the like constitute the current generation means. In the current source 4 having such a configuration, the voltage applied to the resistor R0 is controlled by the operation of the operational amplifier 6 composed of a voltage follower so as to become the reference voltage Vref applied to the negative input terminal of the operational amplifier 6. Therefore, the current iref flowing through the resistor R0
Becomes the following equation (8).
【００２７】ｉｒｅｆ＝Ｖｒｅｆ／Ｒ０ …（８） また、ＭＯＳトランジスタＱ４に流れる電流ｉｒｅｆ１
は、抵抗Ｒ０には流れる電流ｉｒｅｆに等しくなる。従
って、電流ｉｒｅｆ１は、基準電圧Ｖｒｅｆの制御によ
り制御でき、その電流ｉｒｅｆ１を図２に示す電流源４
の電流ｉＢとして使用すれば、電流源４を基準電源Ｖｒ
ｅｆにより制御できる。Iref = Vref / R0 (8) The current iref1 flowing through the MOS transistor Q4
Becomes equal to the current iref flowing through the resistor R0. Therefore, the current iref1 can be controlled by controlling the reference voltage Vref, and the current iref1 is controlled by the current source 4 shown in FIG.
, The current source 4 is connected to the reference power supply Vr.
ef.
【００２８】ところで、抵抗Ｒ０が図２の抵抗Ｒと同じ
材料から作る場合には、その絶対値は製造時の形成条件
によってばらつくが、製造プロセスや温度に無関係にそ
の抵抗比Ｒ／Ｒ０が一定となる。また、電流ｉｒｅｆ１
は、ＭＯＳトランジスタＱ３、Ｑ４トランジスタサイズ
が同一の場合には、ｉｒｅｆ１＝ｉｒｅｆとなり、ＭＯ
ＳトランジスタＱ４のトランジスタサイズがＭＯＳトラ
ンジスタＱ３のトランジスタサイズのＡ倍の場合には、
ｉｒｅｆ１＝Ａ×ｉｒｅｆとなる。When the resistor R0 is made of the same material as the resistor R in FIG. 2, its absolute value varies depending on the forming conditions at the time of manufacture, but its resistance ratio R / R0 is constant irrespective of the manufacturing process and temperature. Becomes Also, the current iref1
Is that if the size of the MOS transistors Q3 and Q4 are the same, iref1 = iref
When the transistor size of the S transistor Q4 is A times the transistor size of the MOS transistor Q3,
iref1 = A × iref.
【００２９】そこで、電流ｉｒｅｆ１を電流ｉＢに使用
した場合に、その電流ｉＢによって抵抗Ｒの両端に発生
する電圧ＶＢは、（８）式を参照して次の（９）式のよ
うになる。 ＶＢ＝ｉＢ×Ｒ＝Ａ×（Ｒ／Ｒ０）×Ｖｒｅｆ …（９） 電流ｉＢは、ＭＯＳトランジスタＱ３、Ｑ４のトランジ
スタサイズ比できまるので、このサイズ比を可変するこ
とにより可変でき、その結果、電圧ＶＢが可変できる。Then, when the current iref1 is used for the current iB, the voltage VB generated across the resistor R by the current iB is expressed by the following equation (9) with reference to the equation (8). VB = iB × R = A × (R / R0) × Vref (9) The current iB can be varied by varying the size ratio of the MOS transistors Q3 and Q4, and as a result, The voltage VB can be varied.
【００３０】そこで、電流ｉＢを可変する電流可変回路
の構成について、図４を参照して説明する。この電流可
変回路は、図３のＭＯＳトランジスタＱ４のサイズを変
更するために、ＭＯＳトランジスタＱ４を図４に示すよ
うにサイズの異なる複数のＭＯＳトランジスタＱ５〜Ｑ
８で構成し、これらのＭＯＳトランジスタＱ５〜Ｑ８を
スイッチ７〜１０で選択して電流ｉｒｅｆ１を可変する
ことにより、電流ｉＢを可変するようにしたものであ
る。The configuration of the current variable circuit for varying the current iB will now be described with reference to FIG. This current variable circuit includes a plurality of MOS transistors Q5 to Q5 having different sizes as shown in FIG. 4 in order to change the size of MOS transistor Q4 in FIG.
The current iB is varied by selecting these MOS transistors Q5 to Q8 by switches 7 to 10 and varying the current iref1.
【００３１】さらに詳述すると、ＭＯＳトランジスタＱ
５〜Ｑ８はＰ型とし、例えばその各サイズは１、２、
４、８というように２のべき乗の関係になっている。ま
た、ＭＯＳトランジスタＱ５〜Ｑ８の各ゲートは、オペ
アンプ６の出力端子に接続され、その各ソースは電源に
接続されている。さらに、ＭＯＳトランジスタＱ５〜Ｑ
８の各ドレインは、スイッチ７〜１０を介して出力端子
に接続されている。More specifically, the MOS transistor Q
5 to Q8 are P type, for example, each size is 1, 2,
There is a power of 2 relationship such as 4, 8. Each gate of the MOS transistors Q5 to Q8 is connected to an output terminal of the operational amplifier 6, and each source is connected to a power supply. Further, MOS transistors Q5 to Q
Each drain of 8 is connected to an output terminal via switches 7 to 10.
【００３２】このような構成からなる電流可変回路で
は、ＭＯＳトランジスタＱ５〜Ｑ８に接続されるスイッ
チ７〜１０の切換えにより、電流ｉＢは０〜１５までの
１６ステップの調整が可能である。スイッチ７〜１０の
切換えは、スイッチ７〜１０のオン・オフ状態を例えば
レジスタにあらかじめ記憶しておき、これによりスイッ
チ７〜１０のオン・オフを行えば、電流ｉＢを可変して
電圧ＶＢを調整できる。このため、第２実施形態では、
カレントミラー比が温度により変化しないカレントミラ
ー回路を実現できる。In the current variable circuit having such a configuration, the current iB can be adjusted in 16 steps from 0 to 15 by switching the switches 7 to 10 connected to the MOS transistors Q5 to Q8. When the switches 7 to 10 are switched, the on / off state of the switches 7 to 10 is stored in advance in a register, for example, and when the switches 7 to 10 are turned on / off, the current iB is varied to change the voltage VB. Can be adjusted. For this reason, in the second embodiment,
A current mirror circuit whose current mirror ratio does not change with temperature can be realized.
【００３３】[0033]
【発明の効果】以上述べたように、請求項１から請求項
４にかかる各発明によれば、第１のＭＯＳトランジスタ
のゲートと第２のＭＯＳトランジスタとの間に、カレン
トミラー比の温度特性を補正する電圧源を設けるように
したので、温度が変化してもカレントミラー比が変化せ
ず、精度の良いカレントミラー比のカレントミラー回路
が得られる。As described above, according to each of the first to fourth aspects of the present invention, the temperature characteristic of the current mirror ratio is provided between the gate of the first MOS transistor and the second MOS transistor. Is provided, the current mirror ratio does not change even if the temperature changes, and a current mirror circuit having a current mirror ratio with high accuracy can be obtained.
【００３４】請求項５にかかる発明によれば、第１のＭ
ＯＳトランジスタのゲートと、第２のＭＯＳトランジス
タのゲートとの間の電圧を調整し、これによりカレント
ミラー比の温度特性を補正するようにしたので、温度が
変化してもカレントミラー比が変化せず、精度の良いカ
レントミラー比が得られる。According to the fifth aspect of the invention, the first M
Since the voltage between the gate of the OS transistor and the gate of the second MOS transistor is adjusted to correct the temperature characteristics of the current mirror ratio, the current mirror ratio does not change even if the temperature changes. Therefore, an accurate current mirror ratio can be obtained.
【図１】本発明の第１実施形態の構成を示す回路図であ
る。FIG. 1 is a circuit diagram showing a configuration of a first embodiment of the present invention.
【図２】本発明の第２実施形態の構成を示す回路図であ
る。FIG. 2 is a circuit diagram showing a configuration of a second embodiment of the present invention.
【図３】図２の電流源の構成例を示す回路図である。FIG. 3 is a circuit diagram illustrating a configuration example of a current source in FIG. 2;
【図４】電流可変回路の一例を示す回路図である。FIG. 4 is a circuit diagram illustrating an example of a current variable circuit.
【図５】従来からのカレントミラー回路の回路図であ
る。FIG. 5 is a circuit diagram of a conventional current mirror circuit.
【図６】温度とカレントミラー比の関係を示す図であ
る。FIG. 6 is a diagram illustrating a relationship between a temperature and a current mirror ratio.
Ｑ１〜Ｑ８ ＭＯＳトランジスタ Ｒ、Ｒ０ 抵抗 ２ 電圧源 ４、５ 電流源 ６ オペアンプ ７〜１０ スイッチ Q1-Q8 MOS transistors R, R0 Resistance 2 Voltage source 4, 5 Current source 6 Operational amplifier 7-10 Switch
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H420 NA17 NB03 NB25 NC02 NE22 5J090 AA03 CA02 FA08 FN03 HA01 HA25 HA39 KA09 TA01 TA02 5J091 AA03 CA02 FA08 HA25 HA39 KA09 MA22 TA01 TA02 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5H420 NA17 NB03 NB25 NC02 NE22 5J090 AA03 CA02 FA08 FN03 HA01 HA25 HA39 KA09 TA01 TA02 5J091 AA03 CA02 FA08 HA25 HA39 KA09 MA22 TA01 TA02
Claims (6)
ンジスタと、ゲートが前記第１のＭＯＳトランジスタの
ゲートと接続され、前記入力電流をミラーする電流を出
力する第２のＭＯＳトランジスタとを備えたカレントミ
ラー回路において、 前記第１のＭＯＳトランジスタのゲートと前記第２のＭ
ＯＳトランジスタのゲートとの間に、カレントミラー比
の温度特性を補正する電圧源を設けるようにしたことを
特徴とするカレントミラー回路。A first MOS transistor to which an input current is input; and a second MOS transistor having a gate connected to the gate of the first MOS transistor and outputting a current mirroring the input current. In the current mirror circuit, the gate of the first MOS transistor and the second M
A current mirror circuit, wherein a voltage source for correcting a temperature characteristic of a current mirror ratio is provided between the gate of the OS transistor.
子の両端にそれぞれ接続され、互いに逆向きの電流が流
れる１対の電流源と、からなることを特徴とする請求項
１に記載のカレントミラー回路。2. The voltage source according to claim 1, wherein the voltage source includes a resistance element, and a pair of current sources connected to both ends of the resistance element and flowing currents in opposite directions to each other. Current mirror circuit.
印加し、その抵抗素子に流れる電流を所定値に変換する
電圧・電流変換手段と、 この電圧・電流変換手段で変換される電流と比例関係に
ある出力電流を生成する電流生成手段と、 からなることを特徴とする請求項２に記載のカレントミ
ラー回路。3. The voltage / current conversion means for applying a reference voltage to a resistance element made of the same material as the resistance element, and converting a current flowing through the resistance element to a predetermined value. 3. The current mirror circuit according to claim 2, further comprising: a current generating unit that generates an output current proportional to the current converted by the converting unit.
電圧源であり、この可変電圧源は電圧を調整する調整回
路を備えていることを特徴とする請求項１、請求項２、
または請求項３に記載のカレントミラー回路。4. The voltage source according to claim 1, wherein the voltage source is a variable voltage source that is insensitive to temperature, and the variable voltage source includes an adjustment circuit that adjusts a voltage.
Alternatively, the current mirror circuit according to claim 3.
ンジスタと、ゲートが前記第１のＭＯＳトランジスタの
ゲートと接続され、前記入力電流をミラーする電流を出
力する第２のＭＯＳトランジスタとを備えたカレントミ
ラー回路において、 前記第１のＭＯＳトランジスタのゲートと、前記第２の
ＭＯＳトランジスタのゲートとの間の電圧を調整し、カ
レントミラー比の温度特性を補正するようにしたことを
特徴とするカレントミラー回路の電流調整方法。5. A first MOS transistor to which an input current is inputted, and a second MOS transistor having a gate connected to the gate of the first MOS transistor and outputting a current mirroring the input current. In the current mirror circuit, a voltage between a gate of the first MOS transistor and a gate of the second MOS transistor is adjusted to correct a temperature characteristic of a current mirror ratio. The current adjustment method of the current mirror circuit.
に前記電圧を調整し、カレントミラー比が温度に依存せ
ず実質的に一定となるようにすることを特徴とする請求
項５に記載のカレントミラー回路の電流調整方法。6. The method according to claim 5, wherein the voltage is adjusted so that a current mirror ratio has a predetermined value, and the current mirror ratio is substantially constant without depending on temperature. Current adjustment method for the current mirror circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35969099A JP2001175343A (en) | 1999-12-17 | 1999-12-17 | Current mirror circuit and its current regulating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35969099A JP2001175343A (en) | 1999-12-17 | 1999-12-17 | Current mirror circuit and its current regulating method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001175343A true JP2001175343A (en) | 2001-06-29 |
| JP2001175343A5 JP2001175343A5 (en) | 2006-10-19 |
Family
ID=18465802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35969099A Pending JP2001175343A (en) | 1999-12-17 | 1999-12-17 | Current mirror circuit and its current regulating method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001175343A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7230474B2 (en) | 2003-12-08 | 2007-06-12 | Rohm Co., Ltd. | Current drive circuit reducing VDS dependency |
| JP2008052546A (en) * | 2006-08-25 | 2008-03-06 | Seiko Instruments Inc | Constant voltage circuit and crystal oscillation circuit using the same |
| US7652525B2 (en) | 2007-02-24 | 2010-01-26 | Seiko Instruments Inc. | Current mirror circuit |
| CN102739240A (en) * | 2011-03-31 | 2012-10-17 | 瑞萨电子株式会社 | Constant current generation circuit and microprocessor including the same |
| JP2018147129A (en) * | 2017-03-03 | 2018-09-20 | 日立オートモティブシステムズ株式会社 | Reference current source circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5879312A (en) * | 1981-11-04 | 1983-05-13 | Nippon Telegr & Teleph Corp <Ntt> | Current mirror circuit |
| JPH01305608A (en) * | 1988-06-02 | 1989-12-08 | Sony Corp | Voltage/current converting circuit |
-
1999
- 1999-12-17 JP JP35969099A patent/JP2001175343A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5879312A (en) * | 1981-11-04 | 1983-05-13 | Nippon Telegr & Teleph Corp <Ntt> | Current mirror circuit |
| JPH01305608A (en) * | 1988-06-02 | 1989-12-08 | Sony Corp | Voltage/current converting circuit |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7230474B2 (en) | 2003-12-08 | 2007-06-12 | Rohm Co., Ltd. | Current drive circuit reducing VDS dependency |
| US7372322B2 (en) | 2003-12-08 | 2008-05-13 | Rohm Co., Ltd. | Current drive circuit reducing VDS dependency |
| US7479822B2 (en) | 2003-12-08 | 2009-01-20 | Rohm Co., Ltd. | Current drive circuit reducing VDS dependency |
| JP2008052546A (en) * | 2006-08-25 | 2008-03-06 | Seiko Instruments Inc | Constant voltage circuit and crystal oscillation circuit using the same |
| US7652525B2 (en) | 2007-02-24 | 2010-01-26 | Seiko Instruments Inc. | Current mirror circuit |
| CN102739240A (en) * | 2011-03-31 | 2012-10-17 | 瑞萨电子株式会社 | Constant current generation circuit and microprocessor including the same |
| JP2012212352A (en) * | 2011-03-31 | 2012-11-01 | Renesas Electronics Corp | Constant current generation circuit and microprocessor including the same |
| US9046910B2 (en) | 2011-03-31 | 2015-06-02 | Renesas Electronics Corporation | Constant current generation circuit and microprocessor including the same |
| US9746870B2 (en) | 2011-03-31 | 2017-08-29 | Renesas Electronics Corporation | Semiconductor device including a constant voltage generation unit |
| JP2018147129A (en) * | 2017-03-03 | 2018-09-20 | 日立オートモティブシステムズ株式会社 | Reference current source circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101241378B1 (en) | Reference bias generating apparatus | |
| JPH04229315A (en) | Reference generator | |
| KR20160038665A (en) | Bandgap circuits and related method | |
| US8461914B2 (en) | Reference signal generating circuit | |
| JP6927070B2 (en) | Corrected current output circuit and reference voltage circuit with correction function | |
| JP3465840B2 (en) | Voltage-current conversion circuit | |
| JPH07104877A (en) | Reference voltage source of forbidden band width | |
| US10613570B1 (en) | Bandgap circuits with voltage calibration | |
| KR102544302B1 (en) | Bandgap reference circuitry | |
| CN112558675B (en) | Bandgap reference voltage generating circuit | |
| JP7316116B2 (en) | semiconductor equipment | |
| US20020027470A1 (en) | Low voltage pvt insensitive mosfet based voltage reference circuit | |
| US20190187739A1 (en) | Current generation circuit | |
| JP2006133916A (en) | Reference voltage circuit | |
| CN113851077A (en) | Constant current source driving module of LED display screen and constant current source gain control method | |
| JP2001175343A (en) | Current mirror circuit and its current regulating method | |
| CN114415776A (en) | Band-gap reference voltage source circuit and electronic device | |
| JP2001506040A (en) | Voltage adjustment circuit and semiconductor circuit device | |
| JP4259941B2 (en) | Reference voltage generator | |
| US7633281B2 (en) | Reference current circuit for adjusting its output current at a low power-supply voltage | |
| CN113434005B (en) | Controllable resistance circuit | |
| JP2006260209A (en) | Voltage controlling voltage source | |
| JP2001308683A (en) | Gm-C FILTER | |
| CN110189709B (en) | Control circuit, backlight driving device and display device | |
| KR20120116708A (en) | Current reference circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100810 |