JP2018147129A - Reference current source circuit - Google Patents

Reference current source circuit Download PDF

Info

Publication number
JP2018147129A
JP2018147129A JP2017039954A JP2017039954A JP2018147129A JP 2018147129 A JP2018147129 A JP 2018147129A JP 2017039954 A JP2017039954 A JP 2017039954A JP 2017039954 A JP2017039954 A JP 2017039954A JP 2018147129 A JP2018147129 A JP 2018147129A
Authority
JP
Japan
Prior art keywords
circuit
reference current
current source
period
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017039954A
Other languages
Japanese (ja)
Other versions
JP6715790B2 (en
Inventor
恵士 小森山
Keiji Komoriyama
恵士 小森山
洋一郎 小林
Yoichiro Kobayashi
洋一郎 小林
雅人 北
Masahito Kita
雅人 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2017039954A priority Critical patent/JP6715790B2/en
Publication of JP2018147129A publication Critical patent/JP2018147129A/en
Application granted granted Critical
Publication of JP6715790B2 publication Critical patent/JP6715790B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a reference current source circuit to solve a problem: that is, a reference voltage generally uses a circuit configuration called bandgap reference that generates little fluctuation of voltage, but a reference current source and/or a clock source have had difficulty in achieving a required accuracy because the characteristic values of components used were degraded due to ambient temperatures and long-term operations.SOLUTION: A current source correction circuit 1 comprises: an oscillation circuit 200 to be driven by current; a reference current source 100 for supplying the current to the oscillation circuit 200; an input of a reference period to be supplied from outside an integrated circuit; and a period comparator 300 for adjusting a reference current so that the periodic difference of the first and second inputs is within an adjustable minimum range when the output period of the oscillation circuit 200 is a first input and the reference period is a second input.SELECTED DRAWING: Figure 1

Description

本発明は、集積回路に内蔵される基準電流源回路に関し、特に基準電流の補正方法に関する。   The present invention relates to a reference current source circuit built in an integrated circuit, and more particularly to a method for correcting a reference current.

本技術分野の背景技術として、特開2015-1745号広報(特許文献1)がある。この広報には、「第1クロックを生成するオシレータと、ディスプレイドライバICの外部から入力された第2クロック信号を用いて第1クロック信号の周波数を計算し、ターゲット周波数と計算された周波数とを用いて調節信号を生成する周波数補償回路と、を含み、オシレータは、調節信号に基づいて第1クロック信号の周波数を調整する。」(要約参照)と記載されている。   As a background art in this technical field, there is a publication of JP-A-2015-1745 (Patent Document 1). This publicity includes: “Calculate the frequency of the first clock signal using the oscillator that generates the first clock and the second clock signal input from the outside of the display driver IC, and calculate the target frequency and the calculated frequency. And an oscillator that adjusts the frequency of the first clock signal based on the adjustment signal ”(see summary).

特開2015-1745JP2015-1745

ミックスド・シグナルLSIにおいて、アナログ回路の電圧および電流の絶対値精度を確保するためには、環境変化や経時劣化による特性変動の小さい基準電圧源および基準電流源が重要である。また、デジタル信号のタイミング精度を確保するためには、基準時間となるクロック源が重要である。   In mixed signal LSIs, a reference voltage source and a reference current source with small characteristic fluctuations due to environmental changes and deterioration over time are important in order to ensure the absolute value accuracy of voltages and currents of analog circuits. In order to ensure the timing accuracy of the digital signal, a clock source serving as a reference time is important.

図2は、従来の基準電流源の回路図の例である。例に示す基準電流源回路は、基準電圧V1を供給する基準電圧源101と、基準電圧を電流に変換するための抵抗素子103と、抵抗素子103に掛かる電圧V2を、基準電圧V1と等しく揃えるための、エラーアンプ102およびNMOS104と、抵抗103に流れる電流を、発振回路や、その他アナログ回路に分配するための、カレントミラー回路105から成る。   FIG. 2 is an example of a circuit diagram of a conventional reference current source. In the reference current source circuit shown in the example, a reference voltage source 101 that supplies a reference voltage V1, a resistance element 103 for converting the reference voltage into a current, and a voltage V2 applied to the resistance element 103 are made equal to the reference voltage V1. The error amplifier 102 and the NMOS 104, and the current mirror circuit 105 for distributing the current flowing through the resistor 103 to the oscillation circuit and other analog circuits.

ここで、抵抗素子103の抵抗値をRとし、基準電流をIと置くと、基準電流は、I=V1/Rで表される。   Here, when the resistance value of the resistance element 103 is R and the reference current is I, the reference current is expressed by I = V1 / R.

このうち、基準電圧V1については、一般にバンドギャップリファレンスとして知られる回路構成を用いる事で、素子の温度依存性をキャンセルした、変動の小さな電圧を生成することが行われる。   Among these, for the reference voltage V1, by using a circuit configuration generally known as a bandgap reference, a voltage with a small variation in which the temperature dependence of the element is canceled is generated.

しかし、基準電流の値は、抵抗素子の抵抗値が環境温度や、長期間動作による劣化により、変動する。   However, the value of the reference current varies depending on the resistance value of the resistance element due to environmental temperature or deterioration due to long-term operation.

このため、基準回路の内、基準電流および、それを用いた発振回路による基準クロックの精度は、基準電圧に比べて、抵抗素子の特性変動の影響が大きく、高精度化が困難であった。   For this reason, the accuracy of the reference clock by the reference current and the oscillation circuit using the reference circuit in the reference circuit is more affected by the characteristic variation of the resistance element than the reference voltage, and it is difficult to increase the accuracy.

前記特許文献1には、外部のクロックを用いることで、使用素子の製造誤差や、温度変化に対して安定なクロック源を得る方法が記載されている。しかし、特許文献1の方式は、前記基準回路の内、クロック源の補正のみを目的としており、基準電流を補正することは出来ない。   Patent Document 1 describes a method of obtaining a clock source that is stable with respect to manufacturing errors of used elements and temperature changes by using an external clock. However, the method of Patent Document 1 is intended only for correcting the clock source in the reference circuit, and cannot correct the reference current.

そこで、本発明は、外部のクロックを用いて、クロック源の補正はもちろん、基準電流源も補正する補正方式を提供する。   Therefore, the present invention provides a correction method that corrects not only the clock source but also the reference current source by using an external clock.

上記課題を解決するために、本発明は、電流で駆動される発振回路と、前記発振回路に電流を供給する基準電流源と、集積回路の外部から供給される基準周期の入力と、前記発振回路の出力周期を第一の入力とし、前記基準周期を第二の入力とし、前記第一第二の周期差が調整可能な最小範囲内になる様に前記基準電流を調整する比較器と、を有する。   In order to solve the above problems, the present invention provides an oscillation circuit driven by current, a reference current source for supplying current to the oscillation circuit, an input of a reference period supplied from outside an integrated circuit, and the oscillation A comparator that adjusts the reference current so that the output period of the circuit is a first input, the reference period is a second input, and the first second period difference is within a minimum adjustable range; Have

本発明によれば、外部のクロックを用いて、温度変化や素子の経年劣化によらない基準電流源を提供する事ができる。   According to the present invention, it is possible to provide a reference current source that does not depend on temperature change or aging deterioration of an element by using an external clock.

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。   Problems, configurations, and effects other than those described above will be clarified by the following description of embodiments.

本発明の補正方式を表す構成図の例である。It is an example of the block diagram showing the correction system of this invention. 第1の実施例を表す回路の概略図の例である。It is an example of the schematic of the circuit showing a 1st Example. 第1の実施例に用いる発振回路の例である。It is an example of the oscillation circuit used for a 1st Example. 第1の実施例に用いる発振回路のタイミングチャートの例である。It is an example of the timing chart of the oscillation circuit used for a 1st Example. 第2の実施例を表す回路構成の例である。It is an example of the circuit structure showing a 2nd Example. 第3の実施例を表す回路構成の例である。It is an example of the circuit structure showing a 3rd Example. 第4の実施例を表す回路構成の例である。It is an example of the circuit structure showing a 4th Example. 第4の実施例を説明するタイミングチャートの例である。It is an example of the timing chart explaining a 4th example.

以下、実施例について、図面を用いて説明する。   Examples will be described below with reference to the drawings.

図1は、本発明の補正方式を表す構成図の例である。電流源補正回路1は、電流で駆動される発振回路200と、前記発振回路に電流を供給する基準電流源100と、集積回路の外部から供給される基準周期の入力と、前記発振回路の出力周期を第1の入力とし、前記基準周期を第2の入力とし、前記第1第2の周期差が調整可能な最小範囲内になる様に前記基準電流を調整する周期比較器300と、を有する
基準電流源100は、供給する電流値が可変な電流源であり、後述する比較器300からの制御信号によって、電流値を制御できる機能をもつ。
FIG. 1 is an example of a configuration diagram showing a correction method of the present invention. The current source correction circuit 1 includes an oscillation circuit 200 driven by a current, a reference current source 100 that supplies current to the oscillation circuit, an input of a reference period that is supplied from outside the integrated circuit, and an output of the oscillation circuit A period comparator 300 that uses a period as a first input, uses the reference period as a second input, and adjusts the reference current so that the first and second period differences are within a minimum adjustable range; The reference current source 100 has a variable current value to be supplied, and has a function of controlling the current value by a control signal from a comparator 300 described later.

発振回路200は、出力するクロック周期が、基準電流源100の供給する電流値に反比例するものを用いる。すなわち、クロック周期をT1とし、前記基準電流源の供給電流値をI1とし、両者間の比例係数をAと置くと、T1=A/I1の関係で表されるものとする。   The oscillation circuit 200 uses a circuit whose output clock cycle is inversely proportional to the current value supplied by the reference current source 100. That is, assuming that the clock cycle is T1, the supply current value of the reference current source is I1, and the proportionality coefficient between them is A, the relationship is expressed as T1 = A / I1.

比較器300は、電流源補正回路1の外部から取得する基準周期をT2とすると、前記T1とT2の比較を行い、T1<T2であれば、I1を減少させる制御信号を出力し、T1>T2であれば、I1を増加させる制御信号を出力する。   The comparator 300 compares T1 and T2 when the reference period acquired from the outside of the current source correction circuit 1 is T2. If T1 <T2, the comparator 300 outputs a control signal for decreasing I1, and T1> If it is T2, a control signal for increasing I1 is output.

さらに、前記比例係数Aは、T1=T2である場合に、基準電流I1が所望の値になる様に設定するため、あらかじめ値を選択可能な機能を有する。   Further, the proportional coefficient A has a function of selecting a value in advance in order to set the reference current I1 to a desired value when T1 = T2.

本実施例の効果を、以下に示す。   The effects of this example are shown below.

いま、目標とする所望の電流値をIrefとすると、T2=A/Irefの関係が成立する様に、比例係数Aが選択されたものとする。   Assume that the proportional coefficient A is selected so that the relationship of T2 = A / Iref is established, where Iref is a target desired current value.

ここで、基準電流I1が、環境温度や、素子の経時変化等の影響により、ΔI変動し、I1= (Iref + ΔI) となる場合を考える。   Here, consider a case where the reference current I1 fluctuates by ΔI due to the influence of the environmental temperature, the change of the element over time, and the like, and I1 = (Iref + ΔI).

このとき、T1= A/I1= A/(Iref +ΔI) の関係より、T1=T2/(1+ΔI/Iref) が導かれる。従って、ΔIが正であれば、T1<T2となり、反対にΔIが負であれば、T1>T2となる。また、ΔI=0であれば、T1=T2である。   At this time, T1 = T2 / (1 + ΔI / Iref) is derived from the relationship of T1 = A / I1 = A / (Iref + ΔI). Therefore, if ΔI is positive, T1 <T2, and if ΔI is negative, T1> T2. If ΔI = 0, T1 = T2.

一方、前記比較器300は、T1<T2であれば、I1を減少させる様に基準電流源100を制御し、反対にT1>T2であれば、I1を増加させる様に基準電流源100を制御する。   On the other hand, if T1 <T2, the comparator 300 controls the reference current source 100 so as to decrease I1, and conversely if T1> T2, it controls the reference current source 100 so as to increase I1. To do.

したがって、I1が、IrefからΔI増加する場合は、T1<T2となり、T1=T2になるまでI1が減少し、反対にI1が、IrefからΔI減少する場合には、T1>T2となり、やはりT1=T2になるまでI1が増加する。   Therefore, if I1 increases by ΔI from Iref, T1 <T2, and I1 decreases until T1 = T2, and conversely, if I1 decreases by ΔI from Iref, T1> T2, and again T1 I1 increases until = T2.

以上により、T1=T2の関係が維持される様に負帰還がかかるため、T2=A/Irefの関係を維持することができる。ここで、Irefについて式をまとめると、Iref=A/T2であり、Irefの値は、比例係数Aおよび外部から取得する基準周期T2で決定するため、Irefの精度を上げたければ、AとT2に、高精度なものを選べば良く、これらは基準電流源の抵抗素子とは無関係に選ぶことができる。   Thus, since negative feedback is applied so that the relationship of T1 = T2 is maintained, the relationship of T2 = A / Iref can be maintained. Here, when Iref is summarized, Iref = A / T2, and the value of Iref is determined by the proportional coefficient A and the reference period T2 acquired from the outside. In addition, high-precision ones may be selected, and these can be selected regardless of the resistance element of the reference current source.

ここで、比例係数Aの具体例について、発振回路200の一例を用いて説明する。図3は、発振回路200の例である。   Here, a specific example of the proportional coefficient A will be described using an example of the oscillation circuit 200. FIG. 3 is an example of the oscillation circuit 200.

発振回路200は、基準電圧V1および基準電流I1を入力とし、OUT端子にクロック周期を出力する構成である。本回路は、容量素子C1およびC2と、基準電流I1を、容量の充電電流I2および放電電流I3にコピーするためのカレントミラー回路201と、前記I2およびI3を切り替えるためのスイッチ回路SW1と、V4電圧をモニタし、前記スイッチを切り替えるための非反転コンパレータ回路CMP1から成る弛緩発振回路部と、前記VINから発振回路の動作電圧V3を生成するための、OPA1と、R1およびR2から成る、非反転増幅回路部を有する。   The oscillation circuit 200 is configured to receive the reference voltage V1 and the reference current I1 and output a clock cycle to the OUT terminal. This circuit includes capacitive elements C1 and C2, a current mirror circuit 201 for copying the reference current I1 to the charge current I2 and discharge current I3 of the capacitor, a switch circuit SW1 for switching the I2 and I3, and V4 A non-inverting circuit comprising a non-inverting comparator circuit CMP1 for monitoring the voltage and switching the switch, and an OPA1 for generating the operating voltage V3 of the oscillating circuit from the VIN, and a non-inverting circuit R1 and R2. An amplifier circuit portion is included.

図4は、前記発振回路200の、タイミングチャートの例である。   FIG. 4 is an example of a timing chart of the oscillation circuit 200.

上記回路構成において、I1=I2=I3とすると、出力される発振周期T1は、T1=V3×2×C1/I1で表される。また、非反転増幅回路によりV3=V1×(R1+R2)/R1であり、いま、R1とR2の比を、1:αと置き、前記T1の式にV3を代入すると、T1=V1×(1+α)/α×2×C1/I1と表せる。以上よりA=V1×(1+α)/α×2×C1の関係が得られる。   In the above circuit configuration, if I1 = I2 = I3, the output oscillation period T1 is expressed by T1 = V3 × 2 × C1 / I1. Further, V3 = V1 × (R1 + R2) / R1 by a non-inverting amplifier circuit. Now, if the ratio of R1 and R2 is set to 1: α and V3 is substituted into the equation of T1, T1 = V1 × It can be expressed as (1 + α) / α × 2 × C1 / I1. From the above, the relationship of A = V1 × (1 + α) / α × 2 × C1 is obtained.

上記の関係式において基準電圧V1は一定であるので、前記R1:R2比または、C1の値を切り替える事で、Aの値を任意に可変できる。   Since the reference voltage V1 is constant in the above relational expression, the value of A can be arbitrarily varied by switching the R1: R2 ratio or the value of C1.

また、切替方法については、例えば直列あるいは並列に接続された複数の抵抗素子あるいは容量素子を、MOSスイッチにより電気的に切替ることで実現できる。   The switching method can be realized, for example, by electrically switching a plurality of resistance elements or capacitance elements connected in series or in parallel by a MOS switch.

このとき、最終的な基準電流は、R1:R2比で決定する定数(1+α)/α×2をβと置くと、Iref=A/T2=V1×β×C1/T2であり、従来例と比較すると、RをT2/C1で置き換えた形と言える。   At this time, if the constant (1 + α) / α × 2 determined by the R1: R2 ratio is β, Iref = A / T2 = V1 × β × C1 / T2, In comparison, it can be said that R is replaced by T2 / C1.

上記において、例えば、基準周期T2としては、通信信号を用いる事ができる。車載コントロールユニットのネットワークを例にすると、ユニット間やIC間の通信にはCANやSPIといったプロトコルが用いられており、これらの通信で使用される基本周期は、水晶振動子の発振周期を元にしている。そして、水晶振動子は、例えばCAN用途として±0.3%以下のものが、一般的に市販されている。   In the above, for example, a communication signal can be used as the reference period T2. Taking an example of an in-vehicle control unit network, communication between units and between ICs uses protocols such as CAN and SPI. The basic period used in these communications is based on the oscillation period of the crystal unit. ing. For example, quartz resonators having a frequency of ± 0.3% or less are generally commercially available for CAN use.

また、C1としては、例えば集積回路に内蔵される容量素子を用いることが出来る。前記容量素子は、同じく集積回路に内蔵される抵抗素子と比べて、値の温度依存係数が一桁以上低く、一例を挙げるならば、-40℃〜175℃範囲で ±0.3%程度の精度が得られる。   Further, as C1, for example, a capacitor element incorporated in an integrated circuit can be used. The capacitance element has a temperature dependence coefficient that is one digit or more lower than that of a resistance element incorporated in an integrated circuit. For example, the capacitance element has an accuracy of about ± 0.3% in the range of -40 ° C to 175 ° C. can get.

ここで、基準電流I1の調整可能な最小単位を例えば0.1%刻みに設計したとすると、この例において、基準電圧V1を基準として、精度±0.7%程度の基準電流I1を得る事が出来る。   Here, assuming that the minimum adjustable unit of the reference current I1 is designed in increments of 0.1%, for example, in this example, the reference current I1 having an accuracy of about ± 0.7% can be obtained with the reference voltage V1 as a reference.

本実施例では、基準電流源100の電流調整方法について、説明する。   In this embodiment, a method for adjusting the current of the reference current source 100 will be described.

図5は、前記基準電流源100の電流を切り替えるための電流源補正回路1の構成の例である。   FIG. 5 shows an example of the configuration of the current source correction circuit 1 for switching the current of the reference current source 100.

前記基準電流源100は、基準電圧V1を供給する基準電圧源101と、基準電圧を電流I10に変換するための可変抵抗R10と、前記抵抗R10に掛かる電圧V2を、基準電圧V1と等しく揃えるための、エラーアンプ102およびNMOS104と、抵抗103に流れる電流I10を、発振回路や、その他アナログ回路に分配するための、カレントミラー回路105から成る。   The reference current source 100 is configured so that the reference voltage source 101 for supplying the reference voltage V1, the variable resistor R10 for converting the reference voltage to the current I10, and the voltage V2 applied to the resistor R10 are made equal to the reference voltage V1. The error amplifier 102 and the NMOS 104, and the current mirror circuit 105 for distributing the current I10 flowing through the resistor 103 to the oscillation circuit and other analog circuits.

前記可変抵抗R10は、例えば、直列接続または並列接続された複数の抵抗素子から成り、接続される抵抗の個数を、MOSスイッチ等により電気的に切り替えることで、段階的に抵抗値を切替可能な回路が実現できる。   The variable resistor R10 is composed of, for example, a plurality of resistor elements connected in series or in parallel, and the resistance value can be switched stepwise by electrically switching the number of connected resistors by a MOS switch or the like. A circuit can be realized.

周期比較器300は、実施例1で示した前記T1とT2の比較を行い、T1<T2であれば、前記可変抵抗R10の抵抗値を現在の設定から1段階増加させ、T1>T2であれば、反対に抵抗値を1段階低下させる制御信号を出力する。   The period comparator 300 compares T1 and T2 shown in the first embodiment. If T1 <T2, the resistance value of the variable resistor R10 is increased by one step from the current setting, and T1> T2. In contrast, a control signal for reducing the resistance value by one level is output.

電流I10は、I10=V2/R10の関係にあるため、R10を増加させれば、基準電流は低下し、R10を低下させれば、基準電流は増加する。したがって、実施例1で述べた効果を得られる。   Since the current I10 has a relationship of I10 = V2 / R10, if R10 is increased, the reference current is decreased, and if R10 is decreased, the reference current is increased. Therefore, the effect described in the first embodiment can be obtained.

本実施例では、基準電流源100の電流調整方法の別の例について、説明する。   In this embodiment, another example of the current adjustment method of the reference current source 100 will be described.

図6は、前記基準電流源100の電流を切り替えるための電流源補正回路1の構成の例である。   FIG. 6 shows an example of the configuration of the current source correction circuit 1 for switching the current of the reference current source 100.

前記基準電流源100は、基準電圧を電流I10に変換するための抵抗素子R20と、カレントミラー回路を構成するPMOS素子601〜603と、106および107を有し、このうち、ミラー元の一部のPMOS素子602〜603は、ON/OFF切替可能とするスイッチSW61〜62を備える。   The reference current source 100 includes a resistance element R20 for converting a reference voltage into a current I10, PMOS elements 601 to 603 constituting a current mirror circuit, 106 and 107, and of these, a part of the mirror source The PMOS elements 602 to 603 include switches SW61 to 62 that can be switched ON / OFF.

前記カレントミラー回路は、前記電流I10を入力とし、発振回路および各種アナログ回路に供給する電流として、それぞれI1およびI4を出力としており、このときの入出力電流比、すなわちミラー比は、ミラー元となるPMOS素子601〜603の内、ONしている素子の合計ゲート幅と、ミラー先となるPMOS素子106および108の各ゲート幅の比で決まる。ここで、ON/OFF切替可能なPMOS素子602および603のゲート幅に対し、例えば1:2といった重み付けを施すことで、各スイッチのON/OFF組合せにより4段階のミラー比の組合せが設定できる。すなわち、基準電流源の供給電流の設定を4段階に設定可能となる。   The current mirror circuit has the current I10 as an input and outputs currents I1 and I4 as currents supplied to the oscillation circuit and various analog circuits, respectively. The input / output current ratio, that is, the mirror ratio at this time, is Among the PMOS elements 601 to 603 to be determined, the ratio is determined by a ratio between the total gate width of the ON elements and the gate widths of the PMOS elements 106 and 108 to be mirror destinations. Here, by applying a weight of, for example, 1: 2 to the gate width of the PMOS elements 602 and 603 that can be switched ON / OFF, four combinations of mirror ratios can be set depending on the ON / OFF combination of each switch. That is, the setting of the supply current of the reference current source can be set in four stages.

前記周波数比較器300は、実施例1で示した前記T1とT2の比較を行い、T1<T2であれば、供給電流を現在の設定から1段階増加させ、T1>T2であれば、反対に供給電流を1段階低下させる様に、前記SW61〜62のON/OFF組合せを変更する。   The frequency comparator 300 compares T1 and T2 shown in the first embodiment. If T1 <T2, the supply current is increased by one step from the current setting. If T1> T2, the frequency comparator 300 reverses. The ON / OFF combination of the SWs 61 to 62 is changed so as to decrease the supply current by one step.

したがって、実施例1で述べた効果を得られる。   Therefore, the effect described in the first embodiment can be obtained.

なお、本発明において、本実施例に示すミラー比の組合せの数は、これに限定されるものではなく、必要とする電流精度により、素子数と組合せは変える事ができる。また、本実施例ではミラー元を可変としたが、ミラー先を可変としても同じ効果が得られる。   In the present invention, the number of combinations of mirror ratios shown in this embodiment is not limited to this, and the number of elements and the combination can be changed depending on the required current accuracy. In this embodiment, the mirror source is variable, but the same effect can be obtained even if the mirror destination is variable.

本実施例では、通信信号から、基準周期を抽出できる回路構成例について、説明する。   In this embodiment, a circuit configuration example that can extract a reference period from a communication signal will be described.

図7は、実施例1の構成に対して、通信信号から基準周期を抽出し、発振周期から前記基準周期との比較するための比較周期を生成する機能を追加したものである。   FIG. 7 is obtained by adding a function of extracting a reference period from a communication signal and generating a comparison period for comparison with the reference period from an oscillation period to the configuration of the first embodiment.

電流源補正回路1は、通信信号のデータ長を判定し、発振周期のカウント回数の設定とカウントリセット信号を出力するデータ判定回路701と、通信信号から基準周期を生成する基準周期生成回路702と、前記701からの設定信号を受けて発振周期をカウントする周期カウンタ703と、前記周期カウンタのカウント期間を出力する比較周期生成回路704、を有する。   The current source correction circuit 1 determines a data length of a communication signal, sets a count number of oscillation periods and outputs a count reset signal, a reference period generation circuit 702 that generates a reference period from the communication signal, and , A period counter 703 that receives the setting signal from 701 and counts the oscillation period, and a comparison period generation circuit 704 that outputs the count period of the period counter.

図7のその他の構成は、既に説明した図1に示された同一の符号を付された構成と、同一の機能を有するので、それらの説明は省略する。   The other configurations in FIG. 7 have the same functions as the configurations denoted by the same reference numerals shown in FIG. 1 and will not be described.

図8は、本実施例の動作を説明するタイミングチャートの例である。   FIG. 8 is an example of a timing chart for explaining the operation of the present embodiment.

通信信号には、例えばCAN通信に代表される様に、通信フレームの開始を表す認識パターンSと、終了を表すパターンEと、送信されるデータ長の情報Lと、通信するデータ自体が含まれるものとする。   The communication signal includes a recognition pattern S indicating the start of a communication frame, a pattern E indicating the end, data length information L to be transmitted, and data to be communicated, as represented by CAN communication, for example. Shall.

前記基準周期生成回路702は、前記通信信号のデータ自体の期間を抽出し、基準周期T2に出力する。   The reference cycle generation circuit 702 extracts the period of the data of the communication signal itself and outputs it in the reference cycle T2.

前記データ判定回路701は、前記データ長Lの情報を受けて、前記周期カウンタ703のカウント数を設定する。ここで設定するカウント数は、T1=T2のときに、所望のIrefが得られる様に、設定する。   The data determination circuit 701 receives the information of the data length L and sets the count number of the period counter 703. The number of counts set here is set so that a desired Iref can be obtained when T1 = T2.

前記周期カウンタ703は、カウント数が設定されると、設定されたカウント数まで発振周期T10をカウントし、カウント期間を比較周期T1として出力する。   When the count number is set, the period counter 703 counts the oscillation period T10 up to the set count number, and outputs the count period as the comparison period T1.

前記周期比較器300は、前記比較周期T1が出力された後に、前記基準周期T2と、T1を比較し、実施例1と同様に、基準電流源100の供給電流値を制御する。   The period comparator 300 compares the reference period T2 with T1 after the comparison period T1 is output, and controls the supply current value of the reference current source 100 as in the first embodiment.

本実施例によれば、所望のT2の周期精度が得られる通信ネットワークに接続されていれば、水晶振動子などの素子を、専用に用意する必要なく、部品点数を削減できる。   According to the present embodiment, as long as it is connected to a communication network that can obtain a desired cycle accuracy of T2, it is possible to reduce the number of components without having to prepare a dedicated element such as a crystal resonator.

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、タイミングチャートに示した信号極性は、一例であり、これに限定するものではない。また、上記の各構成、機能、処理部、処理手段等 は、それらの一部又は全部を、例えばひとつの集積回路で設計する等によりハードウェアで実現してもよい し、複数の集積回路で実現しても良い。   In addition, this invention is not limited to an above-described Example, Various modifications are included. For example, the above-described embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described. Further, a part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of one embodiment. Further, it is possible to add, delete, and replace other configurations for a part of the configuration of each embodiment. The signal polarity shown in the timing chart is an example, and the present invention is not limited to this. In addition, each of the above-described configurations, functions, processing units, processing means, etc. may be realized by hardware, for example, by designing a part or all of them with a single integrated circuit, or with a plurality of integrated circuits. It may be realized.

1 電流源補正回路
100 周期比較器
101 バンドギャップリファレンス回路
102 エラーアンプ
103 抵抗素子
104 NMOS
105 カレントミラー回路
200 発振回路
201 カレントミラー回路
300 基準電流源
701 データ判定回路
702 基準周期生成回路
703 周期カウンタ
704 比較周期生成回路
A T1=A/I1の関係を持つ比例係数
C1〜C2 発振回路の充放電容量
CMP1 非反転コンパレータ
I10 電圧電流変換部で生成された基準電流
I1 発振回路に供給される基準電流
I2 発振回路の充電電流
I3 発振回路の放電電流
I4 アナログ回路に供給される基準電流
Iref 所望の電流値
OPA1 オペアンプ
R1〜R2 非反転増幅回路の帰還抵抗
R10 可変抵抗器
R20 抵抗素子
T1 周期比較のための発振周期
T2 周期比較のための基準周期
V1 基準電圧
V2 電圧電流変換部の抵抗素子に掛かる電圧
V3 発振回路の動作電圧
V4 発振回路のコンパレータ入力部の電圧
DESCRIPTION OF SYMBOLS 1 Current source correction circuit 100 Period comparator 101 Band gap reference circuit 102 Error amplifier 103 Resistance element 104 NMOS
Reference Signs List 105 current mirror circuit 200 oscillation circuit 201 current mirror circuit 300 reference current source 701 data determination circuit 702 reference period generation circuit 703 period counter 704 comparison period generation circuit
A T1 = proportional coefficient with A / I1 relationship
C1 to C2 charge / discharge capacity of oscillation circuit
CMP1 non-inverting comparator
I10 Reference current generated by the voltage-current converter
I1 Reference current supplied to the oscillation circuit
I2 Oscillator charging current
I3 Oscillation circuit discharge current
I4 Reference current supplied to analog circuit
Iref desired current value
OPA1 operational amplifier
R1 to R2 Non-inverting amplifier feedback resistance
R10 variable resistor
R20 resistance element
Oscillation period for T1 period comparison
Reference period for T2 period comparison
V1 reference voltage
V2 Voltage applied to the resistance element of the voltage-current converter
V3 Oscillator circuit operating voltage
V4 Oscillator circuit comparator input voltage

Claims (5)

集積回路に内蔵され、基準電流を出力する基準電流源と、
前記基準電流源で生成された電流で駆動され、発振周期を任意に設定可能な発振回路と、
前記発振回路の出力周期を第1の入力とし、集積回路の外部から入力される基準周期を第2の入力とする周期比較器と、を有し、
前記周期比較器は、前記第1の周期と第2の周期差が所定範囲内になるように前記基準電流を調整する基準電流源回路。
A reference current source that is built in the integrated circuit and outputs a reference current; and
An oscillation circuit that is driven by the current generated by the reference current source and can arbitrarily set the oscillation period;
A period comparator having an output period of the oscillation circuit as a first input and a reference period input from the outside of the integrated circuit as a second input;
The cycle comparator is a reference current source circuit that adjusts the reference current so that a difference between the first cycle and the second cycle is within a predetermined range.
前記基準電流源は可変抵抗素子を備え、
前記可変抵抗素子の抵抗値を変更することで前記基準電流が調整される請求項1に記載の基準電流源回路。
The reference current source includes a variable resistance element,
The reference current source circuit according to claim 1, wherein the reference current is adjusted by changing a resistance value of the variable resistance element.
前記基準電流源はカレントミラー回路を備え、
前記カレントミラー回路のミラー比を変更することで前記基準電流が調整される請求項1に記載の基準電流源回路。
The reference current source includes a current mirror circuit;
The reference current source circuit according to claim 1, wherein the reference current is adjusted by changing a mirror ratio of the current mirror circuit.
前記基準周期の入力は、集積回路外部との通信信号から抽出される、ことを特徴とした、請求項1〜3に記載の基準電流源回路。   The reference current source circuit according to claim 1, wherein the input of the reference period is extracted from a communication signal with the outside of the integrated circuit. 基準電流I1を出力する基準電流回路において、
内部クロックT1と外部クロックT2を比較し、T1とT2の差分が所定範囲内となるようにI1を調整して内部クロックT1を変更する基準電流源回路。
In the reference current circuit that outputs the reference current I1,
A reference current source circuit that compares the internal clock T1 with the external clock T2 and adjusts I1 so that the difference between T1 and T2 falls within a predetermined range.
JP2017039954A 2017-03-03 2017-03-03 Reference current source circuit Active JP6715790B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017039954A JP6715790B2 (en) 2017-03-03 2017-03-03 Reference current source circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017039954A JP6715790B2 (en) 2017-03-03 2017-03-03 Reference current source circuit

Publications (2)

Publication Number Publication Date
JP2018147129A true JP2018147129A (en) 2018-09-20
JP6715790B2 JP6715790B2 (en) 2020-07-01

Family

ID=63590026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017039954A Active JP6715790B2 (en) 2017-03-03 2017-03-03 Reference current source circuit

Country Status (1)

Country Link
JP (1) JP6715790B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115529024A (en) * 2022-11-30 2022-12-27 上海海栎创科技股份有限公司 On-chip clock oscillator circuit and oscillation frequency control method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308617A (en) * 1987-06-10 1988-12-16 Nec Corp Fine constant current circuit
JPH1188162A (en) * 1997-09-11 1999-03-30 Mitsubishi Electric Corp Internal clock signal generating circuit device, internal clock signal generating method and memory device
US5933039A (en) * 1992-12-07 1999-08-03 Dallas Semiconductor Corporation Programmable delay line
JP2001175343A (en) * 1999-12-17 2001-06-29 Asahi Kasei Microsystems Kk Current mirror circuit and its current regulating method
US20070290731A1 (en) * 2006-06-14 2007-12-20 Freescale Semiconductor, Inc. Low pin count reset configuration
JP2008283539A (en) * 2007-05-11 2008-11-20 Oki Electric Ind Co Ltd Clock reproducing device for multivalued signal
JP2013165330A (en) * 2012-02-09 2013-08-22 Fujitsu Ltd Communication system, receiver and transmitter of communication system, and communication method
JP2016114496A (en) * 2014-12-16 2016-06-23 株式会社デンソー Anomaly monitoring circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308617A (en) * 1987-06-10 1988-12-16 Nec Corp Fine constant current circuit
US5933039A (en) * 1992-12-07 1999-08-03 Dallas Semiconductor Corporation Programmable delay line
JPH1188162A (en) * 1997-09-11 1999-03-30 Mitsubishi Electric Corp Internal clock signal generating circuit device, internal clock signal generating method and memory device
JP2001175343A (en) * 1999-12-17 2001-06-29 Asahi Kasei Microsystems Kk Current mirror circuit and its current regulating method
US20070290731A1 (en) * 2006-06-14 2007-12-20 Freescale Semiconductor, Inc. Low pin count reset configuration
JP2008283539A (en) * 2007-05-11 2008-11-20 Oki Electric Ind Co Ltd Clock reproducing device for multivalued signal
JP2013165330A (en) * 2012-02-09 2013-08-22 Fujitsu Ltd Communication system, receiver and transmitter of communication system, and communication method
JP2016114496A (en) * 2014-12-16 2016-06-23 株式会社デンソー Anomaly monitoring circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115529024A (en) * 2022-11-30 2022-12-27 上海海栎创科技股份有限公司 On-chip clock oscillator circuit and oscillation frequency control method

Also Published As

Publication number Publication date
JP6715790B2 (en) 2020-07-01

Similar Documents

Publication Publication Date Title
CN112290889B (en) On-chip RC oscillator, chip and communication terminal
CN107681994B (en) Oscillator circuit
US8384462B2 (en) Delay element, variable delay line, and voltage controlled oscillator, as well as display device and system comprising the same
KR101104720B1 (en) Oscillator circuit compensating for external voltage supply, temperature and process
US6577114B1 (en) Calibration circuit
CN110429915B (en) RC oscillating circuit
CN101242164A (en) Method and apparatus for tuning an active filter
KR101038624B1 (en) Oscillator Circuit and Memory System
JP2004320721A (en) Oscillation circuit and method for controlling the oscillation circuit
KR20180131476A (en) Relaxation oscillator, and wireless apparatus with relaxation oscillator
KR20050085690A (en) Temperature compensated r-c oscillator
CN113452352A (en) Adjustable current mode relaxation oscillator
JP2007124394A (en) Oscillator
WO2020097932A1 (en) Impedance adjustment circuit, chip and reference voltage generation circuit
CN110011644B (en) Ring oscillator
CN109510596B (en) Frequency adjusting circuit and CMOS oscillator
CN114499464A (en) Relaxation oscillator, chip and deviation correction method
JP6715790B2 (en) Reference current source circuit
KR20150019000A (en) Reference current generating circuit and method for driving the same
KR20050001317A (en) Balanced transformer less(btl) amplifier
CN113131868B (en) Digitally regulated oscillator
CN114726315A (en) RC relaxation oscillation circuit and RC relaxation oscillator
JP2004304564A (en) Fluctuation compensating oscillator
WO2018218450A1 (en) Oscillation circuit and user equipment
CN115296617A (en) Oscillation circuit and control method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200609

R150 Certificate of patent or registration of utility model

Ref document number: 6715790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250