JP2001174849A - Liquid crystal display device and its manufacturing method - Google Patents

Liquid crystal display device and its manufacturing method

Info

Publication number
JP2001174849A
JP2001174849A JP36301099A JP36301099A JP2001174849A JP 2001174849 A JP2001174849 A JP 2001174849A JP 36301099 A JP36301099 A JP 36301099A JP 36301099 A JP36301099 A JP 36301099A JP 2001174849 A JP2001174849 A JP 2001174849A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
interlayer insulating
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36301099A
Other languages
Japanese (ja)
Other versions
JP4202571B2 (en
Inventor
Takashi Hirose
貴司 廣瀬
Katsuo Iwasaki
勝男 岩▲崎▼
Junji Boshita
純二 坊下
Satohisa Asano
悟久 浅野
Mitsuhiro Uno
光宏 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP36301099A priority Critical patent/JP4202571B2/en
Publication of JP2001174849A publication Critical patent/JP2001174849A/en
Application granted granted Critical
Publication of JP4202571B2 publication Critical patent/JP4202571B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device capable of suppressing disconnection of connecting wirings connecting the wirings formed under the interlayer insulating film of an active element array substrate and its manufacturing method. SOLUTION: A substrate which has plural active elements, plural first wirings 2 electrically connected to the active elements, a second wiring 9 electrically connecting the wirings 2 each other, the interlayer insulating film 7 formed upward the active elements, the first wirings 2 and the second wiring 9 and plural pixel electrodes formed on the film 7 and in which the film 7 has an opening part 15 upward the second wiring 9 and the first wirings 2 and the second wiring 9 are electrically connected with connecting wirings 11 and contact holes 7b, 7c, is produced and an active element array substrate is obtained by electrically separating the first wirings 2 each other by cutting a part of the second wiring 9 in the substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置に関
する。
[0001] The present invention relates to a liquid crystal display device.

【0002】[0002]

【従来の技術】近年、液晶表示装置、特に各画素にスイ
ッチング素子としてアクティブ素子を配置したアクティ
ブマトリクス方式の液晶表示装置が、広く利用されてい
る。アクティブマトリクス方式の液晶表示装置は、アク
ティブ素子アレイ基板と対向基板との間に液晶を挟持し
て構成される。アクティブ素子アレイ基板は、基板に複
数の画素電極が行列状に配置され、画素電極の各々に対
応するように複数のアクティブ素子が配置されて構成さ
れる。
2. Description of the Related Art In recent years, a liquid crystal display device, particularly an active matrix type liquid crystal display device in which an active element is arranged as a switching element in each pixel, has been widely used. An active matrix type liquid crystal display device is configured by sandwiching liquid crystal between an active element array substrate and a counter substrate. The active element array substrate is configured such that a plurality of pixel electrodes are arranged in a matrix on the substrate, and a plurality of active elements are arranged so as to correspond to each of the pixel electrodes.

【0003】従来、アクティブ素子アレイ基板において
画素電極を最上層に形成することによって開口率を高め
た液晶表示装置が提案されている。このような液晶表示
装置およびその製造方法としては、例えば、シンジョウ
ら著、「短縮工程法により作製した高開口率11.3イ
ンチSVGA TFT−LCD」、1996年アクティ
ブマトリックス液晶表示装置国際学会(AM−LCD
96)予稿集、第201頁〜第204頁(M.Sinjou et
al.,A High Aperture Ratio 11.3 inch-diagonal SVGA
TFT-LCDs Fabricated by Reduced Process Method, Dig
est of Technical Papers 1996 International Worksho
p on Active-Matrix Liquid Crystal Displays(AM-LCD
96),pp.201〜pp.204)に記載されたものが知られてい
る。
Conventionally, there has been proposed a liquid crystal display device in which the aperture ratio is increased by forming a pixel electrode on an uppermost layer in an active element array substrate. Such a liquid crystal display device and a method of manufacturing the same are described, for example, in Shinjo et al., “High aperture ratio 11.3 inch SVGA TFT-LCD fabricated by a shortened process method”, 1996 Active Matrix Liquid Crystal Display International Association (AM). -LCD
96) Proceedings, pp. 201-204 (M. Sinjou et.
al., A High Aperture Ratio 11.3 inch-diagonal SVGA
TFT-LCDs Fabricated by Reduced Process Method, Dig
est of Technical Papers 1996 International Worksho
p on Active-Matrix Liquid Crystal Displays (AM-LCD
96), pp. 201 to 204) are known.

【0004】図5は、従来の液晶表示装置を構成するア
クティブ素子アレイ基板の構造を示す平面図である。図
5に示すように、基板21上に、複数の薄膜トランジス
タ(TFT)24と、TFTのゲート電極を兼ねた駆動
信号線22と、TFTのソース電極を兼ねた映像信号線
26とが形成されている。更に、TFT24、駆動信号
線22および映像信号線26を被覆するように層間絶縁
膜27が形成されており、層間絶縁膜27には、TFT
のドレイン電極25上に相当する部分に画素コンタクト
ホールが形成されている。画素電極28は層間絶縁膜2
7上に形成され、画素コンタクトホールを介してTFT
のドレイン電極25と電気的に接続されている。
FIG. 5 is a plan view showing the structure of an active element array substrate constituting a conventional liquid crystal display device. As shown in FIG. 5, a plurality of thin film transistors (TFTs) 24, a drive signal line 22 also serving as a gate electrode of the TFT, and a video signal line 26 serving also as a source electrode of the TFT are formed on a substrate 21. I have. Further, an interlayer insulating film 27 is formed so as to cover the TFT 24, the drive signal line 22, and the video signal line 26.
A pixel contact hole is formed in a portion corresponding to the drain electrode 25 of FIG. The pixel electrode 28 is an interlayer insulating film 2
7 and formed on the TFT through a pixel contact hole.
Is electrically connected to the drain electrode 25.

【0005】基板21上には、各配線の断線などの不良
の有無を検査するために試験信号を供給する試験信号線
29および32が設けられている。試験信号線29は、
全ての駆動信号線に一括して試験信号を供給できるよう
に、接続配線31を介して駆動信号線22と電気的に接
続されている。同様に、試験信号線32は、全ての映像
信号線に一括して試験信号を供給できるように、接続配
線34を介して映像信号線26と電気的に接続されてい
る。なお、駆動信号線22と試験信号線29との電気的
接続、および、映像信号線26と試験信号線32との電
気的接続は、検査終了後に基板の分割により分離され
る。
[0005] On the substrate 21, test signal lines 29 and 32 for supplying a test signal for inspecting the presence or absence of a defect such as disconnection of each wiring are provided. The test signal line 29 is
It is electrically connected to the drive signal line 22 via the connection wiring 31 so that the test signal can be supplied to all the drive signal lines collectively. Similarly, the test signal line 32 is electrically connected to the video signal line 26 via the connection wiring 34 so that a test signal can be collectively supplied to all the video signal lines. Note that the electrical connection between the drive signal line 22 and the test signal line 29 and the electrical connection between the video signal line 26 and the test signal line 32 are separated by dividing the board after the inspection.

【0006】このようなアクティブ素子アレイ基板を用
いることにより、画素電極を層間絶縁膜上に形成するこ
とによって、画素電極を駆動信号線および映像信号線の
上方まで拡張させることが可能となり、画素電極の面積
を大きくして、開口率の大きな液晶表示装置とすること
ができる。更に、層間絶縁膜を厚く形成することによ
り、画素電極と駆動信号線および映像信号線との間の容
量が低減され、クロストークの発生を抑制することがで
きる。
By using such an active element array substrate, by forming pixel electrodes on an interlayer insulating film, it is possible to extend the pixel electrodes to above the drive signal lines and the video signal lines. , The liquid crystal display device having a large aperture ratio can be obtained. Further, by forming the interlayer insulating film to be thick, the capacitance between the pixel electrode and the driving signal line and the video signal line can be reduced, and occurrence of crosstalk can be suppressed.

【0007】[0007]

【発明が解決しようとする課題】上記アクティブ素子ア
レイ基板においては、試験信号線を用いた検査が終了し
た後、映像信号線および駆動信号線と各試験信号線とを
電気的に分離するため基板が分割される。このため、層
間絶縁膜27には、通常、基板分割時の破片散乱を抑制
するため、基板の分割線に相当する領域に開口部35が
形成される。しかしながら、従来の液晶表示装置を構成
するアクティブ素子アレイ基板においては、層間絶縁膜
の開口部35付近において接続配線の断線が発生し易い
という問題があった。
In the above-mentioned active element array substrate, after the inspection using the test signal lines is completed, the substrate is used to electrically separate the video signal lines and the drive signal lines from the respective test signal lines. Is divided. For this reason, an opening 35 is usually formed in the interlayer insulating film 27 in a region corresponding to the dividing line of the substrate in order to suppress fragment scattering at the time of dividing the substrate. However, in the active element array substrate constituting the conventional liquid crystal display device, there is a problem that disconnection of the connection wiring is likely to occur near the opening 35 of the interlayer insulating film.

【0008】以下、図6を用いて、従来の液晶表示装置
を構成するアクティブ素子アレイ基板の製造方法を説明
するとともに、接続配線の断線発生の機構について説明
する。
Hereinafter, a method of manufacturing an active element array substrate constituting a conventional liquid crystal display device will be described with reference to FIG. 6, and a mechanism of occurrence of disconnection of connection wiring will be described.

【0009】まず、基板21上に駆動信号線22、試験
信号線29およびその他の配線30が形成された後、層
間絶縁膜27が形成される。次に、駆動信号線22の少
なくとも一部の上方と、開口部35に相当する領域の層
間絶縁膜27が除去された後、導電膜31aが形成され
る(図6(a))。続いて、導電膜31a上にポジ型の感
光性レジスト36が塗布され、露光される(図6
(b))。このとき、開口部35周辺の層間絶縁膜の縁
端部においては、レジストの塗布厚が薄くなるため薄膜
部36aが形成される。続いて、レジスト36が現像さ
れ、未露光部にレジストパターン36bが形成される
(図4(c))。このとき、レジストの露光部が除去さ
れるとともに、未露光部においても若干の膜厚減少が生
じる。レジストの薄膜部36aにおいては、この現像時
の膜厚減少によってレジストパターンが消失する場合が
ある。次に、レジストパターン36bをマスクとして導
電膜31aがエッチングされて接続配線31が形成され
るが、レジストパターン36bが消失した部分において
は、接続配線31に断線部31bが形成される(図4
(d))。
First, after a drive signal line 22, a test signal line 29 and other wiring 30 are formed on a substrate 21, an interlayer insulating film 27 is formed. Next, after the interlayer insulating film 27 in at least a part of the drive signal line 22 and a region corresponding to the opening 35 is removed, a conductive film 31a is formed (FIG. 6A). Subsequently, a positive photosensitive resist 36 is applied on the conductive film 31a and is exposed (FIG. 6).
(B)). At this time, a thin film portion 36a is formed at the edge of the interlayer insulating film around the opening 35 because the coating thickness of the resist is reduced. Subsequently, the resist 36 is developed, and a resist pattern 36b is formed on the unexposed portions (FIG. 4C). At this time, the exposed portions of the resist are removed, and a slight decrease in film thickness occurs in the unexposed portions. In the thin film portion 36a of the resist, the resist pattern may disappear due to the decrease in the film thickness during the development. Next, the conductive film 31a is etched using the resist pattern 36b as a mask to form the connection wiring 31. In the portion where the resist pattern 36b has disappeared, a disconnection portion 31b is formed in the connection wiring 31 (FIG. 4).
(D)).

【0010】断線部の発生を防止する方法としては、レ
ジスト塗布時に薄膜部が形成されるのを回避するため、
(1)層間絶縁膜の膜厚を薄くすること、(2)レジスト
の膜厚を厚くすることなどが考えられる。しかし、前者
では、画素領域において、画素電極と駆動信号線および
映像信号線との間の寄生容量が増加し、クロストークな
どの画質特性の劣化が懸念される。また、後者では、生
産タクト延長による生産性の低下が懸念される。
As a method for preventing the occurrence of a disconnection, a thin film portion is prevented from being formed at the time of applying a resist.
It is conceivable to (1) reduce the thickness of the interlayer insulating film, and (2) increase the thickness of the resist. However, in the former, the parasitic capacitance between the pixel electrode and the drive signal line and the video signal line increases in the pixel region, and there is a concern that the image quality characteristics such as crosstalk may be degraded. In the latter case, there is a concern that productivity may decrease due to extension of production tact.

【0011】本発明は上記課題に鑑み、アクティブ素子
アレイ基板において厚い層間絶縁膜を用いてクロストー
クの発生を抑制し、且つ、接続配線の断線を抑制するこ
とが可能な液晶表示装置およびその製造方法を提供する
ことを目的とする。
SUMMARY OF THE INVENTION In view of the above problems, the present invention provides a liquid crystal display device capable of suppressing the occurrence of crosstalk and the disconnection of connection wiring by using a thick interlayer insulating film in an active element array substrate, and manufacturing the same. The aim is to provide a method.

【0012】[0012]

【課題を解決するための手段】前記目的を達成するた
め、本発明の液晶表示装置は、互いに対向する2つの基
板間に液晶を封入してなる液晶表示装置であって、前記
基板の一方が、複数のアクティブ素子と、前記アクティ
ブ素子と電気的に接続された複数の第1の配線と、前記
第1の配線同士を電気的に接続する第2の配線と、前記
アクティブ素子、前記第1の配線および前記第2の配線
の上方に形成された層間絶縁膜と、前記アクティブ素子
の各々に対応させて前記層間絶縁膜上に形成された複数
の画素電極とを備え、前記層間絶縁膜が、前記第1の配
線および前記第2の配線の少なくとも一方の上方に開口
部を有し、前記第1の配線と前記第2の配線とが、前記
層間絶縁膜上に形成された接続配線および前記層間絶縁
膜に形成されたコンタクトホールを介して電気的に接続
されている基板から、前記層間絶縁膜の開口部で前記第
1の配線および前記第2の配線の少なくとも一方を切断
し、前記第1の配線同士を電気的に分離することによっ
て得られる基板であることを特徴とする。なお、前記第
1の配線としては、駆動信号線および映像信号線が例示
でき、前記第2の配線としては、不良検出のための試験
信号線が例示できる。このような構成にしたことによ
り、アクティブ素子アレイ基板において、層間絶縁膜を
厚膜としてクロストークの発生を抑制し、且つ、接続配
線の断線が抑制された液晶表示装置とすることができ
る。
In order to achieve the above object, a liquid crystal display device according to the present invention is a liquid crystal display device in which liquid crystal is sealed between two substrates facing each other, wherein one of the substrates is one of the substrates. A plurality of active elements, a plurality of first wirings electrically connected to the active element, a second wiring electrically connecting the first wirings, the active element, the first And an interlayer insulating film formed above the second wiring and the second wiring, and a plurality of pixel electrodes formed on the interlayer insulating film corresponding to each of the active elements, wherein the interlayer insulating film is An opening above at least one of the first wiring and the second wiring, wherein the first wiring and the second wiring are formed on the interlayer insulating film; The capacitor formed on the interlayer insulating film At least one of the first wiring and the second wiring is cut at an opening of the interlayer insulating film from a substrate which is electrically connected to the first wiring via a connection hole, and the first wirings are electrically connected to each other. It is a substrate obtained by separation. Note that a drive signal line and a video signal line can be exemplified as the first wiring, and a test signal line for detecting a defect can be exemplified as the second wiring. With this configuration, it is possible to provide a liquid crystal display device in which the occurrence of crosstalk is suppressed and the disconnection of the connection wiring is suppressed by using the interlayer insulating film as a thick film in the active element array substrate.

【0013】また、前記液晶表示装置においては、コン
タクトホールの口径が、5〜30μmであることが好ま
しい。接続配線の断線をより確実に抑制することができ
るからである。
In the above liquid crystal display device, it is preferable that the diameter of the contact hole is 5 to 30 μm. This is because disconnection of the connection wiring can be suppressed more reliably.

【0014】また、前記液晶表示装置においては、接続
配線が、画素電極と同じ材料で構成されていることが好
ましい。製造工程を簡素化することができるからであ
る。
In the liquid crystal display device, it is preferable that the connection wiring is made of the same material as the pixel electrode. This is because the manufacturing process can be simplified.

【0015】また、前記液晶表示装置においては、接続
配線が、インジウム錫酸化物(以下、「ITO」とす
る。)、Al、Al合金、AgおよびAg合金から選ば
れる少なくとも1種で構成されることが好ましい。IT
Oは透過型液晶表示装置の画素電極として、Al、Al
合金、AgおよびAg合金は反射型液晶表示装置の画素
電極として有用な材料である。従って、このような材料
を接続配線として用いることにより、画素電極と接続配
線と同じ材料で構成し、製造工程を簡素化することがで
きる。
In the liquid crystal display device, the connection wiring is made of at least one selected from indium tin oxide (hereinafter, referred to as "ITO"), Al, an Al alloy, Ag, and an Ag alloy. Is preferred. IT
O is a pixel electrode of a transmission type liquid crystal display device, and Al, Al
Alloys, Ag, and Ag alloys are useful materials for pixel electrodes of reflective liquid crystal display devices. Therefore, by using such a material for the connection wiring, the pixel electrode and the connection wiring can be made of the same material, and the manufacturing process can be simplified.

【0016】また、前記液晶表示装置においては、層間
絶縁膜が有機材料を主体とすることが好ましい。好適な
膜厚の層間絶縁膜とすることが容易だからである。
In the liquid crystal display device, it is preferable that the interlayer insulating film is mainly composed of an organic material. This is because an interlayer insulating film having a suitable thickness can be easily formed.

【0017】前記目的を達成するため、本発明の液晶表
示装置の製造方法は、基板上に複数のアクティブ素子を
形成する工程と、前記基板上に、前記アクティブ素子と
電気的に接続された複数の第1の配線と、前記第1の配
線と離間した第2の配線とを形成する工程と、前記アク
ティブ素子、前記第1の配線および前記第2の配線の上
方に層間絶縁膜を形成する工程と、前記層間絶縁膜の前
記第1の配線および前記第2の配線の少なくとも一方の
上方に開口部を形成する工程と、前記層間絶縁膜の前記
第1の配線および前記第2の配線の上方にコンタクトホ
ールを形成する工程と、前記層間絶縁膜上に接続配線を
形成して、前記第1の配線と前記第2の配線とを前記接
続配線および前記コンタクトホールを介して電気的に接
続し、前記第1の配線同士を前記第2の配線を介して電
気的に接続する工程と、前記層間絶縁膜上に前記アクテ
ィブ素子の各々に対応させて画素電極を形成する工程
と、前記層間絶縁膜の開口部において前記第1の配線お
よび前記第2の配線の少なくとも一方を切断し、前記第
1の配線同士を電気的に分離する工程とを含むことを特
徴とする。なお、前記第1の配線としては、駆動信号線
および映像信号線が例示でき、前記第2の配線として
は、不良検出のための試験信号線が例示できる。
In order to achieve the above object, a method of manufacturing a liquid crystal display device according to the present invention includes a step of forming a plurality of active elements on a substrate, and a step of forming a plurality of active elements on the substrate which are electrically connected to the active elements. Forming a first wiring and a second wiring separated from the first wiring, and forming an interlayer insulating film above the active element, the first wiring and the second wiring. Forming an opening above at least one of the first wiring and the second wiring in the interlayer insulating film; and forming an opening in the first wiring and the second wiring in the interlayer insulating film. Forming a contact hole above, forming a connection wiring on the interlayer insulating film, and electrically connecting the first wiring and the second wiring via the connection wiring and the contact hole And the first Electrically connecting the lines via the second wiring, forming a pixel electrode on the interlayer insulating film corresponding to each of the active elements, and forming a pixel electrode on the interlayer insulating film. Cutting at least one of the first wiring and the second wiring to electrically separate the first wirings from each other. In addition, as the first wiring, a driving signal line and a video signal line can be exemplified, and as the second wiring, a test signal line for detecting a defect can be exemplified.

【0018】このような構成にしたことにより、アクテ
ィブ素子アレイ基板における、層間絶縁膜を厚膜として
クロストークの発生を抑制し、且つ、接続配線の断線を
抑制することができる。
With this configuration, it is possible to suppress the occurrence of crosstalk and the disconnection of the connection wiring by using the interlayer insulating film as a thick film in the active element array substrate.

【0019】前記製造方法においては、コンタクトホー
ルの口径を、5〜30μmとすることが好ましい。接続
配線の断線をより確実に抑制することができるからであ
る。
In the above manufacturing method, the diameter of the contact hole is preferably 5 to 30 μm. This is because disconnection of the connection wiring can be suppressed more reliably.

【0020】また、前記製造方法においては、接続配線
を、画素電極と同じ材料で構成することが好ましい。製
造工程を簡素化することができるからである。
In the above-mentioned manufacturing method, it is preferable that the connection wiring is made of the same material as the pixel electrode. This is because the manufacturing process can be simplified.

【0021】また、前記製造方法においては、接続配線
を、ITO、Al、Al合金、AgおよびAg合金から
選ばれる少なくとも1種で構成することが好ましい。I
TOは透過型液晶表示装置の画素電極として、Al、A
l合金、AgおよびAg合金は反射型液晶表示装置の画
素電極として有用な材料である。従って、このような材
料を接続配線として用いることにより、画素電極と接続
配線と同じ材料で構成し、製造工程を簡素化することが
できる。
In the above-mentioned manufacturing method, it is preferable that the connection wiring is made of at least one selected from ITO, Al, Al alloy, Ag and Ag alloy. I
TO is a pixel electrode of a transmissive liquid crystal display device, and Al, A
1 alloy, Ag and Ag alloy are materials useful as pixel electrodes of a reflection type liquid crystal display device. Therefore, by using such a material for the connection wiring, the pixel electrode and the connection wiring can be made of the same material, and the manufacturing process can be simplified.

【0022】また、前記製造方法においては、層間絶縁
膜が有機材料を主体とすることが好ましい。好適な膜厚
の層間絶縁膜とすることが容易だからである。
In the above-mentioned manufacturing method, it is preferable that the interlayer insulating film is mainly composed of an organic material. This is because an interlayer insulating film having a suitable thickness can be easily formed.

【0023】[0023]

【発明の実施の形態】本発明に係る液晶表示装置は、各
画素にスイッチング素子としてアクティブ素子を配置し
たアクティブマトリクス型液晶表示装置である。本発明
に係る液晶表示装置の構造の一例においては、アクティ
ブ素子アレイ基板と対向基板とがスペーサーを介して対
向配置されており、両基板間に液晶が保持されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A liquid crystal display device according to the present invention is an active matrix type liquid crystal display device in which an active element is arranged as a switching element in each pixel. In one example of the structure of the liquid crystal display device according to the present invention, the active element array substrate and the opposing substrate are arranged to face each other via a spacer, and liquid crystal is held between the two substrates.

【0024】アクティブ素子アレイ基板は、複数の画素
電極、アクティブ素子および各種の配線が配置されてな
る基板から、特定の配線間の電気的接続を切断すること
によって得られる基板である。
The active element array substrate is a substrate obtained by cutting electrical connection between specific wirings from a substrate on which a plurality of pixel electrodes, active elements and various wirings are arranged.

【0025】図1は、本発明に係る液晶表示装置を構成
するアクティブ素子アレイ基板の構造の一例を示す平面
図である。また、図2は、図1のA−A’に沿った断面
図であり、図3は、図1のB−B’に沿った断面図であ
る。なお、図1〜3は、特定の配線間の電気的接続を切
断する前のアクティブ素子アレイ基板の構造を示してい
る。
FIG. 1 is a plan view showing an example of the structure of an active element array substrate constituting a liquid crystal display device according to the present invention. FIG. 2 is a cross-sectional view along the line AA ′ in FIG. 1, and FIG. 3 is a cross-sectional view along the line BB ′ in FIG. FIGS. 1 to 3 show the structure of the active element array substrate before disconnecting the electrical connection between specific wirings.

【0026】図1に示すように、基板1に、画素電極8
およびアクティブ素子を含む画素が複数配置されている
(以下、この領域を「画素領域」とする。)。画素領域
の周囲には、画素領域より伸延した駆動信号線2および
映像信号線6、前記配線に試験信号を供給するための試
験信号線9および12、並びに、その他の配線10およ
び13などが配置されている(以下、この領域を「周辺
領域」とする。)。
As shown in FIG. 1, a pixel electrode 8
And a plurality of pixels including active elements (hereinafter, this region is referred to as a “pixel region”). Around the pixel area, a drive signal line 2 and a video signal line 6 extending from the pixel area, test signal lines 9 and 12 for supplying a test signal to the wiring, and other wirings 10 and 13 are arranged. (Hereinafter, this area is referred to as a “peripheral area”).

【0027】まず、画素領域の構造について説明する。
図1および図2に示すように、基板1上に、複数の薄膜
トランジスタ(以下、「TFT」とする。)が行列状に
配置されている。TFTは、基板1上に形成されたゲー
ト電極と、ゲート電極上にゲート絶縁膜3を介して形成
された半導体層4と、半導体層4と電気的に接続された
ソース電極およびドレイン電極5とで構成されている。
なお、TFTの構造は、上記構造に限定されるものでは
なく、従来からアクティブマトリクス型液晶表示装置に
用いられているあらゆる構造を採用することができる。
First, the structure of the pixel area will be described.
As shown in FIGS. 1 and 2, a plurality of thin film transistors (hereinafter, referred to as “TFTs”) are arranged in a matrix on a substrate 1. The TFT includes a gate electrode formed on a substrate 1, a semiconductor layer 4 formed on the gate electrode via a gate insulating film 3, a source electrode and a drain electrode 5 electrically connected to the semiconductor layer 4. It is composed of
Note that the structure of the TFT is not limited to the above structure, and any structure conventionally used for an active matrix liquid crystal display device can be employed.

【0028】基板1上には、TFTの各行に対応させて
駆動信号線2が形成されている。駆動信号線2は、TF
Tに駆動信号を供給するための配線である。また、TF
Tの各列に対応させて映像信号線6が形成されている。
映像信号線6は、画素電極8にTFTを介して映像信号
を供給するための配線である。
On the substrate 1, drive signal lines 2 are formed corresponding to each row of TFTs. The drive signal line 2 is TF
This is a wiring for supplying a drive signal to T. Also, TF
Video signal lines 6 are formed corresponding to each column of T.
The video signal line 6 is a wiring for supplying a video signal to the pixel electrode 8 via a TFT.

【0029】各TFTのゲート電極は、行方向に隣接す
る別のTFTを構成するゲート電極とともに、駆動信号
線2に接続されている。また、各TFTのソース電極
は、列方向に隣接する別のTFTを構成するソース電極
とともに、映像信号線6に接続されている。なお、図1
および図2に示すように、駆動信号線2は、ゲート電極
と一体化させて形成することができ、映像信号線6は、
ソース電極と一体化させて形成することができる。
The gate electrode of each TFT is connected to the drive signal line 2 together with the gate electrodes forming another TFT adjacent in the row direction. The source electrode of each TFT is connected to the video signal line 6 together with the source electrodes of another TFT adjacent in the column direction. FIG.
As shown in FIG. 2 and FIG. 2, the drive signal line 2 can be formed integrally with the gate electrode.
It can be formed integrally with the source electrode.

【0030】更に、基板1には、TFT、駆動信号線2
および映像信号線6の上方に層間絶縁膜7が形成されて
いる。層間絶縁膜7の膜厚は、好ましくは1.5〜3.
5μmである。また、層間絶縁膜7としては、例えば、
アクリル樹脂などの有機材料を使用することができる。
Further, the substrate 1 includes a TFT and a drive signal line 2.
Further, an interlayer insulating film 7 is formed above the video signal line 6. The thickness of the interlayer insulating film 7 is preferably 1.5-3.
5 μm. As the interlayer insulating film 7, for example,
An organic material such as an acrylic resin can be used.

【0031】層間絶縁膜7上に画素電極8が形成されて
いる。画素電極8は、層間絶縁膜7に形成された画素コ
ンタクトホール7aを介して、対応するTFTのドレイ
ン電極5と電気的に接続されている。画素電極8として
は、透過型液晶表示装置を構成する場合は、ITOなど
の透光性材料を使用することができる。また、反射型液
晶表示装置を構成する場合は、Al若しくはAgまたは
それらの合金などの非透光性材料を使用することができ
る。
The pixel electrode 8 is formed on the interlayer insulating film 7. The pixel electrode 8 is electrically connected to the corresponding drain electrode 5 of the TFT via a pixel contact hole 7a formed in the interlayer insulating film 7. When forming a transmissive liquid crystal display device, a translucent material such as ITO can be used as the pixel electrode 8. When a reflective liquid crystal display device is formed, a non-translucent material such as Al, Ag, or an alloy thereof can be used.

【0032】次に、周辺領域の構造について説明する。
図1に示すように、周辺領域においては、TFTと電気
的に接続された駆動信号線2および映像信号線6が画素
領域より伸延し、各々、試験信号線9および12と電気
的に接続されている。以下、駆動信号線2と試験信号線
9との電気的接続が為されている部分の構造について、
図3を用いて説明する。
Next, the structure of the peripheral area will be described.
As shown in FIG. 1, in the peripheral region, the drive signal line 2 and the video signal line 6 electrically connected to the TFT extend from the pixel region, and are electrically connected to the test signal lines 9 and 12, respectively. ing. Hereinafter, the structure of the portion where the drive signal line 2 and the test signal line 9 are electrically connected will be described.
This will be described with reference to FIG.

【0033】基板1上に、駆動信号線2および試験信号
線9が、互いに離間するように配置されている。試験信
号線9は、TFTまたは駆動信号線2の不良の有無を検
査する際に駆動信号線2に試験信号を供給するための配
線である。例えば、試験信号線9は、図1に示すよう
に、駆動信号線2の各々に対応するように形成された複
数の分岐部9aと、分岐部9a同士を電気的に接続する
配線部9bとで構成された、櫛形の配線として形成する
ことができる。
The drive signal line 2 and the test signal line 9 are arranged on the substrate 1 so as to be separated from each other. The test signal line 9 is a wiring for supplying a test signal to the drive signal line 2 when inspecting the TFT or the drive signal line 2 for defects. For example, as shown in FIG. 1, the test signal line 9 includes a plurality of branch portions 9a formed so as to correspond to each of the drive signal lines 2, and a wiring portion 9b that electrically connects the branch portions 9a to each other. Can be formed as a comb-shaped wiring.

【0034】また、基板1上には、試験信号線9と駆動
信号線2との間隙に、別の配線10が配置されている。
この配線10としては、例えば、映像信号線6に断線が
生じた場合に、当該映像信号線6に代わってTFTに駆
動信号を供給するために設けられる救済線などが挙げら
れる。
Further, another wiring 10 is arranged on the substrate 1 in a gap between the test signal line 9 and the drive signal line 2.
The wiring 10 includes, for example, a relief line provided to supply a driving signal to the TFT in place of the video signal line 6 when the video signal line 6 is disconnected.

【0035】各配線が形成された基板1上には、層間絶
縁膜7が形成されている。層間絶縁膜7の膜厚および構
成材料については前述した通りである。
An interlayer insulating film 7 is formed on the substrate 1 on which each wiring is formed. The thickness and constituent material of the interlayer insulating film 7 are as described above.

【0036】層間絶縁膜7には、駆動信号線2および試
験信号線9の上方に相当する領域に、各々、コンタクト
ホール7bおよび7cが形成されている。コンタクトホ
ール7bおよび7cの口径は、通常5〜30μm、好ま
しくは5〜15μmである。
In the interlayer insulating film 7, contact holes 7b and 7c are formed in regions corresponding to the positions above the drive signal lines 2 and the test signal lines 9, respectively. The diameter of the contact holes 7b and 7c is usually 5 to 30 μm, preferably 5 to 15 μm.

【0037】層間絶縁膜7上には、接続配線11が形成
されている。接続配線11は、駆動信号線2および試験
信号線9の少なくとも一部を被覆するように形成され、
駆動信号線2と試験信号線9とをコンタクトホール7b
および7cを介して電気的に接続している。
The connection wiring 11 is formed on the interlayer insulating film 7. The connection wiring 11 is formed so as to cover at least a part of the drive signal line 2 and the test signal line 9,
The drive signal line 2 and the test signal line 9 are connected to the contact holes 7b.
And 7c are electrically connected.

【0038】接続配線11は、画素電極8と異なる導電
性材料で構成することもできるが、画素電極8と共通の
導電性材料で構成されることが好ましい。具体的には、
ITO、Al若しくはAgまたはそれらの合金などを使
用することができる。
The connection wiring 11 can be made of a conductive material different from that of the pixel electrode 8, but is preferably made of a common conductive material with the pixel electrode 8. In particular,
ITO, Al, Ag, or an alloy thereof can be used.

【0039】また、周辺領域において、映像信号線6と
試験信号線12との電気的接続が為される部分の構造
は、駆動信号線2と試験信号線9との電気的接続が為さ
れる部分と実質的に同様の構造とすることができる。す
なわち、基板1上に、分岐部12aおよび配線部12b
を含む試験信号線12と、映像信号線6とが互いに離間
するように配置され、その間隙に配線13が配置されて
いる。この基板1上に、映像信号線6および試験信号線
12上にコンタクトホール7dおよび7eを有する層間
絶縁膜7が形成され、この層間絶縁膜7上に接続配線1
4が形成されており、映像信号線6と試験信号線12と
が接続配線14並びにコンタクトホール7dおよび7e
を介して電気的に接続された構造とすることができる。
The structure of the portion where the video signal line 6 and the test signal line 12 are electrically connected in the peripheral area is such that the drive signal line 2 and the test signal line 9 are electrically connected. The structure can be substantially the same as the portion. That is, the branch portion 12a and the wiring portion 12b
Are arranged so as to be separated from each other, and the wiring 13 is arranged in a gap therebetween. On the substrate 1, an interlayer insulating film 7 having contact holes 7d and 7e is formed on the video signal line 6 and the test signal line 12, and the connection wiring 1 is formed on the interlayer insulating film 7.
4 are formed, and the video signal line 6 and the test signal line 12 are connected to the connection wiring 14 and the contact holes 7d and 7e.
And a structure electrically connected via the.

【0040】周辺領域においては、層間絶縁膜7に開口
部15が形成された領域が存在する。開口部15は、例
えば、駆動信号線2同士および映像信号線6同士を電気
的に分離する際に、試験信号線9および12の一部、具
体的には分岐部9aおよび分岐部12aを切断するため
の切断線に相当するものである。
In the peripheral region, there is a region where the opening 15 is formed in the interlayer insulating film 7. The opening 15 cuts a part of the test signal lines 9 and 12, specifically, the branch portions 9a and 12a when electrically separating the drive signal lines 2 and the video signal lines 6, for example. This is equivalent to a cutting line for cutting.

【0041】図1に示すように、開口部15は、試験信
号線9および12の上方に溝状に形成することができ
る。具体的には、分岐部9aおよび分岐部12aの上方
に、分岐部9aおよび分岐部12aに直交するように形
成することができる。なお、開口部15の幅は、0.1
〜2mm程度が適当である。
As shown in FIG. 1, the opening 15 can be formed in a groove shape above the test signal lines 9 and 12. Specifically, it can be formed above the branch portions 9a and 12a so as to be orthogonal to the branch portions 9a and 12a. The width of the opening 15 is 0.1
About 2 mm is appropriate.

【0042】上記アクティブ素子アレイ基板は、以下の
ようにして作製することができる。
The active element array substrate can be manufactured as follows.

【0043】図4は、本発明の製造方法におけるアクテ
ィブ素子アレイ基板の作製工程を説明する図であり、図
3と同一領域の断面図を示すものである。
FIG. 4 is a diagram for explaining a manufacturing process of the active element array substrate in the manufacturing method of the present invention, and is a cross-sectional view of the same region as FIG.

【0044】まず、基板1上に第1の導電膜を形成した
後、これをパターニングして、駆動信号線2、試験信号
線9および配線10を形成する。図1に示すように、駆
動信号線2はゲート電極と接続された形状に形成され
る。第1の導電膜としては、例えば、Ti/Al/Ti
を各々100/200/100nmの膜厚で積層した3
層膜を使用することができる。また、第1の導電膜の形
成方法としては、Arガスを用いたスパッタリング法を
採用することができる。
First, after a first conductive film is formed on the substrate 1, the first conductive film is patterned to form the drive signal line 2, the test signal line 9, and the wiring 10. As shown in FIG. 1, the drive signal line 2 is formed in a shape connected to the gate electrode. As the first conductive film, for example, Ti / Al / Ti
Were laminated in a film thickness of 100/200/100 nm, respectively.
Layered films can be used. As a method for forming the first conductive film, a sputtering method using an Ar gas can be employed.

【0045】次に、ゲート絶縁膜としてシリコン窒化物
を成膜した後、アモルファスシリコンを成膜しパターニ
ングして半導体層を形成する。各膜の形成方法として
は、例えば、プラズマ化学気相蒸着法を採用することが
できる。
Next, after a silicon nitride film is formed as a gate insulating film, amorphous silicon is formed and patterned to form a semiconductor layer. As a method for forming each film, for example, a plasma enhanced chemical vapor deposition method can be adopted.

【0046】次に、第2の導電膜を成膜した後、これを
パターニングし、TFTのドレイン電極(図1の5に相
当する。)、映像信号線(図1の6に相当する。)、試
験信号線(図1の12に相当する。)および配線(図1
の13に相当する。)を形成する。図1に示すように、
映像信号線はソース電極と接続された形状に形成され
る。第2の導電膜としては、例えば、Ti/Al/Ti
を各々100/200/100nmの膜厚で積層した3
層膜を使用することができる。また、第2の導電膜の形
成方法としては、Arガスを用いたスパッタリング法を
採用することができる。
Next, after forming a second conductive film, it is patterned, and the drain electrode of the TFT (corresponding to 5 in FIG. 1) and the video signal line (corresponding to 6 in FIG. 1). , Test signal lines (corresponding to 12 in FIG. 1) and wiring (FIG. 1).
This corresponds to 13. ) Is formed. As shown in FIG.
The video signal line is formed in a shape connected to the source electrode. As the second conductive film, for example, Ti / Al / Ti
Were laminated in a film thickness of 100/200/100 nm, respectively.
Layered films can be used. As a method for forming the second conductive film, a sputtering method using an Ar gas can be employed.

【0047】次に、感光性有機材料を塗布して層間絶縁
膜7を形成する。続いて、層間絶縁膜7を露光現像し、
画素領域においてはドレイン電極の上方に画素コンタク
トホール(図1の7aに相当する。)を形成し、周辺領
域においては、駆動信号線2および試験信号線9の上方
にコンタクトホール7bおよび7cを形成し、映像信号
線および試験信号線(図1の12に相当する。)の上方
にコンタクトホール(図1の7dおよび7eに相当す
る。)を形成する。コンタクトホールの口径は、前述し
た通りである。また同時に、試験信号線9および試験信
号線(図1の12に相当する。)上の層間絶縁膜7に、
溝状の開口部15を形成する。
Next, a photosensitive organic material is applied to form an interlayer insulating film 7. Subsequently, the interlayer insulating film 7 is exposed and developed,
In the pixel region, a pixel contact hole (corresponding to 7a in FIG. 1) is formed above the drain electrode, and in the peripheral region, contact holes 7b and 7c are formed above the drive signal line 2 and the test signal line 9. Then, a contact hole (corresponding to 7d and 7e in FIG. 1) is formed above the video signal line and the test signal line (corresponding to 12 in FIG. 1). The diameter of the contact hole is as described above. At the same time, the test signal line 9 and the interlayer insulating film 7 on the test signal line (corresponding to 12 in FIG. 1)
A groove-shaped opening 15 is formed.

【0048】次に、第3の導電膜11aを成膜する(図
4(a))。第3の導電膜11aとしては、例えば、I
TOなどを使用することができ、膜厚は約100nm程
度とすることができる。また、第3の導電膜11aの形
成は、例えば、Ar、O2混合ガスを用いたスパッタリ
ング法によって実施することができる。
Next, a third conductive film 11a is formed (FIG. 4A). As the third conductive film 11a, for example, I
TO or the like can be used, and the film thickness can be about 100 nm. The formation of the third conductive film 11a can be performed by, for example, a sputtering method using a mixed gas of Ar and O 2 .

【0049】次に、ポジ型感光性レジスト16をスピン
塗布する。レジスト16の塗布厚は、1.0〜2.0μ
m程度が適当である。このとき、層間絶縁膜の開口部1
5周辺においては、レジスト16の膜厚が他の部分より
も薄くなり、薄膜部16aが形成される。これに対し
て、コンタクトホール7bおよび7c周辺においては、
コンタクトホール7bおよび7cの口径が十分に小さい
ため薄膜部は形成されない。
Next, a positive photosensitive resist 16 is spin-coated. The coating thickness of the resist 16 is 1.0 to 2.0 μm
About m is appropriate. At this time, the opening 1 of the interlayer insulating film is formed.
In the vicinity of 5, the thickness of the resist 16 becomes thinner than other portions, and a thin film portion 16a is formed. On the other hand, around the contact holes 7b and 7c,
Since the diameters of the contact holes 7b and 7c are sufficiently small, no thin film portion is formed.

【0050】続いて、レジスト16に対して、画素領域
においては画素電極のパターンを遮光し、周辺領域にお
いては、駆動信号線2と試験信号線9とを電気的に接続
する接続配線のパターンと、映像信号線と試験信号線
(図1の12に相当する。)とを電気的に接続する接続
配線のパターンとを遮光したフォトマスク17を介し
て、紫外線18を照射する(図4(b))。このとき、開
口部15周辺に形成されたレジストの薄膜部16aは、
紫外線18により露光される。
Subsequently, with respect to the resist 16, the pattern of the pixel electrode is shielded from light in the pixel region, and the pattern of the connection wiring for electrically connecting the drive signal line 2 and the test signal line 9 is formed in the peripheral region. Then, ultraviolet rays 18 are irradiated through a photomask 17 which shields a pattern of a connection wiring for electrically connecting the video signal line and the test signal line (corresponding to 12 in FIG. 1) (FIG. 4B). )). At this time, the thin film portion 16a of the resist formed around the opening 15 is
It is exposed by ultraviolet rays 18.

【0051】次に、レジスト16を現像し、画素領域に
おいては画素電極のパターンを有し、周辺領域において
は、駆動信号線2と試験信号線9とを電気的に接続する
接続配線のパターンと、映像信号線と試験信号線(図1
の12に相当する。)とを電気的に接続する接続配線の
パターンとを有するレジストパターン16bを形成する
(図4(c))。このとき、開口部15周辺に存在するレ
ジストの薄膜部16aは除去される。
Next, the resist 16 is developed to have a pixel electrode pattern in the pixel region, and a connection wiring pattern for electrically connecting the drive signal line 2 and the test signal line 9 in the peripheral region. , Video signal line and test signal line (Fig. 1
This corresponds to 12. ) Is formed (FIG. 4C). At this time, the resist thin film portion 16a existing around the opening 15 is removed.

【0052】次に、レジストパターン16bをマスクと
して第3の導電膜11aをエッチングした後、レジスト
パターン16bを剥離する(図4(d))。これにより、
画素領域に画素電極(図1の8に相当する。)が形成さ
れ、周辺領域においては、駆動信号線2と試験信号線9
とを電気的に接続する接続配線11と、映像信号線と試
験信号線(図1の12に相当する。)とを電気的に接続
する接続配線(図1の14に相当する。)とが形成さ
れ、アクティブ素子アレイ基板が得られる。
Next, after the third conductive film 11a is etched using the resist pattern 16b as a mask, the resist pattern 16b is peeled off (FIG. 4D). This allows
Pixel electrodes (corresponding to 8 in FIG. 1) are formed in the pixel region, and the drive signal lines 2 and the test signal lines 9 are formed in the peripheral region.
And a connection wiring (corresponding to 14 in FIG. 1) for electrically connecting the video signal line and the test signal line (corresponding to 12 in FIG. 1). Thus, an active element array substrate is obtained.

【0053】本発明の液晶表示装置は、上記アクティブ
素子アレイ基板を用いて、以下の要領で作製される。
The liquid crystal display device of the present invention is manufactured using the active element array substrate in the following manner.

【0054】まず、上記アクティブ素子アレイ基板と対
向基板とを、スペーサーを介して対向配置し、両基板間
に液晶を封入することにより液晶セルを形成する。な
お、対向基板は、基板上に対向電極を形成することによ
り作製できる。
First, a liquid crystal cell is formed by disposing the active element array substrate and the opposing substrate to face each other via a spacer, and sealing liquid crystal between the two substrates. Note that the counter substrate can be manufactured by forming a counter electrode on the substrate.

【0055】次に、得られた液晶セルに対して、試験信
号線9および12に試験信号を印加し、液晶セルが正常
に動作するか否かを確認する。
Next, a test signal is applied to the test signal lines 9 and 12 for the obtained liquid crystal cell, and it is confirmed whether or not the liquid crystal cell operates normally.

【0056】次に、アクティブ素子アレイ基板の駆動信
号線2同士および映像信号線6同士を電気的に分離する
工程が実施される。駆動信号線2同士および映像信号線
6同士の電気的な分離は、特定の配線の一部を切断する
ことにより実施され、例えば、図1に示した構造のアク
ティブ素子アレイ基板の場合、開口部15において、試
験信号線9および12の一部、具体的には分岐部9aお
よび12aを切断することによって実施される。配線の
切断は、基板の分割またはレーザーの照射などの方法に
よって実施することができる。
Next, a step of electrically separating the drive signal lines 2 and the video signal lines 6 of the active element array substrate is performed. The electrical separation between the drive signal lines 2 and the video signal lines 6 is performed by cutting a part of a specific wiring. For example, in the case of the active element array substrate having the structure shown in FIG. At 15, this is performed by cutting a part of the test signal lines 9 and 12, specifically, the branch portions 9a and 12a. The wiring can be cut by a method such as dividing the substrate or irradiating a laser.

【0057】更に、液晶セルの両面に偏光板を配置し、
バックライトなどを適宜配置して、液晶表示装置が得ら
れる。
Further, polarizing plates are arranged on both sides of the liquid crystal cell,
A liquid crystal display device can be obtained by appropriately arranging a backlight and the like.

【0058】以上説明したように、本発明においては、
アクティブ素子アレイ基板の層間絶縁膜下に形成された
配線同士を、層間絶縁膜上に形成された接続配線および
コンタクトホールを介して電気的に接続している。前述
したように、コンタクトホールは口径が比較的小さいた
め、厚い層間絶縁膜を用いた場合であっても、接続配線
形成のためのレジスト塗布工程(図4(b)工程)にお
いて、コンタクトホール周辺でレジストの塗布厚が小さ
くなることを避けることができる。従って、コンタクト
ホール周辺でレジストパターンが消失しないため、接続
配線の断線を抑制することができる。
As described above, in the present invention,
Wirings formed below the interlayer insulating film of the active element array substrate are electrically connected to each other through connection wires and contact holes formed on the interlayer insulating film. As described above, since the diameter of the contact hole is relatively small, even when a thick interlayer insulating film is used, in the resist coating step (FIG. 4B) for forming the connection wiring, the area around the contact hole is reduced. Thus, it is possible to prevent the coating thickness of the resist from being reduced. Therefore, since the resist pattern does not disappear around the contact hole, disconnection of the connection wiring can be suppressed.

【0059】なお、上記説明においては、接続配線と同
質の導電膜(すなわち、第3の導電膜)を、層間絶縁膜
の開口部から除去した例を示したが、開口部に前記導電
膜を残存させてもよい。この場合、後に実施される配線
の切断工程において、残存させた前記導電膜を試験信号
線とともに切断すればよい。
In the above description, an example is shown in which the conductive film of the same quality as the connection wiring (ie, the third conductive film) is removed from the opening of the interlayer insulating film. It may be left. In this case, the remaining conductive film may be cut together with a test signal line in a wiring cutting step performed later.

【0060】また、駆動信号線同士および映像信号線同
士の電気的分離を、層間絶縁膜の開口部を試験信号線上
に形成して試験信号線を切断することによって実施する
例を示したが、層間絶縁膜の開口部を駆動信号線上およ
び映像信号線上に形成し、駆動信号線および映像信号線
を切断することによって実施してもよい。
Also, an example has been shown in which the electrical separation between the drive signal lines and the video signal lines is performed by forming an opening in the interlayer insulating film on the test signal line and cutting the test signal line. The present invention may be implemented by forming openings in the interlayer insulating film on the drive signal lines and the video signal lines, and cutting the drive signal lines and the video signal lines.

【0061】また、アクティブ素子としては、TFTに
限定されるものではなく、例えばMIMなどの二端子非
線形素子を使用することも可能である。
The active element is not limited to the TFT, but may be a two-terminal non-linear element such as MIM.

【0062】[0062]

【発明の効果】以上のように、本発明の液晶表示装置
は、互いに対向する2つの基板間に液晶を封入してなる
液晶表示装置であって、前記基板の一方が、複数のアク
ティブ素子と、前記アクティブ素子と電気的に接続され
た複数の第1の配線と、前記第1の配線同士を電気的に
接続する第2の配線と、前記アクティブ素子、前記第1
の配線および前記第2の配線の上方に形成された層間絶
縁膜と、前記アクティブ素子の各々に対応させて前記層
間絶縁膜上に形成された複数の画素電極とを備え、前記
層間絶縁膜が、前記第1の配線および前記第2の配線の
少なくとも一方の上方に開口部を有し、前記第1の配線
と前記第2の配線とが、前記層間絶縁膜上に形成された
接続配線および前記層間絶縁膜に形成されたコンタクト
ホールを介して電気的に接続されている基板から、前記
層間絶縁膜の開口部で前記第1の配線および前記第2の
配線の少なくとも一方を切断し、前記第1の配線同士を
電気的に分離することによって得られる基板であるた
め、アクティブ素子アレイ基板において、層間絶縁膜を
厚膜としてクロストークの発生を抑制し、且つ、接続配
線の断線を抑制した液晶表示装置とすることができる。
As described above, the liquid crystal display device of the present invention is a liquid crystal display device in which liquid crystal is sealed between two substrates facing each other, wherein one of the substrates has a plurality of active elements. A plurality of first wirings electrically connected to the active element; a second wiring electrically connecting the first wirings to each other;
And an interlayer insulating film formed above the second wiring and the second wiring, and a plurality of pixel electrodes formed on the interlayer insulating film corresponding to each of the active elements, wherein the interlayer insulating film is An opening above at least one of the first wiring and the second wiring, wherein the first wiring and the second wiring are formed on the interlayer insulating film; Cutting at least one of the first wiring and the second wiring at an opening of the interlayer insulating film from a substrate electrically connected through a contact hole formed in the interlayer insulating film; Since the substrate is obtained by electrically separating the first wirings from each other, the occurrence of crosstalk is suppressed by using an interlayer insulating film as a thick film in the active element array substrate, and disconnection of the connection wiring is suppressed. It can be a crystal display device.

【0063】また、本発明の液晶表示装置の製造方法に
よれば、基板上に複数のアクティブ素子を形成する工程
と、前記基板上に、前記アクティブ素子と電気的に接続
された複数の第1の配線と、前記第1の配線と離間した
第2の配線とを形成する工程と、前記アクティブ素子、
前記第1の配線および前記第2の配線の上方に層間絶縁
膜を形成する工程と、前記層間絶縁膜の前記第1の配線
および前記第2の配線の少なくとも一方の上方に開口部
を形成する工程と、前記層間絶縁膜の前記第1の配線お
よび前記第2の配線の上方にコンタクトホールを形成す
る工程と、前記層間絶縁膜上に接続配線を形成して、前
記第1の配線と前記第2の配線とを前記接続配線および
前記コンタクトホールを介して電気的に接続し、前記第
1の配線同士を前記第2の配線を介して電気的に接続す
る工程と、前記層間絶縁膜上に前記アクティブ素子の各
々に対応させて画素電極を形成する工程と、前記層間絶
縁膜の開口部で前記第1の配線および前記第2の配線の
少なくとも一方を切断し、前記第1の配線同士を電気的
に分離する工程とを含むため、アクティブ素子アレイ基
板において、層間絶縁膜を厚膜としてクロストークの発
生を抑制し、且つ、接続配線の断線を抑制した液晶表示
装置とすることができる。
Further, according to the method of manufacturing a liquid crystal display device of the present invention, a step of forming a plurality of active elements on a substrate, and a step of forming a plurality of first active elements electrically connected to the active elements on the substrate. Forming a second wiring and a second wiring separated from the first wiring; and
Forming an interlayer insulating film above the first wiring and the second wiring; and forming an opening above at least one of the first wiring and the second wiring in the interlayer insulating film. Forming a contact hole above the first wiring and the second wiring in the interlayer insulating film; forming a connection wiring on the interlayer insulating film; Electrically connecting the second wiring to the second wiring via the connection wiring and the contact hole, and electrically connecting the first wirings to each other via the second wiring; Forming a pixel electrode corresponding to each of the active elements, and cutting at least one of the first wiring and the second wiring at an opening of the interlayer insulating film, and forming the first wirings with each other. Electrically separating the To include, in the active device array substrate, an interlayer insulating film by suppressing the occurrence of crosstalk as a thick film, and may be a liquid crystal display device which suppresses the disconnection of the connecting wires.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る液晶表示装置を構成するアクテ
ィブ素子アレイ基板の一例を示す平面図
FIG. 1 is a plan view showing an example of an active element array substrate constituting a liquid crystal display device according to the present invention.

【図2】 図1のA−A’断面図FIG. 2 is a sectional view taken along the line A-A 'of FIG.

【図3】 図1のB−B’断面図FIG. 3 is a sectional view taken along line B-B 'of FIG.

【図4】 本発明に係る液晶表示装置を構成するアクテ
ィブ素子アレイ基板の製造方法の一例を説明するための
工程断面図
FIG. 4 is a process cross-sectional view for explaining an example of a method for manufacturing an active element array substrate constituting the liquid crystal display device according to the present invention.

【図5】 従来の液晶表示装置を構成するアクティブ素
子アレイ基板の構造を示す平面図
FIG. 5 is a plan view showing the structure of an active element array substrate constituting a conventional liquid crystal display device.

【図6】 従来の液晶表示装置を構成するアクティブ素
子アレイ基板の製造方法を説明するための工程断面図
FIG. 6 is a process cross-sectional view for explaining a method for manufacturing an active element array substrate constituting a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1、21 透明基板 2、22 駆動信号線 3 ゲート絶縁膜 4、24 半導体層 5、25 ドレイン電極 6、26 駆動信号線 7、27 層間絶縁膜 8、28 画素電極 9、12、29、32 試験信号線 10、13、30、33 配線 11、14、31、34 接続配線 15、35 開口部 1, 21 Transparent substrate 2, 22 Drive signal line 3 Gate insulating film 4, 24 Semiconductor layer 5, 25 Drain electrode 6, 26 Drive signal line 7, 27 Interlayer insulating film 8, 28 Pixel electrode 9, 12, 29, 32 Test Signal lines 10, 13, 30, 33 Wiring 11, 14, 31, 34 Connection wiring 15, 35 Opening

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/786 H01L 29/78 612C 624 (72)発明者 坊下 純二 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 浅野 悟久 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 宇野 光宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2H090 HA03 HA06 HB07X LA04 2H092 JA03 JA24 JA46 JB56 JB77 KB04 KB25 MA47 NA01 NA07 NA15 NA23 NA29 5C094 AA09 AA10 AA32 AA42 AA43 AA48 BA03 BA43 CA19 DA12 DA13 DA15 DB01 DB04 EA03 EA04 EA10 FA01 FA02 FB01 FB02 FB12 FB15 GB10 JA08 5F033 HH08 HH09 HH14 HH38 KK08 KK18 MM08 PP15 QQ09 QQ37 QQ53 RR21 RR27 VV12 VV15 WW01 XX36 XX37 5F110 AA24 AA26 CC07 EE03 EE04 EE15 EE44 FF03 GG02 GG15 GG45 HL03 HL04 HL12 NN02 NN27 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/786 H01L 29/78 612C 624 (72) Inventor Junji Boshita 1006 Odakadoma, Kadoma City, Osaka Matsushita Inside Electric Industrial Co., Ltd. (72) Inventor Gohisa Asano 1006 Kadoma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (72) Mitsuhiro Uno 1006 Kadoma Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd. F-term (Ref.) HH09 HH14 HH38 KK08 KK18 MM08 PP15 QQ09 QQ37 QQ53 RR21 RR27 VV12 VV15 WW01 XX36 XX37 5F110 AA24 AA26 CC07 E E03 EE04 EE15 EE44 FF03 GG02 GG15 GG45 HL03 HL04 HL12 NN02 NN27

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 互いに対向する2つの基板間に液晶を封
入してなる液晶表示装置であって、前記基板の一方が、
複数のアクティブ素子と、前記アクティブ素子と電気的
に接続された複数の第1の配線と、前記第1の配線同士
を電気的に接続する第2の配線と、前記アクティブ素
子、前記第1の配線および前記第2の配線の上方に形成
された層間絶縁膜と、前記アクティブ素子の各々に対応
させて前記層間絶縁膜上に形成された複数の画素電極と
を備え、前記層間絶縁膜が、前記第1の配線および前記
第2の配線の少なくとも一方の上方に開口部を有し、前
記第1の配線と前記第2の配線とが、前記層間絶縁膜上
に形成された接続配線および前記層間絶縁膜に形成され
たコンタクトホールを介して電気的に接続されている基
板から、前記層間絶縁膜の開口部で前記第1の配線およ
び前記第2の配線の少なくとも一方を切断し、前記第1
の配線同士を電気的に分離することによって得られる基
板であることを特徴とする液晶表示装置。
1. A liquid crystal display device comprising a liquid crystal sealed between two substrates facing each other, wherein one of the substrates is
A plurality of active elements; a plurality of first wirings electrically connected to the active element; a second wiring electrically connecting the first wirings; the active element; An interlayer insulating film formed above the wiring and the second wiring, and a plurality of pixel electrodes formed on the interlayer insulating film corresponding to each of the active elements, wherein the interlayer insulating film comprises: An opening above at least one of the first wiring and the second wiring, wherein the first wiring and the second wiring are formed on the interlayer insulating film; Cutting at least one of the first wiring and the second wiring at an opening of the interlayer insulating film from a substrate electrically connected through a contact hole formed in the interlayer insulating film; 1
A liquid crystal display device, which is a substrate obtained by electrically separating the wirings from each other.
【請求項2】 コンタクトホールの口径が、5〜30μ
mである請求項1に記載の液晶表示装置。
2. The contact hole having a diameter of 5 to 30 μm.
The liquid crystal display device according to claim 1, wherein m is m.
【請求項3】 接続配線が、画素電極と同じ材料で構成
されている請求項1または2に記載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the connection wiring is made of the same material as the pixel electrode.
【請求項4】 接続配線が、インジウム錫酸化物、A
l、Al合金、AgおよびAg合金から選ばれる少なく
とも1種で構成される請求項1〜3のいずれかに記載の
液晶表示装置。
4. The connection wiring is made of indium tin oxide, A
The liquid crystal display device according to any one of claims 1 to 3, wherein the liquid crystal display device is composed of at least one selected from the group consisting of 1, Al alloy, Ag, and Ag alloy.
【請求項5】 層間絶縁膜が、有機材料を主体とする請
求項1〜4のいずれかに記載の液晶表示装置。
5. The liquid crystal display device according to claim 1, wherein the interlayer insulating film is mainly composed of an organic material.
【請求項6】 基板上に複数のアクティブ素子を形成す
る工程と、前記基板上に、前記アクティブ素子と電気的
に接続された複数の第1の配線と、前記第1の配線と離
間した第2の配線とを形成する工程と、前記アクティブ
素子、前記第1の配線および前記第2の配線の上方に層
間絶縁膜を形成する工程と、前記層間絶縁膜の前記第1
の配線および前記第2の配線の少なくとも一方の上方に
開口部を形成する工程と、前記層間絶縁膜の前記第1の
配線および前記第2の配線の上方にコンタクトホールを
形成する工程と、前記層間絶縁膜上に接続配線を形成し
て、前記第1の配線と前記第2の配線とを前記接続配線
および前記コンタクトホールを介して電気的に接続し、
前記第1の配線同士を前記第2の配線を介して電気的に
接続する工程と、前記層間絶縁膜上に前記アクティブ素
子の各々に対応させて画素電極を形成する工程と、前記
層間絶縁膜の開口部で前記第1の配線および前記第2の
配線の少なくとも一方を切断し、前記第1の配線同士を
電気的に分離する工程とを含むことを特徴とする液晶表
示装置の製造方法。
6. A step of forming a plurality of active elements on a substrate, a plurality of first wirings electrically connected to the active elements on the substrate, and a plurality of first wirings separated from the first wirings. Forming a second wiring, forming an interlayer insulating film above the active element, the first wiring, and the second wiring;
Forming an opening above at least one of the first wiring and the second wiring; forming a contact hole above the first wiring and the second wiring in the interlayer insulating film; Forming a connection wiring on the interlayer insulating film, and electrically connecting the first wiring and the second wiring via the connection wiring and the contact hole;
Electrically connecting the first wirings via the second wirings, forming a pixel electrode on the interlayer insulating film corresponding to each of the active elements, Cutting at least one of said first wiring and said second wiring at said opening to electrically separate said first wirings from each other.
【請求項7】 コンタクトホールの口径を、5〜30μ
mとする請求項6に記載の液晶表示装置の製造方法。
7. A contact hole having a diameter of 5 to 30 μm.
7. The method for manufacturing a liquid crystal display device according to claim 6, wherein m is m.
【請求項8】 接続配線を、画素電極と同じ材料で構成
する請求項6または7に記載の液晶表示装置の製造方
法。
8. The method according to claim 6, wherein the connection wiring is made of the same material as the pixel electrode.
【請求項9】 接続配線を、インジウム錫酸化物、A
l、Al合金、AgおよびAg合金から選ばれる少なく
とも1種で構成する請求項6〜8のいずれかに記載の液
晶表示装置の製造方法。
9. The connection wiring is made of indium tin oxide, A
The method for manufacturing a liquid crystal display device according to any one of claims 6 to 8, comprising at least one selected from the group consisting of 1, Al alloy, Ag, and Ag alloy.
【請求項10】 層間絶縁膜が有機材料を主体とする請
求項6〜9のいずれかに記載の液晶表示装置の製造方
法。
10. The method of manufacturing a liquid crystal display device according to claim 6, wherein the interlayer insulating film mainly comprises an organic material.
JP36301099A 1999-12-21 1999-12-21 Liquid crystal display device and manufacturing method thereof Expired - Fee Related JP4202571B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36301099A JP4202571B2 (en) 1999-12-21 1999-12-21 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36301099A JP4202571B2 (en) 1999-12-21 1999-12-21 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001174849A true JP2001174849A (en) 2001-06-29
JP4202571B2 JP4202571B2 (en) 2008-12-24

Family

ID=18478294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36301099A Expired - Fee Related JP4202571B2 (en) 1999-12-21 1999-12-21 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4202571B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133421A (en) * 2002-08-23 2004-04-30 Samsung Electronics Co Ltd Liquid crystal display and its inspection method and manufacturing method
JP2005018081A (en) * 2003-06-27 2005-01-20 Samsung Electronics Co Ltd Thin film transistor display plate
JP2009276792A (en) * 2001-10-11 2009-11-26 Samsung Electronics Co Ltd Thin film transistor substrate having means for visual inspection and method of visual inspection
JP2013033168A (en) * 2011-08-03 2013-02-14 Japan Display East Co Ltd Display device and method for manufacturing display device
TWI392944B (en) * 2009-05-19 2013-04-11 Au Optronics Corp Panel, lcd and method for forming the panel

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112032A (en) * 1984-06-27 1986-01-20 Sharp Corp Manufacture of semiconductor device
JPS63316084A (en) * 1987-06-19 1988-12-23 株式会社日立製作所 Manufacture of thin film active element array
JPH0822024A (en) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp Active matrix substrate and its production
JPH08139087A (en) * 1994-11-08 1996-05-31 Oki Electric Ind Co Ltd Manufacture of semiconductor element
JPH10123574A (en) * 1996-10-17 1998-05-15 Hitachi Ltd Active matrix substrate
JPH10268353A (en) * 1997-03-27 1998-10-09 Advanced Display:Kk Manufacture of electrooptic element
JPH11237641A (en) * 1997-12-05 1999-08-31 Samsung Electronics Co Ltd Liquid crystal display device, its production and detecting method of defect
JPH11282016A (en) * 1997-11-25 1999-10-15 Toshiba Corp Electrode wiring substrate provided with countermeasure against static electricity, and display device using this substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112032A (en) * 1984-06-27 1986-01-20 Sharp Corp Manufacture of semiconductor device
JPS63316084A (en) * 1987-06-19 1988-12-23 株式会社日立製作所 Manufacture of thin film active element array
JPH0822024A (en) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp Active matrix substrate and its production
JPH08139087A (en) * 1994-11-08 1996-05-31 Oki Electric Ind Co Ltd Manufacture of semiconductor element
JPH10123574A (en) * 1996-10-17 1998-05-15 Hitachi Ltd Active matrix substrate
JPH10268353A (en) * 1997-03-27 1998-10-09 Advanced Display:Kk Manufacture of electrooptic element
JPH11282016A (en) * 1997-11-25 1999-10-15 Toshiba Corp Electrode wiring substrate provided with countermeasure against static electricity, and display device using this substrate
JPH11237641A (en) * 1997-12-05 1999-08-31 Samsung Electronics Co Ltd Liquid crystal display device, its production and detecting method of defect

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009276792A (en) * 2001-10-11 2009-11-26 Samsung Electronics Co Ltd Thin film transistor substrate having means for visual inspection and method of visual inspection
JP2004133421A (en) * 2002-08-23 2004-04-30 Samsung Electronics Co Ltd Liquid crystal display and its inspection method and manufacturing method
US7777854B2 (en) 2002-08-23 2010-08-17 Samsung Electronics Co., Ltd. Liquid crystal display, testing method thereof and manufacturing method thereof
JP4714408B2 (en) * 2002-08-23 2011-06-29 三星電子株式会社 Liquid crystal display device, inspection method and manufacturing method thereof
JP2005018081A (en) * 2003-06-27 2005-01-20 Samsung Electronics Co Ltd Thin film transistor display plate
US7714820B2 (en) 2003-06-27 2010-05-11 Samsung Electronics Co., Ltd. Contact structure of conductive films and thin film transistor array panel including the same
US8068077B2 (en) 2003-06-27 2011-11-29 Samsung Electronics Co., Ltd. Contact structure of conductive films and thin film transistor array panel including the same
TWI392944B (en) * 2009-05-19 2013-04-11 Au Optronics Corp Panel, lcd and method for forming the panel
JP2013033168A (en) * 2011-08-03 2013-02-14 Japan Display East Co Ltd Display device and method for manufacturing display device
US9099359B2 (en) 2011-08-03 2015-08-04 Japan Display Inc. Display device and method for manufacturing display device

Also Published As

Publication number Publication date
JP4202571B2 (en) 2008-12-24

Similar Documents

Publication Publication Date Title
JP5238923B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
JP4299113B2 (en) Method for manufacturing array substrate for liquid crystal display device
JP4433480B2 (en) Liquid crystal display device and manufacturing method thereof
JP4817178B2 (en) Manufacturing method of liquid crystal display device
US8405788B2 (en) TFT-LCD array substrate and manufacturing method thereof
US20100157233A1 (en) Liquid crystal display device
US7489379B2 (en) Liquid crystal display device and fabricating method thereof
KR20080044645A (en) Liquid crystal display panel and menufacturing method thereof
US20070085939A1 (en) Thin film transistor substrate with improved inter-layer adhesion
JPH1124101A (en) Active element array substrate and manufacture thereof
JP3097841B2 (en) Method of manufacturing photomask and active element array substrate
US7705947B2 (en) Method of fabricating an LCD with second mask process for making common electrode at a portion consist of one conductive layer, and with pixel electrode having a single layer structure
KR100957614B1 (en) The array substrate for LCD and method for fabricating the same
JP4202571B2 (en) Liquid crystal display device and manufacturing method thereof
KR100475111B1 (en) Method for manufacturing liquid crystal display device
US6094248A (en) Circuit array substrate for a display device and a method of making the same
JP3252299B2 (en) Thin film transistor matrix and method of manufacturing the same
JP2001092378A (en) Active matrix substrate
KR100213191B1 (en) Tft-lcd and its fabrication method
JPH10268346A (en) Active matrix type liquid crystal display device
KR20070049402A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
JPH1062814A (en) Tft liquid crystal display device
JP3377003B2 (en) Method for manufacturing active element array substrate
KR100404329B1 (en) Data pad region of liquid crystal display and forming method thereof
KR100482343B1 (en) Thin film transistor array substrate for protecting loading effect and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051220

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081009

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees