JP2001168202A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2001168202A
JP2001168202A JP34648099A JP34648099A JP2001168202A JP 2001168202 A JP2001168202 A JP 2001168202A JP 34648099 A JP34648099 A JP 34648099A JP 34648099 A JP34648099 A JP 34648099A JP 2001168202 A JP2001168202 A JP 2001168202A
Authority
JP
Japan
Prior art keywords
film
insulating film
gate electrode
gate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34648099A
Other languages
Japanese (ja)
Inventor
Hidekazu Okamoto
英一 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP34648099A priority Critical patent/JP2001168202A/en
Publication of JP2001168202A publication Critical patent/JP2001168202A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To solve a problem that the electrical characteristic such as threshold voltage for driving is liable to fluctuate with time in a conventional solid-state image pickup device having gate electrodes to which a relatively high voltage is applied and gate electrodes to which a relatively low voltage is applied. SOLUTION: An ON film or an ONO film is used as gate insulating film for gate electrodes to which a relatively low voltage is applied and an oxide insulating film is used as gate insulating film for gate electrodes to which a relatively high voltage is applied.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、印加される電圧の
大きさが互いに異なる少なくとも2個のゲート電極を備
え、これらのゲート電極が電気絶縁膜を介して半導体基
板上に形成されている半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having at least two gate electrodes having different applied voltages, the gate electrodes being formed on a semiconductor substrate via an electric insulating film. Related to the device.

【0002】[0002]

【従来の技術】異なる駆動電圧で動作する複数個の回路
素子が1枚の半導体基板上に形成された多電源半導体装
置が知られている。例えば、電荷転送型固体撮像装置等
の半導体装置は、ゲート電極に印加される電圧の大きさ
が互いに異なる少なくとも2個のトランジスタを有す
る。
2. Description of the Related Art A multi-power semiconductor device in which a plurality of circuit elements operating at different drive voltages are formed on a single semiconductor substrate is known. For example, a semiconductor device such as a charge transfer solid-state imaging device has at least two transistors having different voltages applied to the gate electrode.

【0003】半導体装置を構成する半導体基板は一般に
シリコン基板、または、サファイア基板等の表面にシリ
コン層を形成した基板である。シリコン基板上に形成さ
れる各ゲート電極とシリコン基板とは、シリコン酸化物
膜、ON膜、ONO膜等からなるゲート絶縁膜によって
電気的に絶縁される。
A semiconductor substrate constituting a semiconductor device is generally a silicon substrate or a substrate such as a sapphire substrate having a silicon layer formed on a surface thereof. Each gate electrode formed on the silicon substrate is electrically insulated from the silicon substrate by a gate insulating film made of a silicon oxide film, an ON film, an ONO film, or the like.

【0004】本明細書でいうON膜とは、半導体基板上
に形成された酸化物層と当該酸化物層上に形成された窒
化物層とからなる2層構造の電気絶縁膜を意味する。本
明細書でいうONO膜とは、半導体基板上に形成された
酸化物層と当該酸化物層上に形成された窒化物層と当該
窒化物層上に形成された酸化物層とからなる3層構造の
電気絶縁膜を意味する。
[0004] The ON film referred to in this specification means an electric insulating film having a two-layer structure including an oxide layer formed on a semiconductor substrate and a nitride layer formed on the oxide layer. The ONO film referred to in this specification includes an oxide layer formed over a semiconductor substrate, a nitride layer formed over the oxide layer, and an oxide layer formed over the nitride layer. It means an electrically insulating film having a layer structure.

【0005】半導体基板上に形成される各ゲート電極
は、例えばポリシリコン層、アルミニウム等の金属層等
によって形成される。
Each gate electrode formed on a semiconductor substrate is formed of, for example, a polysilicon layer, a metal layer such as aluminum, or the like.

【0006】複数個のゲート電極の一部を第1ポリシリ
コン層によって形成し、残りのゲート電極を第2ポリシ
リコン層とによって形成する場合に、各ゲート電極のゲ
ート絶縁膜の材料として予めシリコン酸化物膜(以下、
このシリコン酸化物膜を「絶縁膜I」ということがあ
る。)を半導体基板上に設けておくと、下記2つの現象
が起こることがある。
When a part of the plurality of gate electrodes is formed by the first polysilicon layer and the remaining gate electrodes are formed by the second polysilicon layer, silicon is used as a material of a gate insulating film of each gate electrode in advance. Oxide film (hereinafter referred to as
This silicon oxide film may be referred to as “insulating film I”. ) Is provided on a semiconductor substrate, the following two phenomena may occur.

【0007】すなわち、第1ポリシリコン層からなるゲ
ート電極に表面酸化膜(絶縁膜)を形成する際に、第2
ポリシリコン層からなるゲート電極に対するゲート絶縁
膜となるべき部分の絶縁膜Iが成長する。その結果とし
て、第2ポリシリコン層からなるゲート電極下でのゲー
ト絶縁膜の膜厚が第1ポリシリコン層からなるゲート電
極下でのゲート絶縁膜の膜厚より厚くなる(以下、この
現象を「現象A1」という。)。
That is, when forming a surface oxide film (insulating film) on the gate electrode made of the first polysilicon layer,
A portion of the insulating film I to be a gate insulating film for the gate electrode made of a polysilicon layer is grown. As a result, the film thickness of the gate insulating film under the gate electrode made of the second polysilicon layer becomes thicker than the film thickness of the gate insulating film under the gate electrode made of the first polysilicon layer (hereinafter, this phenomenon will be referred to as a phenomenon). "Phenomenon A1").

【0008】また、上記の表面酸化膜の形成時に、第1
ポリシリコン層の端部下方で絶縁膜Iの成長が起こり、
第1ポリシリコン層の縁部が捲れあがる(以下、これら
の現象を「現象A2」という。)。現象A1と現象A2
を、以下、「現象A」と総称する。
In forming the surface oxide film, the first
An insulating film I grows below the end of the polysilicon layer,
The edge of the first polysilicon layer is turned up (hereinafter, these phenomena are referred to as “phenomenon A2”). Phenomenon A1 and Phenomenon A2
Is hereinafter collectively referred to as “phenomenon A”.

【0009】半導体装置を作製する際に現象Aが起こる
と、所望の動作を行うための閾値電圧が設計値から変化
して、所望の電気的特性を有する半導体装置が得られな
くなることがある。また、半導体装置同士の間で電気的
特性のバラツキが大きくなることがある。
When phenomenon A occurs during the manufacture of a semiconductor device, the threshold voltage for performing a desired operation changes from a design value, and a semiconductor device having desired electrical characteristics may not be obtained. In addition, variations in electrical characteristics between semiconductor devices may increase.

【0010】このため、半導体基板上に第1ポリシリコ
ン層からなるゲート電極と第2ポリシリコン層からなる
ゲート電極とを形成する場合には、各ゲート電極のゲー
ト絶縁膜の材料としてON膜またはONO膜が利用され
ることが多い。
Therefore, when a gate electrode made of the first polysilicon layer and a gate electrode made of the second polysilicon layer are formed on the semiconductor substrate, an ON film or a gate insulating film of each gate electrode is used as a material of the gate insulating film. ONO films are often used.

【0011】ゲート絶縁膜の材料としてON膜を用いる
ことにより、第1ポリシリコン層に表面酸化膜を形成す
る際に上記の現象Aが起こるのを抑制することができ
る。
By using an ON film as a material of the gate insulating film, the above phenomenon A can be suppressed from occurring when a surface oxide film is formed on the first polysilicon layer.

【0012】ゲート絶縁膜の材料としてONO膜を用い
た場合にも、第1ポリシリコン層に表面酸化膜を形成す
る際に上記の現象Aが起こるのを抑制することが可能で
ある。
[0012] Even when an ONO film is used as the material of the gate insulating film, it is possible to suppress the above phenomenon A from occurring when a surface oxide film is formed on the first polysilicon layer.

【0013】[0013]

【発明が解決しようとする課題】電荷転送型固体撮像装
置等の出力回路においては、少なくとも1つのゲート電
極に、例えば10数〜数10Vという比較的高い正また
は負の電圧が印加される。
In an output circuit such as a charge transfer type solid-state imaging device, a relatively high positive or negative voltage of, for example, tens to tens of volts is applied to at least one gate electrode.

【0014】ON膜またはONO膜からなるゲート絶縁
膜を備えた半導体装置に上記のような比較的高い電圧が
印加されると、当該ゲート絶縁膜を構成する窒化物膜
中、あるいは、当該ゲート絶縁膜を構成する窒化物膜と
酸化物膜との界面に、キャリアがトラップされることが
ある。
When a relatively high voltage as described above is applied to a semiconductor device provided with a gate insulating film made of an ON film or an ONO film, the semiconductor device is formed in the nitride film constituting the gate insulating film or in the gate insulating film. Carriers may be trapped at the interface between the nitride film and the oxide film constituting the film.

【0015】例えばMNOS素子のようにキャリアのト
ラップを意図的に利用する回路素子においては、当該電
子のトラップは有用である。
For example, in a circuit element such as an MNOS element that intentionally uses carrier traps, the electron traps are useful.

【0016】しかしながら、通常の回路素子においてゲ
ート絶縁膜にキャリアがトラップされると、当該回路素
子の電気的特性、例えば閾値電圧やポテンシャルが変動
する。
However, when carriers are trapped in the gate insulating film in a normal circuit element, the electrical characteristics of the circuit element, for example, the threshold voltage and the potential change.

【0017】本発明の目的は、電気的特性の変動を抑制
しやすい半導体装置を提供することにある。
An object of the present invention is to provide a semiconductor device which can easily suppress a change in electrical characteristics.

【0018】本発明の他の目的は、電気的特性の変を抑
制しやすい半導体装置を得ることが容易な半導体装置の
製造方法を提供することにある。
Another object of the present invention is to provide a method of manufacturing a semiconductor device in which it is easy to obtain a semiconductor device in which a change in electrical characteristics is easily suppressed.

【0019】[0019]

【課題を解決するための手段】本発明の一観点によれ
ば、半導体基板と、前記半導体基板上に形成された複数
個のゲート電極であって、印加される電圧の大きさが互
いに異なる少なくとも2個のゲート電極を含む複数個の
ゲート電極と、前記複数個のゲート電極の中で相対的に
大電圧が印加されるゲート電極を除いた残りのゲート電
極と前記半導体基板との間に介在するON膜またはON
O膜からなるゲート絶縁膜と、前記複数個のゲート電極
の中で相対的に大電圧が印加されるゲート電極と前記半
導体基板との間に介在する電気絶縁性酸化物からなる電
気絶縁膜とを有する半導体装置が提供される。
According to one aspect of the present invention, there is provided a semiconductor substrate and a plurality of gate electrodes formed on the semiconductor substrate, wherein at least applied voltages are different from each other. A plurality of gate electrodes including two gate electrodes, and a gate electrode between the plurality of gate electrodes except for the gate electrode to which a relatively large voltage is applied and the semiconductor substrate; ON film or ON
A gate insulating film made of an O film, and an electric insulating film made of an electric insulating oxide interposed between the gate electrode and the semiconductor substrate to which a relatively large voltage is applied among the plurality of gate electrodes. Is provided.

【0020】本発明の別の観点によれば、半導体基板の
一表面上にON膜またはONO膜を形成する積層膜形成
工程と、少なくとも前記ON膜における窒化物層または
前記ONO膜における窒化物層および該窒化物層上の酸
化物層を局所的に除去して、前記複数個の読み出しゲー
ト領域の上方に第1凹部を設ける凹部形成工程と、前記
第1凹部に酸化物膜を堆積させるか、または前記第1凹
部の底の酸化物層を成長させることによって、酸化物絶
縁膜を形成する酸化物絶縁膜形成工程と、前記酸化物絶
縁膜の上に、相対的に大電圧が印加されるゲート電極を
形成し、前記ON膜または前記ONO膜の上に相対的に
小電圧が印加されるゲート電極を形成するゲート電極形
成工程とを含む半導体装置の製造方法が提供される。
According to another aspect of the present invention, a laminated film forming step of forming an ON film or an ONO film on one surface of a semiconductor substrate, at least a nitride layer in the ON film or a nitride layer in the ONO film Forming a first recess above the plurality of readout gate regions by locally removing an oxide layer on the nitride layer; and depositing an oxide film in the first recess. Or an oxide insulating film forming step of forming an oxide insulating film by growing an oxide layer at the bottom of the first recess, and a relatively large voltage is applied on the oxide insulating film. Forming a gate electrode to form a gate electrode to which a relatively small voltage is applied on the ON film or the ONO film.

【0021】上記の半導体装置においては、相対的に大
電圧が印加されるゲートにおけるゲート絶縁膜が酸化物
絶縁膜によって形成されている。したがって、ゲート絶
縁膜にキャリアがトラップされることに起因する半導体
装置の電気的特性の変動が防止される。
In the above semiconductor device, the gate insulating film at the gate to which a relatively large voltage is applied is formed of an oxide insulating film. Therefore, a change in electrical characteristics of the semiconductor device due to trapping of carriers in the gate insulating film is prevented.

【0022】印加される電圧が相対的に小さいゲート電
極におけるゲート絶縁膜は、ON膜上またはONO膜上
に形成される。したがって、たとえシリコン基板からな
る半導体基板を用い、各ゲート電極を2層ポリシリコン
で形成したとしても、少なくとも前述した現象A2が起
こるのを抑制することができる。相対的に大電圧が印加
されるゲート電極を第1ポリシリコン層で形成すること
により、前述した現象A1およびA2、すなわち、現象
Aが起こるのを抑制することができる。
The gate insulating film of the gate electrode to which the applied voltage is relatively small is formed on the ON film or ONO film. Therefore, even if a semiconductor substrate made of a silicon substrate is used and each gate electrode is formed of two-layered polysilicon, at least the phenomenon A2 described above can be suppressed. By forming the gate electrode to which a relatively large voltage is applied from the first polysilicon layer, it is possible to suppress the phenomena A1 and A2, that is, the phenomenon A from occurring.

【0023】これらの理由から、上記の半導体装置で
は、電気的特性が経時的に変動するのを抑制しやすい。
また、半導体装置同士の間での電気的特性のバラツキを
小さくしやすい。
For these reasons, in the above-described semiconductor device, it is easy to suppress the electrical characteristics from fluctuating with time.
In addition, it is easy to reduce variations in electrical characteristics between semiconductor devices.

【0024】[0024]

【発明の実施の形態】以下、図面に示した実施例に基づ
いて本発明を詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on embodiments shown in the drawings.

【0025】図1は、第1の実施例による半導体装置3
0の概念図である。同図に示すように、半導体装置30
は、半導体基板1に形成された2つのトランジスタ1
0、20を備えている。
FIG. 1 shows a semiconductor device 3 according to the first embodiment.
It is a conceptual diagram of 0. As shown in FIG.
Are two transistors 1 formed on the semiconductor substrate 1
0 and 20 are provided.

【0026】ここで、トランジスタ10のゲート電極に
印加される電圧は、例えば10〜30Vであるものとす
る。トランジスタ20のゲート電極に印加される電圧
は、例えば3〜7Vであるものとする。
Here, the voltage applied to the gate electrode of the transistor 10 is, for example, 10 to 30 V. The voltage applied to the gate electrode of the transistor 20 is, for example, 3 to 7V.

【0027】半導体基板1は、例えばp型シリコンから
なる。当該p型シリコンからなる半導体基板1の一表面
側に、n型領域2が形成されている。
The semiconductor substrate 1 is made of, for example, p-type silicon. An n-type region 2 is formed on one surface side of the semiconductor substrate 1 made of the p-type silicon.

【0028】トランジスタ10は、n型領域2中の所定
箇所に形成されたp+ 型領域からなるソース領域11
と、当該ソース領域11に近接して形成されたp+ 型領
域からなるドレイン領域12とを備えている。
Transistor 10 has a source region 11 composed of ap + -type region formed at a predetermined location in n-type region 2.
And a drain region 12 formed of ap + -type region formed close to the source region 11.

【0029】ソース領域11の表面にソース電極13が
接続されており、ドレイン領域12の表面にドレイン電
極14が接続されている。ソース電極13は、ソース領
域11上の領域を除き、電気絶縁膜15によって半導体
基板1と電気的に絶縁されている。ドレイン電極14に
ついても同様である。
The source electrode 13 is connected to the surface of the source region 11, and the drain electrode 14 is connected to the surface of the drain region 12. The source electrode 13 is electrically insulated from the semiconductor substrate 1 by an electric insulating film 15 except for a region on the source region 11. The same applies to the drain electrode 14.

【0030】ソース領域11とドレイン領域12との間
のn型領域(チャネル領域)16の表面に、シリコン酸
化物膜からなるゲート絶縁膜17を介して、ポリシリコ
ン層からなるゲート電極18が接続されている。
A gate electrode 18 made of a polysilicon layer is connected to a surface of an n-type region (channel region) 16 between the source region 11 and the drain region 12 via a gate insulating film 17 made of a silicon oxide film. Have been.

【0031】トランジスタ20は、n型領域2中の所定
箇所に形成されたp+ 型領域からなるソース領域21
と、当該ソース領域21に近接して形成されたp+ 型領
域からなるドレイン領域22とを備えている。ソース領
域21の表面にソース電極23が接続されており、ドレ
イン領域22の表面にドレイン電極24が接続されてい
る。ソース電極23は、ソース領域21上の領域を除
き、前記の電気絶縁膜15によって半導体基板1と電気
的に絶縁されている。ドレイン電極24についても同様
である。
Transistor 20 has a source region 21 composed of ap + -type region formed at a predetermined location in n-type region 2.
And a drain region 22 formed of ap + -type region formed close to the source region 21. The source electrode 23 is connected to the surface of the source region 21, and the drain electrode 24 is connected to the surface of the drain region 22. The source electrode 23 is electrically insulated from the semiconductor substrate 1 by the electric insulating film 15 except for a region on the source region 21. The same applies to the drain electrode 24.

【0032】ソース領域21とドレイン領域22との間
のn型領域(チャネル領域)26の表面に、ON膜また
はONO膜からなるゲート絶縁膜27を介して、ポリシ
リコン層からなるゲート電極28が接続されている。
A gate electrode 28 made of a polysilicon layer is formed on the surface of an n-type region (channel region) 26 between the source region 21 and the drain region 22 via a gate insulating film 27 made of an ON film or an ONO film. It is connected.

【0033】図示の半導体装置30においては、比較的
高い電圧が印加されるゲート電極18のゲート絶縁膜1
7が、上記のようにシリコン酸化物膜からなる。
In the illustrated semiconductor device 30, the gate insulating film 1 of the gate electrode 18 to which a relatively high voltage is applied
7 is made of a silicon oxide film as described above.

【0034】このため、ゲート電極18に比較的高い電
圧を印加したとしても、ゲート絶縁膜18にキャリアが
トラップされるということが起こりにくい。
Therefore, even if a relatively high voltage is applied to the gate electrode 18, it is difficult for carriers to be trapped in the gate insulating film 18.

【0035】したがって、半導体装置30では、電気的
特性が経時的に変動するのを抑制しやすい。
Therefore, in the semiconductor device 30, it is easy to suppress the electrical characteristics from changing over time.

【0036】また、第2ポリシリコン層からなるゲート
電極下でのゲート絶縁の膜厚が第1ポリシリコン層から
なるゲート電極下でのゲート絶縁膜の膜厚より厚くな
る、という現象が半導体装置30の製造過程で起こるこ
とが抑制される。さらに、第1ポリシリコン層からなる
ゲート電極の縁部が捲れあがるという現象が半導体装置
30の製造過程で起こることが抑制される。
Further, a phenomenon that the thickness of the gate insulating film under the gate electrode made of the second polysilicon layer is larger than the film thickness of the gate insulating film under the gate electrode made of the first polysilicon layer is a semiconductor device. 30 is prevented from occurring in the manufacturing process. Further, the phenomenon that the edge of the gate electrode made of the first polysilicon layer is turned up is suppressed from occurring in the manufacturing process of the semiconductor device 30.

【0037】これらの理由から、半導体装置30では、
所望の電気的特性を実現しやすい。また、半導体装置3
0を複数個製造したときに、個々の半導体装置30同士
の間での電気的特性のバラツキを小さくしやすい。
For these reasons, in the semiconductor device 30,
It is easy to realize desired electrical characteristics. In addition, the semiconductor device 3
When a plurality of semiconductor devices 30 are manufactured, variations in electrical characteristics between the individual semiconductor devices 30 can be easily reduced.

【0038】次に、上述した半導体装置30を製造する
方法の一例を、図2(a)〜図2(d)を用いて説明す
る。
Next, an example of a method for manufacturing the above-described semiconductor device 30 will be described with reference to FIGS. 2 (a) to 2 (d).

【0039】図2(a)〜図2(d)は、半導体装置3
0の製造工程の一例を説明するための概念図である。
FIGS. 2A to 2D show the semiconductor device 3.
FIG. 10 is a conceptual diagram for describing an example of a manufacturing process of No. 0.

【0040】まず、準備工程として、所望数の回路素子
を形成する上で必要となるソース、ドレイン、チャネル
等の領域が形成された半導体基板を用意する(準備工
程)。この半導体基板を、以下、半導体基板1aとい
う。半導体基板1aには、必要に応じて、素子分離領域
にフィールド酸化膜やチャンネルストップを予め形成し
ておく。
First, as a preparation step, a semiconductor substrate on which regions such as a source, a drain, and a channel required for forming a desired number of circuit elements are prepared (preparation step). This semiconductor substrate is hereinafter referred to as a semiconductor substrate 1a. In the semiconductor substrate 1a, a field oxide film and a channel stop are previously formed in the element isolation region as necessary.

【0041】図2(a)に示すように、半導体基板1a
において上記の各領域(図2(a)〜図2(d)におい
ては図示せず。)が形成されている側の表面全体に、O
N膜15を形成する(積層膜形成工程)。
As shown in FIG. 2A, the semiconductor substrate 1a
In the entire surface on the side where the above-mentioned regions (not shown in FIGS. 2A to 2D) are formed, O
An N film 15 is formed (laminated film forming step).

【0042】ON膜15を形成するに当たっては、ま
ず、膜厚が概ね100〜500オングストロームのシリ
コン酸化物層を熱酸化等の方法によって形成する。当該
シリコン酸化物層は、例えば、ドライ酸化雰囲気中、8
50〜1000℃の温度条件下で行われる。
In forming the ON film 15, first, a silicon oxide layer having a thickness of about 100 to 500 angstroms is formed by a method such as thermal oxidation. The silicon oxide layer is formed, for example, in a dry oxidation atmosphere at 8
It is performed under a temperature condition of 50 to 1000 ° C.

【0043】次いで、このシリコン酸化物層上に膜厚が
概ね200〜700オングストロームのシリコン窒化物
層を気相成長法等の方法によって形成する。当該シリコ
ン窒化物層は、例えば、モノシラン(SiH4 )とアン
モニア(NH3 )とを700〜1000℃で化学反応さ
せることによって、形成することができる。
Next, a silicon nitride layer having a thickness of about 200 to 700 angstroms is formed on the silicon oxide layer by a method such as a vapor phase growth method. The silicon nitride layer is, for example, by chemically reacting the monosilane (SiH 4) and ammonia (NH 3) at 700 to 1000 ° C., can be formed.

【0044】図2(b)に示すように、ON膜15を局
所的に除去して、チャネル領域16(図1参照)の上方
に第1凹部15aを形成する(凹部形成工程)。
As shown in FIG. 2B, the first film 15a is formed above the channel region 16 (see FIG. 1) by locally removing the ON film 15 (recess forming process).

【0045】第1凹部15aは、ON膜15を貫通して
いてもよいし、ON膜15を貫通していなくてもよい。
ただし、ON膜15を貫通させない場合には、少なくと
も窒化物層を除去して、その下の酸化物層を露出させ
る。図2(b)は、ON膜15を貫通した第1凹部15
aを示している。
The first concave portion 15 a may penetrate the ON film 15 or may not penetrate the ON film 15.
However, when the ON film 15 is not penetrated, at least the nitride layer is removed to expose the oxide layer thereunder. FIG. 2B shows the first concave portion 15 penetrating the ON film 15.
a.

【0046】酸化物絶縁膜からなるゲート絶縁膜を形成
すべき箇所(以下、この箇所を「箇所I」という。)が
複数箇所ある場合、第1凹部15aは、1以上の所定数
の開口によって構成される。1つの開口は、平面視上、
1または複数の箇所Iに亘る。
When there are a plurality of locations where a gate insulating film made of an oxide insulating film is to be formed (hereinafter, this location is referred to as "location I"), the first recess 15a is formed by one or more predetermined number of openings. Be composed. One opening, in plan view,
One or a plurality of points I.

【0047】貫通孔からなる第1凹部15aをON膜1
5に形成するためには、例えば、ON膜15上に所定形
状のレジストパターンをフォトリソグラフィ等の方法に
よって形成した後、ON膜を構成する窒化物層を、当該
レジストパターンマスクとして用いたドライエッチング
によってパターニングする。このときのエッチングは、
例えばCF4 とO2 との混合ガスを用いて行うことがで
きる。
The first concave portion 15a consisting of a through hole is formed by the ON film 1
For example, after forming a resist pattern of a predetermined shape on the ON film 15 by a method such as photolithography, the nitride layer constituting the ON film is dry-etched using the resist pattern mask. Patterning. Etching at this time,
For example, it can be performed using a mixed gas of CF 4 and O 2 .

【0048】次に、窒化物層を除去することによって露
出した酸化物層(ON膜を構成する酸化物層)を、例え
ばウェットエッチングによってパターニングする。この
ときのエッチングは、例えば希フッ化水素液を用いて行
うことができる。この後、不要となったレジストパター
ンを剥離する。
Next, the oxide layer (the oxide layer forming the ON film) exposed by removing the nitride layer is patterned by, for example, wet etching. The etching at this time can be performed using, for example, a dilute hydrogen fluoride solution. Thereafter, the unnecessary resist pattern is removed.

【0049】なお、第1凹部15aを、ON膜15を貫
通していない凹部によって形成する場合は、例えば上述
したようにして窒化物層を除去し、不要となったレジス
トパターンを剥離した後、以下に述べる酸化物絶縁膜形
成工程に移ることができる。このとき、上記の酸化物層
は、エッチングされていてもよいし、エッチングされて
いなくてもよい。
In the case where the first concave portion 15a is formed by a concave portion that does not penetrate the ON film 15, for example, after removing the nitride layer and removing the unnecessary resist pattern as described above, The process can proceed to an oxide insulating film forming step described below. At this time, the oxide layer may be etched or may not be etched.

【0050】図2(c)に示すように、第1凹部15a
の底に露出する半導体基板1aまたは酸化物層(ON膜
を構成する酸化物層)の表面上に、シリコン酸化物膜7
1を堆積させる(酸化物絶縁膜形成工程)。図2(c)
は、第1凹部15aの底から半導体基板1aの表面を露
出させた場合を例示している。
As shown in FIG. 2C, the first recess 15a
A silicon oxide film 7 on the surface of the semiconductor substrate 1a or the oxide layer (the oxide layer constituting the ON film) exposed at the bottom of the silicon oxide film 7
1 (oxide insulating film forming step). FIG. 2 (c)
Illustrates a case where the surface of the semiconductor substrate 1a is exposed from the bottom of the first recess 15a.

【0051】シリコン酸化物膜71は、例えば温度条件
を概ね900〜1100℃としたドライ酸化または温度
条件を概ね850〜1000℃としたウェット酸化によ
って形成することができる。
The silicon oxide film 71 can be formed by, for example, dry oxidation at a temperature condition of about 900 to 1100 ° C. or wet oxidation at a temperature condition of about 850 to 1000 ° C.

【0052】なお、第1凹部15aを、ON膜15を貫
通していない凹部によって形成した場合は、第1凹部1
5aの底面を形成している酸化物層(ON膜を構成する
酸化物層)を成長させることによって、目的的とするシ
リコン酸化物膜71を形成することもできる。
When the first recess 15a is formed by a recess that does not penetrate the ON film 15, the first recess 15a
By growing the oxide layer forming the bottom surface of 5a (the oxide layer forming the ON film), the target silicon oxide film 71 can also be formed.

【0053】図2(d)に示すように、ON膜15の上
にゲート電極18を形成し、チャネル領域26(図1参
照)の上方におけるON膜7表面にゲート絶縁膜28を
形成する(ゲート電極形成工程)。
As shown in FIG. 2D, a gate electrode 18 is formed on the ON film 15, and a gate insulating film 28 is formed on the surface of the ON film 7 above the channel region 26 (see FIG. 1) (see FIG. 2D). Gate electrode forming step).

【0054】以下、ゲート電極18を第1ポリシリコン
層で形成し、ゲート電極28を第2ポリシリコン層で形
成する場合を例にとり、説明する。
Hereinafter, a case where the gate electrode 18 is formed of the first polysilicon layer and the gate electrode 28 is formed of the second polysilicon layer will be described as an example.

【0055】第1ポリシリコン層からなるゲート電極1
8を形成するに当たっては、まず、半導体基板1aの一
表面を覆うポリシリコン層を形成する。当該ポリシリコ
ン層は、常圧CVD法または減圧CVD法等の方法によ
って形成することができる。当該ポリシリコン層は、例
えば、モノシラン(SiH4 )を500〜800℃で熱
分解することによって形成することができる。
Gate electrode 1 made of first polysilicon layer
In forming 8, first, a polysilicon layer covering one surface of the semiconductor substrate 1 a is formed. The polysilicon layer can be formed by a normal pressure CVD method, a low pressure CVD method, or the like. The polysilicon layer can be formed, for example, by thermally decomposing monosilane (SiH 4 ) at 500 to 800 ° C.

【0056】次に、上記のポリシリコン層上に所定形状
のレジストパターンをフォトリソグラフィ等の方法によ
って形成する。
Next, a resist pattern having a predetermined shape is formed on the polysilicon layer by a method such as photolithography.

【0057】次いで、当該レジストパターンをマスクと
して用いて、上記のポリシリコン層を反応性イオンエッ
チングして、所望形状のゲート電極18にパターニング
する。このときのエッチングは、例えば、塩素系のガス
を用いて行うことができる。この後、不要となったレジ
ストパターンを剥離する。
Next, using the resist pattern as a mask, the polysilicon layer is subjected to reactive ion etching to pattern the gate electrode 18 into a desired shape. The etching at this time can be performed using, for example, a chlorine-based gas. Thereafter, the unnecessary resist pattern is removed.

【0058】次に、第1ポリシリコン層からなるゲート
電極18を表面酸化させて、その表面にシリコン酸化物
膜を形成する。ON膜は、上層が酸化防止機能を有する
窒化物層で形成されている。このため、ゲート電極18
を表面酸化させる際に、半導体基板1aおよび前記窒化
物層下の酸化物層に酸素が侵入することは殆どない。
Next, the surface of the gate electrode 18 made of the first polysilicon layer is oxidized to form a silicon oxide film on the surface. The upper layer of the ON film is formed of a nitride layer having an oxidation preventing function. Therefore, the gate electrode 18
When the surface is oxidized, oxygen hardly penetrates into the semiconductor substrate 1a and the oxide layer below the nitride layer.

【0059】この後、ゲート電極18の形成と同様にし
て、所望形状のゲート電極28を第2ポリシリコン層に
よって形成する。
Thereafter, a gate electrode 28 having a desired shape is formed of the second polysilicon layer in the same manner as the formation of the gate electrode 18.

【0060】以上の工程を行うことにより、半導体装置
30を得ることができる。
The semiconductor device 30 can be obtained by performing the above steps.

【0061】なお、ON膜15に代えてONO膜を用い
る場合、当該ONO膜は、例えば、半導体基板1a側か
ら順番にシリコン酸化物膜、シリコン窒化物膜およびシ
リコン酸化物膜を積層することによって得られる。
When an ONO film is used in place of the ON film 15, the ONO film is formed by, for example, stacking a silicon oxide film, a silicon nitride film, and a silicon oxide film in this order from the semiconductor substrate 1a side. can get.

【0062】このとき、下側(半導体基板1a側)のシ
リコン酸化物膜の膜厚は、概ね100〜500オングス
トロームの範囲内で適宜選択可能である。シリコン窒化
物膜の膜厚は、概ね200〜700オングストロームの
範囲内で適宜選択可能である。上側のシリコン酸化物膜
の膜厚は、概ね30〜100オングストロームの範囲内
で適宜選択可能である。ONO膜の膜厚は、概ね300
〜1000オングストロームの範囲内である。
At this time, the thickness of the silicon oxide film on the lower side (semiconductor substrate 1a side) can be appropriately selected within a range of approximately 100 to 500 angstroms. The thickness of the silicon nitride film can be appropriately selected within a range of approximately 200 to 700 Å. The thickness of the upper silicon oxide film can be appropriately selected within a range of approximately 30 to 100 Å. The thickness of the ONO film is approximately 300
In the range of 10001000 Å.

【0063】ONO膜は、例えば、ON膜と同様にして
シリコン酸化物膜およびシリコン窒化物膜を形成した
後、シリコン窒化物膜上に熱酸化法等によってシリコン
酸化物膜を形成することにより、得られる。上側のシリ
コン酸化物膜は、例えば、900〜1100℃のドライ
酸化雰囲気中で形成することができる。
The ONO film is formed, for example, by forming a silicon oxide film and a silicon nitride film in the same manner as the ON film, and then forming a silicon oxide film on the silicon nitride film by a thermal oxidation method or the like. can get. The upper silicon oxide film can be formed, for example, in a dry oxidation atmosphere at 900 to 1100 ° C.

【0064】以上、実施例を挙げて本発明の固体撮像装
置を説明したが、本発明は上述した実施例に限定される
ものではない。種々の変更、改良、組み合わせ等が可能
なことは当業者に自明であろう。
Although the solid-state imaging device of the present invention has been described with reference to the embodiments, the present invention is not limited to the above-described embodiments. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

【0065】[0065]

【発明の効果】以上説明したように、本発明よれば、電
気的特性の変動を抑制しやすい半導体装置を提供するこ
とが可能になる。
As described above, according to the present invention, it is possible to provide a semiconductor device in which a change in electrical characteristics is easily suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施例による半導体装置の概念図であ
る。
FIG. 1 is a conceptual diagram of a semiconductor device according to a first embodiment.

【図2】第1の実施例による半導体装置の製造工程の一
例を説明するための概念図である。
FIG. 2 is a conceptual diagram illustrating an example of a manufacturing process of the semiconductor device according to the first embodiment.

【符号の説明】[Explanation of symbols]

1…半導体基板、 10、20…トランジスタ、 1
7、27…ゲート絶縁膜、 18、28…ゲート電極、
30…半導体装置
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 10, 20 ... Transistor, 1
7, 27: gate insulating film, 18, 28: gate electrode,
30 ... Semiconductor device

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、 前記半導体基板上に形成された複数個のゲート電極であ
って、印加される電圧の大きさが互いに異なる少なくと
も2個のゲート電極を含む複数個のゲート電極と、 前記複数個のゲート電極の中で相対的に大電圧が印加さ
れるゲート電極を除いた残りのゲート電極と前記半導体
基板との間に介在するON膜またはONO膜からなるゲ
ート絶縁膜と、 前記複数個のゲート電極の中で相対的に大電圧が印加さ
れるゲート電極と前記半導体基板との間に介在する電気
絶縁性酸化物からなる電気絶縁膜とを有する半導体装
置。
A semiconductor substrate; and a plurality of gate electrodes formed on the semiconductor substrate, the plurality of gate electrodes including at least two gate electrodes having different applied voltages. A gate insulating film made of an ON film or an ONO film interposed between the remaining gate electrode and the semiconductor substrate except for the gate electrode to which a relatively large voltage is applied among the plurality of gate electrodes; A semiconductor device comprising: a gate electrode to which a relatively large voltage is applied among the plurality of gate electrodes; and an electric insulating film made of an electric insulating oxide interposed between the semiconductor substrate.
【請求項2】 半導体基板の一表面上にON膜またはO
NO膜を形成する積層膜形成工程と、 少なくとも前記ON膜における窒化物層または前記ON
O膜における窒化物層および該窒化物層上の酸化物層を
局所的に除去して、前記複数個の読み出しゲート領域の
上方に第1凹部を設ける凹部形成工程と、 前記第1凹部に酸化物膜を堆積させるか、または前記第
1凹部の底の酸化物層を成長させることによって、酸化
物絶縁膜を形成する酸化物絶縁膜形成工程と、 前記酸化物絶縁膜の上に、相対的に大電圧が印加される
ゲート電極を形成し、前記ON膜または前記ONO膜の
上に相対的に小電圧が印加されるゲート電極を形成する
ゲート電極形成工程とを含む半導体装置の製造方法。
2. An ON film or an O film on one surface of a semiconductor substrate.
A stacked film forming step of forming a NO film; and at least a nitride layer or the ON layer in the ON film.
Forming a first recess above the plurality of read gate regions by locally removing the nitride layer and the oxide layer on the nitride layer in the O film; and oxidizing the first recess. An oxide insulating film forming step of forming an oxide insulating film by depositing an object film or growing an oxide layer at the bottom of the first concave portion; Forming a gate electrode to which a large voltage is applied, and forming a gate electrode to which a relatively small voltage is applied on the ON film or the ONO film.
JP34648099A 1999-12-06 1999-12-06 Semiconductor device Withdrawn JP2001168202A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34648099A JP2001168202A (en) 1999-12-06 1999-12-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34648099A JP2001168202A (en) 1999-12-06 1999-12-06 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2001168202A true JP2001168202A (en) 2001-06-22

Family

ID=18383721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34648099A Withdrawn JP2001168202A (en) 1999-12-06 1999-12-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2001168202A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276903A (en) * 2004-03-23 2005-10-06 Seiko Epson Corp Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276903A (en) * 2004-03-23 2005-10-06 Seiko Epson Corp Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3199717B2 (en) Semiconductor device and method of manufacturing the same
JPH0834311B2 (en) Method for manufacturing semiconductor device
US6660570B2 (en) Method of fabricating a high voltage semiconductor device using SIPOS
JP4607266B2 (en) Power semiconductor device using semi-insulating polysilicon (SIPOS) and manufacturing method thereof
JP2647034B2 (en) Method for manufacturing charge-coupled device
JP2001168202A (en) Semiconductor device
JPH07245400A (en) Field-effect transistor and its manufacture
JP2006303393A (en) Semiconductor device and manufacturing method thereof
JPH09162387A (en) Semiconductor device and its manufacture
JPH05226466A (en) Manufacture of semiconductor device
JPH05343440A (en) Charge transfer element and manufacture thereof
JP2531688B2 (en) Method for manufacturing semiconductor device
JP2612098B2 (en) Manufacturing method of insulating film
JP3071133B2 (en) Manufacturing method of semiconductor integrated circuit
JPH01260857A (en) Semiconductor device and manufacture thereof
JPH0381297B2 (en)
JP3229790B2 (en) Manufacturing method of semiconductor integrated circuit
JP2001267554A (en) Field effect transistor and its manufacturing method
JPH1092957A (en) Manufacture of semiconductor device
JPH0629541A (en) Manufacture of semiconductor device
JPH03188677A (en) Semiconductor memory and manufacture thereof
JPS63276272A (en) Semiconductor device and manufacture thereof
JPH06104427A (en) Semiconductor device and its manufacture
JPH05343698A (en) Manufacture of semiconductor device
JPH11312742A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206