JP2001167003A - メモリチェック装置、メモリチェック方法、記憶媒体および情報処理装置 - Google Patents
メモリチェック装置、メモリチェック方法、記憶媒体および情報処理装置Info
- Publication number
- JP2001167003A JP2001167003A JP34614899A JP34614899A JP2001167003A JP 2001167003 A JP2001167003 A JP 2001167003A JP 34614899 A JP34614899 A JP 34614899A JP 34614899 A JP34614899 A JP 34614899A JP 2001167003 A JP2001167003 A JP 2001167003A
- Authority
- JP
- Japan
- Prior art keywords
- check
- task
- priority
- memory
- memory check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 故障検出の確認試験を容易に行うことがで
き、またメモリチェックに要する時間を最適化し短くで
きる、メモリチェック装置，メモリチェック方法，記憶
媒体，情報処理装置を提供する。 【解決手段】 メモリチェック処理のみを行うチェック
タスク３を設け、このチェックタスク３の優先度を、所
定の経過時間内に所定のエリアをチェックしたか，否か
により、他のタスク４，５……の優先度より低くする，
高くするように、インタラプトサービスルーチン２によ
り調整する。これにより、常時は、他のタスク４，５…
…のスリープ中にチェックタスク３によりメモリチェッ
クが行われ、スリープ中に所定エリアのチェックができ
ないときは、チェックタスク３の優先度が他のタスク
４，５……の優先度より高くなり、割込み後に直ちにメ
モリチェックが行われる。
き、またメモリチェックに要する時間を最適化し短くで
きる、メモリチェック装置，メモリチェック方法，記憶
媒体，情報処理装置を提供する。 【解決手段】 メモリチェック処理のみを行うチェック
タスク３を設け、このチェックタスク３の優先度を、所
定の経過時間内に所定のエリアをチェックしたか，否か
により、他のタスク４，５……の優先度より低くする，
高くするように、インタラプトサービスルーチン２によ
り調整する。これにより、常時は、他のタスク４，５…
…のスリープ中にチェックタスク３によりメモリチェッ
クが行われ、スリープ中に所定エリアのチェックができ
ないときは、チェックタスク３の優先度が他のタスク
４，５……の優先度より高くなり、割込み後に直ちにメ
モリチェックが行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、バス同期２重系の
フェニールセーフボードを使用した鉄道信号保安装置等
に好適なメモリチェック装置，メモリチェック方法，記
憶媒体、このメモリチェック装置を使用した情報処理装
置に関するものである。
フェニールセーフボードを使用した鉄道信号保安装置等
に好適なメモリチェック装置，メモリチェック方法，記
憶媒体、このメモリチェック装置を使用した情報処理装
置に関するものである。
【０００２】
【従来の技術】図６は、鉄道信号保安装置に使用されて
いるバス同期２重系のフェニールセーフボードの構成を
示すブロック図である。図６において、１０１，１０４
は同一構成のＣＰＵ、１０２，１０５は同一構成のメモ
リ、１０３，１０６はアドレスバス，データバス等から
なる同一構成のバスである。ＣＰＵ１０１，メモリ１０
２，バス１０３とＣＰＵ１０４，メモリ１０５，バス１
０６とは、夫々独立した別個の、通常ａ系，ｂ系と称す
る情報処理系を構成している。つまり、２枚のＣＰＵボ
ードが一枚のボード上に配置されたように構成されてい
る。ａ系，ｂ系のクロックおよび電源は共通で不図示の
ボードから供給される。このクロックおよび電源の異常
は、ソフトウエアにより比較的容易にチェックできる。
いるバス同期２重系のフェニールセーフボードの構成を
示すブロック図である。図６において、１０１，１０４
は同一構成のＣＰＵ、１０２，１０５は同一構成のメモ
リ、１０３，１０６はアドレスバス，データバス等から
なる同一構成のバスである。ＣＰＵ１０１，メモリ１０
２，バス１０３とＣＰＵ１０４，メモリ１０５，バス１
０６とは、夫々独立した別個の、通常ａ系，ｂ系と称す
る情報処理系を構成している。つまり、２枚のＣＰＵボ
ードが一枚のボード上に配置されたように構成されてい
る。ａ系，ｂ系のクロックおよび電源は共通で不図示の
ボードから供給される。このクロックおよび電源の異常
は、ソフトウエアにより比較的容易にチェックできる。
【０００３】前述の情報処理系の異常は、ａ系のバス１
０３，ｂ系のバス１０６のデータを、バス１０７，１０
８を介してバス比較回路１０９において常時比較し、バ
スデータの不一致により検知する。バス比較回路１０９
で、情報処理系の異常を検知すると、不図示の回路によ
り前述の情報処理系の出力を切断し、他の装置の動作が
安全側に切り換わるようにする。
０３，ｂ系のバス１０６のデータを、バス１０７，１０
８を介してバス比較回路１０９において常時比較し、バ
スデータの不一致により検知する。バス比較回路１０９
で、情報処理系の異常を検知すると、不図示の回路によ
り前述の情報処理系の出力を切断し、他の装置の動作が
安全側に切り換わるようにする。
【０００４】この情報処理系の異常検知は、情報処理中
にａ系，ｂ系において、ハードウェア，ソフトウェアの
異常が同時に発生せず、いずれか一方の系に発生した異
常は、バスデータに反映するという原理にもとづくもの
である。
にａ系，ｂ系において、ハードウェア，ソフトウェアの
異常が同時に発生せず、いずれか一方の系に発生した異
常は、バスデータに反映するという原理にもとづくもの
である。
【０００５】しかし、メモリ１０２，１０５の異常は、
直ちにバスデータに反映し難いところがあり、異常検知
が遅れると、ａ系メモリ１０２とｂ系メモリ１０５の同
一個所、すなわち対応個所に異常が発生し、バスデータ
の不一致によっては異常検知ができなくなるおそれがあ
る。そこで、情報処理とは別に、メモリチェックを行う
必要がある。このメモリチェックは、図７に示すよう
に、メモリチェックエリアの先頭エリアから最終エリア
まで順にチェックして行き、最終エリアのチェックが終
了すると先頭エリアに戻り、引き続きチェックを続ける
形で行われる。このメモリチェックは、たとえばワード
単位で、メモリ１０２，１０５のチェックエリアに５５
ｈ，ＡＡｈ等のチェックデータを図６に示すように書込
み（Ｗｒｉｔｅ）や読出し（Ｒｅａｄ）し、そのときの
バスデータをバス比較回路１０９にて比較して行い、バ
スデータの不一致によりメモリの異常を検知している。
直ちにバスデータに反映し難いところがあり、異常検知
が遅れると、ａ系メモリ１０２とｂ系メモリ１０５の同
一個所、すなわち対応個所に異常が発生し、バスデータ
の不一致によっては異常検知ができなくなるおそれがあ
る。そこで、情報処理とは別に、メモリチェックを行う
必要がある。このメモリチェックは、図７に示すよう
に、メモリチェックエリアの先頭エリアから最終エリア
まで順にチェックして行き、最終エリアのチェックが終
了すると先頭エリアに戻り、引き続きチェックを続ける
形で行われる。このメモリチェックは、たとえばワード
単位で、メモリ１０２，１０５のチェックエリアに５５
ｈ，ＡＡｈ等のチェックデータを図６に示すように書込
み（Ｗｒｉｔｅ）や読出し（Ｒｅａｄ）し、そのときの
バスデータをバス比較回路１０９にて比較して行い、バ
スデータの不一致によりメモリの異常を検知している。
【０００６】
【発明が解決しようとする課題】前述のメモリチェック
は、ＣＰＵのアイドル時間を利用して行う手法と、一定
周期毎の処理で数回に分割して行う手法があるが、いず
れにしても一定時間内でチェックエリア全体のチェック
を一巡させる必要がある。ＣＰＵのアイドル時間を使用
してチェックする手法は、システムの処理負荷に支配的
であり、処理負荷が小さければ早くチェックが行える
が、処理負荷が大きいとチェックにかなり時間を要して
しまうため、プログラムが完成した後の安全性試験等
で、メモリのチェックエリア全体をチェックが一巡する
時間を測定し、許容時間を満たしていることを確認する
必要がある。一方、一定周期でチェックする手法は、あ
らかじめ許容時間内にチェックを終了するように計算し
て設計を行えるが、処理負荷が小さいときのアイドル時
間を使用したチェック手法に比べ、チェックに時間がか
かってしまい、チェック性能を落としてしまう。
は、ＣＰＵのアイドル時間を利用して行う手法と、一定
周期毎の処理で数回に分割して行う手法があるが、いず
れにしても一定時間内でチェックエリア全体のチェック
を一巡させる必要がある。ＣＰＵのアイドル時間を使用
してチェックする手法は、システムの処理負荷に支配的
であり、処理負荷が小さければ早くチェックが行える
が、処理負荷が大きいとチェックにかなり時間を要して
しまうため、プログラムが完成した後の安全性試験等
で、メモリのチェックエリア全体をチェックが一巡する
時間を測定し、許容時間を満たしていることを確認する
必要がある。一方、一定周期でチェックする手法は、あ
らかじめ許容時間内にチェックを終了するように計算し
て設計を行えるが、処理負荷が小さいときのアイドル時
間を使用したチェック手法に比べ、チェックに時間がか
かってしまい、チェック性能を落としてしまう。
【０００７】また、２つの手法を併用すると、チェック
処理が２カ所に分散して実装され、故障検出の確認試験
を難しくしてしまうという問題を抱えることになる。
処理が２カ所に分散して実装され、故障検出の確認試験
を難しくしてしまうという問題を抱えることになる。
【０００８】本発明は、このような状況のもとでなされ
たもので、故障検出の確認試験を容易に行うことがで
き、また、メモリチェックに要する時間を最適化でき
る、メモリチェック装置，メモリチェック方法，記憶媒
体，情報処理装置を提供することを目的とするものであ
る。
たもので、故障検出の確認試験を容易に行うことがで
き、また、メモリチェックに要する時間を最適化でき
る、メモリチェック装置，メモリチェック方法，記憶媒
体，情報処理装置を提供することを目的とするものであ
る。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、メモリチェック装置を次の（１），
（２）のとおりに構成し、メモリチェック方法を次の
（３）のとおりに構成し、記憶媒体を次の（４）のとお
りに構成し、情報処理装置を次の（５），（６）のとお
りに構成する。
め、本発明では、メモリチェック装置を次の（１），
（２）のとおりに構成し、メモリチェック方法を次の
（３）のとおりに構成し、記憶媒体を次の（４）のとお
りに構成し、情報処理装置を次の（５），（６）のとお
りに構成する。
【００１０】（１）タスクの優先度に応じてタスクの実
行順を決めるタスク管理手段と、メモリチェック処理の
みを行うチェックタスクと、このチェックタスクの優先
度を調整するチェックタスク優先度調整手段とを備えた
メモリチェック装置であって、前記チェックタスク優先
度調整手段は、前記チェックタスクが所定時間内に所定
エリアをチェックすることができたときは、前記チェッ
クタスクの優先度を前記タスク管理手段が管理する他の
タスクの優先度より低くし、前記チェックタスクが所定
時間内に所定エリアをチェックすることができなかった
ときは、前記チェックタスクの優先度を前記タスク管理
手段の管理する他のタスクの優先度より高くするもので
あるメモリチェック装置。
行順を決めるタスク管理手段と、メモリチェック処理の
みを行うチェックタスクと、このチェックタスクの優先
度を調整するチェックタスク優先度調整手段とを備えた
メモリチェック装置であって、前記チェックタスク優先
度調整手段は、前記チェックタスクが所定時間内に所定
エリアをチェックすることができたときは、前記チェッ
クタスクの優先度を前記タスク管理手段が管理する他の
タスクの優先度より低くし、前記チェックタスクが所定
時間内に所定エリアをチェックすることができなかった
ときは、前記チェックタスクの優先度を前記タスク管理
手段の管理する他のタスクの優先度より高くするもので
あるメモリチェック装置。
【００１１】（２）前記（１）記載のメモリチェック装
置において、前記チェックタスク優先度調整手段は、タ
イマ割込みで実行されるものであるメモリチェック装
置。
置において、前記チェックタスク優先度調整手段は、タ
イマ割込みで実行されるものであるメモリチェック装
置。
【００１２】（３）タスクの優先度に応じてタスクの実
行順を決めるタスク管理手段と、メモリチェック処理の
みを行うチェックタスクとを備えたメモリチェック装置
におけるメモリチェック方法であって、前記チェックタ
スクが所定時間内に所定エリアをチェックすることがで
きたかできなかったかを判定するステップＡと、このス
テップＡでチェックすることができたと判定したとき
に、前記チェックタスクの優先度を前記タスク管理手段
の管理する他のタスクの優先度より低くするステップＢ
と、前記ステップＡでチェックすることができなかった
と判定したときに、前記チェックタスクの優先度を前記
タスク管理手段の管理する他のタスクの優先度より高く
するステップＣとを備えたメモリチェック方法。
行順を決めるタスク管理手段と、メモリチェック処理の
みを行うチェックタスクとを備えたメモリチェック装置
におけるメモリチェック方法であって、前記チェックタ
スクが所定時間内に所定エリアをチェックすることがで
きたかできなかったかを判定するステップＡと、このス
テップＡでチェックすることができたと判定したとき
に、前記チェックタスクの優先度を前記タスク管理手段
の管理する他のタスクの優先度より低くするステップＢ
と、前記ステップＡでチェックすることができなかった
と判定したときに、前記チェックタスクの優先度を前記
タスク管理手段の管理する他のタスクの優先度より高く
するステップＣとを備えたメモリチェック方法。
【００１３】（４）前記（３）記載のメモリチェック方
法を実現するためのプログラムを格納した記憶媒体。
法を実現するためのプログラムを格納した記憶媒体。
【００１４】（５）前記（１）または（２）記載のメモ
リチェック装置を備えたことを特徴とする情報処理装
置。
リチェック装置を備えたことを特徴とする情報処理装
置。
【００１５】（６）情報処理のためのバス同期２重系フ
ェールセーフボードと、前記（１）または（２）記載の
メモリチェック装置とを備えた情報処理装置。
ェールセーフボードと、前記（１）または（２）記載の
メモリチェック装置とを備えた情報処理装置。
【００１６】
【発明の実施の形態】以下本発明の実施の形態をメモリ
チェック装置の実施例により詳しく説明する。なお本発
明は、メモリチェック装置に限らず、実施例の説明に裏
付けられて、メモリチェック方法、この方法を実現する
ためのプログラムを格納したＣＤ−ＲＯＭ等の記憶媒体
の形で、更に、情報処理装置の形で実施することができ
る。
チェック装置の実施例により詳しく説明する。なお本発
明は、メモリチェック装置に限らず、実施例の説明に裏
付けられて、メモリチェック方法、この方法を実現する
ためのプログラムを格納したＣＤ−ＲＯＭ等の記憶媒体
の形で、更に、情報処理装置の形で実施することができ
る。
【００１７】
【実施例】図１は、実施例である“メモリチェック装
置”の構成を概念的に示すブロック図である。本実施例
は、マルチタスクＯＳ（オペレーティングシステム）に
おけるタスク優先度設定機能を利用し、メモリチェック
を１か所で行いつつ、メモリチェックに要する時間を最
適化するものであり、チェック対象として図６のメモリ
１０２，１０５を想定している。
置”の構成を概念的に示すブロック図である。本実施例
は、マルチタスクＯＳ（オペレーティングシステム）に
おけるタスク優先度設定機能を利用し、メモリチェック
を１か所で行いつつ、メモリチェックに要する時間を最
適化するものであり、チェック対象として図６のメモリ
１０２，１０５を想定している。
【００１８】図１において、１はタスクの優先度に応じ
てタスクの実行順を決める、マルチタスクＯＳ内のスケ
ジューラ、３はメモリチェック処理のみを行うタスク
（以下チェックタスクという）、２はタイマ割込みによ
り、チェックタスク３によるメモリチェックの進み具合
に応じてチェックタスク３の優先度を調整するインタラ
プトサービスルーチン、４，５……はチェックタスク以
外のタスクＡ，Ｂ……である。タスク３，４，５……ス
ケジューラ１によって各タスクの優先度に応じてその実
行順が決められる。
てタスクの実行順を決める、マルチタスクＯＳ内のスケ
ジューラ、３はメモリチェック処理のみを行うタスク
（以下チェックタスクという）、２はタイマ割込みによ
り、チェックタスク３によるメモリチェックの進み具合
に応じてチェックタスク３の優先度を調整するインタラ
プトサービスルーチン、４，５……はチェックタスク以
外のタスクＡ，Ｂ……である。タスク３，４，５……ス
ケジューラ１によって各タスクの優先度に応じてその実
行順が決められる。
【００１９】図２は本実施例によるメモリチェックのア
ルゴリズムを示す図である。Ｓ１において、インタラプ
トサービスルーチン２は、所定の経過時間内にチェック
タスク３がメモリ１０２，１０５の所定のエリアをチェ
ックしたかどうか判定し、チェックしたと判定したとき
はＳ２に移りチェックタスク３の優先度を他のタスク
Ａ，Ｂ……の優先度より低くし、チェックしなかったと
判定したときはＳ４に移りチェックタスク３の優先度を
他のタスクＡ，Ｂ……の優先度より高くする。Ｓ２，Ｓ
４を経てＳ３へ移ると、スケジューラ１によりタスクの
優先度に応じて実行順が決められ、その実行順に従いチ
ェックタスク３によるメモリチェックが実行され、Ｓ１
へ戻り、以上の動作を繰り返す。
ルゴリズムを示す図である。Ｓ１において、インタラプ
トサービスルーチン２は、所定の経過時間内にチェック
タスク３がメモリ１０２，１０５の所定のエリアをチェ
ックしたかどうか判定し、チェックしたと判定したとき
はＳ２に移りチェックタスク３の優先度を他のタスク
Ａ，Ｂ……の優先度より低くし、チェックしなかったと
判定したときはＳ４に移りチェックタスク３の優先度を
他のタスクＡ，Ｂ……の優先度より高くする。Ｓ２，Ｓ
４を経てＳ３へ移ると、スケジューラ１によりタスクの
優先度に応じて実行順が決められ、その実行順に従いチ
ェックタスク３によるメモリチェックが実行され、Ｓ１
へ戻り、以上の動作を繰り返す。
【００２０】図３〜５により本実施例の動作を説明す
る。図３に示すように、通常の動作状態では、チェック
タスク３の優先度は他のタスクＡ，Ｂ，……の優先度
（たとえば中）より低くなるように設計されているの
で、スケジューラ１によりチェックタスク３の実行順は
最下位に決められ、他のタスクＡ，Ｂ……の処理中は、
チェックタスク３は実行されない。他のタスクＡ，Ｂ…
…の処理が終了しスリーブ状態になると、図４に示すよ
うにチェックタスク３が実行され、図７に示すようにメ
モリチェックが行われる。
る。図３に示すように、通常の動作状態では、チェック
タスク３の優先度は他のタスクＡ，Ｂ，……の優先度
（たとえば中）より低くなるように設計されているの
で、スケジューラ１によりチェックタスク３の実行順は
最下位に決められ、他のタスクＡ，Ｂ……の処理中は、
チェックタスク３は実行されない。他のタスクＡ，Ｂ…
…の処理が終了しスリーブ状態になると、図４に示すよ
うにチェックタスク３が実行され、図７に示すようにメ
モリチェックが行われる。
【００２１】タイマ割込みによりインタラプトサービス
ルーチン２が実行され、所要の進捗度でメモリチェック
が行われないと判定されたときは（Ｓ１，ＮＯ）、ルー
チン２によりチェックタスク３の優先度が他のタスク
Ａ，Ｂ……の優先度より高く設定されるので（Ｓ１，Ｎ
Ｏ、Ｓ４）、ルーチン２の終了後、図５に示すようにス
ケジューラ１によりチェックタスク３の実行順が最上位
に決められ、直ちにチェックタスク３によるメモリ１０
２，１０５のチェックが実行される。
ルーチン２が実行され、所要の進捗度でメモリチェック
が行われないと判定されたときは（Ｓ１，ＮＯ）、ルー
チン２によりチェックタスク３の優先度が他のタスク
Ａ，Ｂ……の優先度より高く設定されるので（Ｓ１，Ｎ
Ｏ、Ｓ４）、ルーチン２の終了後、図５に示すようにス
ケジューラ１によりチェックタスク３の実行順が最上位
に決められ、直ちにチェックタスク３によるメモリ１０
２，１０５のチェックが実行される。
【００２２】このようにして、本実施例によれば、同一
のプログラムにより、通常は本来のタスクＡ，Ｂ……の
スリーブ時、すなわちＣＰＵのアイドル時にメモリチェ
ックを行い、また必要に応じてタイマ割込みによるメモ
リチェックを行って、所定時間内に必ずメモリチェック
を終了するようにしているので、メモリチェック処理が
分散して実装されることがなく、メモリチェックに要す
る時間を最適化し短くすることができる。
のプログラムにより、通常は本来のタスクＡ，Ｂ……の
スリーブ時、すなわちＣＰＵのアイドル時にメモリチェ
ックを行い、また必要に応じてタイマ割込みによるメモ
リチェックを行って、所定時間内に必ずメモリチェック
を終了するようにしているので、メモリチェック処理が
分散して実装されることがなく、メモリチェックに要す
る時間を最適化し短くすることができる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
故障検出の確認試験を容易に行うことができ、またメモ
リチェックに要する時間を最適化し短くすることができ
る。
故障検出の確認試験を容易に行うことができ、またメモ
リチェックに要する時間を最適化し短くすることができ
る。
【図１】 実施例の構成を概念的に示す図
【図２】 メモリチェックのアルゴリズムを示す図
【図３】 実施例の動作を示す図（その１）
【図４】 実施例の動作を示す図（その２）
【図５】 実施例の動作を示す図（その３）
【図６】 バス同期２重系の構成を示すブロック図
【図７】 メモリチェックの仕方を示す図
１ スケジューラ ２ インタラプトサービスルーチン ３ チェックタスク
Claims (6)
- 【請求項１】 タスクの優先度に応じてタスクの実行順
を決めるタスク管理手段と、メモリチェック処理のみを
行うチェックタスクと、このチェックタスクの優先度を
調整するチェックタスク優先度調整手段とを備えたメモ
リチェック装置であって、前記チェックタスク優先度調
整手段は、前記チェックタスクが所定時間内に所定エリ
アをチェックすることができたときは、前記チェックタ
スクの優先度を前記タスク管理手段が管理する他のタス
クの優先度より低くし、前記チェックタスクが所定時間
内に所定エリアをチェックすることができなかったとき
は、前記チェックタスクの優先度を前記タスク管理手段
の管理する他のタスクの優先度より高くするものである
ことを特徴とするメモリチェック装置。 - 【請求項２】 請求項１記載のメモリチェック装置にお
いて、前記チェックタスク優先度調整手段は、タイマ割
込みで実行されるものであることを特徴とするメモリチ
ェック装置。 - 【請求項３】 タスクの優先度に応じてタスクの実行順
を決めるタスク管理手段と、メモリチェック処理のみを
行うチェックタスクとを備えたメモリチェック装置にお
けるメモリチェック方法であって、前記チェックタスク
が所定時間内に所定エリアをチェックすることができた
かできなかったかを判定するステップＡと、このステッ
プＡでチェックすることができたと判定したときに、前
記チェックタスクの優先度を前記タスク管理手段の管理
する他のタスクの優先度より低くするステップＢと、前
記ステップＡでチェックすることができなかったと判定
したときに、前記チェックタスクの優先度を前記タスク
管理手段の管理する他のタスクの優先度より高くするス
テップＣとを備えたことを特徴とするメモリチェック方
法。 - 【請求項４】 請求項３記載のメモリチェック方法を実
現するためのプログラムを格納したことを特徴とする記
憶媒体。 - 【請求項５】 請求項１または請求項２記載のメモリチ
ェック装置を備えたことを特徴とする情報処理装置。 - 【請求項６】 情報処理のためのバス同期２重系フェー
ルセーフボードと、請求項１または請求項２記載のメモ
リチェック装置とを備えたことを特徴とする情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34614899A JP2001167003A (ja) | 1999-12-06 | 1999-12-06 | メモリチェック装置、メモリチェック方法、記憶媒体および情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34614899A JP2001167003A (ja) | 1999-12-06 | 1999-12-06 | メモリチェック装置、メモリチェック方法、記憶媒体および情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001167003A true JP2001167003A (ja) | 2001-06-22 |
Family
ID=18381447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34614899A Withdrawn JP2001167003A (ja) | 1999-12-06 | 1999-12-06 | メモリチェック装置、メモリチェック方法、記憶媒体および情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001167003A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100138579A1 (en) * | 2008-12-02 | 2010-06-03 | International Business Machines Corporation | Network adaptor optimization and interrupt reduction |
-
1999
- 1999-12-06 JP JP34614899A patent/JP2001167003A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100138579A1 (en) * | 2008-12-02 | 2010-06-03 | International Business Machines Corporation | Network adaptor optimization and interrupt reduction |
| US8402190B2 (en) * | 2008-12-02 | 2013-03-19 | International Business Machines Corporation | Network adaptor optimization and interrupt reduction |
| US8719479B2 (en) | 2008-12-02 | 2014-05-06 | International Business Machines Corporation | Network adaptor optimization and interrupt reduction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491787A (en) | Fault tolerant digital computer system having two processors which periodically alternate as master and slave | |
| US7062676B2 (en) | Method and system for installing program in multiple system | |
| US6912670B2 (en) | Processor internal error handling in an SMP server | |
| JPH05128080A (ja) | 情報処理装置 | |
| US7418557B2 (en) | Managing multiprocessor operations | |
| JP4182948B2 (ja) | フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法 | |
| US20030065861A1 (en) | Dual system masters | |
| US20020116438A1 (en) | Method and apparatus for shared resource management in a multiprocessing system | |
| US6684346B2 (en) | Method and apparatus for machine check abort handling in a multiprocessing system | |
| JP2006172243A (ja) | フォルトトレラントコンピュータ装置およびその同期化方法 | |
| JP2002269029A (ja) | 高信頼性情報処理装置及びそれに用いる情報処理方法並びにそのプログラム | |
| JP2001167003A (ja) | メモリチェック装置、メモリチェック方法、記憶媒体および情報処理装置 | |
| EP2778934B1 (en) | Information processing device, information processing method, information processing program, and recording medium in which program is recorded | |
| JP3127941B2 (ja) | 二重化装置 | |
| US7343522B2 (en) | Apparatus having a transfer mode abnormality detecting function, storage controlling apparatus, and interface module for the storage controlling apparatus | |
| JPWO2004040451A1 (ja) | システムコントローラ、コントロールシステムおよびシステムコントロール方法 | |
| JP2000347758A (ja) | 情報処理装置 | |
| JPH11175108A (ja) | 二重化コンピュータ装置 | |
| JP2006172276A (ja) | 無停電電源システム及びプログラム | |
| JPH0822441A (ja) | 情報処理装置およびその通信エラー検出方法 | |
| JPH05265790A (ja) | マイクロプロセッサ装置 | |
| JPH04324569A (ja) | マルチプロセッサシステム | |
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
| JPH1063528A (ja) | メモリ制御装置 | |
| JP2010003268A (ja) | スレーブ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070206 |