JP2001161078A

JP2001161078A - 電力変換器制御装置

Info

Publication number: JP2001161078A
Application number: JP2000025841A
Authority: JP
Inventors: Michiyoshi Sonoda; 道▲吉▼ 園田; Akira Otsubo; 亮大坪
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-09-20
Filing date: 2000-02-03
Publication date: 2001-06-12
Anticipated expiration: 2020-02-03
Also published as: JP4475716B2

Abstract

(57)【要約】【課題】半導体素子に大きな電流が流れる異常が発生
しても、その保護動作を確実に行い素子破壊を防ぐこと
ができる電力変換器制御装置を得ることである。【解決手段】ホールＣＴ１１により電力変換器６の半
導体素子に過電流が流れたことが検出されたときは、異
常検出部９は異常信号を出力する。異常検出部９からの
異常信号があると、ゲート駆動部８のゲート遮断手段１
３は電力変換器６の停止のためのゲート遮断信号を出力
する。一方、ゲートオン手段は、異常となった半導体素
子のゲート信号をオン状態に保持し、ゲート絞り手段１
２により半導体素子の電流が所定値より小さくなってか
ら半導体素子のゲート信号をオフする。これにより、ゲ
ート遮断動作がなされることに先行して半導体素子に流
れる電流を減少させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力変換器の半導
体素子を過電流による破壊から保護するための電力変換
器制御装置に関する。

【０００２】

【従来の技術】一般に、負荷に可変周波数の電源を供給
するための電力変換器は、直流電源を所定の周波数の交
流に変換し負荷に供給するものである。直流電源が直接
得られないときは、コンバータ装置を設け交流電源から
直流電源を得るようにしている。

【０００３】図６は、３相交流電源１からの電源をコン
バータ２で直流電源に変換し、その直流電源をインバー
タ装置４で所定の周波数の電力に変換して負荷である電
動機５を駆動する電力変換器６およびその制御装置７の
構成図である。

【０００４】コンバータ装置２では、３相交流電源１か
らのＲ相を半導体素子２Ｕと半導体素子２Ｘとの接続点
に、Ｓ相を半導体素子２Ｖと半導体素子２Ｙとの接続点
に、Ｔ相を半導体素子２Ｗと半導体素子２Ｚとの接続点
にそれぞれ入力し、３相交流を直流に変換する。コンバ
ータ装置２で変換された直流は、Ｐ母線（プラス側母
線）およびＮ母線（マイナス側母線）に取り出され、こ
のＰ母線とＮ母線に接続された平滑コンデンサ３で平滑
され、インバータ装置４に入力される。

【０００５】インバータ装置４では、コンバータ装置２
で変換された直流を、Ｐ母線およびＮ母線から入力し、
半導体素子４Ｕと半導体素子４Ｘとの接続点からＵ相
を、半導体素子４Ｖと半導体素子４Ｙとの接続点からＶ
相を、半導体素子４Ｗと半導体素子４Ｚとの接続点から
Ｗ相をそれぞれ取り出し、負荷である電動機５に出力す
るようになっている。

【０００６】各々の半導体素子２Ｕ〜２Ｚ、４Ｕ〜４Ｚ
は、１個の半導体素子で構成されるシングル構成の場合
と、複数個の半導体素子を並列接続してパラ接続構成さ
れる場合とがある。

【０００７】このような電力変換器６には、電力変換器
６の制御を行うための電力変換器制御装置７が設けられ
ている。電力変換器制御装置７は、電力変換器６の半導
体素子のゲートを駆動するゲート駆動部８と、電力変換
器６の半導体素子に流れる電流が所定値を超えたことを
検出し異常信号を出力する異常検出部９と、ゲート駆動
部８にゲート信号を送り電力変換器６を制御する制御部
１０とを備えており、半導体素子の異常や負荷の短絡を
異常信号として検出し保護動作するようにしている。

【０００８】

【発明が解決しようとする課題】ところが、半導体素子
として、例えばＩＧＢＴ（Insulated gate bipolar）を
使用した電力変換器６では、半導体素子の短絡耐量が低
いため、直流短絡が生じると、保護動作が作動しても検
出時間が間に合わず、半導体素子の破壊が生じることが
ある。

【０００９】ここで、ＩＧＢＴは静電誘導形自己消弧素
子であり、ゲート電圧が低い範囲ではトランジスタに近
い定電流特性を示す一方、ゲート電圧が高くなるとサイ
リスタに近い低い電圧降下を示すトランジスタとサイリ
スタの中間的特性を有している。このＩＧＢＴは、コレ
クタ電流を制限すれば常に安全に運転できる安全動作領
域を有しているが、例えば負荷短絡が生じたような場合
には、安全動作領域での運転ができなくなり大きなコレ
クタ電流が流れ、半導体素子の破壊が生じることがあ
る。

【００１０】半導体素子（ＩＧＢＴ）に過電流が流れた
場合には、異常検出部９がそれを検出して、制御部１０
によりゲート駆動部８を介してゲート遮断する動作がな
されるが、異常検出からゲート遮断までには時間が掛か
り、特に半導体素子がＩＧＢＴである場合には、ゲート
遮断が行われるまでに素子が破壊してしまう恐れがあ
る。

【００１１】本発明の目的は、半導体素子に大きな電流
が流れる異常が発生しても、その保護動作を確実に行い
素子破壊を防ぐことができる電力変換器制御装置を得る
ことである。

【００１２】

【課題を解決するための手段】請求項１の発明に係わる
電力変換器制御装置は、電力変換器の半導体素子のゲー
トを駆動するゲート駆動部と、前記電力変換器の半導体
素子に流れる電流が所定値を超えたことを検出し異常信
号を出力する異常検出部と、前記ゲート駆動部にゲート
信号を送り前記電力変換器を制御する制御部とを備えた
電力変換器制御装置において、前記ゲート駆動部は、前
記異常検出部の異常信号を入力したとき前記半導体素子
のゲートを絞るゲート絞り手段と、前記電力変換器の停
止のためのゲート遮断信号を出力するゲート遮断出力手
段と、異常となった半導体素子のゲート信号をオン状態
に保持し前記半導体素子の電流が所定値より小さくなっ
てから前記半導体素子のゲート信号をオフするゲートオ
ン手段とを備えたこと特徴とする。

【００１３】請求項２の発明に係わる電力変換器制御装
置は、請求項１の発明において、前記異常検出部は、前
記電力変換器の半導体素子に流れる電流が所定値を超え
たときは信号を出力するコンパレータと、前記コンパレ
ータの出力信号をラッチするラッチ回路と、前記ラッチ
回路の出力信号によりオンし前記ゲート駆動部の前記ゲ
ート絞り手段と前記ゲート遮断出力手段を駆動するドラ
イブ用トランジスタとを備えたことを特徴とする。

【００１４】請求項３の発明に係わる電力変換器制御装
置は、請求項２の発明において、前記ラッチ回路をクリ
アするラッチクリア回路を設けたことを特徴とする。

【００１５】請求項４の発明に係わる電力変換器制御装
置は、前記ゲートオン手段は、請求項１の発明におい
て、前記異常検出部からの異常信号を入力したとき、異
常となった半導体素子のゲート信号がオンの場合に、そ
の半導体素子のゲート信号を強制的にオン状態に保持す
るようにしたことを特徴とする。

【００１６】請求項５の発明に係わる電力変換器制御装
置は、請求項１の発明において、前記ゲートオン手段
は、前記異常検出部からの異常信号を入力したとき、異
常となった半導体素子のゲート信号のオンオフに関係な
く、その半導体素子のゲート信号を強制的にオン状態に
保持するようにしたことを特徴とする。

【００１７】請求項６の発明に係わる電力変換器制御装
置は、請求項１の発明において、前記ゲートオン手段
は、前記異常検出部からの異常信号を入力したとき、異
常となった半導体素子だけなく、正常な半導体素子に対
してもオンオフに関係なくすべての半導体素子のゲート
信号を強制的にオン状態に保持するようにしたことを特
徴とする。

【００１８】請求項７の発明に係わる電力変換器制御装
置は、請求項１の発明において、前記ゲートオン手段
は、前記異常検出部からの異常信号を入力したときか
ら、一定の時間だけすべての半導体素子を強制的にオン
状態にし、一定の時間経過後、再びすべての半導体素子
のゲート信号をオフするようにしたことを特徴とする。

【００１９】請求項８の発明に係わる電力変換器制御装
置は、請求項１乃至請求項７のいずれか１項の発明にお
いて、前記電力変換器の半導体素子に流れる電流は、ホ
ールＣＴで検出するようにしたことを特徴とする。

【００２０】請求項９の発明に係わる電力変換器制御装
置は、請求項８の発明において、前記電力変換器がイン
バータ装置およびコンバータ装置の双方で構成される場
合には、前記ホールＣＴは、インバータ装置側およびコ
ンバータ装置側で別々に、平滑コンデンサのプラス側又
はマイナス側に設けるようにしたことを特徴とする。

【００２１】請求項１０の発明に係わる電力変換器制御
装置は、請求項８の発明において、前記電力変換器の半
導体素子がパラ接続構成で、平滑コンデンサもパラ接続
する場合には、前記ホールＣＴは、少なくとも１個の平
滑コンデンサのプラス側またはマイナス側に設けること
を特徴とする。

【００２２】請求項１１の発明に係わる電力変換器制御
装置は、請求項８の発明において、前記電力変換器の半
導体素子がシングル構成で、平滑コンデンサがパラ接続
される場合には、前記ホールＣＴは、少なくとも１個の
平滑コンデンサのプラス側またはマイナス側に設けるこ
とを特徴とする。

【００２３】請求項１２の発明に係わる電力変換器制御
装置は、請求項８の発明において、平滑コンデンサがパ
ラ接続される場合には、前記電力変換器のプラス側母線
およびマイナス側母線に対し構造的に均等になる位置
に、前記平滑コンデンサとは別の短絡検出用コンデンサ
を接続すると共に、前記ホールＣＴは、前記短絡検出用
コンデンサのプラス側またはマイナス側に設けることを
特徴とする。

【００２４】請求項１３の発明に係わる電力変換器制御
装置は、前記電力変換器の半導体素子がパラ接続構成
で、Ｕ相、Ｖ相、Ｗ相の半導体素子スタックが各相毎に
別れる場合には、ホールＣＴは、少なくとも１相に設け
るようにしたことを特徴とする請求項８に記載の電力変
換器制御装置。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１は本発明の実施の形態に係わる電力変換器制
御装置を電力変換器に適用した場合の構成図である。

【００２６】図１において、３相交流電源１からの電源
はコンバータ２で直流電源に変換され、直流母線のＰ母
線（プラス側母線）およびＮ母線（マイナス側）に出力
される。Ｐ母線とＮ母線との間には平滑コンデンサ３が
設けられており、ここで平滑された直流電源は、インバ
ータ装置４で所定の周波数の電力に変換され、負荷であ
る電動機５に出力される。

【００２７】コンバータ装置２では、３相交流電源１か
らのＲ相を半導体素子２Ｕと半導体素子２Ｘとの接続点
に入力し、Ｓ相を半導体素子２Ｖと半導体素子２Ｙとの
接続点に入力し、Ｔ相を半導体素子２Ｗと半導体素子２
Ｚとの接続点に入力し、３相交流を直流に変換する。

【００２８】また、インバータ装置４では、半導体素子
４Ｕと半導体素子４Ｘとの接続点からＵ相を出力し、半
導体素子４Ｖと半導体素子４Ｙとの接続点からＶ相を出
力し、半導体素子４Ｗと半導体素子４Ｚとの接続点から
Ｗ相を取り出し、負荷である電動機５に出力する。これ
ら各々の半導体素子２Ｕ〜２Ｚ、４Ｕ〜４Ｚは、１個の
半導体素子で構成されるシングル構成の場合と、複数個
の半導体素子を並列接続してパラ接続構成される場合と
がある。

【００２９】Ｐ母線およびＮ母線に接続される平滑コン
デンサ３のプラス側には、電力変換器３を構成する半導
体素子に流れる電流を検出するためのホールＣＴ１１が
設けられている。このホールＣＴは、電流を検出する導
体を貫通して設けられ、電源が不要でかつ高速で電流を
検出することができるもので、例えば、PEARSON ELECTR
ONICS 社製 CURENT MONITORS が使用でき、電流変化が
あったときのみ信号を出力するものである。

【００３０】このホールＣＴ１１で検出された電流は、
電力変換器制御装置７の異常検出部９に入力され、その
電流値が所定値を超えたか否かが判定される。そして、
電流値が所定値を超えたときは異常信号を制御部１０に
出力する。制御部１０は、異常検出部９からの異常信号
がない場合には、ゲート駆動部８に対し所定のゲート信
号を出力し電力変換器６を制御する。

【００３１】ゲート駆動部８は、制御部１０からのゲー
ト信号に基づいて電力変換器６の各々の半導体素子のゲ
ートを駆動するものであり、異常検出部９からの異常信
号が入力された場合に起動されるゲート絞り手段１２、
ゲート遮断手段１３およびゲートオン手段２３を有して
いる。

【００３２】ゲート絞り手段１２は、異常検出部９から
の異常信号を入力すると起動され、対応する半導体素子
のゲートを速やかに絞り、その半導体素子に流れる電流
を抑制するように動作する。また、ゲート遮断手段１３
は、電力変換器６の動作を停止するべく各々の半導体素
子に対しゲートオフ信号を出力するものである。

【００３３】また、ゲートオン手段２３は、異常検出部
９からの異常信号を入力すると、短絡電流が流れ始めた
半導体素子のゲートの一次側をオン状態のまま継続さ
せ、ゲート絞り手段１２により電流が十分に小さくなっ
てから半導体素子のゲートの一次側をオフするようにす
る。

【００３４】これは、半導体素子の直流短絡の原因がノ
イズによる誤動作である場合、本来的にはゲート信号が
オフであるべきところが瞬間的にオンとなり、その間だ
け短絡電流が流れ、ゲート絞り手段１２にてゲートを絞
っている途中で本来のオフになることが考えられるから
である。そのような場合には、十分に電流が小さく絞ら
れていないときに半導体素子がオフすることになり、サ
ージ電圧が大きくなってしまう。サージ電圧が半導体素
子耐電圧を超えると半導体素子の破損となる。

【００３５】そこで、半導体素子に短絡電流が流れ始め
たときは、ゲートオン手段２３によりゲートの一次側を
オン状態に保持し、十分に電流が小さくなってからオフ
するようにする。

【００３６】この場合、ゲートオン手段２３は、異常検
出部９からの異常信号を入力したとき、異常となった半
導体素子だけなく、正常な半導体素子に対してもオンオ
フに関係なくすべての半導体素子のゲート信号を強制的
にオン状態に保持するようにすることが望ましい。すな
わち、ゲートオン手段２３は、異常検出部９からの異常
信号を入力したときから、一定の時間だけすべての半導
体素子を強制的にオン状態にし、一定の時間経過後、再
びすべての半導体素子のゲート信号をオフするようにす
る。

【００３７】図２は、ゲート駆動部８および異常検出部
９の回路構成図である。図２では、インバータ装置４の
半導体素子４Ｕに対して適用した場合を示しており、半
導体素子４ＵとしてＩＧＢＴを使用した場合を示してい
る。

【００３８】ホールＣＴ１１は、半導体素子４ＵのＰ側
（プラス側）と平滑コンデンサのＰ側（プラス側）との
間に挿入され、このホールＣＴ１１で検出された電流
は、異常検出部９に入力される。異常検出部９では、ホ
ールＣＴ１１で検出された電流は抵抗Ｒ１を介してコン
パレータ１４に入力される。一方、異常検出部９には、
電流の所定の値を設定するための設定器１５が設けられ
ており、この設定器１５で設定された所定値は抵抗Ｒ２
を介してコンパレータ１４に入力される。

【００３９】コンパレータ１４では、ホールＣＴ１１で
検出された電流が設定器１５に設定された所定値を超え
ると、その検出信号をラッチ回路１６に出力する。ラッ
チ回路１６では、コンパレータ１４からの検出信号を保
持（ラッチ）し、ドライブ用トランジスタ１７を駆動す
ると共に、絶縁用フォトカプラ１３Ａをオンし、これに
より、異常信号がゲート駆動部８に出力される。

【００４０】ラッチクリア回路１８はラッチ回路１６の
ラッチをクリアするものであり、半導体素子４Ｕへの過
電流を検出し、例えば電力変換器６が停止した後に、再
び再起動させる際に使用される。ラッチクリア回路１８
は、制御部１０からの指令により起動され再び制御可能
な状態にする。

【００４１】一方、ゲート駆動部８には、制御部１０か
らのゲート信号がフォトカプラ１９を介して入力トラン
ジスタＴｒに入力され、コンプリメンタリ接続されたＮ
ＰＮトランジスタとＰＮＰトランジスタとからなる増幅
器２０ａ、２０ｂで増幅されて、抵抗Ｒ３を介し半導体
素子４Ｕに入力されるようになっている。なお、コンデ
ンサＣａ、Ｃｂは、制御電源供給用のコンデンサであ
る。

【００４２】ゲート駆動部８内に形成されるゲート絞り
手段１２は、異常検出部９からの異常信号が入力された
ときに、半導体素子４Ｕを駆動するためのゲート電源の
電圧を低下させるものであり、これにより、半導体素子
４Ｕへのゲート信号を絞る。また、その際に、フォトカ
プラから構成されるゲート遮断手段１３が動作し、ゲー
ト遮断信号を出力する。

【００４３】すなわち、異常検出部９からの異常信号
は、異常検出部９のドライブ用トランジスタ１７がオン
することにより発生し、このドライブ用トランジスタ１
７のオンにより、絶縁用フォトカプラ１３Ａのフォトト
ランジスタをオンさせ、ゲート絞り手段１２の定電圧ダ
イオード２１がオンする。これにより、ゲート電源か
ら、ゲート遮断手段１３、ダイオードＤ１、抵抗Ｒ４を
介して電流が流れ、ゲート遮断手段１３が動作しゲート
遮断信号が出力される。この場合、定電圧ダイオード２
１は一定電圧を保持するので、ゲート電源の電圧は、定
電圧ダイオード２１の一定電圧に等しくなる。

【００４４】ドライブ用トランジスタ１７のオン時に
は、半導体素子４Ｕを駆動するゲート電源の電圧を、定
電圧ダイオード２１の一定電圧まで低下させる。ゲート
絞り手段１２によるゲート絞り動作は、ゲート絞り手段
１２から直接的に半導体素子へのゲート電源を低下させ
るので、その動作は速い。一方、ゲート遮断動作は、制
御部１０を介してゲート駆動部８に入力されるので、ゲ
ート遮断動作が行われるまでに時間が掛かる。

【００４５】これにより、ゲート遮断信号による電力変
換器６の停止指令が来る以前に、半導体素子４Ｕへのゲ
ート信号を速やかに絞り、半導体素子４Ｕに流れる電流
を抑制できる。従って、半導体素子４Ｕを適切に保護で
きる。

【００４６】次に、ゲートオン手段２３は、異常検出部
９のトランジスタ１７がオンし、かつ半導体素子のゲー
トの一次側がオンの場合に、その半導体素子のゲート信
号を強制的にオン状態に保持し、ゲート絞り手段１２に
より電流が十分に小さくなってから半導体素子のゲート
の一次側をオフする。

【００４７】すなわち、ゲートオン手段２３のＮＯＲ回
路２４は、異常検出部９のドライブ用トランジスタ１７
がオン（入力信号信号レベルＬ）し、ゲート信号がオン
（入力信号レベルＬ）した場合に限りオンする。ＮＯＲ
回路２４のオンによりコンデンサＣ１を介して瞬時にト
ランジスタＴｒ２をオンし、抵抗Ｒ６を介して半導体素
子のゲート信号を強制的にオン状態に保持する。

【００４８】コンデンサＣ１、抵抗Ｒ５、トランジスタ
Ｔｒ２により微分回路を構成しているため、コンデンサ
Ｃ１、抵抗Ｒ５の時定数に関する時間が経過したら、コ
ンデンサＣ１に流れる電流が減少し最終的にトランジス
タＴｒ２がオフする。このゲートオン手段２３により、
異常信号はラッチ回路１６がラッチを保持していても、
ラッチ後に一定時間が経過するとゲートオン手段２３は
一次側ゲート信号の強制オン条件を解除し、ゲート信号
はオフとなる。

【００４９】従って、異常検出部９により検出されたよ
うな大きな電流が半導体素子に流れているときに、適切
に半導体素子をオフさせ、サージ電圧による破損から保
護することができる。

【００５０】以上の説明では、異常検出部９のドライブ
用トランジスタ１７がオン（入力信号信号レベルＬ）
し、ゲート信号がオン（入力信号レベルＬ）である場合
に限りゲート信号のオン状態を延長保持するようにした
が、異常検出部９のドライブ用トランジスタ１７がオン
したときは、ゲート信号の状態にかかわらずゲートをオ
ンさせるようにしても良い。その場合のゲートオン手段
２３を図３に示す。

【００５１】図３において、異常検出部９のドライブ用
トランジスタ１７がオンしたときは、ゲート手段２３の
抵抗Ｒ８を介してトランジスタＴｒ３のベース−エミッ
タ電圧が０Ｖになるので、トランジスタＴｒ３がオフす
る。

【００５２】これにより、コンデンサＣ１を使ってトラ
ンジスタＴｒ２にベース電流が流れるため、図２のとき
と同様にトランジスタＴｒ２が一瞬だけオンし、半導体
素子のゲート信号を強制的にオン状態に保持する。そし
て、ゲート絞り手段１２により短絡電流が絞られ、抵抗
Ｒ５とコンデンサＣ１とにより定まる一定時間後にトラ
ンジスタＴｒ２はオフし、半導体素子のゲート信号はオ
フとなる。

【００５３】従って、異常検出部９により検出されたよ
うな大きな電流が半導体素子に流れているときに、適切
に半導体素子をオフさせ、サージ電圧による破損から保
護することができる。

【００５４】ここで、電力変換器６がインバータ装置４
とコンバータ装置２との両方を有する場合には、インバ
ータ装置４およびコンバータ装置２に対し、ホールＣＴ
１１を各々１個ずつ設けて検出精度を高める。この場
合、ホールＣＴ１１は平滑コンデンサ３のプラス側（Ｐ
母線側）またはマイナス側（Ｎ母線側）に設ける。

【００５５】また、電力変換器６の各々の半導体素子が
パラ接続構成であり、平滑コンデンサ３もパラ接続する
場合には、ホールＣＴ１１は、半導体素子に均等に電流
が最も流れやすい箇所に接続する。つまり、少なくとも
１個の平滑コンデンサのプラス側またはマイナス側に設
ける。これにより、検出感度を高めると共にホールＣＴ
１１の設置個数を節約できる。

【００５６】また、電力変換器６の半導体素子が１個の
シングル構成であり、平滑コンデンサ３がパラ接続され
る場合には、ホールＣＴ１１は、半導体素子に均等に電
流が流れやすい箇所に接続する。つまり、少なくとも１
個の平滑コンデンサのプラス側またはマイナス側に設け
る。これにより、検出感度を高めると共にホールＣＴ１
１の設置個数を節約できる。

【００５７】また、電力変換器６の半導体素子がパラ接
続構成で、Ｕ相、Ｖ相、Ｗ相の半導体素子スタックが各
相毎に別れる場合には、ホールＣＴ１１は、平滑コンデ
ンサ３のプラス側（Ｐ側）またはマイナス側（Ｎ側）に
最も近い真中のＶ相だけに設ける。これにより、検出感
度を高めると共にホールＣＴ１１の設置個数を節約でき
る。

【００５８】ここで、平滑コンデンサがパラ接続される
場合には、図４に示すように、電力変換器のプラス側母
線およびマイナス側母線に対し構造的に均等になる位置
に、平滑コンデンサ１１Ａ、１１Ｂとは別の短絡検出用
コンデンサ３１を接続して、この短絡検出用コンデンサ
３１のプラス側またはマイナス側にホールＣＴ１１設け
ることも可能である。

【００５９】図４において、短絡検出用コンデンサ３１
は、コンバータ側に設置された平滑コンデンサ１１Ａと
インバータ側に設置された平滑コンデンサ１１Ｂとの間
に設けられている。この短絡検出用コンデンサ３１は、
平滑コンデンサ１１Ａ、１１Ｂのコンデンサ容量に対
し、十分小さな容量のコンデンサであり、この短絡検出
用コンデンサ３１のプラス側またはマイナス側に、ホー
ルＣＴ１１は取り付けられる。

【００６０】次に、図５は、本発明の実施の形態に係わ
る電力変換器におけるインバータ装置のＵ相のアームの
構成図である。図５では、インバータ装置４のＵ相のア
ームについて示しているが、他の相についても同様に構
成され、また、コンバータ装置２の各相のアームについ
ても同様に構成される。

【００６１】図５において、インバータ装置４のＵ相に
おけるアームの一方（Ｐ側）には１個の半導体素子４Ｕ
を用い、アームの他方（Ｎ側）にはそれ自体で短絡保護
機能を有した１個の半導体素子４Ｘを用てインバータ装
置４を構成する。この場合、Ｐ側の半導体素子４Ｕとし
てはＩＧＢＴを用い、Ｎ側の半導体素子４ＸとしてＩＰ
Ｍ（integrated power module）を用いる。

【００６２】ＩＰＭは、短絡保護手段２２を有しており
この短絡保護手段２２により、それ自体で短絡保護動作
を行う。すなわち、ＩＰＭ内のスイッチング要素に流れ
る電流が所定値を超えたときには、短絡保護手段２２が
動作しゲート遮断信号を出力すると共にスイッチング要
素の必要な保護動作を行う。これにより、電力変換器の
１相で生じたアーム短絡に対して短絡保護が可能にな
り、素子のコスト低減も図れる。

【００６３】

【発明の効果】以上述べたように、本発明によれば、電
力変換器を構成する半導体素子に過電流が流れたとき
は、ゲート絞り手段により速やかに半導体素子に流れる
電流を減少させる。従って、ゲート遮断動作がなされる
ことに先行して半導体素子に流れる電流を減少させるこ
とができるので、半導体素子を適切に保護できる。

【００６４】また、過電流が流れているときに半導体素
子をオフすることがないので、オフサージ電圧を抑える
ことができ、適切に保護できる。

【００６５】また、半導体素子に流れる過電流は、電源
が不要で高速のホールＣＴを使用するので、ホールＣＴ
自体がノイズで誤動作することもなく、しかも高速で短
絡電流を検出してゲート絞り遮断が可能となる。一方、
ホールＣＴは、半導体素子に流れる過電流の検出が適切
に行われる平滑コンデンサのプラス側に設置するので、
検出精度を高めることができる。

【００６６】また、電力変換器の各アームを構成する半
導体素子のアームの上下のいずれかに、素子自体が短絡
保護機能を有したＩＰＭを使用した場合には、アーム短
絡を確実にすると共に素子のコスト低減が図れる。

【図面の簡単な説明】

【図１】図１は、本発明の実施の形態に係わる電力変換
器制御装置を電力変換器に適用した場合の構成図であ
る。

【図２】図２は、本発明の実施の形態におけるゲート駆
動部および異常検出部の回路構成図である。

【図３】図３は、本発明の実施の形態におけるゲートオ
ン手段の回路構成図である。

【図４】図４は、本発明の実施の形態における平滑コン
デンサがパラ接続され短絡検出用コンデンサを設けた場
合のホールＣＴの取り付けの説明図である。

【図５】図５は、本発明の実施の形態に係わる電力変換
器におけるインバータ装置のＵ相のアームの構成図であ
る。

【図６】図６は、従来の電力変換器制御装置を電力変換
器に適用した場合の構成図である。

【符号の説明】

１…３相交流電源、２…コンバータ装置、３…平滑コン
デンサ、４…インバータ装置、５…電動機、６…電力変
換器、７…電力変換器制御装置、８…ゲート駆動部、９
…異常検出部、１０…制御部、１１…ホールＣＴ、１２
…ゲート絞り手段、１３…ゲート遮断手段、１３Ａ…絶
縁用フォトカプラ、１４…コンパレータ、１５…設定
器、１６…ラッチ回路、１７…ドライブ用トランジス
タ、１８…ラッチクリア回路、１９…フォトカプラ、２
０…増幅器、２１…定電圧ダイオード、２２…短絡保護
手段、２３…ゲートオン手段、２３Ａ…ゲートオン手
段、２４…ＮＯＲ回路、３１…短絡検出用コンデンサ

Claims

【特許請求の範囲】

【請求項１】電力変換器の半導体素子のゲートを駆動
するゲート駆動部と、前記電力変換器の半導体素子に流
れる電流が所定値を超えたことを検出し異常信号を出力
する異常検出部と、前記ゲート駆動部にゲート信号を送
り前記電力変換器を制御する制御部とを備えた電力変換
器制御装置において、前記ゲート駆動部は、前記異常検
出部の異常信号を入力したとき前記半導体素子のゲート
を絞るゲート絞り手段と、前記電力変換器の停止のため
のゲート遮断信号を出力するゲート遮断出力手段と、異
常となった半導体素子のゲート信号をオン状態に保持し
前記半導体素子の電流が所定値より小さくなってから前
記半導体素子のゲート信号をオフするゲートオン手段と
を備えたこと特徴とする電力変換器制御装置。
【請求項２】前記異常検出部は、前記電力変換器の半
導体素子に流れる電流が所定値を超えたときは信号を出
力するコンパレータと、前記コンパレータの出力信号を
ラッチするラッチ回路と、前記ラッチ回路の出力信号に
よりオンし前記ゲート駆動部の前記ゲート絞り手段と前
記ゲート遮断出力手段を駆動するドライブ用トランジス
タとを備えたことを特徴とする請求項１に記載の電力変
換器制御装置。
【請求項３】前記ラッチ回路をクリアするラッチクリ
ア回路を設けたことを特徴とする請求項２に記載の電力
変換器制御装置。
【請求項４】前記ゲートオン手段は、前記異常検出部
からの異常信号を入力したとき、異常となった半導体素
子のゲート信号がオンの場合に、その半導体素子のゲー
ト信号を強制的にオン状態に保持するようにしたことを
特徴とする請求項１に記載の電力変換器制御装置。
【請求項５】前記ゲートオン手段は、前記異常検出部
からの異常信号を入力したとき、異常となった半導体素
子のゲート信号のオンオフに関係なく、その半導体素子
のゲート信号を強制的にオン状態に保持するようにした
ことを特徴とする請求項１に記載の電力変換器制御装
置。
【請求項６】前記ゲートオン手段は、前記異常検出部
からの異常信号を入力したとき、異常となった半導体素
子だけなく、正常な半導体素子に対してもオンオフに関
係なくすべての半導体素子のゲート信号を強制的にオン
状態に保持するようにしたことを特徴とする請求項１に
記載の電力変換器制御装置。
【請求項７】前記ゲートオン手段は、前記異常検出部
からの異常信号を入力したときから、一定の時間だけす
べての半導体素子を強制的にオン状態にし、一定の時間
経過後、再びすべての半導体素子のゲート信号をオフす
るようにしたことを特徴とする請求項１に記載の電力変
換器制御装置。
【請求項８】前記電力変換器の半導体素子に流れる電
流は、ホールＣＴで検出するようにしたことを特徴とす
る請求項１乃至請求項７のいずれか１項に記載の電力変
換器制御装置。
【請求項９】前記電力変換器がインバータ装置および
コンバータ装置の双方で構成される場合には、前記ホー
ルＣＴは、インバータ装置側およびコンバータ装置側で
別々に、平滑コンデンサのプラス側又はマイナス側に設
けるようにしたことを特徴とする請求項８に記載の電力
変換器制御装置。
【請求項１０】前記電力変換器の半導体素子がパラ接
続構成で、平滑コンデンサもパラ接続する場合には、前
記ホールＣＴは、少なくとも１個の平滑コンデンサのプ
ラス側またはマイナス側に設けることを特徴とする請求
項８に記載の電力変換器制御装置。
【請求項１１】前記電力変換器の半導体素子がシング
ル構成で、平滑コンデンサがパラ接続される場合には、
前記ホールＣＴは、少なくとも１個の平滑コンデンサの
プラス側またはマイナス側に設けることを特徴とする請
求項８に記載の電力変換器制御装置。
【請求項１２】平滑コンデンサがパラ接続される場合
には、前記電力変換器のプラス側母線およびマイナス側
母線に対し構造的に均等になる位置に、前記平滑コンデ
ンサとは別の短絡検出用コンデンサを接続すると共に、
前記ホールＣＴは、前記短絡検出用コンデンサのプラス
側またはマイナス側に設けることを特徴とする請求項８
に記載の電力変換器制御装置。
【請求項１３】前記電力変換器の半導体素子がパラ接
続構成で、Ｕ相、Ｖ相、Ｗ相の半導体素子スタックが各
相毎に別れる場合には、ホールＣＴは、少なくとも１相
に設けるようにしたことを特徴とする請求項８に記載の
電力変換器制御装置。