JP2001156088A - Semiconductor device and method for manufacture thereof - Google Patents
Semiconductor device and method for manufacture thereofInfo
- Publication number
- JP2001156088A JP2001156088A JP33685199A JP33685199A JP2001156088A JP 2001156088 A JP2001156088 A JP 2001156088A JP 33685199 A JP33685199 A JP 33685199A JP 33685199 A JP33685199 A JP 33685199A JP 2001156088 A JP2001156088 A JP 2001156088A
- Authority
- JP
- Japan
- Prior art keywords
- thermosetting resin
- semiconductor
- resin sheet
- semiconductor wafer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にチップサイズパッケージ（Ch
ip Size Package,以下、ＣＳＰと略記する）等、小型化
が要求される半導体装置に用いて好適な樹脂封止方法に
関するものである。The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a chip size package (Ch).
The present invention relates to a resin sealing method suitable for a semiconductor device requiring miniaturization, such as an ip size package (hereinafter abbreviated as CSP).
【０００２】[0002]
【従来の技術】近年、半導体デバイスを搭載する各種電
子機器の小型化が要求されることから、半導体デバイス
の小型化、多ピン化が進んでおり、いわゆるＣＳＰなど
と呼ばれる超小型パッケージを有する半導体デバイスが
脚光を浴びている。さらに、１枚のウェハから個々の半
導体チップを切り出した後にパッケージ工程を行ってい
た従来のプロセスに代えて、ウェハの状態でパッケージ
工程まで一括処理し、パッケージ完了後に個々の半導体
デバイスに分割する、ウェハレベルのＣＳＰも実現され
ている。この方法によれば、製造工程が簡略化できるこ
とでコストの低減を図ることができる。2. Description of the Related Art In recent years, the demand for miniaturization of various electronic devices on which semiconductor devices are mounted has been increasing, so that semiconductor devices have been miniaturized and the number of pins has been increased. The device is in the spotlight. Furthermore, instead of the conventional process in which the individual semiconductor chips are cut out from one wafer and then the packaging process is performed, batch processing is performed up to the packaging process in a wafer state, and after packaging is completed, individual semiconductor devices are divided. A wafer-level CSP has also been realized. According to this method, the cost can be reduced because the manufacturing process can be simplified.
【０００３】ＣＳＰの構造にはいくつかの種類がある
が、チップ上に銅などの金属を用いて「ポスト」と呼ば
れる突起状の電極部を形成したものがある。ＱＦＰ（Qu
ad Flat Package）等の従来型パッケージに対応した半
導体チップ上の電極パッドは、周辺配置型であってピン
数の増加に伴いパッド間のピッチが狭くなり、限界を生
じる。そこで、周辺配置型のパッドを面配置型に変換し
てピッチを広げるために、通常、半導体チップ上に再配
線層を形成した上で全面に複数個のポストを形成する。
ポストはパッケージのピンとして機能し、この周囲をモ
ールド樹脂で封止することにより保護、補強する。[0003] There are several types of CSP structures, and there is a structure in which a protruding electrode portion called a "post" is formed on a chip by using a metal such as copper. QFP (Qu
An electrode pad on a semiconductor chip corresponding to a conventional package such as an ad flat package is of a peripheral arrangement type, and the pitch between the pads becomes narrower with an increase in the number of pins, which causes limitations. Therefore, in order to convert the peripheral arrangement type pads to the plane arrangement type and widen the pitch, usually, a rewiring layer is formed on a semiconductor chip, and then a plurality of posts are formed on the entire surface.
The post functions as a pin of the package, and the periphery of the post is protected and reinforced by sealing it with a mold resin.
【０００４】ウェハレベルのＣＳＰの製造工程におい
て、特に、ウェハ状態のまま片面全面を樹脂封止する技
術としては、（１）例えば、特開平９−１７２０３６号
公報等に開示されているように、スピンコート法等を用
いて粘度の低い液状の樹脂をウェハ全面に平坦に塗布し
た後、熱処理により硬化させて封止する方法、（２）ウ
ェハをパッケージ形状に対応した型の中に収容した後、
適量の樹脂塊をウェハ中央部に載せ、樹脂塊を型により
圧縮伸展して封止する方法、等が実施されている。In the process of manufacturing a CSP at a wafer level, in particular, as a technique for sealing the entire surface of one side with a resin in a wafer state, (1) for example, as disclosed in Japanese Patent Application Laid-Open No. 9-172036, etc. A method in which a low-viscosity liquid resin is applied flatly on the entire surface of the wafer by using a spin coating method or the like, and then cured by heat treatment and sealed. (2) After placing the wafer in a mold corresponding to a package shape ,
A method of placing an appropriate amount of resin mass on the center of a wafer, compressing and expanding the resin mass with a mold, and sealing the resin mass is performed.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記従
来の樹脂封止技術にはそれぞれ以下のような問題点があ
った。（１）の塗布法の場合、スピンコート法を用いる
ので、大量の樹脂がウェハの外に吹き飛ばされてしま
い、樹脂原料の収率が低く、原材料の使用効率の面で好
ましくない。また、電気的な接続が必要になるポストの
上面も樹脂で一様に被覆されてしまうので、何らかの方
法によりポストの上面を露出させる工程が必要になる。
（２）の伸展法の場合、個々の半導体デバイスに専用の
樹脂封止設備を必要とするため、設備コストがかかる。
また、特にポスト間のピッチが狭くなったり、ウェハの
口径が大きくなった場合に、加圧によってポスト間の隙
間にウェハの中心から端部まで万遍なく樹脂を行き渡ら
せることが難しくなる。また、（１）の場合と同様、ポ
ストの上面も樹脂で被覆されてしまうので、ポストの上
面を露出させる工程が必要である。また、いずれの方法
においても、ウェハ面内における封止樹脂の厚さを均一
に形成するのが難しいという問題もある。However, the above-mentioned conventional resin sealing techniques have the following problems. In the case of the coating method (1), since a spin coating method is used, a large amount of resin is blown off the wafer, and the yield of the resin raw material is low, which is not preferable in terms of raw material use efficiency. In addition, since the upper surface of the post that requires electrical connection is uniformly covered with the resin, a step of exposing the upper surface of the post by some method is required.
In the case of the extension method (2), a dedicated resin sealing facility is required for each semiconductor device, so that the facility cost is increased.
Further, in particular, when the pitch between the posts becomes narrow or the diameter of the wafer becomes large, it becomes difficult to spread the resin uniformly from the center to the end of the wafer in the gap between the posts by pressing. Further, as in the case of (1), since the upper surface of the post is also covered with the resin, a step of exposing the upper surface of the post is necessary. Further, in any of the methods, there is a problem that it is difficult to uniformly form the thickness of the sealing resin in the wafer surface.
【０００６】本発明は、上記の課題を解決するためにな
されたものであって、簡便な工程により樹脂封止を行う
ことができ、効率的でコスト低減が図れる半導体装置お
よびその製造方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a semiconductor device capable of performing resin sealing by a simple process, achieving an efficient and cost reduction, and a method of manufacturing the same. The purpose is to do.
【０００７】[0007]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、一方に突出する複数の電
極部を有する半導体チップの一面に、複数の電極部の各
々の頂面を露出させる複数の孔を有する熱硬化性樹脂シ
ートからなる封止材が設けられ、封止材の表面と複数の
電極部の頂面とが同一平面上にあることを特徴とするも
のである。In order to achieve the above object, a semiconductor device according to the present invention comprises a semiconductor chip having a plurality of electrode parts protruding on one side, a top surface of each of the plurality of electrode parts. A sealing material made of a thermosetting resin sheet having a plurality of holes exposing a plurality of holes, wherein a surface of the sealing material and a top surface of the plurality of electrode portions are on the same plane. .
【０００８】本発明の半導体装置の製造方法は、一方に
突出する複数の電極部を有する半導体チップが複数個形
成された半導体ウェハの一面に、複数の電極部の各々に
対応する位置に複数の孔が設けられた熱硬化性樹脂シー
トを、各孔の内部に各電極部が挿入されるように位置合
わせして載置する工程と、半導体ウェハ上に熱硬化性樹
脂シートを載置してなる積層体を加熱するとともに熱硬
化性樹脂シートの表面を前記電極部の頂面と同一平面上
に位置するまで加圧することにより、半導体ウェハの一
面を熱硬化性樹脂シートで封止する工程と、半導体ウェ
ハと熱硬化性樹脂シートとが一体化した積層体を切断し
て個々の半導体装置に分割する工程とを有することを特
徴とするものである。According to the method of manufacturing a semiconductor device of the present invention, a plurality of semiconductor chips having a plurality of electrode parts protruding on one side are formed on one surface of a semiconductor wafer at a position corresponding to each of the plurality of electrode parts. A step of positioning the thermosetting resin sheet provided with the holes so that each electrode portion is inserted into each hole, and mounting the thermosetting resin sheet on the semiconductor wafer. A step of sealing the one surface of the semiconductor wafer with the thermosetting resin sheet by heating the laminate and pressing the surface of the thermosetting resin sheet until it is positioned on the same plane as the top surface of the electrode portion. A step of cutting a laminate in which the semiconductor wafer and the thermosetting resin sheet are integrated and dividing the laminate into individual semiconductor devices.
【０００９】すなわち、本発明の半導体装置の製造方法
は、スピン塗布法や圧縮伸展法により封止樹脂層を形成
していた従来の方法に代えて、熱硬化性樹脂からなるシ
ートを用いて封止樹脂層を形成する方法である。熱硬化
性樹脂シートには、予め半導体チップの各電極部に対応
する位置に複数の孔を設けておく。そして、各孔内に各
電極部が挿入されるように位置合わせしてウェハ上にシ
ートを載置した後、この積層体を加熱、加圧することに
より樹脂を硬化させてウェハの上面を樹脂封止すること
ができる。最後にこれをチップ毎に切断すれば、上記本
発明の半導体装置を得ることができる。That is, in the method of manufacturing a semiconductor device of the present invention, a sealing method using a sheet made of a thermosetting resin is used instead of a conventional method in which a sealing resin layer is formed by a spin coating method or a compression / extension method. This is a method of forming a resin stopper layer. A plurality of holes are provided in advance in the thermosetting resin sheet at positions corresponding to the respective electrode portions of the semiconductor chip. Then, after the sheet is placed on the wafer in such a manner that each electrode portion is inserted into each hole, the laminated body is heated and pressed to cure the resin, thereby sealing the upper surface of the wafer with the resin. Can be stopped. Finally, by cutting this for each chip, the semiconductor device of the present invention can be obtained.
【００１０】この方法によれば、液状の樹脂によるスピ
ンコートを用いた従来法のように樹脂原料の収率が低
く、材料の使用効率が悪いという問題は一切なく、材料
の無駄がないため、材料コストを低減することができ
る。しかも、樹脂材料の取り扱いが容易になり、作業性
が向上する。また、平板状の積層体を加熱、加圧する簡
便な設備さえあればよく、従来の伸展法のような専用設
備が不要なため、設備コストを低減でき、半導体装置の
コスト低減に寄与することができる。さらに、元々一定
の厚さのシートを用いることにより、封止樹脂の厚さを
ウェハ面内で均一にすることが容易になる。According to this method, there is no problem that the yield of the resin raw material is low, the use efficiency of the material is low, and there is no waste of the material, unlike the conventional method using spin coating with a liquid resin. Material costs can be reduced. In addition, handling of the resin material is facilitated, and workability is improved. In addition, it is only necessary to provide a simple facility for heating and pressurizing the plate-shaped laminate, and there is no need for a dedicated facility such as the conventional extension method, so that the facility cost can be reduced and the cost of the semiconductor device can be reduced. it can. Furthermore, by using a sheet having a constant thickness from the beginning, it becomes easy to make the thickness of the sealing resin uniform within the wafer surface.
【００１１】熱硬化性樹脂シートは、ウェハの片面全面
を一度に覆えるようにウェハの寸法よりも大きいことが
好ましい。ただし、複数枚のシートを使ってウェハ全面
を覆ってもかまわないし、大きさはこれに限るものでは
ない。樹脂シートの材料としては、半硬化状態の熱硬化
性樹脂を使用するのが好ましく、具体的には、エポキシ
樹脂、ポリイミド樹脂、フェノール樹脂、ユリア樹脂、
メラミン樹脂、ポリエステル樹脂、アルキド樹脂、ケイ
素樹脂、等の樹脂材料を用いることができる。The thermosetting resin sheet is preferably larger than the size of the wafer so that the entire surface of one side of the wafer can be covered at one time. However, the entire surface of the wafer may be covered using a plurality of sheets, and the size is not limited to this. As the material of the resin sheet, it is preferable to use a thermosetting resin in a semi-cured state, specifically, an epoxy resin, a polyimide resin, a phenol resin, a urea resin,
Resin materials such as melamine resin, polyester resin, alkyd resin, and silicon resin can be used.
【００１２】本発明の対象となる半導体チップは、銅等
の導電性金属からなる複数の電極部が一面に形成された
ものである。電極部の形状には、例えば円盤状、円錐台
状、直方体状、立方体状、その他複雑な形状を有するも
のがある。このような半導体チップの電極形成面に樹脂
封止を施した時に、電極部の頂面が露出するとともに電
極部の頂面と封止樹脂の表面とが同一平面上にあり、い
わゆる面一状態となり、平坦になる必要がある。そこ
で、熱硬化性樹脂シートには半導体チップの各電極部の
位置に対応させて孔を設けておく。孔の形成方法として
は、レーザ加工、機械加工等を用いることができる。そ
して、各孔内に各電極部が挿入されるように位置合わせ
しながら半導体ウェハ上に熱硬化性樹脂シートを積層
し、この積層体を加熱プレスする。A semiconductor chip to which the present invention is applied has a plurality of electrode portions formed of a conductive metal such as copper on one surface. Examples of the shape of the electrode portion include a disk shape, a truncated cone shape, a rectangular parallelepiped shape, a cubic shape, and other complicated shapes. When resin sealing is performed on the electrode forming surface of such a semiconductor chip, the top surface of the electrode portion is exposed, and the top surface of the electrode portion and the surface of the sealing resin are on the same plane. And need to be flat. Therefore, holes are provided in the thermosetting resin sheet corresponding to the positions of the respective electrode portions of the semiconductor chip. As a method for forming the holes, laser processing, mechanical processing, or the like can be used. Then, a thermosetting resin sheet is laminated on the semiconductor wafer while being positioned so that the respective electrode portions are inserted into the respective holes, and the laminated body is heated and pressed.
【００１３】この際、熱硬化性樹脂シートとして、厚さ
が電極部の高さよりも厚く、かつ孔の内径が電極部の外
径よりも大きく、孔の内壁と電極部との間に間隙がある
ものを用いることが望ましい。この構成であれば、孔の
内壁と電極部との間に間隙（余裕）があるために半導体
ウェハと熱硬化性樹脂シートとの位置合わせが容易にな
る。さらに、シートの厚さが電極部の高さよりも厚くな
っているので、積層体を加熱プレスした際の樹脂の塑性
変形により、孔の内壁と電極部との間の間隙を熱硬化性
樹脂で埋めることができる。しかも、孔の内壁と電極部
との間隙の体積と樹脂の体積変化量を考慮してシートの
厚さを設定しておけば、電極部の頂面への樹脂の流れ込
みを回避することができる。In this case, as the thermosetting resin sheet, the thickness is larger than the height of the electrode portion, the inner diameter of the hole is larger than the outer diameter of the electrode portion, and a gap is formed between the inner wall of the hole and the electrode portion. It is desirable to use some. With this configuration, the gap between the inner wall of the hole and the electrode portion (margin) facilitates the alignment between the semiconductor wafer and the thermosetting resin sheet. Furthermore, since the thickness of the sheet is greater than the height of the electrode portion, the gap between the inner wall of the hole and the electrode portion is filled with a thermosetting resin due to plastic deformation of the resin when the laminate is heated and pressed. Can be filled. Moreover, if the thickness of the sheet is set in consideration of the volume of the gap between the inner wall of the hole and the electrode portion and the amount of change in the volume of the resin, it is possible to avoid the resin from flowing into the top surface of the electrode portion. .
【００１４】加熱プレスの方法は、例えば、シートを積
層した半導体ウェハをプレス装置の固定した下側型の上
に載せ、下側型と平行な面を持つ上側型によって挟み、
加圧および加熱を行う。ウェハは下側型ごと所定の温度
に加熱すればよい。最終的には、電極部の高さと同じ位
置に上側型を保持し、半導体ウェハの全面を一度に樹脂
封止する。上側型も、予め下側型と同程度の温度に加熱
しておくことが望ましい。The method of hot pressing is, for example, to place a semiconductor wafer on which sheets are stacked on a fixed lower die of a pressing device and sandwich the semiconductor wafer by an upper die having a surface parallel to the lower die.
Apply pressure and heat. The wafer may be heated to a predetermined temperature for each lower mold. Finally, the upper mold is held at the same position as the height of the electrode portion, and the entire surface of the semiconductor wafer is sealed with resin at one time. It is desirable that the upper mold is also heated in advance to the same temperature as the lower mold.
【００１５】[0015]
【発明の実施の形態】［第１の実施の形態］以下、本発
明の第１の実施の形態を図１〜図６を参照して説明す
る。図１は本実施の形態の半導体装置の構成を示す平面
図、図２は図１のＡ−Ａ’線に沿う断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] A first embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a plan view showing the configuration of the semiconductor device of the present embodiment, and FIG. 2 is a cross-sectional view taken along line AA ′ of FIG.
【００１６】本実施の形態の半導体装置の製造方法は、
図３に示すように、寸法が５ｍｍ×５ｍｍの正方形状の
半導体チップ２が２４０個形成された４インチ（約１０
２ｍｍ）半導体ウェハ３の片面全面を樹脂封止する場合
の例である。The method of manufacturing a semiconductor device according to the present embodiment
As shown in FIG. 3, 4 inches (approximately 10 mm) in which 240 square semiconductor chips 2 each having a size of 5 mm × 5 mm are formed.
2 mm) This is an example of a case where the entire surface of one surface of the semiconductor wafer 3 is sealed with resin.
【００１７】本実施の形態の半導体装置１の構成は、図
１、図２に示すように、直径ｄ1 が０．５ｍｍ、高さｔ
1（厚さ）が１００μｍの銅からなる円盤状のポスト４
（電極部）が１６個形成されている。ポスト４は半導体
チップ２の一面に等間隔で配置され、ポスト４の中心間
の距離ｓ1 は１ｍｍである。As shown in FIGS. 1 and 2, the configuration of the semiconductor device 1 of this embodiment has a diameter d 1 of 0.5 mm and a height t.
1 Disc-shaped post 4 made of copper (thickness) 100 μm
Sixteen (electrode portions) are formed. The posts 4 are arranged on one surface of the semiconductor chip 2 at equal intervals, and the distance s 1 between the centers of the posts 4 is 1 mm.
【００１８】断面構造は、図２に示すように、上方に突
出するポスト４を有する半導体チップ２の上面に、各ポ
スト４の頂面を露出させる孔５を有する熱硬化性樹脂シ
ートからなる封止材６が設けられ、封止材６の表面６ａ
が各ポスト４の頂面４ａと面一状態となり、上面が平坦
になっている。図示は省略するが、実際には各ポスト４
は半導体チップ２上に形成された絶縁膜上に形成されて
おり、絶縁膜を貫通する銅配線により半導体チップ２上
の電極パッドと電気的に接続されている。As shown in FIG. 2, the cross-sectional structure of the semiconductor chip 2 having the posts 4 projecting upward is formed by sealing a thermosetting resin sheet having holes 5 exposing the top surface of each post 4. A stopper 6 is provided, and a surface 6a of the sealing member 6 is provided.
Are flush with the top surface 4a of each post 4, and the upper surface is flat. Although illustration is omitted, each post 4 is actually
Are formed on an insulating film formed on the semiconductor chip 2 and are electrically connected to electrode pads on the semiconductor chip 2 by copper wiring penetrating the insulating film.
【００１９】次に、本実施の形態の半導体装置１の製造
方法について説明する。なお、半導体ウェハ完成までは
従来一般の製造方法でよい。Next, a method for manufacturing the semiconductor device 1 of the present embodiment will be described. A conventional general manufacturing method may be used until the semiconductor wafer is completed.
【００２０】エポキシ樹脂からなり、半導体ウェハ３上
のポスト４に対応した位置に直径０．７ｍｍの円形の孔
５が多数形成された円形の熱硬化性樹脂シート７を準備
する。熱硬化性樹脂シート７の寸法は、直径が１１０ｍ
ｍ、厚さが１３０μｍである。直径が半導体ウェハ３の
直径より大きいため、半導体ウェハ３上に重ねた際に
は、図４に示すように、外周が４ｍｍ程度外側にはみ出
す大きさである（図４では孔の図示は省略している）。A thermosetting resin sheet 7 made of epoxy resin and having a large number of circular holes 5 having a diameter of 0.7 mm formed at positions corresponding to the posts 4 on the semiconductor wafer 3 is prepared. The size of the thermosetting resin sheet 7 is 110 m in diameter.
m, and the thickness is 130 μm. Since the diameter is larger than the diameter of the semiconductor wafer 3, when it is superposed on the semiconductor wafer 3, as shown in FIG. ing).
【００２１】図６（ａ）に示す半導体ウェハ３のポスト
４が形成された側の面に、図６（ｂ）に示すように、熱
硬化性樹脂シート７を載置する。この際、図５に示すよ
うに、熱硬化性樹脂シート７の各孔５の内部に各ポスト
４が挿入されるように位置合わせする（図５では４チッ
プ分のみを図示する）。孔５の直径ｄ2 が０．７ｍｍ、
ポスト４の直径ｄ1 が０．５ｍｍに設定されているの
で、孔５の内壁とポスト４の間には０．１ｍｍ程度の余
裕ができ、位置合わせを容易に行うことができる。ま
た、熱硬化性樹脂シート７の孔５からポスト４の頂面が
露出しているが、ポスト４の高さｔ1 が１００μｍ、シ
ート７の厚さｔ2 が１３０μｍであるから、この段階で
はポスト４の頂面よりもシート７の上面の方が３０μｍ
程度高い位置にある。A thermosetting resin sheet 7 is mounted on the surface of the semiconductor wafer 3 shown in FIG. 6A on which the posts 4 are formed, as shown in FIG. 6B. At this time, as shown in FIG. 5, the positioning is performed so that each post 4 is inserted into each hole 5 of the thermosetting resin sheet 7 (only four chips are shown in FIG. 5). The diameter d 2 of the hole 5 is 0.7 mm,
Since the diameter d 1 of the post 4 is set to 0.5 mm, between the inner wall and the post 4 of the holes 5 can margin of about 0.1 mm, it is possible to perform the alignment easily. Although the top surface of the post 4 is exposed from the hole 5 of the thermosetting resin sheet 7, the height t 1 of the post 4 is 100 μm and the thickness t 2 of the sheet 7 is 130 μm. The upper surface of the sheet 7 is 30 μm more than the top surface of the post 4
It is in a high position.
【００２２】次に、図６（ｃ）に示すように、熱硬化性
樹脂シート７を載置した半導体ウェハ３からなる積層体
８をプレス装置の固定した下側型９の上に載せ、下側型
９の上面と平行な面を持つ上側型１０によって挟み、加
圧および加熱を行う。下側型９および上側型１０を所定
の温度に加熱することによって積層体８を加熱する。温
度は例えば１８０℃程度、プレス時間は１０分程度とす
る。図６（ｄ）に示すように、上側型１０の位置はポス
ト４の頂面と同じ高さに保持し、半導体ウェハ３の全面
を一度に樹脂封止する。半硬化状態の樹脂シート７が熱
硬化する際に塑性変形が生じるが、元々の熱硬化性樹脂
シート７の厚さがポスト４の高さよりも厚くなっている
ので、孔５の内壁とポスト４の間の間隙が熱硬化性樹脂
で埋まる。このようにして、ポスト４の頂面とシート７
の上面を面一状態とし、平坦な上面を持つ封止材６を形
成することができる。Next, as shown in FIG. 6 (c), a laminate 8 composed of the semiconductor wafer 3 on which the thermosetting resin sheet 7 is placed is placed on a lower mold 9 to which a pressing device is fixed. It is sandwiched by an upper mold 10 having a surface parallel to the upper surface of the side mold 9, and pressurization and heating are performed. The laminate 8 is heated by heating the lower mold 9 and the upper mold 10 to a predetermined temperature. The temperature is, for example, about 180 ° C., and the pressing time is about 10 minutes. As shown in FIG. 6D, the position of the upper die 10 is held at the same height as the top surface of the post 4, and the entire surface of the semiconductor wafer 3 is sealed with resin at one time. Although plastic deformation occurs when the semi-cured resin sheet 7 is thermoset, the thickness of the original thermosetting resin sheet 7 is larger than the height of the post 4, so that the inner wall of the hole 5 and the post 4 Is filled with the thermosetting resin. Thus, the top surface of the post 4 and the sheet 7
And the sealing material 6 having a flat upper surface can be formed.
【００２３】所定のプレス時間が経過した後、図６
（ｅ）に示すように、プレス装置から半導体ウェハ３を
取り出す。この際、半導体ウェハ３と上側型１０、下側
型９が剥がれやすいように、型の表面にあらかじめ離型
材を塗布または積層しておくとよい。最後に、半導体ウ
ェハ３と熱硬化性樹脂シート７とが一体化した積層体８
を切断し、個々のチップごとに分割すれば、図２で示し
たような本実施の形態の半導体装置１が完成する。After a predetermined press time has elapsed, FIG.
As shown in (e), the semiconductor wafer 3 is taken out from the press device. At this time, it is preferable to apply or release a release material on the surface of the mold in advance so that the semiconductor wafer 3 and the upper mold 10 and the lower mold 9 are easily peeled off. Finally, a laminate 8 in which the semiconductor wafer 3 and the thermosetting resin sheet 7 are integrated
Is cut and divided into individual chips, whereby the semiconductor device 1 of the present embodiment as shown in FIG. 2 is completed.
【００２４】本実施の形態の半導体装置の製造方法によ
れば、液状の樹脂によるスピンコートを用いた従来法の
ように樹脂原料の収率が低く、材料の使用効率が悪いと
いう問題は一切なく、材料コストを低減することができ
る。しかも、シートとして取り扱えるので、樹脂材料の
取り扱いが容易になり、作業性が向上する。また、平板
状の積層体を加熱、加圧できる簡便なプレス装置さえあ
ればよく、専用設備が不要なため、設備コストを低減で
き、半導体装置のコスト低減に寄与することができる。
さらに、元々一定の厚さのシートを用いることにより、
封止樹脂の厚さをウェハ面内で均一にすることが容易で
ある。According to the semiconductor device manufacturing method of the present embodiment, there is no problem that the yield of the resin raw material is low and the use efficiency of the material is low unlike the conventional method using spin coating with a liquid resin. Thus, material costs can be reduced. In addition, since it can be handled as a sheet, handling of the resin material is facilitated, and workability is improved. In addition, a simple pressing device that can heat and press the plate-shaped laminate only needs to be provided, and no dedicated equipment is required. Therefore, equipment costs can be reduced, which can contribute to semiconductor device cost reduction.
Furthermore, by using a sheet of constant thickness originally,
It is easy to make the thickness of the sealing resin uniform within the wafer surface.
【００２５】［第２の実施の形態］以下、本発明の第２
の実施の形態について説明する。本実施の形態の半導体
装置の製造方法の基本構成も第１の実施の形態と全く同
様であり、半導体装置各部の寸法等が異なるのみであ
る。本実施の形態は、寸法が１０ｍｍ×１０ｍｍの正方
形状の半導体チップ２が６４個形成された４インチ（約
１０２ｍｍ）の半導体ウェハ３の片面全面を樹脂封止す
る場合の例である。[Second Embodiment] Hereinafter, a second embodiment of the present invention will be described.
An embodiment will be described. The basic configuration of the method of manufacturing a semiconductor device according to the present embodiment is completely the same as that of the first embodiment, and only the dimensions of each part of the semiconductor device are different. The present embodiment is an example of a case where the entire surface of one side of a 4-inch (approximately 102 mm) semiconductor wafer 3 on which 64 square semiconductor chips 2 each having a size of 10 mm × 10 mm are formed is resin-sealed.
【００２６】各半導体チップ２の構成は、直径が０．８
ｍｍ、高さ（厚さ）が１００μｍの銅からなる円盤状の
ポスト４（電極部）が１６個形成されている。ポスト４
は半導体チップ２の一面に等間隔で配置され、ポスト４
の中心間の距離は２ｍｍである。The configuration of each semiconductor chip 2 is 0.8 mm in diameter.
Sixteen disk-shaped posts 4 (electrode portions) each made of copper having a thickness of 100 mm and a height (thickness) of 100 mm are formed. Post 4
Are arranged on one surface of the semiconductor chip 2 at equal intervals, and the posts 4
Is 2 mm.
【００２７】本実施の形態においては、エポキシ樹脂か
らなり、半導体ウェハ３上のポスト４に対応した位置に
直径０．９５ｍｍの孔５が多数形成された円形の熱硬化
性樹脂シート７を準備する。熱硬化性樹脂シート７の寸
法は、直径が１１０ｍｍ、厚さが１２０μｍである。In the present embodiment, a circular thermosetting resin sheet 7 made of epoxy resin and having a large number of holes 5 having a diameter of 0.95 mm formed at positions corresponding to the posts 4 on the semiconductor wafer 3 is prepared. . The dimensions of the thermosetting resin sheet 7 are 110 mm in diameter and 120 μm in thickness.
【００２８】以下の製造方法の手順は第１の実施の形態
と同様である。半導体ウェハ３上に、各孔５内に各ポス
ト４が挿入されるように位置合わせして熱硬化性樹脂シ
ート７を載置する。本実施の形態の場合、孔５の直径が
０．９５ｍｍ、ポスト４の直径が０．８ｍｍに設定され
ているので、孔５の内壁とポスト４の間には７５μｍ程
度の余裕がある。また、熱硬化性樹脂シート７の孔５か
らポスト４の頂面が露出しているが、ポスト４の高さが
１００μｍ、シート７の厚さが１２０μｍであるから、
この段階ではシート７の上面がポスト４の頂面よりも２
０μｍ程度高い位置にある。The procedure of the following manufacturing method is the same as that of the first embodiment. The thermosetting resin sheet 7 is placed on the semiconductor wafer 3 such that the posts 4 are inserted into the holes 5. In the case of the present embodiment, since the diameter of the hole 5 is set to 0.95 mm and the diameter of the post 4 is set to 0.8 mm, there is a margin of about 75 μm between the inner wall of the hole 5 and the post 4. Although the top surface of the post 4 is exposed from the hole 5 of the thermosetting resin sheet 7, since the height of the post 4 is 100 μm and the thickness of the sheet 7 is 120 μm,
At this stage, the upper surface of the sheet 7 is 2
It is at a position about 0 μm higher.
【００２９】次に、熱硬化性樹脂シート７と半導体ウェ
ハ３との積層体８をプレス装置の下側型９と上側型１０
とで挟み、加圧および加熱を行う。温度は例えば１８０
℃程度、プレス時間は１０分程度にする。上側型１０の
位置はポスト４の頂面と同じ高さに保持し、半導体ウェ
ハ３の全面を一度に樹脂封止する。半硬化状態の樹脂シ
ート４が熱硬化する際に塑性変形が生じるが、熱硬化性
樹脂シート７の厚さがポスト４の高さよりも厚くなって
いるので、孔５の内壁とポスト４の間の間隙が熱硬化性
樹脂で埋まる。このようにして、ポスト４の頂面とシー
ト７の上面を面一状態とし、平坦な上面を持つ封止材６
を形成することができる。Next, a laminate 8 of the thermosetting resin sheet 7 and the semiconductor wafer 3 is placed in a lower die 9 and an upper die 10 of a pressing device.
And pressurizing and heating. Temperature is 180
C. and press time is about 10 minutes. The position of the upper mold 10 is maintained at the same height as the top surface of the post 4, and the entire surface of the semiconductor wafer 3 is sealed with resin at one time. When the semi-cured resin sheet 4 is thermally cured, plastic deformation occurs. However, since the thickness of the thermosetting resin sheet 7 is larger than the height of the post 4, a space between the inner wall of the hole 5 and the post 4 is obtained. Is filled with the thermosetting resin. In this manner, the top surface of the post 4 and the upper surface of the sheet 7 are flush with each other, and the sealing material 6 having a flat upper surface is formed.
Can be formed.
【００３０】所定のプレス時間が経過した後、プレス装
置から半導体ウェハ３を取り出す。最後に、半導体ウェ
ハ３と熱硬化性樹脂シート７とが一体化した積層体８を
切断し、個々のチップごとに分割すれば、本実施の形態
の半導体装置１が完成する。After a predetermined press time has elapsed, the semiconductor wafer 3 is taken out of the press device. Finally, the laminated body 8 in which the semiconductor wafer 3 and the thermosetting resin sheet 7 are integrated is cut and divided into individual chips, whereby the semiconductor device 1 of the present embodiment is completed.
【００３１】本実施の形態の半導体装置の製造方法にお
いても、材料コストおよび設備コストの低減、作業性の
向上、封止樹脂厚の均一化等、第１の実施の形態と同様
の効果を奏することができる。In the method of manufacturing a semiconductor device according to the present embodiment, the same effects as those of the first embodiment, such as reduction in material costs and equipment costs, improvement in workability, and uniformization of the thickness of the sealing resin, are obtained. be able to.
【００３２】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えばポストおよび孔の形状、半導体装置各部の寸法、各
種工程の製造条件等の具体的な記載に関しては、適宜変
更が可能である。また、本発明は、各種光デバイス、Ｌ
ＳＩ等、種々の半導体装置に適用することができる。The technical scope of the present invention is not limited to the above-described embodiment, and various changes can be made without departing from the spirit of the present invention. For example, specific descriptions such as the shapes of the posts and holes, the dimensions of each part of the semiconductor device, and the manufacturing conditions in various processes can be appropriately changed. Further, the present invention provides various optical devices, L
It can be applied to various semiconductor devices such as SI.
【００３３】[0033]
【発明の効果】以上詳細に説明したように、本発明によ
れば、従来のスピンコート法のように樹脂原料の収率が
低く、材料の使用効率が悪いという問題は一切なく、材
料コストを低減することができる。しかも、樹脂材料の
取り扱いが容易になり、作業性が向上する。また、平板
状の積層体を加熱、加圧する簡便な設備さえあればよ
く、従来の伸展法のような専用設備が不要なため、設備
コストを低減でき、半導体装置のコスト低減に寄与でき
る。さらに、一定の厚さのシートを用いることにより、
封止樹脂厚をウェハ面内で容易に均一にすることがで
き、製造ばらつきの少ない半導体装置を得ることができ
る。As described above in detail, according to the present invention, there is no problem that the yield of the resin raw material is low and the use efficiency of the material is low unlike the conventional spin coating method, and the material cost is reduced. Can be reduced. In addition, handling of the resin material is facilitated, and workability is improved. Further, only a simple facility for heating and pressurizing the plate-shaped laminate is required, and a dedicated facility such as a conventional extension method is not required, so that the facility cost can be reduced and the cost of the semiconductor device can be reduced. Furthermore, by using a sheet of a certain thickness,
The thickness of the sealing resin can be easily made uniform within the wafer surface, and a semiconductor device with little manufacturing variation can be obtained.
【図１】 本発明の第１の実施の形態における半導体装
置の構成を示す平面図である。FIG. 1 is a plan view illustrating a configuration of a semiconductor device according to a first embodiment of the present invention.
【図２】 同、半導体装置の断面構造を示す図であっ
て、図１のＡ−Ａ線に沿う断面図である。FIG. 2 is a diagram showing a cross-sectional structure of the semiconductor device, which is a cross-sectional view taken along line AA of FIG. 1;
【図３】 同、実施の形態で用いる半導体ウェハの概略
構成を示す平面図である。FIG. 3 is a plan view showing a schematic configuration of a semiconductor wafer used in the embodiment.
【図４】 同、半導体ウェハ上に熱硬化性樹脂シートを
積層した状態を示す平面図である。FIG. 4 is a plan view showing a state in which a thermosetting resin sheet is laminated on a semiconductor wafer.
【図５】 熱硬化性樹脂シートを積層した半導体ウェハ
のポストの部分を拡大視した図である。FIG. 5 is an enlarged view of a post portion of a semiconductor wafer on which a thermosetting resin sheet is laminated.
【図６】 同、実施の形態の半導体装置の製造方法を順
を追って示す工程断面図である。FIG. 6 is a process sectional view sequentially illustrating the method of manufacturing the semiconductor device of the embodiment;
１…半導体装置、２…半導体チップ、３…半導体ウェ
ハ、４…ポスト（電極部）、５…孔、６…封止材、７…
熱硬化性樹脂シート、８…積層体、９…下側型、１０…
上側型DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Semiconductor chip, 3 ... Semiconductor wafer, 4 ... Post (electrode part), 5 ... Hole, 6 ... Sealing material, 7 ...
Thermosetting resin sheet, 8 ... laminate, 9 ... lower mold, 10 ...
Upper type
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲葉 正俊 東京都江東区木場１丁目５番１号 株式会 社フジクラ内 (72)発明者 井上 俊明 東京都江東区木場１丁目５番１号 株式会 社フジクラ内 (72)発明者 黒坂 明人 東京都江東区木場１丁目５番１号 株式会 社フジクラ内 Ｆターム(参考） 5F044 RR19 5F061 AA01 BA07 CA22 CB13 DE02 DE03 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Masatoshi Inaba 1-5-1, Kiba, Koto-ku, Tokyo Inside Fujikura Co., Ltd. (72) Inventor Toshiaki Inoue 1-1-1, Kiba, Koto-ku, Tokyo Stock Company Inside Fujikura Corporation (72) Inventor Akito Kurosaka 1-5-1, Kiba, Koto-ku, Tokyo F-term in Fujikura Corporation (reference) 5F044 RR19 5F061 AA01 BA07 CA22 CB13 DE02 DE03
Claims (3)
導体チップの一面に、前記複数の電極部の各々の頂面を
露出させる複数の孔を有する熱硬化性樹脂シートからな
る封止材が設けられ、該封止材の表面と前記複数の電極
部の頂面とが同一平面上にあることを特徴とする半導体
装置。1. A sealing material made of a thermosetting resin sheet having a plurality of holes exposing a top surface of each of the plurality of electrode portions on one surface of a semiconductor chip having a plurality of electrode portions projecting to one side. A semiconductor device provided, wherein a surface of the sealing material and a top surface of the plurality of electrode portions are on the same plane.
導体チップが複数個形成された半導体ウェハの一面に、
前記複数の電極部の各々に対応する位置に複数の孔が設
けられた熱硬化性樹脂シートを、前記各孔の内部に前記
各電極部が挿入されるように位置合わせして載置する工
程と、前記半導体ウェハ上に熱硬化性樹脂シートを載置
してなる積層体を加熱するとともに熱硬化性樹脂シート
の表面を前記電極部の頂面と同一平面上に位置するまで
加圧することにより、前記半導体ウェハの一面を前記熱
硬化性樹脂シートで封止する工程と、前記半導体ウェハ
と前記熱硬化性樹脂シートとが一体化した前記積層体を
切断して個々の半導体装置に分割する工程とを有するこ
とを特徴とする半導体装置の製造方法。2. A semiconductor wafer having a plurality of semiconductor chips having a plurality of electrode portions protruding on one side formed on one surface of a semiconductor wafer.
Positioning a thermosetting resin sheet provided with a plurality of holes at positions corresponding to each of the plurality of electrode portions such that the respective electrode portions are inserted into the respective holes; By heating the laminate formed by placing a thermosetting resin sheet on the semiconductor wafer and pressing the surface of the thermosetting resin sheet until it is located on the same plane as the top surface of the electrode portion. Sealing one surface of the semiconductor wafer with the thermosetting resin sheet, and cutting the laminate in which the semiconductor wafer and the thermosetting resin sheet are integrated into individual semiconductor devices And a method for manufacturing a semiconductor device.
前記電極部の高さよりも厚く、かつ前記孔の内径が前記
電極部の外径よりも大きく前記孔の内壁と前記電極部と
の間に間隙があるものを用い、前記積層体を加熱、加圧
した際に前記間隙が熱硬化性樹脂で充填されるようにす
ることを特徴とする請求項２に記載の半導体装置の製造
方法。3. The thermosetting resin sheet, wherein the thickness is larger than the height of the electrode portion, and the inner diameter of the hole is larger than the outer diameter of the electrode portion. 3. The method according to claim 2, wherein the gap is filled with a thermosetting resin when the laminate is heated and pressurized, with a gap between them. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33685199A JP2001156088A (en) | 1999-11-26 | 1999-11-26 | Semiconductor device and method for manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33685199A JP2001156088A (en) | 1999-11-26 | 1999-11-26 | Semiconductor device and method for manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156088A true JP2001156088A (en) | 2001-06-08 |
Family
ID=18303252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33685199A Pending JP2001156088A (en) | 1999-11-26 | 1999-11-26 | Semiconductor device and method for manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001156088A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017979A (en) * | 2001-06-28 | 2003-01-17 | Nagase Chemtex Corp | Surface acoustic wave device and its manufacturing method |
| JP2005101507A (en) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | Method of manufacturing electronic component package and method of manufacturing electrooptic device |
| WO2014178266A1 (en) * | 2013-04-30 | 2014-11-06 | 日東電工株式会社 | Sealing sheet application method and sealing sheet application device |
| WO2015015955A1 (en) * | 2013-07-31 | 2015-02-05 | 日東電工株式会社 | Attachment jig and production method of electronic device |
-
1999
- 1999-11-26 JP JP33685199A patent/JP2001156088A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017979A (en) * | 2001-06-28 | 2003-01-17 | Nagase Chemtex Corp | Surface acoustic wave device and its manufacturing method |
| JP2005101507A (en) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | Method of manufacturing electronic component package and method of manufacturing electrooptic device |
| WO2014178266A1 (en) * | 2013-04-30 | 2014-11-06 | 日東電工株式会社 | Sealing sheet application method and sealing sheet application device |
| WO2015015955A1 (en) * | 2013-07-31 | 2015-02-05 | 日東電工株式会社 | Attachment jig and production method of electronic device |
| CN104339512A (en) * | 2013-07-31 | 2015-02-11 | 日东电工株式会社 | Attachment jig and production method of electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7294922B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3888267B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6232152B1 (en) | Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures | |
| US6359335B1 (en) | Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures | |
| TWI239581B (en) | Semiconductor device and method of manufacturing the same | |
| JP4757398B2 (en) | Manufacturing method of semiconductor device | |
| US7372137B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004071998A (en) | Semiconductor device and its manufacturing method | |
| JP4785917B2 (en) | Multi-chip module manufacturing method | |
| JPH1154658A (en) | Semiconductor device, manufacture thereof and frame structure | |
| JP2003243604A (en) | Electronic component and manufacturing method of electronic component | |
| JP2002353361A (en) | Semiconductor device and manufacturing method thereof | |
| US20050212129A1 (en) | Semiconductor package with build-up structure and method for fabricating the same | |
| JPH10223832A (en) | Multi-chip module and its manufacture | |
| JP2001156088A (en) | Semiconductor device and method for manufacture thereof | |
| JP2004072032A (en) | Semiconductor device and its manufacturing method | |
| JP2002093982A (en) | Semiconductor device and manufacturing method therefor | |
| TW201911487A (en) | Semiconductor package | |
| TWI779512B (en) | Jig for manufacturing semicondcutor package and manufacturing method of semiconductor package | |
| JP2011243800A (en) | Semiconductor device manufacturing method | |
| JP3398580B2 (en) | Semiconductor device manufacturing method and substrate frame | |
| WO2021189942A1 (en) | Semiconductor packaging method and semiconductor packaging structure | |
| JP2004134478A (en) | Semiconductor package and its manufacturing method | |
| JPH11126868A (en) | Production of base board for multichip module | |
| JPH1027813A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |