JP2001154223A - 液晶表示素子 - Google Patents

Abstract

(57)【要約】 【課題】高い開口率を得るとともに、良好な表示駆動を
行なうことができる、強誘電性または反強誘電性液晶を
用いたアクティブマトリックス方式の表示素子を提供す
る。 【解決手段】画素電極３のドレインライン１１の縦ライ
ン部１１ａ，１１ｂに沿った縁部を、前記画素電極３と
対向電極とが対向する画素領域Ａの実効容量Ｃeffと、
ＴＦＴ４のゲート―ソース間容量Ｃgsと、前記ＴＦＴ４
のドレイン―ソース間容量Ｃdsとが、Ｃds／（Ｃeff＋
Ｃgs＋Ｃds）≦０．０４５の条件を満足する範囲で、前
記ドレインライン１１に近接または絶縁膜を介して重ね
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、強誘電性液晶ま
たは反強誘電性液晶を用いたアクティブマトリックス方
式の液晶表示素子に関するものである。

【０００２】

【従来の技術】アクティブマトリックス方式の液晶表示
素子としては、能動素子に薄膜トランジスタ（以下、Ｔ
ＦＴと記す）を用いたものが広く利用されている。

【０００３】このアクティブマトリックス液晶表示素子
は、対向配置された一対の基板の一方の内面に、行方向
および列方向にマトリックス状に配列する複数の画素電
極と、これらの画素電極にそれぞれ対応させて配置され
前記画素電極にソース電極が接続された複数のＴＦＴ
と、前記行方向に配列する前記画素電極の行ごとにその
一側に沿わせて配線され前記ＴＦＴのゲート電極につな
がる複数のゲートラインと、前記列方向に配列する前記
画素電極の列ごとにその一側に沿わせて配線され前記Ｔ
ＦＴのドレイン電極につながる複数のドレインラインと
が設けられ、他方の基板の内面に、前記複数の画素電極
に対向する対向電極が設けられ、前記一対の基板間に液
晶が封入された構成となっている。

【０００４】前記アクティブマトリックス液晶表示素子
としては、一般に、前記一対の基板間にネマティック液
晶を封入したＴＮ（ツイステッドネマティック）型のも
のが利用されている。

【０００５】このＴＮ型液晶表示素子では、ＴＦＴのゲ
ート電極とソース電極間の寄生容量により、選択期間に
画素電極へ書き込まれた電圧が非選択期間に電圧降下を
生じるという画素電極の電圧変動を補償するため、前記
一方の基板の内面に、前記画素電極の縁部付近に絶縁膜
を介して対向する補償容量電極を設け、この補償容量電
極と前記画素電極との間に補償容量を形成している。な
お、前記補償容量電極は、一般に、アルミニウム系合金
等の低抵抗金属により形成されている。

【０００６】しかし、前記ＴＮ型液晶表示素子は、前記
複数の画素電極と対向電極とが対向する複数の画素領域
のうちの前記補償容量電極に対応する領域を透過する光
が前記補償容量電極により遮られるため、前記画素電極
と対向電極とが対向する構造上の画素領域の面積に比べ
て、実際に光が透過する有効画素領域の面積が小さく、
したがって開口率が低い。

【０００７】一方、最近では、アクティブマトリックス
液晶表示素子として、強誘電性液晶または反強誘電性液
晶を用いた、強誘電性または反強誘電性液晶表示素子が
利用されるようになってきている。

【０００８】前記強誘電性または反強誘電性液晶表示素
子は、強誘電性液晶または反強誘電性液晶が大きな自発
分極をもっており、画素電極と対向電極とが対向する画
素領域の実効容量が、ＴＮ型液晶表示素子に比べて約２
０倍以上であるため、前記実効容量が前記ＴＦＴのゲー
ト電極とソース電極間の寄生容量の値に比べて十分大き
くなり、前記画素電極の電圧変動が極く小さい。

【０００９】そのため、前記強誘電性または反強誘電性
液晶表示素子は、画素電極の電圧変動を補償するため補
償容量が不要であり、したがって、ＴＮ型液晶表示素子
のような、補償容量電極による開口率の低下は無い。

【００１０】

【発明が解決しようとする課題】しかし、強誘電性また
は反強誘電性液晶表示素子は、画素電極と対向電極とが
対向する画素領域の実効容量が、ＴＮ型液晶表示素子に
比べて約２０倍以上であるため、高デューティで駆動す
るには、ＴＦＴを、チャンネル幅の大きい大電流型ＴＦ
Ｔとする必要があり、そのため、前記画素領域に対応さ
せて、サイズの大きい大電流型ＴＦＴを配置するので、
１つの画素の光を透過する面積が小さくなり、画素電極
の面積も小さくなる。

【００１１】そのため、従来の強誘電性または反強誘電
性液晶表示素子は、前記画素電極に、サイズの大きい大
電流型ＴＦＴを配置することにより、画素電極の面積が
減少し、高い開口率が得られない。

【００１２】この発明は、高い開口率を得るとともに、
良好な表示駆動を行なうことができる、強誘電性または
反強誘電性液晶を用いたアクティブマトリックス方式の
表示素子を提供することを目的としたものである。

【００１３】

【課題を解決するための手段】この発明の液晶表示素子
は、対向配置された一対の基板の一方の内面に、行方向
および列方向にマトリックス状に配列する複数の画素電
極と、これらの画素電極にそれぞれ対応させて配置され
前記画素電極にソース電極が接続された複数のＴＦＴ
と、前記行方向に配列する前記画素電極の行ごとにその
一側に沿わせて配線され前記ＴＦＴのゲート電極につな
がる複数のゲートラインと、前記列方向に配列する前記
画素電極の列ごとにその一側に沿わせて配線され前記Ｔ
ＦＴのドレイン電極につながる複数のドレインラインと
が設けられ、他方の基板の内面に、前記複数の画素電極
に対向する対向電極が設けられ対向電極が設けられ、前
記一対の基板間に、強誘電性液晶または反強誘電性液晶
が封入されるとともに、前記画素電極の前記ゲートライ
ンに沿った縁部が、前記ゲートラインに対し、前記ＴＦ
Ｔのゲート電極とソース電極間に生じる寄生容量の値に
比べて前記画素電極と前記ゲートライン間に生じる寄生
容量の値を十分小さくする距離だけ離間した位置に配置
され、前記画素電極の前記ドレインラインに沿った縁部
が、前記画素電極と前記対向電極とが対向する画素領域
の実効容量をＣeff、前記ＴＦＴのゲート―ソース間容
量をＣgs、前記ＴＦＴのドレイン―ソース間容量をＣds
としたとき、 Ｃds／（Ｃeff＋Ｃgs＋Ｃds）≦０．０４５ の条件を満足する範囲で、前記ドレインラインに近接ま
たは絶縁膜を介して重なる位置に配置されていることを
特徴とするものである。

【００１４】この発明の液晶表示素子は、大きな自発分
極をもつ強誘電性液晶または反強誘電性液晶を用いたも
のであり、画素電極と対向電極とが対向する画素領域の
実効容量が、ＴＮ型液晶表示素子に比べて約２０倍以上
であるため、前記画素電極の電圧変動を補償するため補
償容量が不要であり、したがって、ＴＮ型液晶表示素子
のような、補償容量電極による開口率の低下は無いが、
ＴＦＴを大電流型ＴＦＴとしなければならないため、前
記画素領域に、サイズの大きい大電流型ＴＦＴを配置す
る必要があり、画素電極の面積が減少する。

【００１５】しかし、この液晶表示素子では、前記画素
電極のドレインラインに沿った縁部を前記ドレインライ
ンに近接または絶縁膜を介して重ねているため、その
分、前記画素電極の面積を増加させることができ、した
がって、前記画素領域にサイズの大きい大電流型ＴＦＴ
４を配置することによる画素電極の面積減少を補い、前
記画素電極の面積を十分に確保して、高い開口率を得る
ことができる。

【００１６】しかも、この液晶表示素子においては、前
記画素電極のドレインラインに沿った縁部を、前記画素
領域の実効容量Ｃeffと、前記ＴＦＴのゲート―ソース
間容量Ｃgsと、前記ＴＦＴのドレイン―ソース間容量Ｃ
dsとが、Ｃds／（Ｃeff＋Ｃgs＋Ｃds）≦０．０４５の
条件を満足する範囲で、前記ドレインラインに近接また
は絶縁膜を介して重ねているため、前記画素電極の縁部
を前記ドレインラインに近接または絶縁膜を介して重ね
たことによる前記ドレイン―ソース間容量Ｃdsの増大
は、表示駆動特性に大きな影響を及ぼさない範囲であ
り、したがって、良好な表示駆動を行なうことができ
る。

【００１７】

【発明の実施の形態】この発明の液晶表示素子は、上記
のように、強誘電性液晶または反強誘電性液晶を用い、
さらに、画素電極のドレインラインに沿った縁部を、前
記画素電極と対向電極とが対向する画素領域の実効容量
Ｃeffと、ＴＦＴのゲート―ソース間容量Ｃgsと、前記
ＴＦＴのドレイン―ソース間容量Ｃdsとが、Ｃds／（Ｃ
eff＋Ｃgs＋Ｃds）≦０．０４５の条件を満足する範囲
で、前記ドレインラインに近接または絶縁膜を介して重
ねることにより、高い開口率を得るとともに、良好な表
示駆動を行なうことができるようにしたものである。

【００１８】前記画素電極とドレインラインとの間隔
は、前記画素領域の実効容量ＣeffがＴＮ型液晶表示素
子に比べて２０倍である場合、−２．１１μｍ（画素電
極とドレインラインとの重なり幅が２．１１μｍ）〜
３．０μｍの範囲であればよく、好ましくは−２．１１
μｍ〜１．０μｍの範囲、より好ましくは−１．０μｍ
以上１．０μｍ未満の範囲、さらに好ましくは−０．５
μｍ〜０．５μｍの範囲である。 この発明の液晶表示
素子において、前記画素電極のドレインラインに沿った
縁部を前記ドレインラインに近接させる場合は、前記対
向電極が設けられた他方の基板の内面に、前記画素電極
とゲートラインおよびドレインラインとの間の領域を透
過する光を遮るための遮光膜を設けるのが好ましく、こ
のようにすることにより、前記画素電極と対向電極とが
対向する画素領域の周囲からの光漏れを無くし、良好な
コントラストの画像を表示することができる。

【００１９】一方、この発明の液晶表示素子において、
前記画素電極のドレインラインに沿った縁部を前記ドレ
インラインに絶縁膜を介して重ねる場合は、前記ドレイ
ンラインの側縁が、実際に光が透過する有効画素領域の
外縁となるため、前記有効画素領域の周囲のうち、前記
ドレインラインに沿った領域からの光漏れは無い。

【００２０】したがって、この場合は、対向電極が設け
られた他方の基板の内面に、前記画素電極とゲートライ
ンとの間の領域を透過する光を遮るための遮光膜を設け
ればよく、このようにすることにより、前記有効画素領
域の周囲からの光漏れを無くし、良好なコントラストの
画像を表示することができる。

【００２１】

【実施例】図１〜図３はこの発明の第１の実施例を示し
ており、図１は液晶表示素子の一部分の正面図、図２は
図１のII−II線に沿う拡大断面図、図３は図１のIII−I
II線に沿う拡大断面図である。

【００２２】この実施例の液晶表示素子は、反強誘電性
液晶を用いたアクティブマトリックス方式のものであ
り、対向配置された一対の透明基板１，２のうち、図示
しないバックライトからの照明光が入射する側の基板で
ある後基板１の内面に、マトリックス状に配列する複数
の透明な画素電極３と、これらの画素電極３にそれぞれ
対応させて配置された複数のＴＦＴ４と、前記行方向に
配列する画素電極３の行ごとにその一側に沿わせて配線
された複数のゲートライン１０と、前記列方向に配列す
る前記画素電極の列ごとにその一側に沿わせて配線され
た複数のドレインライン１１とが設けられ、表示の観察
側の基板である前基板２の内面に、前記複数の画素電極
３に対向する透明な対向電極１４が設けられている。

【００２３】前記ＴＦＴ４は、前記後基板１上に形成さ
れたゲート電極５と、このゲート電極５を覆うゲート絶
縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５
と対向させて設けられたｉ型半導体膜７と、このｉ型半
導体膜７の両側部の上に図示しないｎ型半導体膜を介し
て形成されたソース電極８およびドレイン電極９とから
なっている。

【００２４】このＴＦＴ４は、前記画素電極３と対向電
極１４とが対向する画素領域（図１において二点鎖線で
囲まれた領域）Ａの実効容量がＴＮ型液晶表示素子に比
べて約２０倍以上である液晶表示素子を高デューティで
駆動するため、チャンネル幅（ソース電極８とドレイン
電極９の対向する端縁部の長さ）が大きい大電流型ＴＦ
Ｔとされている。

【００２５】また、前記ゲートライン１０は、前記後基
板１上に配線されており、前記ＴＦＴ４のゲート電極５
に一体につながっている。前記ゲート電極５とゲートラ
イン１０は、アルミニウム系合金等の低抵抗金属により
形成されており、その表面は、前記ソース電極８とドレ
イン電極９およびドレインライン１１との間の絶縁耐圧
を高くするために、ゲートライン１０の端子部（図示せ
ず）を除いて、その表面を陽極酸化処理されている。図
３において、１０ａは前記ゲートライン１０の表面の陽
極酸化膜である。

【００２６】なお、前記ＴＦＴ４のゲート絶縁膜６は、
後基板１のＴＦＴ配列領域全体にわたって形成された一
枚膜状の透明絶縁膜であり、前記ゲートライン１０は、
その端子部を除いて前記ゲート絶縁膜６により覆われて
いる。

【００２７】一方、前記ドレインライン１１は、前記ゲ
ート絶縁膜６の上に配線されており、前記ＴＦＴ４のド
レイン電極につながっている。図２および図３では、前
記ドレインライン１１を単層膜として示しているが、こ
のドレインライン１１と前記ＴＦＴ４のドレイン電極９
および前記ソース電極８は、前記ＴＦＴ４のｎ型半導体
膜とのコンタクト性が良いクロム等のコンタクト金属膜
の上にアルミニウム系合金等の低抵抗金属膜を積層した
積層膜からなっている。

【００２８】なお、この実施例では、前記ドレインライ
ン１１を前記ＴＦＴ４のドレイン電極９と一体に形成し
ているが、前記ＴＦＴ４を層間絶縁膜で覆ってその上に
前記ドレインライン１１を形成し、このドレインライン
１１を、前記層間絶縁膜に設けたコンタクト孔において
前記ＴＦＴ４のドレイン電極９に接続してもよい。

【００２９】また、前記ゲート絶縁膜６の上には、前記
ＴＦＴ４およびドレインライン１１を覆って、透明なオ
ーバーコート絶縁膜１２が設けられており、前記画素電
極３は、前記オーバーコート絶縁膜１２の上に形成さ
れ、このオーバーコート絶縁膜１２に設けられた図示し
ないコンタクト孔において、前記ＴＦＴ４のソース電極
８に接続されている。

【００３０】なお、この実施例の液晶表示素子は、一般
にデルタ配列型と呼ばれるものであり、同じドレインラ
イン１１から前記ＴＦＴ４を介してデータ信号を供給さ
れる各列の複数の画素電極３がそれぞれ、各行ごとにほ
ぼ１．５ピッチずつ行方向に交互にずれて配列してい
る。

【００３１】また、前記ドレインライン１１は、ほぼ
１．５ピッチずつ行方向に交互にずれて配列している各
列の複数の画素電極３のうちの図１および図２において
左方向にずれた画素電極３の右側縁に沿う縦ライン部１
１ａと、右方向にずれた画素電極の左側縁に沿う縦ライ
ン部１１ｂと、これらの縦ライン部１１ａ，１１ｂをつ
なぐ、前記ドレインライン１１のピッチのほぼ半分の長
さの横ライン部１１ｃとからなる蛇行ラインとされてお
り、前記横ライン部は、前記ゲート絶縁膜６を介して前
記ゲートライン１０の上に重なっている。

【００３２】そして、前記複数の画素電極３はそれぞ
れ、前記ＴＦＴ４の配置領域を確保するための切欠部を
有するとともに、その周縁部のうち、ゲートライン１０
に沿った縁部が、前記ゲートライン１０に対し、前記Ｔ
ＦＴ４のゲート電極５とソース電極８との間に生じる寄
生容量の値に比べて前記画素電極３と前記ゲートライン
１０との間に生じる寄生容量の値を十分小さくする距離
だけ離間し、ドレインライン１１の縦ライン部１１ａ，
１１ｂに沿った縁部が、後述する条件を満足する範囲
で、前記ドレインライン１１に近接する形状および大き
さに形成されている。

【００３３】さらに、前記後基板１の最も内面、つまり
前記画素電極３の形成面上には、所定の方向に配向処理
が施された、ポリイミド等からなる水平配向膜１４が設
けられている。

【００３４】一方、表示の観察側の基板である前基板２
の内面に設けられた対向電極１４は、前記複数の画素電
極３の全てに対向する一枚膜状の電極であり、前記複数
の画素電極３と前記対向電極１４とが対向する領域がそ
れぞれ、マトリックス状に配列する複数の画素領域Ａと
なっている。

【００３５】また、この実施例の液晶表示素子は、フル
カラー画像等の多色カラー画像を表示するものであり、
前記前基板２の内面に、前記複数の画素領域Ａにそれぞ
れ対応させて、複数の色、例えば赤、緑、青の３色のカ
ラーフィルタ１５Ｒ，１５Ｇ，１５Ｇが設けられてい
る。

【００３６】前記赤、緑、青のカラーフィルタ１５Ｒ，
１５Ｇ，１５Ｇは、行方向に配列する複数の画素領域Ａ
に対して赤色フィルタ１６Ｒと、緑色フィルタ１６Ｇと
青色フィルタ１６Ｂとが交互に対応し、同じドレインラ
イン１１からデータ信号を供給される画素電極３が対応
する画素領域Ａに対して、同じ色のフィルタが対応する
ように配列形成されている。

【００３７】さらに、この前基板２の内面には、前記複
数の画素電極４とゲートライン１０およびドレインライ
ン１１との間の領域を透過する光を遮るための遮光膜
（ブラックマスク）１６が設けられている。なお、図１
では、遮光膜１６を判別しやすくするため、遮光膜部分
に平行斜線を施している。

【００３８】前記遮光膜１６は、例えば、酸化クロム膜
とクロム膜との積層膜からなっており、前記ゲートライ
ン１０をはさんで隣り合う画素電極３間の領域と、前記
ドレインライン１１をはさんで隣り合う画素電極３間の
領域と、前記ＴＦＴ４の配置領域に対応させて、これら
の領域よりも若干幅広に形成されている。

【００３９】なお、前記遮光膜１６は、前基板２上に形
成され、前記カラーフィルタ１５Ｒ，１５Ｇ，１５Ｇは
前記遮光膜１６を覆って前基板２上に形成されており、
このカラーフィルタ１６Ｒ，１６Ｇ，１６Ｇの上に、前
記対向電極１４が形成されている。

【００４０】さらに、この前基板２の内面（対向電極１
４の上）には、前記複数の画素領域Ａの間の領域に対応
させて、前記後基板１と前基板２との間隔を規制するた
めの複数の柱状スペーサ１７が点在状態に突設されてお
り、その上に、前記対向電極１４および柱状スペーサ１
７を覆って、後基板１の配向膜１３の配向処理方向とほ
ぼ平行または若干斜めにずれた方向に配向処理が施され
た、ポリイミド等からなる水平配向膜１８が設けられて
いる。

【００４１】前記柱状スペーサ１７は、例えば感光性樹
脂により、所定の基板間隔に対応する高さに形成されて
おり、前記後基板１と前基板２との間隔は、前記複数の
柱状スペーサ１７の頂面（スペーサ１７上の配向膜１８
の膜面）を、前記後基板１の内面（配向膜１３の膜面）
に当接させることにより規制されている。

【００４２】なお、この実施例では、前記柱状スペーサ
１７を、後基板１のゲートライン１０とドレインライン
１１の横ライン部１１ｃとが重なる領域に部分的に対応
させて、１つの画素領域Ａに１つの柱状スペーサ１７が
対応する分布状態で配置している。

【００４３】すなわち、この実施例では、前記後基板１
の内面のうち、前記ゲートライン１０とドレインライン
１１の横ライン部１１ｃとが重なっている最も盛り上が
り高さが大きい領域を、前記柱状スペーサ１７を受ける
土台面として利用することにより、前記柱状スペーサ１
７の高さをできるだけ低くし、この柱状スペーサ１７の
強度を十分に確保するようにしている。

【００４４】前記後基板１と前基板２は、それぞれの周
縁部において、図示しない枠状のシール材を介して接合
されており、これらの基板１，２間の前記シール材によ
り囲まれた領域に、反強誘電性液晶１９が封入されてい
る。

【００４５】この実施例では、前記反強誘電性液晶１９
として、前記画素電極３と対向電極１４とが対向する画
素領域Ａの実効容量Ｃeffが、ＴＮ型液晶表示素子に比
べて約２０倍になる自発分極をもった液晶材料を用いて
いる。

【００４６】なお、図では省略しているが、この液晶表
示素子は、その後面（後基板１の外面）と、前面（前基
板２の外面）とにそれぞれ偏光板を備えており、その一
方の偏光板、例えば後側偏光板は、その透過軸を、前記
後基板１の配向膜１３により規制される前記反強誘電性
液晶１９のスメクティック層構造の法線の方向とほぼ平
行かまたはほぼ直交する方向（図では平行）に向けて配
置され、他方の前側偏光板は、その透過軸を、前記後側
偏光板の透過軸に対してほぼ直交する方向に向けて配置
されている。

【００４７】次に、前記画素電極３のドレインライン１
１の縦ライン部１１ａ，１１ｂに沿った縁部と前記ドレ
インライン１１との間隔を決定する条件について説明す
ると、アクティブマトリックス方式の液晶表示素子の表
示駆動特性は、前記画素電極３と対向電極１４とが対向
する画素領域Ａの実効容量と、ＴＦＴ４のゲート―ソー
ス間容量と、前記ＴＦＴ４のドレイン―ソース間容量と
によって決まり、フリッカーがほとんど目立たない表示
駆動特性が得られる条件は、前記画素領域Ａの実効容量
をＣeff、前記ＴＦＴ４のゲート―ソース間容量をＣg
s、前記ＴＦＴ４のドレイン―ソース間容量をＣdsとし
たとき、 Ｃds／（Ｃeff＋Ｃgs＋Ｃds）≦０．０４５ の条件式で表わすことができる。

【００４８】前記ゲート―ソース間容量Ｃgsは、ＴＦＴ
４のゲート―ソース電極間寄生容量（ゲート電極５とソ
ース電極８との間の寄生容量）と、画素電極３とゲート
ライン１０との間の寄生容量とを含んでおり、前記画素
電極３とゲートライン１０との間を１μm程度に十分大
きく離間して前記画素電極３を配置することにより、前
記画素電極３とゲートライン１０との間の寄生容量を、
前記ゲート―ソース電極間寄生容量の約1/10程度に十分
小さくすることができる。したがって、前記前記ゲート
―ソース間容量Ｃgsは、主に、前記ゲート―ソース電極
間寄生容量に依存する。

【００４９】また、前記ドレイン―ソース間容量Ｃds
は、ＴＦＴ４のドレイン―ソース電極間寄生容量（ドレ
イン電極９とソース電極８との間の寄生容量）と、画素
電極３とドレインライン１１との間の寄生容量とを含ん
でおり、前記ドレイン―ソース電極間寄生容量の値は小
さく、前記画素電極３とドレインライン１１との間の寄
生容量は、画素電極３とドレインライン１１との間の距
離により大きく値が変化する。したがって、このドレイ
ン―ソース間容量Ｃdsは、画素電極３とドレインライン
１１との間距離に依存する。

【００５０】この実施例の液晶表示素子は、上述したよ
うに、画素電極３と対向電極１４とが対向する画素領域
Ａの実効容量Ｃeffが、ＴＮ型液晶表示素子に比べて約
２０倍であり、また、前記画素電極３のゲートライン１
０に沿った縁部は、前記ゲートライン１０に対し、前記
ＴＦＴ４のゲート電極５とソース電極８との間に生じる
寄生容量の値に比べて前記画素電極３と前記ゲートライ
ン１０との間に生じる寄生容量の値を十分小さくする距
離だけ離間しているため、前記ドレイン―ソース間容量
Ｃdsがある程度大きくても、つまり、前記画素電極３と
ドレインライン１１の縦ライン部１１ａ，１１ｂとの間
隔（以下、画素電極―ドレインライン間隔という）が小
さくても、或いは重なっていても、上記条件式Ｃds／
（Ｃeff＋Ｃgs＋Ｃds）≦０．０４５を満足することが
できる。

【００５１】すなわち、例えば、液晶材料として自発分
極の値が９６ｎＣ／ｃｍ²の反強誘電性液晶を用いた液
晶表示素子は、前記画素領域Ａの実効容量ＣeffがＴＮ
型液晶表示素子に比べて２０倍である。

【００５２】前記画素領域Ａの実効容量ＣeffがＴＮ型
液晶表示素子に比べて２０倍の液晶表示素子において、
前記画素電極３の縁部をドレインライン１１の縦ライン
部１１ａ，１１ｂに近接させる場合、前記画素電極―ド
レインライン間隔を１．０μｍとしたときは、Ｃds／
（Ｃeff＋Ｃgs＋Ｃds）＝０．０１６となり、上記条件
式Ｃds／（Ｃeff＋Ｃgs＋Ｃds）≦０．０４５を満足す
る。

【００５３】また、前記液晶表示素子において、前記画
素電極３の縁部をドレインライン１１の縦ライン部１１
ａ，１１ｂに重ねる場合、前記画素電極３とドレインラ
イン１１の縦ライン部１１ａ，１１ｂとを２．１１μｍ
の重なり幅で重ねたときは、Ｃds／（Ｃeff＋Ｃgs＋Ｃd
s）＝０．０４５となり、上記条件式Ｃds／（Ｃeff＋Ｃ
gs＋Ｃds）≦０．０４５を満足する。

【００５４】しかし、前記画素電極３とドレインライン
１１の縦ライン部１１ａ，１１ｂとの重なり幅を２．１
１μｍより大きくすると、Ｃds／（Ｃeff＋Ｃgs＋Ｃd
s）の値が０．０４５を越え、上記条件式Ｃds／（Ｃeff
＋Ｃgs＋Ｃds）≦０．０４５を満足しない。

【００５５】したがって、前記画素領域Ａの実効容量Ｃ
effがＴＮ型液晶表示素子に比べて２０倍である場合、
画素電極３の縁部が、前記ドレインライン１１の縦ライ
ン部１１ａ，１１ｂに対して２．１１μｍの重なり幅で
重なる位置よりもドレインライン１１から遠ざかる位置
にあれば、上記条件式Ｃds／（Ｃeff＋Ｃgs＋Ｃds）≦
０．０４５を満足し、フリッカーがほとんど目立たない
表示駆動特性を得ることができる。

【００５６】なお、前記画素電極―ドレインライン間隔
を大きくし過ぎると、画素電極３の面積が小さくなり、
開口率が低下するため、前記画素電極―ドレインライン
間隔は、３．０μｍ以下が好ましい。

【００５７】つまり、前記画素電極―ドレインライン間
隔は、前記画素領域Ａの実効容量ＣeffがＴＮ型液晶表
示素子に比べて２０倍である場合、−２．１１μｍ（画
素電極３とドレインライン１１の縦ライン部１１ａ，１
１ｂとの重なり幅が２．１１μｍ）〜３．０μｍの範囲
であればよい。

【００５８】ただし、開口率を高くするには、画素電極
―ドレインライン間隔をできるだけ小さくし、その分、
画素電極３の面積を大きくするのが望ましく、したがっ
て、画素電極―ドレインライン間隔は、−２．１１μｍ
〜１．０μｍの範囲の範囲が好ましい。

【００５９】また、画素電極３およびドレインライン１
１の形成位置にはある程度の誤差があるため、設計上の
画素電極―ドレインライン間隔が−２．１１μｍであっ
ても、実際の画素電極―ドレインライン間隔が、−２．
１１μｍより小さく（画素電極３とドレインライン１１
の縦ライン部１１ａ，１１ｂとの重なり幅が２．１１μ
ｍより大きく）なり、ドレイン―ソース間容量Ｃdsが大
きくなり過ぎて上記条件式Ｃds／（Ｃeff＋Ｃgs＋Ｃd
s）≦０．０４５を満足しなくなり、表示駆動特性が低
下する。

【００６０】したがって、画素電極３およびドレインラ
イン１１の形成位置の誤差を考慮すると、設計上の画素
電極―ドレインライン間隔は、−１．０μｍ以上１．０
μｍ未満の範囲が好ましく、さらに好ましくは−０．５
μｍ〜０．５μｍの範囲である。

【００６１】この実施例では、画素電極３の縁部をドレ
インライン１１の縦ライン部１１ａ，１１ｂに近接させ
ているため、前記画素電極―ドレインライン間隔は０μ
ｍよりも大きい。したがって、設計上の画素電極―ドレ
インライン間隔を、３μｍ以下、好ましくは１．０μｍ
以下、より好ましくは１．０μｍ未満の範囲、さらに好
ましくは０．５μｍ以下にすればよい。

【００６２】一方、上述したように、前記画素電極３の
ゲートライン１０に沿った縁部は、前記ゲートライン１
０に対し、前記ＴＦＴ４のゲート電極５とソース電極８
との間に生じる寄生容量の値に比べて前記画素電極３と
前記ゲートライン１０との間に生じる寄生容量の値を十
分小さくする距離だけ離間しており、また、前記画素電
極３に、サイズの大きい大電流型ＴＦＴ４の配置領域を
確保するための切欠部が形成されているが、前記画素電
極―ドレインライン間隔を小さくし、画素電極３の幅を
大きくすれば、画素電極３の面積を大きくし、高い開口
率を得ることができる。

【００６３】そのため、この液晶表示素子では、前記画
素電極―ドレインライン間隔を、上記条件式Ｃds／（Ｃ
eff＋Ｃgs＋Ｃds）≦０．０４５を満足する範囲で小さ
くし、表示駆動特性を低下させること無く画素電極３の
面積を大きくして、高い開口率を得るようにしている。

【００６４】この液晶表示素子は、大きな自発分極をも
つ反強誘電性液晶１９を用いたものであり、画素電極３
と対向電極１４とが対向する画素領域Ａの実効容量Ｃef
fが、ＴＮ型液晶表示素子に比べて約２０倍以上である
ため、データ書き込み時の前記画素電極３の電圧変動を
補償するため補償容量が不要であり、したがって、ＴＮ
型液晶表示素子のような、補償容量電極による開口率の
低下は無いが、ＴＦＴ４を大電流型ＴＦＴとしなければ
ならないため、前記画素電極３に、サイズの大きい大電
流型ＴＦＴ４を配置するために画素領域の面積が減少す
る。

【００６５】しかし、この液晶表示素子では、前記画素
電極３のドレインライン１１に沿った縁部（縦ライン部
１１ａ，１１ｂに沿った縁部）を前記ドレインライン１
１に近接させているため、その分、前記画素電極３の面
積を増加させることができ、したがって、前記画素電極
３にサイズの大きい大電流型ＴＦＴ４を配置するための
画素電極３の面積減少を補い、前記画素電極３の面積を
十分に確保して、高い開口率を得ることができる。

【００６６】しかも、この液晶表示素子においては、前
記画素電極３のドレインライン１１に沿った縁部を、前
記画素領域の実効容量Ｃeffと、前記ＴＦＴのゲート―
ソース間容量Ｃgsと、前記ＴＦＴのドレイン―ソース間
容量Ｃdsとが、Ｃds／（Ｃeff＋Ｃgs＋Ｃds）≦０．０
４５の条件を満足する範囲で、前記ドレインライン１１
に近接させているため、前記画素電極３の縁部を前記ド
レインライン１１に近接たことによる前記ドレイン―ソ
ース間容量Ｃdsの増大は、表示駆動特性に大きな影響を
及ぼさない範囲であり、したがって、良好な表示駆動を
行なうことができる。

【００６７】また、この実施例の液晶表示素子において
は、対向電極１４が設けられた前基板２の内面に、前記
画素電極３とゲートライン１０およびドレインライン１
１との間の領域を透過する光を遮るための遮光膜１６を
設けているため、前記画素電極３と対向電極１４とが対
向する画素領域Ａの周囲からの光漏れを無くし、良好な
コントラストの画像を表示することができる。

【００６８】なお、前記遮光膜１６は、一対の基板１，
２を枠状のシール材を介して接合する際の基板合わせ誤
差を考慮して、ゲートライン１０をはさんで隣り合う画
素電極３間の領域およびドレインライン１１をはさんで
隣り合う画素電極３間の領域よりも若干幅広に形成され
るため、実際に光が透過する有効画素領域の面積が、前
記画素電極３と対向電極１４とが対向する構造上の画素
領域Ａの面積よりも、画素電極３に対する遮光膜１６の
重なり幅だけ小さくなる。

【００６９】しかし、前記基板合わせ誤差は、最大でも
±２μｍ程度であるため、前記遮光膜１６は、ゲートラ
イン１０をはさんで隣り合う画素電極３間の領域および
ドレインライン１１をはさんで隣り合う画素電極３間の
領域よりも６μｍ〜８μｍ幅広に形成すれば十分であ
り、したがって、画素電極３に対する遮光膜１６の重な
り幅を３μｍ〜４μｍ程度にし、実際に光が透過する有
効画素領域の面積を十分に確保して、高い開口率を得る
ことができる。

【００７０】しかも、この実施例では、前基板２の内面
に、複数の画素領域Ａの間の領域に対応させて柱状スペ
ーサ１７が点在状態に突設し、これらの柱状スペーサ１
７の頂面を後基板１の内面に当接させることにより、前
記後基板１と前基板２との間隔を規制しているため、い
ずれかの基板上にビーズ状のスペーサを散布して基板を
規制する場合のように、画素領域Ａ内に液晶１９の配向
の乱れによる表示不良や輝点または黒点欠陥が生じるこ
とは無く、したがって、表示特性が均一で、よりコント
ラストの良い画像を表示することができる。

【００７１】なお、上記第１の実施例の液晶表示素子
は、画素領域Ａの実効容量ＣeffがＴＮ型液晶表示素子
に比べて約２０倍のものであるが、前記画素領域Ａの実
効容量Ｃeffは、反強誘電性液晶１９に、さらに大きな
自発分極をもった液晶材料を用いることにより、さらに
大きくすることができる。

【００７２】このように、前記画素領域Ａの実効容量Ｃ
effをさらに大きくすれば、前記画素電極３とドレイン
ライン１１の縦ライン部１１ａ，１１ｂとの間隔をより
小さくし、さらに画素電極３の面積を大きくして、より
高い開口率を得ることができる。

【００７３】図４および図５はこの発明の第２の実施例
を示しており、図４は液晶表示素子の一部分の正面図、
図５は図１のV−V線に沿う拡大断面図である。

【００７４】この実施例の液晶表示素子は、画素電極３
のドレインライン１１の縦ライン部１１ａ，１１ｂに沿
った縁部を、上記Ｃds／（Ｃeff＋Ｃgs＋Ｃds）≦０．
０４５式を満足する範囲で、前記ドレインライン１１
に、ＴＦＴ４およびドレインライン１１を覆うオーバー
コート絶縁膜１２を介して重ねたものであり、他の構成
は、基本的に第１の実施例と同じである。

【００７５】この実施例の液晶表示素子において、画素
領域Ａの実効容量ＣeffがＴＮ型液晶表示素子に比べて
２０倍である場合、画素電極３とドレインライン１１の
縦ライン部１１ａ，１１ｂとの重なり幅は、上述したよ
うに２．１１μｍ以下であればよく、このように画素電
極３とドレインライン１１の重なり幅を設定することに
より、上記条件式Ｃds／（Ｃeff＋Ｃgs＋Ｃds）≦０．
０４５を満足し、フリッカーがほとんど目立たない表示
駆動特性を得ることができる。

【００７６】ただし、画素電極３およびドレインライン
１１の形成位置の誤差を考慮すると、設計上の画素電極
３とドレインライン１１の重なり幅は、１．０μｍ以下
が好ましく、さらに好ましくは０．５μｍ以下である。

【００７７】この実施例の液晶表示素子によれば、前記
画素電極３のドレインライン１１に沿った縁部（縦ライ
ン部１１ａ，１１ｂに沿った縁部）を、Ｃds／（Ｃeff
＋Ｃgs＋Ｃds）≦０．０４５の条件を満足する範囲で前
記ドレインライン１１にオーバーコート絶縁膜１２を介
して重ねているため、上記第１の実施例よりもさらに画
素電極３の面積を増加させ、より高い開口率を得るとと
もに、第１の実施例と同様な良好な表示駆動を行なうこ
とができる。

【００７８】しかも、この実施例では、画素電極３のド
レインライン１１の縦ライン部１１ａ，１１ｂに沿った
縁部を、前記ドレインライン１１にオーバーコート絶縁
膜１２を介して重ねているため、前記ドレインライン１
１の縦ライン部１１ａ，１１ｂの側縁が、実際に光が透
過する有効画素領域の外縁となり、したがって、前記有
効画素領域の周囲のうち、前記ドレインライン１１の縦
ライン部１１ａ，１１ｂに沿った領域からの光漏れは無
い。

【００７９】そのため、この実施例によれば、図４およ
び図５に示したように、対向電極１４が設けられた前基
板２の内面に、画素電極３とゲートライン１０との間の
領域を透過する光を遮るための遮光膜１６を設ければ十
分であり、このようにすることにより、前記有効画素領
域の周囲からの光漏れを無くし、良好なコントラストの
画像を表示することができる。

【００８０】なお、この実施例では、ドレインライン１
１の縦ライン部１１ａ，１１ｂをはさんで隣り合う画素
電極３間の領域に対応する領域には遮光膜１６を設けて
いないが、前記ドレインライン１１の縦ライン部１１
ａ，１１ｂに対応する領域に遮光膜を設けてもよく、こ
のようにすることにより、表示の観察側から入射した外
光が前記ドレインライン１１の縦ライン部１１ａ，１１
ｂで反射されることによるコントラストの低下を防ぐこ
とができる。

【００８１】また、上記第１および第２の実施例の液晶
表示素子は、反強誘電性液晶１９を用いた反強誘電性液
晶表示素子であるが、この発明は、強誘電性液晶を用い
た強誘電性液晶表示素子にも適用することができる。

【００８２】さらに、上記実施例の液晶表示素子は、デ
ルタ配列型と呼ばれるものであるが、この発明は、同じ
ドレインラインからＴＦＴを介してデータ信号を供給さ
れる各列の複数の画素電極を直線状に配列し、ドレイン
ラインを直線状に配線したアクティブマトリックス液晶
表示素子にも適用することができ、また、カラーフィル
タを備えない白黒画像を表示するアクティブマトリック
ス液晶表示素子にも適用することができる。

【００８３】

【発明の効果】この発明の液晶表示素子は、強誘電性液
晶または反強誘電性液晶を用い、さらに、画素電極のド
レインラインに沿った縁部を、前記画素電極と対向電極
とが対向する画素領域の実効容量Ｃeffと、ＴＦＴのゲ
ート―ソース間容量Ｃgsと、前記ＴＦＴのドレイン―ソ
ース間容量Ｃdsとが、Ｃds／（Ｃeff＋Ｃgs＋Ｃds）≦
０．０４５の条件を満足する範囲で、前記ドレインライ
ンに近接または絶縁膜を介して重ねたものであるため、
高い開口率を得るとともに、良好な表示駆動を行なうこ
とができる。

【００８４】この発明の液晶表示素子において、前記画
素電極のドレインラインに沿った縁部を前記ドレインラ
インに近接させる場合は、前記対向電極が設けられた他
方の基板の内面に、前記画素電極とゲートラインおよび
ドレインラインとの間の領域を透過する光を遮るための
遮光膜を設けるのが好ましく、このようにすることによ
り、前記画素電極と対向電極とが対向する画素領域の周
囲からの光漏れを無くし、良好なコントラストの画像を
表示することができる。

【００８５】一方、この発明の液晶表示素子において、
前記画素電極のドレインラインに沿った縁部を前記ドレ
インラインに絶縁膜を介して重ねる場合は、前記ドレイ
ンラインの側縁が、実際に光が透過する有効画素領域の
外縁となるため、前記有効画素領域の周囲のうち、前記
ドレインラインに沿った領域からの光漏れは無い。

【００８６】したがって、この場合は、対向電極が設け
られた他方の基板の内面に、前記画素電極とゲートライ
ンとの間の領域を透過する光を遮るための遮光膜を設け
ればよく、このようにすることにより、前記有効画素領
域の周囲からの光漏れを無くし、良好なコントラストの
画像を表示することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示す液晶表示素子の
一部分の正面図。

【図２】図１のII−II線に沿う拡大断面図。

【図３】図１のIII−III線に沿う拡大断面図。

【図４】この発明の第２の実施例を示す液晶表示素子の
一部分の正面図。

【図５】図４のV−V線に沿う拡大断面図。

【符号の説明】

１，２…基板 ３…画素電極 ４…ＴＦＴ（薄膜トランジスタ） ５…ゲート電極 ６…ゲート絶縁膜 ７…ｉ型半導体膜 ８…ソース電極 ９…ドレイン電極 １０…ゲートライン １１…ドレインライン １１ａ，１１ｂ…縦ライン部 １１ｃ…横ライン部 １２…オーバーコート絶縁膜 １３…配向膜 １４…対向電極 １５Ｒ，１５Ｇ，１５Ｂ…カラーフィルタ １６…遮光膜 １７…柱状スペーサ １８…配向膜 １９…反強誘電性液晶

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H091 FA02Y FA35Y FD04 FD05 GA03 GA07 GA08 GA13 KA10 LA17 2H092 JA24 JB03 JB05 JB06 JB23 JB24 JB32 JB33 JB52 JB56 NA07 NA23 PA03 PA08 PA09 QA13 QA14 5C094 AA10 BA03 BA49 CA19 DA13 DA15 EA03 EA04 EA07 ED15 FB19

Claims (3)

【特許請求の範囲】
1. 【請求項１】対向配置された一対の基板の一方の内面
   に、行方向および列方向にマトリックス状に配列する複
   数の画素電極と、これらの画素電極にそれぞれ対応させ
   て配置され前記画素電極にソース電極が接続された複数
   の薄膜トランジスタと、前記行方向に配列する前記画素
   電極の行ごとにその一側に沿わせて配線され前記薄膜ト
   ランジスタのゲート電極につながる複数のゲートライン
   と、前記列方向に配列する前記画素電極の列ごとにその
   一側に沿わせて配線され前記薄膜トランジスタのドレイ
   ン電極につながる複数のドレインラインとが設けられ、
   他方の基板の内面に、前記複数の画素電極に対向する対
   向電極が設けられ、前記一対の基板間に、強誘電性液晶
   または反強誘電性液晶が封入されるとともに、 前記画素電極の前記ゲートラインに沿った縁部が、前記
   ゲートラインに対し、前記薄膜トランジスタのゲート電
   極とソース電極間に生じる寄生容量の値に比べて前記画
   素電極と前記ゲートライン間に生じる寄生容量の値を十
   分小さくする距離だけ離間した位置に配置され、 前記画素電極の前記ドレインラインに沿った縁部が、 前記画素電極と前記対向電極とが対向する画素領域の実
   効容量をＣeff、前記薄膜トランジスタのゲート―ソー
   ス間容量をＣgs、前記薄膜トランジスタのドレイン―ソ
   ース間容量をＣdsとしたとき、 Ｃds／（Ｃeff＋Ｃgs＋Ｃds）≦０．０４５ の条件を満足する範囲で、前記ドレインラインに近接ま
   たは絶縁膜を介して重なる位置に配置されていることを
   特徴とする液晶表示素子。
2. 【請求項２】画素電極のドレインラインに沿った縁部が
   前記ドレインラインに近接しており、対向電極が設けら
   れた他方の基板の内面に、前記画素電極とゲートライン
   およびドレインラインとの間の領域を透過する光を遮る
   ための遮光膜が設けられていることを特徴とする請求項
   １に記載の液晶表示素子。
3. 【請求項３】画素電極のドレインラインに沿った縁部が
   前記ドレインラインに絶縁膜を介して重なっており、対
   向電極が設けられた他方の基板の内面に、前記画素電極
   とゲートラインとの間の領域を透過する光を遮るための
   遮光膜が設けられていることを特徴とする請求項１に記
   載の液晶表示素子。