JP2001148396A - ボンディングリードレイアウト装置およびボンディングリードレイアウト方法 - Google Patents

ボンディングリードレイアウト装置およびボンディングリードレイアウト方法

Info

Publication number
JP2001148396A
JP2001148396A JP32883599A JP32883599A JP2001148396A JP 2001148396 A JP2001148396 A JP 2001148396A JP 32883599 A JP32883599 A JP 32883599A JP 32883599 A JP32883599 A JP 32883599A JP 2001148396 A JP2001148396 A JP 2001148396A
Authority
JP
Japan
Prior art keywords
arrangement
bonding
bonding lead
range
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32883599A
Other languages
English (en)
Inventor
Hiroshi Konishi
洋 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32883599A priority Critical patent/JP2001148396A/ja
Publication of JP2001148396A publication Critical patent/JP2001148396A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ＬＳＩの多ピン化と小型化により、増加した
ボンディングリードの設計をやり直すためには長時間を
要するため、設計変更時の作業効率が良くなかった。 【解決手段】 主記憶部８０は、設計条件入力機能部１
０にて入力された設計条件と、配置範囲入力機能部２０
にて入力された配置範囲とに基づいて、均等配置機能部
４０により、設定された配置範囲にて各ボンディングリ
ード２００が配置線上に均等な間隔で配置される位置を
算出させ、配置範囲変更機能部５０により、設定された
配置範囲を変更させ、間隔を調整することで、最適化さ
れた配置位置が取得されるため、設計変更時の作業効率
を向上させることが可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ボンディングリー
ドレイアウト装置およびボンディングリードレイアウト
方法に関し、特に、プリント基板配線とＬＳＩチップと
をワイヤボンディングする構造を備えたＬＳＩパッケー
ジに対し、複数のボンディングリードを所定の配置線上
に配置設計するボンディングリードレイアウト装置およ
びボンディングリードレイアウト方法に関する。
【０００２】
【従来の技術】従来のボンディングリードレイアウト装
置として、特許第２８２２６７５号公報に開示されたボ
ンディングリードレイアウト装置が知られており、パッ
ケージ設計後にチップと組み合わせての評価を行うとい
った手法が採用されている。
【０００３】
【発明が解決しようとする課題】上述した従来のボンデ
ィングリードレイアウト装置においては、ＬＳＩの多ピ
ン化と小型化により、増加したボンディングリードの設
計をやり直すためには長時間を要するため、設計変更時
の作業効率が良くなかった。
【０００４】本発明は、上記課題にかんがみてなされた
もので、設計変更時の作業効率を向上させることの可能
なボンディングリードレイアウト装置およびボンディン
グリードレイアウト方法の提供を目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１における発明は、プリント基板配線とＬＳ
Ｉチップとをワイヤボンディングする構造を備えたＬＳ
Ｉパッケージに対し、複数のボンディングリードを所定
の配置線上に配置設計するボンディングリードレイアウ
ト装置であって、設計条件を設定する設計条件設定手段
と、ボンディングリードの配置範囲を設定する配置範囲
設定手段と、この設定された配置範囲において、各ボン
ディングリードが配置線上に所定間隔で配置される位置
を算出する配置位置算出手段と、間隔を調整できるよう
に、配置範囲設定手段によって設定された配置範囲を変
更する配置範囲変更手段とを具備する構成としてある。
【０００６】すなわち、設計条件設定手段が設計条件を
設定し、配置範囲設定手段がボンディングリードの配置
範囲を設定すると、配置位置算出手段は、設定された配
置範囲にて、各ボンディングリードが配置線上に所定間
隔で配置される位置を算出し、配置範囲変更手段は、間
隔を調整できるように、設定された配置範囲を変更す
る。すると、配置間隔を調整することで最適化されたボ
ンディングリードの配置位置が取得される。
【０００７】設計条件設定手段は、設計条件を設定する
ものであれば良く、設定する設計条件の一例として、請
求項２における発明は、請求項１に記載のボンディング
リードレイアウト装置において、設計条件が、チップサ
イズ、ボンディングリードサイズ、ボンディングリード
数、ボンディングリード間隔、配置禁止距離、ボンディ
ングリード先端位置となる配置線、両端のボンディング
リードの方向となる配置範囲線、調整完了範囲距離およ
び調整単位距離である構成としてある。
【０００８】すなわち、設計条件設定手段は、チップサ
イズ、ボンディングリードサイズ、ボンディングリード
数、ボンディングリード間隔、配置禁止距離、ボンディ
ングリード先端位置となる配置線、両端のボンディング
リードの方向となる配置範囲線、調整完了範囲距離およ
び調整単位距離を設定する。
【０００９】配置範囲設定手段は、ボンディングリード
の配置範囲を設定するものであれば良く、例えば、マウ
スなどによりディスプレイ画面上で指定された範囲を配
置範囲として設定するものであっても良い。配置位置算
出手段は、配置範囲設定手段にて設定された配置範囲に
て、各ボンディングリードが配置線上に所定間隔で配置
される位置を算出するものであれば良く、構成の一例と
して、請求項３における発明は、請求項１または２に記
載のボンディングリードレイアウト装置において、配置
位置算出手段は、各ボンディングリードが均等な間隔で
配置される位置を算出する構成としてある。
【００１０】すなわち、配置位置算出手段は、各ボンデ
ィングリードが均等な間隔で配置されるように配置位置
を算出する。なお、間隔を均等にして配置位置を算出す
るのは、一例にすぎないため、例えば、周辺環境に応じ
てそれぞれに異なる間隔で配置位置を算出するものであ
っても良い。
【００１１】配置範囲変更手段は、間隔を調整できるよ
うに、配置範囲設定手段にて設定された配置範囲を変更
するものであれば良く、構成の一例として、請求項４に
おける発明は、請求項１〜３のいずれかに記載のボンデ
ィングリードレイアウト装置において、配置位置算出手
段と配置範囲変更手段とは、連続的に各処理を実行する
構成としてある。すなわち、配置位置算出手段が所定の
間隔で配置位置を算出すると、連続的に、配置範囲変更
手段は、配置間隔を調整できるように配置範囲を変更す
る。
【００１２】また、間隔が調整された各ボンディングリ
ードの配置を作業者に知らせるための付加構成を設ける
ことも可能であり、構成の一例として、請求項５におけ
る発明は、請求項１〜４のいずれかに記載のボンディン
グリードレイアウト装置において、間隔が調整された各
ボンディングリードの配置位置を表示する配置位置表示
手段を備える構成としてある。すなわち、配置範囲変更
手段が配置範囲を変更し、配置間隔が調整されると、配
置位置表示手段は、間隔が調整された各ボンディングリ
ードの配置位置を表示する。
【００１３】以上のように、間隔を調整しつつボンディ
ングリードを配置する手法は、必ずしも実体のある装置
に限られる必要もなく、その一例として、請求項６にお
ける発明は、プリント基板配線とＬＳＩチップとをワイ
ヤボンディングする構造を備えたＬＳＩパッケージに対
し、複数のボンディングリードを所定の配置線上に配置
設計するボンディングリードレイアウト方法であって、
設計条件とボンディングリードの配置範囲とを設定し、
設定された配置範囲にて、各ボンディングリードが配置
線上に所定間隔で配置される位置を算出するとともに、
間隔を調整できるように、設定された配置範囲を変更す
る構成としてある。すなわち、必ずしも実体のある装置
に限らず、その方法としても有効であり、請求項２〜請
求項５に記載されたボンディングリードレイアウト装置
の構成を当該方法に適用することが可能であることは言
うまでもない。
【００１４】
【発明の実施の形態】以下、図面にもとづいて本発明の
実施形態を説明する。図１は、本発明の一実施形態にお
けるボンディングリードレイアウト装置の構成をブロッ
ク図により示している。
【００１５】図１に示すように、設計条件入力機能部１
０、配置範囲入力機能部２０、カウンタチェック機能部
３０、均等配置機能部４０、配置範囲変更機能部５０、
設計条件チェック機能部６０および画面表示機能部７０
が主記憶部８０に接続されている。また、設計条件入力
機能部１０、配置範囲入力機能部２０および画面表示機
能部７０には、それぞれキーボード１１、マウス２１お
よびディスプレイ７１が接続されている。
【００１６】このような構成により、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）などのプリント基板配線とチ
ップとをワイヤボンディングする構造のＬＳＩパッケー
ジに対し、作業者が指定した範囲内にワイヤボンディン
グ周辺の配線（ボンディングリード）を組立可能なよう
に配置設計する際、主記憶部８０は、接続された各部に
おける機能を実行する。設計条件入力機能部１０は、キ
ーボード１１により入力された設計条件データを主記憶
部８０に登録する。この意味で、設計条件入力機能部１
０は、本発明にいう設計条件設定手段を構成している。
また、配置したボンディングリードを数えるカウンタを
初期化し主記憶部８０に登録する。
【００１７】入力される設計条件データは、ボンディン
グリードの設計を行うチップに関するデータであり、チ
ップサイズ、配置するボンディングリードのサイズ、組
立条件、間隔調整および均等配置の誤差範囲とする調整
完了範囲距離、配置するボンディングリード数、間隔調
整および配置範囲変更での１回あたりの調整単位距離で
ある。配置するボンディングリードのサイズとしては、
ボンディングリード幅、ボンディングリード長、第２ボ
ンディングリード幅および第２ボンディングリード長が
あり、組立条件としては、チップ頂点を対角に結ぶ線分
からの距離の配置禁止距離と、ボンディングリード間隔
とがある。
【００１８】配置範囲入力機能部２０は、マウス２１に
よりボンディングリードの先端位置となる配置線と、配
置範囲内の両端部のボンディングリードの方向となる配
置範囲線を主記憶部８０に登録を行う。この意味で、配
置範囲入力機能部２０は、本発明にいう配置範囲設定手
段を構成している。カウンタチェック機能部３０は、主
記憶部８０の配置したボンディングリードを数え、設計
条件のボンディングリード数に達した場合は、その結果
を主記憶部８０に登録を行う。
【００１９】均等配置機能部４０は、配置範囲入力機能
部で入力した配置線上がボンディングリードの先端部と
なり、かつ、配置範囲線の内側に設計条件入力機能部１
０で入力したボンディング数だけ間隔が一定となるボン
ディングリード位置を算出し、位置およびボンディング
リード間隔を主記憶部８０に登録を行う。この意味で、
均等配置機能部４０は、本発明にいう配置位置算出手段
を構成している。
【００２０】配置範囲変更機能部５０は、設計条件チェ
ック機能部６０で設計条件に適していないと判断された
場合で、ボンディングリード間隔が設計条件よりも大き
い場合は配置線をチップ側に縮小し、ボンディングリー
ド間隔が設計条件よりも小さい場合は配置線をチップの
反対側に拡大し、配置範囲線を新しい範囲線と配置範囲
境界線との交点に平行移動して設計範囲の変更を主記憶
部８０に登録する。この意味で、配置範囲変更機能部５
０は、本発明にいう配置範囲変更手段を構成している。
【００２１】設計条件チェック機能部６０は、均等配置
機能部４０で登録されたボンディングリード間隔を設計
条件で入力されているボンディングリード間隔から引い
た数値が、調整完了範囲距離より小さい場合は設計条件
に適していると判定し、大きい場合は設計条件に適して
いないと判定し、判定結果を主記憶部８０に登録する。
【００２２】画面表示機能部７０は、均等配置機能部４
０によって算出されたボンディングリード位置に設計条
件のボンディングリードサイズで表示および設計条件の
チップをディスプレイ７１の画面上に表示する。この意
味で、画面表示機能部７０は、本発明にいう配置位置表
示手段を構成している。
【００２３】図２は、ボンディングリードレイアウト装
置における処理手順をフローチャートにより示してい
る。ステップＳ１００の設計条件入力では、設計条件で
ある図３に示すＬＳＩチップ１００のサイズ、図４に示
すボンディングリード２００のサイズ、ボンディングリ
ード数、組立条件である図３に示す配置禁止距離、ボン
ディングリード間隔および均等配置の誤差範囲である調
整完了範囲距離を入力する。
【００２４】なお、ボンディングリード２００のサイズ
としては、図４に示すように、ボンディングリード幅２
１０、ボンディングリード長２２０、第２ボンディング
リード幅２３０、第２ボンディングリード長２４０、お
よびボンディングリードの中心線２５０があり、ボンデ
ィングリード２００を構成する線分はそれぞれ直角に交
差している。そして、ボンディングリード２００が配置
範囲内に均等かつ組立条件に適するように間隔および配
置範囲を変更する１回あたりの調整単位距離を入力す
る。
【００２５】また、調整対象となるボンディングリード
間隔（配置線１０１上とオフセット配置線１０２上の２
種類）の初期値として、ボンディングリード幅１０３，
１０４，１０５を登録する。ステップＳ１０５のボンデ
ィングリード配置範囲指定では、ボンディングリード２
００の先端位置となる配置線１０１、配置範囲両端にお
けるボンディングリード２００の方向を示す配置範囲線
１０６，１０７を入力する。
【００２６】このとき、配置線１０１をチップと反対側
にボンディングリード長１０８だけ拡大したオフセット
配置線１０２を登録する。また、配置範囲線１０６，１
０７は、配置線１０１とＬＳＩチップ１００の頂点を対
角に結んだ線分１０９，１１０を配置禁止距離１１１，
１１２だけ平行移動した配置禁止境界線１１３，１１４
との交点を始点として入力される。
【００２７】ここで、算出されたボンディングリード幅
１０３，１０４，１０５位置の数を計数するカウンタを
初期化して登録する（ステップＳ１１０）。ステップＳ
１１５のボンディングリード位置算出では、ボンディン
グリード幅１０３，１０４，１０５位置のカウンタが０
の場合、図３に示すように、配置範囲線１０６をボンデ
ィングリード幅１０３だけ平行移動した線分１１５を算
出する。一方、カウンタが０以外の場合、ボンディング
リード間隔１１６，１１７の位置、すなわち、ボンディ
ングリード側面となる線分１１８，１１９をボンディン
グリード幅１０４，１０５だけ平行移動した線分１２
０，１２１をそれぞれ算出して登録する。
【００２８】このとき、配置範囲内に間隔を均一化した
配置位置を算出しただけであるため、設計条件のボンデ
ィングリード間隔は満たしていないことになる。次に、
算出したボンディングリード幅位置のカウンタを上げる
（インクリメントする）（ステップＳ１２０）。そし
て、カウンタが設計条件のボンディングリード数と一致
しているか評価し、一致している場合は、ボンディング
リード間隔位置算出を行い（ステップＳ１３０）、一致
していない場合は、配置範囲のチェックに移行する（ス
テップＳ１３５）。
【００２９】ステップＳ１３０のボンディングリード間
隔位置算出では、ステップＳ１１５において算出した線
分１１５に対し、配置線１０１上の間隔１１６（最終的
にボンディングリード間隔と認識され組立条件に適して
いるか評価する）だけ平行移動した線分１２２およびオ
フセット配置線１０２上の間隔１２６だけ平行移動した
線分１２３を算出する。そして、線分１２２と配置線１
０１との交点と、線分１２３とオフセット配置線１０２
との交点とを結んだ線分１１８を算出して、次のボンデ
ィングリード２００の側面となる線分として登録する。
【００３０】同様に、線分１２０の場合、配置線１０１
上の間隔１１７（最終的にボンディングリード間隔と認
識され組立条件に適しているか評価する）だけ平行移動
した線分１２４、およびオフセット配置線１０２上の間
隔１２７だけ平行移動した線分１２５を算出する。線分
１２４と配置線１０１との交点と、線分１２５とオフセ
ット配置線１０２との交点を結んだ線分１１９を算出し
て、次のボンディングリード２００の側面となる線分と
して登録する。
【００３１】ここで、配置範囲線１０６と線分１１５と
の間、線分１１８と線分１２０との間および線分１１９
と線分１２１との間がそれぞれボンディングリード部と
なり、線分１１５と線分１１８との間および線分１２０
と線分１１９との間がそれぞれボンディングリード間隔
部となる。ステップＳ１３５の配置範囲チェックでは、
ステップＳ１１５において設計条件のボンディングリー
ド数だけ算出した最後のボンディングリード幅を示す線
分（例えば線分１２１）と配置範囲線１０７との距離を
算出し、算出した距離が設計条件の調整完了範囲距離よ
り近いかどうか評価し、近い場合は設計条件のチェック
に移行し、遠い場合はボンディングリード間隔の変更を
行う。
【００３２】ステップＳ１４０のボンディングリード間
隔変更では、ステップＳ１１５において設計条件のボン
ディングリード数だけ算出した最後のボンディングリー
ド幅を示す線分（例えば線分１２１）が、配置範囲線１
０７の右側（配置範囲を超えている）か左側（配置範囲
に達していない）か評価する。そして、右側にある場合
はボンディングリード間隔を設計条件の調整単位距離だ
け減らし、左側にある場合は設計条件の調整単位距離だ
け増やす。
【００３３】なお、最後のボンディングリード幅を示す
線分１２１および配置範囲線１０７と配置線１０１との
交点との距離（配置線１０１上の間隔）と、最後のボン
ディングリード幅を示す線分１２１および配置範囲線１
０７とオフセット配置線１０２との交点との距離（オフ
セット配置線１０２上の間隔）との大きさを比較して距
離が大きい方の間隔だけを変更する。
【００３４】また、間隔の変更は間隔１１６，１１７も
しくは間隔１２６，１２７のいずれか一方だけが変更さ
れ、配置線１０１上の間隔が大きい場合、間隔１１６，
１１７が増減され、オフセット配置線１０２上の距離が
大きい場合は間隔１２６，１２７が増減される。
【００３５】ステップＳ１４５の設計条件チェックで
は、配置線１０１上の間隔１１６，１１７と設計条件の
ボンディングリード間隔との差分誤差が、設計条件の調
整完了範囲距離より近いかどうか評価し、近い場合は設
計結果の表示に移行し、遠い場合はボンディングリード
の配置範囲を変更する。
【００３６】ステップＳ１５０のボンディングリード配
置範囲変更では、ステップＳ１４５において算出された
間隔１１６，１１７が設計条件のボンディングリード間
隔より大きい場合、間隔１１６，１１７を小さくするた
め、図５に示すように、設計条件の調整単位距離だけ配
置線３００を縮小し、新たな配置線３１０を算出する。
【００３７】そして、配置範囲線３２０，３３０は、配
置線３１０と配置禁止境界線３４０，３５０との交差位
置を通過するように平行移動して新たな配置範囲線３６
０，３７０を算出し、新たに算出した配置線３１０と配
置範囲線３６０，３７０を設計条件として登録する。ま
た、同様にステップＳ１４５において算出された間隔１
１６，１１７が設計条件のボンディングリード間隔より
小さい場合は、配置線を設計条件の調整単位距離だけ拡
大して新たな配置線及び配置範囲線を算出し設計条件と
して登録する。
【００３８】なお、図５では、ボンディングリード間隔
が設計条件より大きい場合で記述されているため、配置
線はチップ側に縮小されているが、ボンディングリード
間隔を大きくする場合はチップとは逆側に拡大するもの
とする。ステップＳ１５５の設計結果表示では、ステッ
プＳ１１５にて算出されたボンディングリードの側面と
なる線分（例えば線分１０６と線分１１５、線分１１８
と線分１２０、線分１１９と線分１２１）の二等分線が
図４におけるボンディングリード２００の中心線２５０
となり、かつ、ボンディングリード先端部が配置線４０
０上となる位置に配置して画面上にボンディングリード
を表示する。
【００３９】なお、図６は、設計条件のボンディングリ
ード数が８の場合について示しているため、配置範囲線
４１０，４２０の間に８個のボンディングリード２００
が配置される。このように、主記憶部８０は、設計条件
入力機能部１０にて入力された設計条件と、配置範囲入
力機能部２０によって入力された配置範囲とに基づい
て、均等配置機能部４０により、設定された配置範囲に
て各ボンディングリード２００が配置線上に均等な間隔
で配置される位置を算出させ、配置範囲変更機能部５０
により、設定された配置範囲を変更させ、間隔を調整す
ることで、最適化された配置位置が取得されるため、設
計変更時の作業効率を向上させることが可能となる。
【００４０】
【発明の効果】以上説明したように本発明は、設計変更
時の作業効率を向上させることの可能なボンディングリ
ードレイアウト装置を提供することができる。また、請
求項２における発明によれば、設計条件を詳細に設定し
てボンディングリードを配置設計することができる。
【００４１】このため、ボンディングリードの配置禁止
領域をあらかじめ設計条件として考慮した設計が可能と
なり、ワイヤーボンディング後に樹脂で封入する際、ワ
イヤが樹脂に流れて他のワイヤと接触しないようにでき
る。さらに、ワイヤーボンディングする際の組立条件で
あるボンディングリード幅やボンディングリード間隔を
一定距離（組立設備の限界値）にすることが可能とな
り、高密度配線の設計ができるため、設計時間の短縮化
を図ることが可能となる。
【００４２】さらに、請求項３における発明によれば、
各ボンディングリードを均等な間隔で配置することで、
レイアウト工程における効率を向上させることができ
る。さらに、請求項４における発明によれば、各処理を
連続的に実行することで、ボンディングリードの配置設
計を効率良く行うことができる。
【００４３】さらに、請求項５における発明によれば、
作業者に対して配置設計されたボンディングリードの配
置状況を容易に知らせることができる。さらに、請求項
６における発明によれば、設計変更時の作業効率を向上
させることの可能なボンディングリードレイアウト方法
を提供することができる。
【図面の簡単な説明】
【図１】本実施形態におけるボンディングリードレイア
ウト装置の構成を示すブロック図である。
【図２】ボンディングリードレイアウト装置における処
理手順を示すフローチャートでえある。
【図３】ボンディングリードの均等配置位置を算出する
際の手法を説明するための概略図である。
【図４】設計条件として入力されるボンディングリード
のサイズを説明するための概略図である。
【図５】ボンディングリード間隔が設計条件と異なって
いた場合に行う配置範囲の変更手法を説明するための概
略図である。
【図６】ボンディングリードの配置結果を説明するため
の概略図である。
【符号の説明】
１０ 設計条件入力機能部 １１ キーボード ２０ 配置範囲入力機能部 ２１ マウス ３０ カウンタチェック機能部 ４０ 均等配置機能部 ５０ 配置範囲変更機能部 ６０ 設計条件チェック機能部 ７０ 画面表示機能部 ７１ ディスプレイ ８０ 主記憶部 １００ ＬＳＩチップ １０１ 配置線 １０２ オフセット配置線 １０３〜１０５ ボンディングリード幅 １０６，１０７ 配置範囲線 １０８ ボンディングリード長 １０９，１１０ 線分 １１１，１１２ 配置禁止距離 １１３，１１４ 配置禁止境界線 １１５ 線分 １１６，１１７ ボンディングリード間隔 １１８，１１９ 線分 １２０〜１２５ 線分 １２６，１２７ 間隔 ２００ ボンディングリード ２１０ ボンディングリード幅 ２２０ ボンディングリード長 ２３０ 第２ボンディングリード幅 ２４０ 第２ボンディングリード長 ２５０ ボンディングリードの中心線 ３００ 配置線 ３１０ 新たな配置線 ３２０，３３０ 配置範囲線 ３４０，３５０ 配置禁止境界線 ３６０，３７０ 配置範囲線 ４００ 配置線 ４１０，４２０ 配置範囲線

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 プリント基板配線とＬＳＩチップとをワ
    イヤボンディングする構造を備えたＬＳＩパッケージに
    対し、複数のボンディングリードを所定の配置線上に配
    置設計するボンディングリードレイアウト装置であっ
    て、 設計条件を設定する設計条件設定手段と、 上記ボンディングリードの配置範囲を設定する配置範囲
    設定手段と、 この設定された配置範囲おいて、各ボンディングリード
    が上記配置線上に所定間隔で配置される位置を算出する
    配置位置算出手段と、 上記間隔を調整できるように、上記配置範囲設定手段に
    よって設定された配置範囲を変更する配置範囲変更手段
    とを具備することを特徴とするボンディングリードレイ
    アウト装置。
  2. 【請求項２】 上記請求項１に記載のボンディングリー
    ドレイアウト装置において、 上記設計条件は、チップサイズ、ボンディングリードサ
    イズ、ボンディングリード数、ボンディングリード間
    隔、配置禁止距離、ボンディングリード先端位置となる
    配置線、両端のボンディングリードの方向となる配置範
    囲線、調整完了範囲距離および調整単位距離であること
    を特徴とするボンディングリードレイアウト装置。
  3. 【請求項３】 上記請求項１または２に記載のボンディ
    ングリードレイアウト装置において、 上記配置位置算出手段は、各ボンディングリードが均等
    な間隔で配置される位置を算出することを特徴とするボ
    ンディングリードレイアウト装置。
  4. 【請求項４】 上記請求項１〜３のいずれかに記載のボ
    ンディングリードレイアウト装置において、 上記配置位置算出手段と配置範囲変更手段とは、連続的
    に各処理を実行することを特徴とするボンディングリー
    ドレイアウト装置。
  5. 【請求項５】 上記請求項１〜４のいずれかに記載のボ
    ンディングリードレイアウト装置において、 上記間隔が調整された各ボンディングリードの配置位置
    を表示する配置位置表示手段を備えることを特徴とする
    ボンディングリードレイアウト装置。
  6. 【請求項６】 プリント基板配線とＬＳＩチップとをワ
    イヤボンディングする構造を備えたＬＳＩパッケージに
    対し、複数のボンディングリードを所定の配置線上に配
    置設計するボンディングリードレイアウト方法であっ
    て、 設計条件とボンディングリードの配置範囲とを設定し、
    設定された配置範囲にて、各ボンディングリードが配置
    線上に所定間隔で配置される位置を算出するとともに、
    上記間隔を調整できるように、設定された配置範囲を変
    更することを特徴とするボンディングリードレイアウト
    方法。
JP32883599A 1999-11-18 1999-11-18 ボンディングリードレイアウト装置およびボンディングリードレイアウト方法 Pending JP2001148396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32883599A JP2001148396A (ja) 1999-11-18 1999-11-18 ボンディングリードレイアウト装置およびボンディングリードレイアウト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32883599A JP2001148396A (ja) 1999-11-18 1999-11-18 ボンディングリードレイアウト装置およびボンディングリードレイアウト方法

Publications (1)

Publication Number Publication Date
JP2001148396A true JP2001148396A (ja) 2001-05-29

Family

ID=18214629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32883599A Pending JP2001148396A (ja) 1999-11-18 1999-11-18 ボンディングリードレイアウト装置およびボンディングリードレイアウト方法

Country Status (1)

Country Link
JP (1) JP2001148396A (ja)

Similar Documents

Publication Publication Date Title
EP1645980A2 (en) Method and apparatus for automatically determining optimal trace positions on a substrate
US6392301B1 (en) Chip package and method
JP3786398B2 (ja) 半導体パッケージの配線方法
US7673269B2 (en) Automatic trace determination apparatus and method
US7454736B2 (en) Automatic trace determination apparatus and computer program thereof
US5465217A (en) Method for automatic tab artwork building
JP7123692B2 (ja) 配線基板設計支援装置、配線基板ビア配置方法及び配線基板ビア配置プログラム
US20030011038A1 (en) Semiconductor device and wire bonding method therefor
US6971082B2 (en) Method and apparatus for revising wiring of a circuit to prevent electro-migration
JP4311244B2 (ja) 配線経路決定方法及びシステム
US6925626B2 (en) Method of routing a redistribution layer trace in an integrated circuit die
JP2001148396A (ja) ボンディングリードレイアウト装置およびボンディングリードレイアウト方法
TWI682480B (zh) 印刷電路板佈線系統
JP2927319B2 (ja) 配線情報加工方式
JP3971025B2 (ja) 半導体装置及び半導体装置のレイアウト方法
US7536667B2 (en) Method of semiconductor device and design supporting system of semiconductor device
JP2006261492A (ja) 回路基板
US20030161124A1 (en) Wiring-design system for wiring-board for area-input/output-type semiconductor chip
JPH087759B2 (ja) 部品の自動配置処理方式
JP2002334124A (ja) プリント配線板における配線幅調整装置及び配線幅調整方法
JP3721304B2 (ja) めっき引き出し線の配線方法
JP3344469B2 (ja) ボンディングリード設計装置
JPH04236668A (ja) Ｌｓｉチップ設計システム
JPH05120380A (ja) 配線処理方式
JP2004260059A (ja) 半導体装置の配線構造及び配線レイアウト作成方法