JP2001144774A - パケット受信装置 - Google Patents

パケット受信装置

Info

Publication number
JP2001144774A
JP2001144774A JP32280299A JP32280299A JP2001144774A JP 2001144774 A JP2001144774 A JP 2001144774A JP 32280299 A JP32280299 A JP 32280299A JP 32280299 A JP32280299 A JP 32280299A JP 2001144774 A JP2001144774 A JP 2001144774A
Authority
JP
Japan
Prior art keywords
data
packet
packet receiving
memory
receiving apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32280299A
Other languages
English (en)
Inventor
Hiroki Asashige
浩喜 朝重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP32280299A priority Critical patent/JP2001144774A/ja
Publication of JP2001144774A publication Critical patent/JP2001144774A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 アプリケーション層への適切なデータ送出時
刻を設定できるとともに、送出するデータが抜け落ちる
といった不具合を防止することができるパケット受信装
置を実現する。 【解決手段】 パケット受信装置のデータ処理に要する
時間であるオフセット値を設定するオフセット用レジス
タ6を設け、回路ブロック5で、受信パケットのヘッダ
部に示された時刻情報にオフセット用レジスタ6の値を
加えてアプリケーション層へのデータ送出時刻を算出す
ることにより、適切なデータ送出時刻を設定できる。さ
らに、一時蓄積手段3を設けたことにより、データを蓄
えるメモリ装置1,4があふれてアプリケーション層へ
送出するデータが抜け落ちるといった不具合を防止でき
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パケット受信装置
に関するものである。
【0002】
【従来の技術】図5は従来のパケット受信装置のブロッ
ク図である。図5において、51及び53はデータを蓄
えるメモリ装置、52はメモリ装置51からデータの読
み出しを行いメモリ装置53にデータの書き込みを行う
回路ブロック、54は受信パケットのヘッダから算出さ
れたデータ送出時刻にメモリ装置53からデータを読み
出して上位のアプリケーション層にデータ送出する回路
ブロックである。
【0003】回路ブロック52では、受信データを蓄え
たメモリ装置51に受信パケットが入っているかどうか
を確認する。パケットが入っていなければパケットがく
るまで読み出しを待ち、パケットが入っていれば読み出
しを開始する。そしてアプリケーション層への送出可能
なデータにデコードし、データを一旦メモリ装置53に
蓄える。回路ブロック54では、受信パケットのヘッダ
に付与されている送出時刻の情報とこの受信装置内のサ
イクルカウントの値との比較を行う。サイクルカウント
の値は受信装置内の絶対時刻を示している。受信装置内
の絶対時刻がヘッダから読みとった値から得られた送出
時刻と等しくなれば、メモリ装置53から読み出しアプ
リケーション層への送出を開始する。
【0004】
【発明が解決しようとする課題】例えば、IEEE13
94規格では、実際に送信されるデータ(パケット)は
通信のプロトコルにしたがった形式であって、コンテン
ツのデータ形式とは異なり、1394プロトコルにした
がったアイソクロナスパケットのAVコンテンツデータ
化(デコード)の処理を行うため、上記従来のパケット
受信装置の構成では、データを送信する装置の側で、回
路ブロック52のデータのデコードに要する時間をあら
かじめ知った上で適切な送出時刻の設定を行い、送信デ
ータのヘッダに付与する必要がある。送信側で行う送出
時刻の設定が適切でなかった場合、回路ブロック54で
受信側の絶対時刻との比較を行う際に送出時刻が過ぎて
いたりすることや、送出時刻まで長すぎてデータを蓄え
るメモリ装置51や53があふれてしまったりすること
が発生し、アプリケーション層側に送出するデータが抜
け落ちるといった不具合が発生する。
【0005】また、例えば、複数のチャンネルが多重化
されて送られてくるディジタル放送などを、IEEE1
394規格でディジタル転送し、受信側であるきめられ
たチャンネルのみのデータを抜き出すような信号処理を
有する場合や、IEEE1394規格のディジタルデー
タ転送プロトコルに、新たに暗号化のプロトコルが追加
になった場合など、受信側の回路ブロック52内でデー
タをデコードするための処理などが追加された場合、デ
コードに費やす時間分の遅れを送信側でパケットのヘッ
ダに付与する送信時刻で新たに補正する必要があり、場
合によっては送信側にも一定時間送信データを保持する
ための回路を設けなければならないことが発生する。
【0006】本発明は、上記従来の課題を解決するもの
であり、アプリケーション層への適切なデータ送出時刻
を設定できるとともに、送出するデータが抜け落ちると
いった不具合を防止することができるパケット受信装置
を提供することを目的とするものである。
【0007】
【課題を解決するための手段】本発明の請求項1に記載
の発明は、所定のフォーマットにコード化されたヘッダ
部と所定のフォーマットにコード化されたデータ部とを
もつパケットを受信し、この受信パケットをデコードし
て上位のアプリケーション層にデコードしたデータ部を
送出するパケット受信装置であって、受信パケットのヘ
ッダ部に示される時刻情報とパケット受信装置のオフセ
ット値とを用いてアプリケーション層へのデータ部の送
出時刻を算出する回路と、データ部の送出時刻までデー
タ部を所定量蓄積可能な一時蓄積手段とを設けたことを
特徴とする。
【0008】この構成によれば、受信パケットのヘッダ
部に示される時刻情報とパケット受信装置のオフセット
値とを用いてアプリケーション層へのデータ部の送出時
刻を算出することにより、適切なデータ部の送出時刻を
設定できる。さらに、一時蓄積手段を設けたことによ
り、アプリケーション層へ送出するデータが抜け落ちる
といった不具合を防止することができる。
【0009】本発明の請求項2に記載の発明は、請求項
1記載の発明において、パケット受信装置のオフセット
値を送信側へフィードバックする機能を設けたことを特
徴とするパケット受信装置である。
【0010】この構成により、送信側では適切な送出時
刻の情報を送信するパケットのヘッダ部に付与すること
ができるため、アプリケーション層へのより適切なデー
タ送出時刻を算出し、設定することができる。
【0011】本発明の請求項3に記載の発明は、請求項
1または請求項2記載の発明において、一時蓄積手段
は、パケット受信装置のオフセット値の時間分のデータ
を蓄える容量を有することを特徴とする。
【0012】この構成により、受信側のみで、送信され
てきたパケットに対し、適切なオフセットをもたせて、
アプリケーション層へのコンテンツ送出が行える。
【0013】本発明の請求項4に記載の発明は、請求項
1または請求項2記載の発明において、データ部が暗号
化されたパケットを復号化する回路と、復号化に要する
時間分のデータを蓄えるメモリとを有し、メモリおよび
一時蓄積手段を一体的に構成したことを特徴とする。
【0014】この構成により、メモリを共通に使用でき
るため、オフセット機能追加による回路の増加がなくな
る。
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。なお、本発明の実施
の形態では、所定のフォーマットにコード化されたヘッ
ダ部と所定のフォーマットにコード化されたデータ部と
をもつパケットを受信し、この受信パケットをデコード
して上位のアプリケーション層にデコードしたデータ部
を送出するパケット受信装置について説明する。ここ
で、所定のフォーマットとは、例えば、IEEE139
4規格のアイソクロナスフォーマットを示しており、ヘ
ッダ部とデータ部のフォーマットは異なるが同一の規格
である。
【0016】〔第1の実施の形態〕図1は本発明の第1
の実施の形態におけるパケット受信装置のブロック図で
ある。図1において、1及び4はデータを蓄えるメモリ
装置、3はバッファメモリとして用いられる一時蓄積手
段、2はメモリ装置1からデータの読み出しを行い一時
蓄積手段3にデータを出力する回路ブロック、5は受信
パケットのヘッダ部に示されたデータ送出のための時刻
情報とパケット受信装置のオフセット値とからアプリケ
ーション層へのデータ送出時刻を算出し、この算出され
たデータ送出時刻にメモリ装置4からデータを読み出し
て上位のアプリケーション層にデータ送出する回路ブロ
ックである。なお、ISOパケットのバス占有率によっ
てコンテンツ送出タイミングを決定しており、ISOパ
ケットはIEEE1394規格バス上には、分割された
コンテンツであったり、結合されたコンテンツであった
り、いくつかの仕様を転送できるようになっており、そ
れらを時間軸ジッタをとりのぞいてMPEGパケットに
して渡すのにヘッダの値を利用している。
【0017】6はマイコン(マイクロコンピュータ)に
よりパケット受信装置のオフセット値が設定されるオフ
セット用レジスタである。なお、パケット受信装置のオ
フセット値とは、パケット受信装置のデータ処理に要す
る時間であり、本実施の形態では、回路ブロック2にお
けるパケットのデコードに要する時間のことである。こ
のオフセット値は、バスリセットがおきたときや物理層
コンフィグレーションが始まったときに、マイコンから
オフセット用レジスタ6に設定され、暗号や多重化対応
等の回路機能によって値は変化する。
【0018】以上のように構成される第1の実施の形態
のパケット受信装置について、以下その動作を説明す
る。
【0019】ヘッダ部およびデータ部をもつパケットを
リンク層(Link Layer)で受信し、受信した
パケットは一旦メモリ装置1に蓄えられる。回路ブロッ
ク2は、メモリ装置1に蓄えられたパケットが読み出し
可能な状態にあるかを評価する。評価の方法は様々であ
るが、例えば、メモリ装置1に受信パケットを書き込み
終わったらパケット受信完了を表すアドレスビットを書
き込むようにし、回路ブロック2は受信完了を表すアド
レスビットを読みにいくことでパケット受信完了を判断
することができる。このように例えばパケット受信完了
を判断できればメモリ装置1からパケットを読み出し可
能な状態であると言える。このように回路ブロック2は
パケットが読み出し可能な状態になるまで待ち、読み出
し可能な状態になったらメモリ装置1からデータを読み
出す。そして、回路ブロック2では読み出したデータの
デコードを行い、一時蓄積手段3にデータを出力し、メ
モリ装置4にデータを蓄える。
【0020】回路ブロック5は、メモリ装置4にあるパ
ケットデータが読み出し可能な状態にあるかどうかを評
価し、さらにアプリケーション層(Applicati
onlayer)へのデータ送出時刻を算出する。メモ
リ装置4からの読み出しが可能な状態にあるかどうかを
評価する方法としては、例えば回路ブロック2の仕組み
と同様のパケット受信完了を表すアドレスビットを設け
てもよい。そして回路ブロック5では、受信パケットの
ヘッダ部に示された時刻情報にオフセット用レジスタ6
の値を加えてアプリケーション層へのデータ送出時刻を
算出し、この算出したデータ送出時刻と絶対時刻(この
受信装置内のサイクルカウントの値)との比較を行い、
両者が一致すればアプリケーション層へデータを送出す
る。
【0021】以上のように本実施の形態によれば、パケ
ット受信装置のオフセット値を設定するオフセット用レ
ジスタ6を設け、回路ブロック5で、受信パケットのヘ
ッダ部に示された時刻情報にオフセット用レジスタ6の
値を加えてアプリケーション層へのデータ送出時刻を算
出することにより、適切なデータ送出時刻を設定でき
る。さらに、一時蓄積手段3を設けたことにより、デー
タを蓄えるメモリ装置1,4があふれてアプリケーショ
ン層へ送出するデータが抜け落ちるといった不具合を防
止することができる。
【0022】〔第2の実施の形態〕図2は本発明の第2
の実施の形態におけるパケット受信装置のブロック図で
ある。図2において、27は本パケット受信装置のデー
タ処理に要する時間を送信側へフィードバックさせるた
めのフィードバック用レジスタである。なお、メモリ装
置21,回路ブロック22,一時蓄積手段23,メモリ
装置24,回路ブロック25,オフセット用レジスタ2
6のそれぞれは、図1のメモリ装置1,回路ブロック
2,一時蓄積手段3,メモリ装置4,回路ブロック5,
オフセット用レジスタ6と同等であり、詳しい説明は省
略する。
【0023】本実施の形態は、第1の実施の形態の構成
に加えて、送信側オフセット分と自身の回路処理に必要
なオフセット値を加えた値を格納するフィードバック用
レジスタ27を設け、オフセット用レジスタ26の値を
送信側(パケット送信装置)へフィードバックできるよ
うにしたものである。フィードバック用レジスタ27の
値の送信側への伝達は、受信装置側から送信装置側へオ
フセット用レジスタの値を変えるようなリクエストパケ
ットをIEEE1394バスに流す。
【0024】以上のように構成される第2の実施の形態
のパケット受信装置について、以下その動作を説明す
る。
【0025】ヘッダ部およびデータ部をもつパケットを
受信し、受信したパケットは一旦メモリ装置21に蓄え
られる。回路ブロック22は、メモリ装置21に蓄えら
れたパケットが読み出し可能な状態にあるかを評価す
る。評価の方法は、第1の実施の形態の回路ブロック2
の場合と同様である。回路ブロック22はパケットが読
み出し可能な状態になるまで待ち、読み出し可能な状態
になったらメモリ装置21からデータを読み出す。そし
て、回路ブロック22では読み出したデータのデコード
を行い、一時蓄積手段23にデータを出力し、メモリ装
置24にデータを蓄える。
【0026】回路ブロック25は、メモリ装置24にあ
るパケットデータが読み出し可能な状態にあるかどうか
を評価し、さらにアプリケーション層へのデータ送出時
刻を算出する。メモリ装置24からの読み出しが可能な
状態にあるかどうかを評価する方法は、第1の実施の形
態の回路ブロック5の場合と同様であり、また、アプリ
ケーション層へのデータ送出時刻を算出する方法も第1
の実施の形態同様、受信パケットのヘッダ部に示された
時刻情報にオフセット用レジスタ6の値を加えてアプリ
ケーション層へのデータ送出時刻を算出する。そしてこ
の算出したデータ送出時刻と絶対時刻(この受信装置内
のサイクルカウントの値)との比較を行い、両者が一致
すればアプリケーション層へデータを送出する。以上の
動作は第1の実施の形態と同様である。
【0027】また、フィードバック用レジスタ27は、
オフセット用レジスタ26で与えるパケット受信装置の
オフセット値を送信側にフィードバックさせるための読
み出し専用レジスタで、送信側はフィードバック用レジ
スタ27の値を読みとることで受信側のデータ処理に要
する時間を知ることができる。フィードバック用レジス
タ27に書かれた値をもとに送信側では適切な送出時刻
の情報を送信するパケットのヘッダ部に付与する。
【0028】以上のように本実施の形態によれば、第1
の実施の形態の効果に加え、フィードバック用レジスタ
27に書かれた値をもとに送信側では適切な送出時刻の
情報を送信するパケットのヘッダ部に付与することがで
きるため、アプリケーション層へのより適切なデータ送
出時刻を算出し、設定することができる。これにより、
受信側でもたねばならないパケット蓄積用バッファ(一
時蓄積手段)の容量を減らすことができる。
【0029】〔第3の実施の形態〕図3は本発明の第3
の実施の形態におけるパケット受信装置のブロック図で
ある。図3において、33はメモリコントロール部、3
8はメモリである。なお、メモリ装置31,回路ブロッ
ク32,メモリ装置34,回路ブロック35,オフセッ
ト用レジスタ36,フィードバック用レジスタ37のそ
れぞれは、図2のメモリ装置21,回路ブロック22,
メモリ装置24,回路ブロック25,オフセット用レジ
スタ26,フィードバック用レジスタ27と同等であ
る。
【0030】本実施の形態は、第2の実施の形態におけ
る一時蓄積手段23として、メモリコントロール部33
およびメモリ38を用いたものである。なお、他の構成
および動作は第2の実施の形態と同様であり、その説明
を省略する。本実施の形態では、例えば、暗号化された
コンテンツをもとに戻す処理の場合、処理に必要な時間
データを蓄えるためにメモリ38を設けてあり、メモリ
コントロール部33はメモリ38とメモリ装置34の間
で処理の終了をしたパケットからはきだすための回路で
ある。
【0031】以上のように本実施の形態によれば、第2
の実施の形態と同様の効果が得られる他、第2の実施の
形態における一時蓄積手段23として、メモリコントロ
ール部33およびメモリ38を用いたことにより、コン
テンツを加工するための回路(例えば暗号化,多チャン
ネル対応等)を盛り込むことが容易になる。
【0032】なお、第1の実施の形態における一時蓄積
手段3(図1)として、本実施の形態におけるメモリコ
ントロール部33およびメモリ38を用いてもよい。
【0033】〔第4の実施の形態〕図4は本発明の第4
の実施の形態におけるパケット受信装置のブロック図で
ある。図4において、43は暗号処理・メモリコントロ
ール部、48はメモリである。なお、メモリ装置41,
回路ブロック42,メモリ装置44,回路ブロック4
5,オフセット用レジスタ46,フィードバック用レジ
スタ47のそれぞれは、図2のメモリ装置21,回路ブ
ロック22,メモリ装置24,回路ブロック25,オフ
セット用レジスタ26,フィードバック用レジスタ27
と同等である。
【0034】本実施の形態は、データ部が暗号化された
パケットを受信するものであり、第2の実施の形態にお
ける一時蓄積手段23として、暗号処理・メモリコント
ロール部43およびメモリ48を用いたものである。な
お、他の構成および動作は第2の実施の形態と同様であ
り、その説明を省略する。また、暗号処理・メモリコン
トロール部43は、第3の実施の形態におけるメモリコ
ントロール部33の機能に加え、暗号処理機能を備えて
いる。また、オフセット用レジスタ46に設定されるパ
ケット受信装置のオフセット値(パケット受信装置のデ
ータ処理に要する時間)は、本実施の形態では、回路ブ
ロック42におけるパケットのデコードに要する時間
と、暗号処理・メモリコントロール部43における暗号
処理に要する時間との和になる。
【0035】以上のように本実施の形態によれば、第2
の実施の形態と同様の効果が得られる他、第2の実施の
形態における一時蓄積手段23として、暗号処理・メモ
リコントロール部43およびメモリ48を用いたことに
より、暗号から平文変換の処理が行える。またメモリ4
8を2つの機能で使用できる。
【0036】なお、第1の実施の形態の構成において、
データ部が暗号化されたパケットを受信する場合には、
一時蓄積手段3として、本実施の形態における暗号処理
・メモリコントロール部43およびメモリ48を用いる
ようにすればよい。
【0037】
【発明の効果】以上のように本発明によれば、受信パケ
ットのヘッダ部に示される時刻情報とパケット受信装置
のオフセット値とを用いてアプリケーション層へのデー
タ部の送出時刻を算出することにより、適切なデータ部
の送出時刻を設定できる。さらに、一時蓄積手段を設け
たことにより、アプリケーション層へ送出するデータが
抜け落ちるといった不具合を防止することができる。
【0038】さらに、パケット受信装置のオフセット値
を送信側へフィードバックする機能を設けたことによ
り、送信側では適切な送出時刻の情報を送信するパケッ
トのヘッダ部に付与することができるため、アプリケー
ション層へのより適切なデータ送出時刻を算出し、設定
することができる。
【0039】さらに、一時蓄積手段が、パケット受信装
置のオフセット値の時間分のデータを蓄える容量を有す
ることにより、受信側のみで、送信されてきたパケット
に対し、適切なオフセットをもたせて、アプリケーショ
ン層へのコンテンツ送出が行える。
【0040】また、データ部が暗号化されたパケットを
復号化する回路と、復号化に要する時間分のデータを蓄
えるメモリとを有し、メモリおよび一時蓄積手段を一体
的に構成することにより、メモリを共通に使用できるた
め、オフセット機能追加による回路の増加がなくなる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態におけるパケット受
信装置のブロック図。
【図2】本発明の第2の実施の形態におけるパケット受
信装置のブロック図。
【図3】本発明の第3の実施の形態におけるパケット受
信装置のブロック図。
【図4】本発明の第4の実施の形態におけるパケット受
信装置のブロック図。
【図5】従来のパケット受信装置のブロック図。
【符号の説明】
1,21,31,41 メモリ装置 2,22,32,42 回路ブロック 3,23 一時蓄積手段 4,24,34,44 メモリ装置 5,25,35,45 回路ブロック 6,26,36,46 オフセット用レジスタ 27,37,47 フィードバック用レジスタ 33 メモリコントロール部 38,48 メモリ 43 暗号処理・メモリコントロール部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 所定のフォーマットにコード化されたヘ
    ッダ部と所定のフォーマットにコード化されたデータ部
    とをもつパケットを受信し、この受信パケットをデコー
    ドして上位のアプリケーション層にデコードした前記デ
    ータ部を送出するパケット受信装置であって、 受信パケットのヘッダ部に示される時刻情報と前記パケ
    ット受信装置のオフセット値とを用いて前記アプリケー
    ション層への前記データ部の送出時刻を算出する回路
    と、 前記データ部の送出時刻まで前記データ部を所定量蓄積
    可能な一時蓄積手段とを設けたことを特徴とするパケッ
    ト受信装置。
  2. 【請求項2】 パケット受信装置のオフセット値を送信
    側へフィードバックする機能を設けたことを特徴とする
    請求項1記載のパケット受信装置。
  3. 【請求項3】 一時蓄積手段は、パケット受信装置のオ
    フセット値の時間分のデータを蓄える容量を有すること
    を特徴とする請求項1または請求項2記載のパケット受
    信装置。
  4. 【請求項4】 データ部が暗号化されたパケットを復号
    化する回路と、前記復号化に要する時間分のデータを蓄
    えるメモリとを有し、前記メモリおよび一時蓄積手段を
    一体的に構成したことを特徴とする請求項1または請求
    項2記載のパケット受信装置。
JP32280299A 1999-11-12 1999-11-12 パケット受信装置 Pending JP2001144774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32280299A JP2001144774A (ja) 1999-11-12 1999-11-12 パケット受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32280299A JP2001144774A (ja) 1999-11-12 1999-11-12 パケット受信装置

Publications (1)

Publication Number Publication Date
JP2001144774A true JP2001144774A (ja) 2001-05-25

Family

ID=18147800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32280299A Pending JP2001144774A (ja) 1999-11-12 1999-11-12 パケット受信装置

Country Status (1)

Country Link
JP (1) JP2001144774A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005067252A1 (ja) * 2004-01-07 2007-12-27 松下電器産業株式会社 データ受信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005067252A1 (ja) * 2004-01-07 2007-12-27 松下電器産業株式会社 データ受信装置
JP4694969B2 (ja) * 2004-01-07 2011-06-08 パナソニック株式会社 データ受信装置

Similar Documents

Publication Publication Date Title
JPH0832644A (ja) 信号受信装置
US6363428B1 (en) Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network
US7400628B2 (en) Data processing circuit
US6868096B1 (en) Data multiplexing apparatus having single external memory
US6580711B1 (en) Serial interface circuit and signal processing method of the same
KR100673801B1 (ko) 오디오 및 음악 데이터 전송에서의 통신 시스템
US6381240B1 (en) Signal processing circuit and method of signal processing
KR100673802B1 (ko) 전송 방법, 전송 시스템 및 전송기
JP2001144774A (ja) パケット受信装置
GB2359694A (en) Controlling offset of time stamp
JP3837857B2 (ja) 信号処理回路
JP2001057567A (ja) 伝送路間のブリッジシステム及び方法
JP4140101B2 (ja) 信号処理回路
US6965995B1 (en) Signal processing circuit
KR19980080968A (ko) 신호처리회로
JP4470585B2 (ja) ネットワークインターフェースおよびパケット送受信装置
JP4120070B2 (ja) 信号処理回路
JP2898212B2 (ja) 画像復号回路
JP3997634B2 (ja) 信号処理回路
JP4078740B2 (ja) 信号処理回路
US20060137025A1 (en) Method for restriction of access to at least one content, computer program product and corresponding receiver device
JP2006019954A (ja) 通信装置、通信ネットワークシステム、および通信方法
JP2000278654A (ja) 音声及び/または映像信号の伝送システム、その送信装置、及びその受信装置
JP4045672B2 (ja) 信号処理回路
WO2003032147A3 (en) Method and apparatus for buffer storage of data packets which are to be transmitted via a connection that has been set up