JP2001135563A - リソグラフィープロセス及び半導体デバイスの製造方法 - Google Patents
リソグラフィープロセス及び半導体デバイスの製造方法Info
- Publication number
- JP2001135563A JP2001135563A JP31487799A JP31487799A JP2001135563A JP 2001135563 A JP2001135563 A JP 2001135563A JP 31487799 A JP31487799 A JP 31487799A JP 31487799 A JP31487799 A JP 31487799A JP 2001135563 A JP2001135563 A JP 2001135563A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- electron
- electron beam
- upper layer
- lithography process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Materials For Photolithography (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 高運動エネルギーの荷電粒子線を使用した場
合でも、大きな線量とすることなく、しかも高スループ
ットで実施することができるリソグラフィープロセスを
提供する。 【解決手段】 成膜されたレジストの上に、レジストよ
り２次電子発生効率の高い上層膜を成膜し、その後、電
子線を照射する。すると図に示すように、レジスト単体
である場合に比べて、同じドーズの電子線を照射した場
合のレジストの溶解速度が向上する。これは、上層膜に
において発生した２次電子により、レジストの感度が向
上したためである。
合でも、大きな線量とすることなく、しかも高スループ
ットで実施することができるリソグラフィープロセスを
提供する。 【解決手段】 成膜されたレジストの上に、レジストよ
り２次電子発生効率の高い上層膜を成膜し、その後、電
子線を照射する。すると図に示すように、レジスト単体
である場合に比べて、同じドーズの電子線を照射した場
合のレジストの溶解速度が向上する。これは、上層膜に
において発生した２次電子により、レジストの感度が向
上したためである。
Description
【０００１】
【発明の属する技術分野】本発明は、電子線を使用した
リソグラフィープロセス、及びそれを工程中に有してな
る半導体デバイスの製造方法に関するものである。
リソグラフィープロセス、及びそれを工程中に有してな
る半導体デバイスの製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体素子の微細化に伴い、電子
ビームを使った露光装置が開発されている。電子ビーム
は光に比べビームの直進性（解像度）が良いため、光を
使用した場合に比して、微細な形状を有するパターンを
露光可能とされている。
ビームを使った露光装置が開発されている。電子ビーム
は光に比べビームの直進性（解像度）が良いため、光を
使用した場合に比して、微細な形状を有するパターンを
露光可能とされている。
【０００３】電子ビームのような電子線を使用して描画
や露光転写を行う場合には、電子線の運動エネルギーが
高いほど電子線の直進性が良くなり、ボケが発生しにく
くなる。そのため、パターニング特性を向上させるため
には、加速電圧を上げることにより、電子線の運動エネ
ルギーを高めることが望ましい。しかしながら、一方、
レジストの電子線に対する感度は、電子線の運動エネル
ギーと関係があり、荷電粒子の種類が決まれば、この感
度と運動エネルギーは逆比例の関係にあることが知られ
ている。
や露光転写を行う場合には、電子線の運動エネルギーが
高いほど電子線の直進性が良くなり、ボケが発生しにく
くなる。そのため、パターニング特性を向上させるため
には、加速電圧を上げることにより、電子線の運動エネ
ルギーを高めることが望ましい。しかしながら、一方、
レジストの電子線に対する感度は、電子線の運動エネル
ギーと関係があり、荷電粒子の種類が決まれば、この感
度と運動エネルギーは逆比例の関係にあることが知られ
ている。
【０００４】電子線の場合、レジストの感度は２次電子
の量に依存する。２次電子はレジストに入射した電子線
がレジスト分子と衝突を起こしたときに発生する電子線
のうち、そのエネルギーが50KeV以下のものである。２
次電子は主に化学反応誘発エネルギーとなり、化学増幅
型のレジストを感応させる。この２次電子の発生効率は
入射電子のエネルギーに逆比例して悪くなる。
の量に依存する。２次電子はレジストに入射した電子線
がレジスト分子と衝突を起こしたときに発生する電子線
のうち、そのエネルギーが50KeV以下のものである。２
次電子は主に化学反応誘発エネルギーとなり、化学増幅
型のレジストを感応させる。この２次電子の発生効率は
入射電子のエネルギーに逆比例して悪くなる。
【０００５】従って、パターニング特性を向上させるた
めに電子線の運動エネルギーを大きくすると、レジスト
感度が低下し、それに対応するためにはドーズ量を増や
さなければならない。ドーズ量を増加させるには、露光
時間を長くするか、電子線の時間あたりの線量を増加さ
せる必要がある。露光時間を長くすると、その分露光装
置のスループットが低下する。電子線の時間あたりの線
量を増加させると、クーロン効果のためにボケが発生す
るので、微細なパターンを描画したり転写したりするこ
とができないという問題がある。
めに電子線の運動エネルギーを大きくすると、レジスト
感度が低下し、それに対応するためにはドーズ量を増や
さなければならない。ドーズ量を増加させるには、露光
時間を長くするか、電子線の時間あたりの線量を増加さ
せる必要がある。露光時間を長くすると、その分露光装
置のスループットが低下する。電子線の時間あたりの線
量を増加させると、クーロン効果のためにボケが発生す
るので、微細なパターンを描画したり転写したりするこ
とができないという問題がある。
【０００６】このような問題を解決する方法として、レ
ジストレジン側鎖または主鎖にベンゼン環等の電子共役
系ユニットを導入したり、レジストレジン中にフラーレ
ンを添加することにより、レジスト中での２次電子の発
生率を上げ、その結果として、レジストの電子線に対す
る感度を向上させる方法が知られている。
ジストレジン側鎖または主鎖にベンゼン環等の電子共役
系ユニットを導入したり、レジストレジン中にフラーレ
ンを添加することにより、レジスト中での２次電子の発
生率を上げ、その結果として、レジストの電子線に対す
る感度を向上させる方法が知られている。
【０００７】
【発明が解決しようとする課題】しかしながら、レジス
トレジン側鎖または主鎖にベンゼン環等の電子共役系ユ
ニットを導入したり、レジストレジン中にフラーレンを
添加する方法では、分子サイズが大きくなってしまうた
め、描画したり露光転写するパターンのサイズに限界が
あり、サブ100nmオーダーのパターニングには適さない
という問題点がある。
トレジン側鎖または主鎖にベンゼン環等の電子共役系ユ
ニットを導入したり、レジストレジン中にフラーレンを
添加する方法では、分子サイズが大きくなってしまうた
め、描画したり露光転写するパターンのサイズに限界が
あり、サブ100nmオーダーのパターニングには適さない
という問題点がある。
【０００８】本発明はこのような事情に鑑みてなされた
もので、レジストの分子サイズを大きくすることなく実
質的にレジストの感度を上げることにより、高運動エネ
ルギーの電子線を使用した場合でも、大きな線量とする
ことなく、しかも高スループットで実施することができ
るリソグラフィープロセス、およびそのリソグラフィー
プロセスを使用した半導体デバイスの製造方法を提供す
ることを課題とする。
もので、レジストの分子サイズを大きくすることなく実
質的にレジストの感度を上げることにより、高運動エネ
ルギーの電子線を使用した場合でも、大きな線量とする
ことなく、しかも高スループットで実施することができ
るリソグラフィープロセス、およびそのリソグラフィー
プロセスを使用した半導体デバイスの製造方法を提供す
ることを課題とする。
【０００９】
【課題を解決する為の手段】前記課題を解決するための
第１の手段は、ブランクス上にレジストを成膜したもの
に電子線を照射し、その後レジストを現像する工程を有
してなるリソグラフィープロセスであって、成膜された
レジストの上に、レジストより２次電子発生効率の高い
上層膜を成膜し、その後、電子線を照射する工程を有し
てなることを特徴とするリソグラフィープロセス（請求
項１）である。
第１の手段は、ブランクス上にレジストを成膜したもの
に電子線を照射し、その後レジストを現像する工程を有
してなるリソグラフィープロセスであって、成膜された
レジストの上に、レジストより２次電子発生効率の高い
上層膜を成膜し、その後、電子線を照射する工程を有し
てなることを特徴とするリソグラフィープロセス（請求
項１）である。
【００１０】本手段においては、レジスト上に２次電子
発生効率の高い上層膜を形成したため、レジストにおけ
る２次電子発生効率が高まり、そのため、感度を向上さ
せることができる。また、レジストには分子量の高い材
料を用いないため、レジストの解像度は高くすることが
できる。
発生効率の高い上層膜を形成したため、レジストにおけ
る２次電子発生効率が高まり、そのため、感度を向上さ
せることができる。また、レジストには分子量の高い材
料を用いないため、レジストの解像度は高くすることが
できる。
【００１１】すなわち、レジストの分解能は分子の大き
さによって左右され、分子の大きなものは分解能が悪く
なる。一方、一般に２次電子発生効率の良い物質は分子
の大きさが大きい。しかしながら、２次電子の拡散は分
子の大きさと関係なく、分子の大きさよりずっと小さい
範囲で発生する。よって、上層膜により２次電子を多く
発生させ、レジストとしては分子量の小さいものを使用
することにより、感度と解像度を両立されることができ
る。
さによって左右され、分子の大きなものは分解能が悪く
なる。一方、一般に２次電子発生効率の良い物質は分子
の大きさが大きい。しかしながら、２次電子の拡散は分
子の大きさと関係なく、分子の大きさよりずっと小さい
範囲で発生する。よって、上層膜により２次電子を多く
発生させ、レジストとしては分子量の小さいものを使用
することにより、感度と解像度を両立されることができ
る。
【００１２】前記課題を解決するための第２の手段は、
前記第１の手段であって、前記上層膜が前記レジストよ
り高密度な膜であることを特徴とするもの（請求項２）
である。
前記第１の手段であって、前記上層膜が前記レジストよ
り高密度な膜であることを特徴とするもの（請求項２）
である。
【００１３】本手段においては、レジスト上にレジスト
より高密度の上層膜を形成し、入射荷電粒子に対する散
乱効果を向上させる。一般に、入射荷電粒子に対する２
次電子の発生効率は入射する物質の密度と、原子の大き
さによって決定される。よって、上層膜として使用する
物質は高密度であり、かつ原子の大きさの大きいものが
好ましい。また、成膜性やレジストとの適合性の面か
ら、有機薄膜とすることが好ましい。
より高密度の上層膜を形成し、入射荷電粒子に対する散
乱効果を向上させる。一般に、入射荷電粒子に対する２
次電子の発生効率は入射する物質の密度と、原子の大き
さによって決定される。よって、上層膜として使用する
物質は高密度であり、かつ原子の大きさの大きいものが
好ましい。また、成膜性やレジストとの適合性の面か
ら、有機薄膜とすることが好ましい。
【００１４】上層膜に入射した荷電粒子は、上層膜中を
通過する際に高効率で拡散をおこすため、２次電子発生
量が向上する。上層膜で高効率で発生した高密度の２次
電子は下層レジスト膜を通過するため、下層レジスト中
の２次電子の発生効率も更に向上する。よって、上層膜
による２次電子発生効率の向上により、レジストの電子
線に対する感度が向上するので、その分、感光に必要な
ドーズ量が減少する。
通過する際に高効率で拡散をおこすため、２次電子発生
量が向上する。上層膜で高効率で発生した高密度の２次
電子は下層レジスト膜を通過するため、下層レジスト中
の２次電子の発生効率も更に向上する。よって、上層膜
による２次電子発生効率の向上により、レジストの電子
線に対する感度が向上するので、その分、感光に必要な
ドーズ量が減少する。
【００１５】上層膜の膜の原子密度が高い場合、原子に
100KeV程度の電子線が当たりやすく、たくさんの原子が
エネルギーを受けることになるが、エネルギーが比較的
大きいため、直線性は継承されたまま、次の原子に衝突
することを繰り返す。その結果、系全体の散乱電子平均
自由行程は十分に大きくなり、入射電子線密度が増大し
て、しかも、下層のレジストを通過する形、すなわちパ
ターンの矩形性はほぼそのままである。よって、パター
ンの形状は崩れることなく、レジスト感度のみが増大す
ることになる。
100KeV程度の電子線が当たりやすく、たくさんの原子が
エネルギーを受けることになるが、エネルギーが比較的
大きいため、直線性は継承されたまま、次の原子に衝突
することを繰り返す。その結果、系全体の散乱電子平均
自由行程は十分に大きくなり、入射電子線密度が増大し
て、しかも、下層のレジストを通過する形、すなわちパ
ターンの矩形性はほぼそのままである。よって、パター
ンの形状は崩れることなく、レジスト感度のみが増大す
ることになる。
【００１６】また、上層膜とレジスト上層部での散乱の
みが顕著に起こるため、レジスト膜全体での散乱による
設計線幅の広がりは少ない。これらの効果により、線量
を少なくしてもスループットを下げる必要が無くなり、
パターニング特性の向上とスループットとを両立させる
ことができる。
みが顕著に起こるため、レジスト膜全体での散乱による
設計線幅の広がりは少ない。これらの効果により、線量
を少なくしてもスループットを下げる必要が無くなり、
パターニング特性の向上とスループットとを両立させる
ことができる。
【００１７】前記課題を解決するための第３の手段は、
前記第１の手段又は第２の手段のいずれかであって、前
記上層膜は、芳香族ベンゼン、アダマンチル、ナフチ
ル、フラーレン等の電子共役系環状分子からなる物質で
あるか、レジストと前記電子共役系環状分子からなる物
資との化合物であるか、又は、レジストと前記電子共役
系環状分子からなる物質との混合物であることを特徴と
するもの（請求項３）である。
前記第１の手段又は第２の手段のいずれかであって、前
記上層膜は、芳香族ベンゼン、アダマンチル、ナフチ
ル、フラーレン等の電子共役系環状分子からなる物質で
あるか、レジストと前記電子共役系環状分子からなる物
資との化合物であるか、又は、レジストと前記電子共役
系環状分子からなる物質との混合物であることを特徴と
するもの（請求項３）である。
【００１８】電子共役系環状分子からな物質において
は、電子共役方型の化学構造に起因して、入射電子が電
子共役系のπ電子雲によって高効率に２次電子を発生さ
せる。よって、電子共役系環状分子からな物質は２次電
子発生効率が高い有機物であり、薄膜化することが容易
であると共に、耐エッチング性に優れている。よって、
この単体を前記上層膜として用いれば、レジストの電子
線に対する感度を増加させることができると共に、耐エ
ッチング性に優れ、レジストと密着性のよい上層膜とす
ることができる。また、この物質を単体として上層膜に
用いるのでなく、この物質とレジストとの化合物、又は
混合物を上層膜として用いても、同様の効果が得られ
る。
は、電子共役方型の化学構造に起因して、入射電子が電
子共役系のπ電子雲によって高効率に２次電子を発生さ
せる。よって、電子共役系環状分子からな物質は２次電
子発生効率が高い有機物であり、薄膜化することが容易
であると共に、耐エッチング性に優れている。よって、
この単体を前記上層膜として用いれば、レジストの電子
線に対する感度を増加させることができると共に、耐エ
ッチング性に優れ、レジストと密着性のよい上層膜とす
ることができる。また、この物質を単体として上層膜に
用いるのでなく、この物質とレジストとの化合物、又は
混合物を上層膜として用いても、同様の効果が得られ
る。
【００１９】前述のように、電子共役系環状分子からな
る物質は、分子サイズが大きくてサブ100nmオーダーの
パターニングには適さないという問題点があるが、本手
段においては、上層膜が破壊されてもレジスト部は残留
するので、サブ100nmオーダーのパターニングを行うこ
とができる。
る物質は、分子サイズが大きくてサブ100nmオーダーの
パターニングには適さないという問題点があるが、本手
段においては、上層膜が破壊されてもレジスト部は残留
するので、サブ100nmオーダーのパターニングを行うこ
とができる。
【００２０】前記課題を解決するための第４の手段は、
前記第１の手段から第３の手段のいずれかであるリソグ
ラフィープロセスを工程中に含むことを特徴とする半導
体デバイスの製造方法（請求項４）である。
前記第１の手段から第３の手段のいずれかであるリソグ
ラフィープロセスを工程中に含むことを特徴とする半導
体デバイスの製造方法（請求項４）である。
【００２１】本手段においては、ウェハーの製造プロセ
ス、又はマスクやレチクルの製造プロセスにおいて、高
スループットで、微細な線幅のパターンを描画又は露光
転写することができるので、微細な線幅のパターンを有
する半導体デバイスを、効率よく製造することができ
る。
ス、又はマスクやレチクルの製造プロセスにおいて、高
スループットで、微細な線幅のパターンを描画又は露光
転写することができるので、微細な線幅のパターンを有
する半導体デバイスを、効率よく製造することができ
る。
【００２２】
【実施例】厚さ0.5μｍのＰＭＭＡレジスト（密度1.23g
/cm3）、及び同じレジストの上に密度２g/cm3の電子共
役系有機膜を0.1μｍ成膜したものに、100ｋＶに加速さ
れた電子が入射したときの、同一ＤＯＳＥ（100μＣ/cm
2）量での、レジストの現像速度分布（溶解速度分布）
を図１に示す。
/cm3）、及び同じレジストの上に密度２g/cm3の電子共
役系有機膜を0.1μｍ成膜したものに、100ｋＶに加速さ
れた電子が入射したときの、同一ＤＯＳＥ（100μＣ/cm
2）量での、レジストの現像速度分布（溶解速度分布）
を図１に示す。
【００２３】図１において(a)はレジストを単体で用い
た場合（比較例）、(b)はレジストの上に電子共役系有
機膜を成膜した場合（実施例）を示し、横軸はパターン
の幅方向位置、縦軸はレジストの深さを示す。図１を見
ると分かるように、レジストの上に電子共役系有機膜を
成膜した場合の方が、レジストを単体で用いた場合に比
して溶解速度が速くなっており、レジストの電子線に対
する感度が向上している。
た場合（比較例）、(b)はレジストの上に電子共役系有
機膜を成膜した場合（実施例）を示し、横軸はパターン
の幅方向位置、縦軸はレジストの深さを示す。図１を見
ると分かるように、レジストの上に電子共役系有機膜を
成膜した場合の方が、レジストを単体で用いた場合に比
して溶解速度が速くなっており、レジストの電子線に対
する感度が向上している。
【００２４】電子共役系の有機膜の場合、上層膜で２次
電子が発生し、これがレジストの感光に寄与する。２次
電子の平均自由行程及びレジストの種類（化学増幅型レ
ジストの場合は化学増幅作用により膜厚が厚くても露光
を行なうことが可能になる）等により、レジストを露光
可能な膜厚は制限される。よって、レジストの膜厚は、
２次電子の影響が及ぶ範囲にすることが好ましい。
電子が発生し、これがレジストの感光に寄与する。２次
電子の平均自由行程及びレジストの種類（化学増幅型レ
ジストの場合は化学増幅作用により膜厚が厚くても露光
を行なうことが可能になる）等により、レジストを露光
可能な膜厚は制限される。よって、レジストの膜厚は、
２次電子の影響が及ぶ範囲にすることが好ましい。
【００２５】実施例で用いた有機膜は、前述のように電
子共役系であるため、この膜における２次電子の発生効
率が高くなる。また、この有機膜はレジストに比較して
高密度な膜であるため、この点からも２次電子及び反射
電子の発生効率が高くなるので、レジストにおける２次
電子の発生効率が高くなって感度が向上する。例えば、
高密度膜としてカーボングラファイト等の電子共役系で
ないものを使用した場合でも、レジストにおける２次電
子の発生効率を高めることができる。
子共役系であるため、この膜における２次電子の発生効
率が高くなる。また、この有機膜はレジストに比較して
高密度な膜であるため、この点からも２次電子及び反射
電子の発生効率が高くなるので、レジストにおける２次
電子の発生効率が高くなって感度が向上する。例えば、
高密度膜としてカーボングラファイト等の電子共役系で
ないものを使用した場合でも、レジストにおける２次電
子の発生効率を高めることができる。
【００２６】
【発明の実施の形態】以下、本発明に係る半導体デバイ
スの製造方法の実施の形態の例を説明する。図２は、本
発明の半導体デバイス製造方法の一例を示すフローチャ
ートである。この例の製造工程は以下の各主工程を含
む。 ウェハを製造するウェハ製造工程（又はウェハを準備
するウェハ準備工程） 露光に使用するマスクを製作するマスク製造工程（又
はマスクを準備するマスク準備工程） ウェハに必要な加工処理を行うウェハプロセッシング
工程 ウェハ上に形成されたチップを１個ずつ切り出し、動
作可能にならしめるチップ組立工程 できたチップを検査するチップ検査工程 なお、それぞれの工程はさらにいくつかのサブ工程から
なっている。
スの製造方法の実施の形態の例を説明する。図２は、本
発明の半導体デバイス製造方法の一例を示すフローチャ
ートである。この例の製造工程は以下の各主工程を含
む。 ウェハを製造するウェハ製造工程（又はウェハを準備
するウェハ準備工程） 露光に使用するマスクを製作するマスク製造工程（又
はマスクを準備するマスク準備工程） ウェハに必要な加工処理を行うウェハプロセッシング
工程 ウェハ上に形成されたチップを１個ずつ切り出し、動
作可能にならしめるチップ組立工程 できたチップを検査するチップ検査工程 なお、それぞれの工程はさらにいくつかのサブ工程から
なっている。
【００２７】これらの主工程の中で、半導体のデバイス
の性能に決定的な影響を及ぼす主工程がウェハプロセッ
シング工程である。この工程では、設計された回路パタ
ーンをウェハ上に順次積層し、メモリやＭＰＵとして動
作するチップを多数形成する。このウェハプロセッシン
グ工程は以下の各工程を含む。 絶縁層となる誘電体薄膜や配線部、あるいは電極部を
形成する金属薄膜等を形成する薄膜形成工程（ＣＶＤや
スパッタリング等を用いる） この薄膜層やウェハ基板を酸化する酸化工程 薄膜層やウェハ基板等を選択的に加工するためにマス
ク（レチクル）を用いてレジストのパターンを形成する
リソグラフィー工程 レジストパターンに従って薄膜層や基板を加工するエ
ッチング工程（例えばドライエッチング技術を用いる） イオン・不純物注入拡散工程 レジスト剥離工程 さらに加工されたウェハを検査する検査工程 なお、ウェハプロセッシング工程は必要な層数だけ繰り
返し行い、設計通り動作する半導体デバイスを製造す
る。
の性能に決定的な影響を及ぼす主工程がウェハプロセッ
シング工程である。この工程では、設計された回路パタ
ーンをウェハ上に順次積層し、メモリやＭＰＵとして動
作するチップを多数形成する。このウェハプロセッシン
グ工程は以下の各工程を含む。 絶縁層となる誘電体薄膜や配線部、あるいは電極部を
形成する金属薄膜等を形成する薄膜形成工程（ＣＶＤや
スパッタリング等を用いる） この薄膜層やウェハ基板を酸化する酸化工程 薄膜層やウェハ基板等を選択的に加工するためにマス
ク（レチクル）を用いてレジストのパターンを形成する
リソグラフィー工程 レジストパターンに従って薄膜層や基板を加工するエ
ッチング工程（例えばドライエッチング技術を用いる） イオン・不純物注入拡散工程 レジスト剥離工程 さらに加工されたウェハを検査する検査工程 なお、ウェハプロセッシング工程は必要な層数だけ繰り
返し行い、設計通り動作する半導体デバイスを製造す
る。
【００２８】図３は、図２のウェハプロセッシング工程
の中核をなすリソグラフィー工程を示すフローチャート
である。このリソグラフィー工程は以下の各工程を含
む。 前段の工程で回路パターンが形成されたウェハ上にレ
ジストをコートするレジスト塗布工程 レジストを露光する露光工程 露光されたレジストを現像してレジストのパターンを
得る現像工程 現像されたレジストパターンを安定化させるためのア
ニール工程 以上の半導体デバイス製造工程、ウェハプロセッシング
工程、リソグラフィー工程については、周知のものであ
り、これ以上の説明を要しないであろう。
の中核をなすリソグラフィー工程を示すフローチャート
である。このリソグラフィー工程は以下の各工程を含
む。 前段の工程で回路パターンが形成されたウェハ上にレ
ジストをコートするレジスト塗布工程 レジストを露光する露光工程 露光されたレジストを現像してレジストのパターンを
得る現像工程 現像されたレジストパターンを安定化させるためのア
ニール工程 以上の半導体デバイス製造工程、ウェハプロセッシング
工程、リソグラフィー工程については、周知のものであ
り、これ以上の説明を要しないであろう。
【００２９】この実施の形態においては、前記図３の
、の工程に、本発明に係るリソグラフィープロセス
を使用している。よって、電子線の運動エネルギーを高
めてもレジストの感度が低下しないので、微細な線幅の
パターンを有する半導体デバイスを、スループットよく
製造することが可能となる。
、の工程に、本発明に係るリソグラフィープロセス
を使用している。よって、電子線の運動エネルギーを高
めてもレジストの感度が低下しないので、微細な線幅の
パターンを有する半導体デバイスを、スループットよく
製造することが可能となる。
【００３０】
【発明の効果】以上説明したように、本発明のうち請求
項１に係る発明においては、線量を少なくしてもスルー
プットを下げる必要が無くなり、パターニング特性の向
上とスループットとを両立させることができる。
項１に係る発明においては、線量を少なくしてもスルー
プットを下げる必要が無くなり、パターニング特性の向
上とスループットとを両立させることができる。
【００３１】請求項２、請求項３に係る発明において
は、レジストの電子線に対する感度を増加させることが
できると共に、耐エッチング性に優れ、レジストと密着
性のよい上層膜とすることができる。請求項４に係る発
明においては、微細な線幅のパターンを有する半導体デ
バイスを、効率よく製造することができる。
は、レジストの電子線に対する感度を増加させることが
できると共に、耐エッチング性に優れ、レジストと密着
性のよい上層膜とすることができる。請求項４に係る発
明においては、微細な線幅のパターンを有する半導体デ
バイスを、効率よく製造することができる。
【図１】本発明の比較例におけるレジストの溶解速度分
布を示した図である。
布を示した図である。
【図２】本発明の実施例におけるレジストの溶解速度分
布を示した図である。
布を示した図である。
【図３】本発明の実施の形態の１例である半導体デバイ
スの製造方法を示す図である。
スの製造方法を示す図である。
【図４】リソグラフィー工程の概要を示す図である。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H025 AA01 AB16 AC06 BF29 DA13 2H097 BB01 CA16 LA10 5F046 JA21 JA22 LA14 LA18 NA01 NA14 5F056 CB02 CB03 DA02 DA04 DA27
Claims (4)
- 【請求項１】 ブランクス上にレジストを成膜したもの
に電子線を照射し、その後レジストを現像する工程を有
してなるリソグラフィープロセスであって、成膜された
レジストの上に、レジストより２次電子発生効率の高い
上層膜を成膜し、その後、電子線を照射する工程を有し
てなることを特徴とするリソグラフィープロセス。 - 【請求項２】 請求項１に記載のリソグラフィープロセ
スであって、前記上層膜は前記レジストより高密度な膜
であることを特徴とするリソグラフィープロセス。 - 【請求項３】 請求項１又は請求項２に記載のリソグラ
フィープロセスであって、前記上層膜は、芳香族ベンゼ
ン、アダマンチル、ナフチル、フラーレン等の電子共役
系環状分子からなる物質であるか、レジストと前記電子
共役系環状分子からなる物資との化合物であるか、又
は、レジストと前記電子共役系環状分子からなる物質と
の混合物であることを特徴とするリソグラフィープロセ
ス。 - 【請求項４】 請求項１から請求項３のうちいずれか１
項に記載のリソグラフィープロセスを工程中に含むこと
を特徴とする半導体デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31487799A JP2001135563A (ja) | 1999-11-05 | 1999-11-05 | リソグラフィープロセス及び半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31487799A JP2001135563A (ja) | 1999-11-05 | 1999-11-05 | リソグラフィープロセス及び半導体デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001135563A true JP2001135563A (ja) | 2001-05-18 |
Family
ID=18058707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31487799A Pending JP2001135563A (ja) | 1999-11-05 | 1999-11-05 | リソグラフィープロセス及び半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001135563A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006129565A1 (ja) * | 2005-05-30 | 2006-12-07 | Pioneer Corporation | レジスト材料および電子線記録用レジスト材料 |
| JP2008046206A (ja) * | 2006-08-11 | 2008-02-28 | Shin Etsu Chem Co Ltd | レジスト保護膜材料及びパターン形成方法 |
| JP2008134653A (ja) * | 2005-05-30 | 2008-06-12 | Pioneer Electronic Corp | レジスト材料および電子線記録用レジスト材料 |
| JP2012215824A (ja) * | 2011-03-28 | 2012-11-08 | Hoya Corp | レジストパターン形成方法及びモールド製造方法 |
-
1999
- 1999-11-05 JP JP31487799A patent/JP2001135563A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006129565A1 (ja) * | 2005-05-30 | 2006-12-07 | Pioneer Corporation | レジスト材料および電子線記録用レジスト材料 |
| JP2008134653A (ja) * | 2005-05-30 | 2008-06-12 | Pioneer Electronic Corp | レジスト材料および電子線記録用レジスト材料 |
| JPWO2006129565A1 (ja) * | 2005-05-30 | 2009-01-08 | パイオニア株式会社 | レジスト材料および電子線記録用レジスト材料 |
| US7713678B2 (en) | 2005-05-30 | 2010-05-11 | Pioneer Corporation | Resist material and electron beam recording resist material |
| JP4696132B2 (ja) * | 2005-05-30 | 2011-06-08 | パイオニア株式会社 | レジスト材料および電子線記録用レジスト材料 |
| JP4696113B2 (ja) * | 2005-05-30 | 2011-06-08 | パイオニア株式会社 | レジスト材料および電子線記録用レジスト材料 |
| JP2008046206A (ja) * | 2006-08-11 | 2008-02-28 | Shin Etsu Chem Co Ltd | レジスト保護膜材料及びパターン形成方法 |
| JP4716027B2 (ja) * | 2006-08-11 | 2011-07-06 | 信越化学工業株式会社 | レジスト保護膜材料及びパターン形成方法 |
| JP2012215824A (ja) * | 2011-03-28 | 2012-11-08 | Hoya Corp | レジストパターン形成方法及びモールド製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Nakayama et al. | Electron‐beam cell projection lithography: A new high‐throughput electron‐beam direct‐writing technology using a specially tailored Si aperture | |
| Kozawa et al. | Acid distribution in chemically amplified extreme ultraviolet resist | |
| Wilder et al. | Electron beam and scanning probe lithography: A comparison | |
| Fujita et al. | Nanometer‐scale resolution of calixarene negative resist in electron beam lithography | |
| KR20160089515A (ko) | 직류 중첩 동결 | |
| Utsumi | Low energy electron-beam proximity projection lithography: Discovery of a missing link | |
| Lewis et al. | Tuning the performance of negative tone electron beam resists for the next generation lithography | |
| KR100319672B1 (ko) | 전자빔을사용하는패턴노광방법 | |
| KR20160136399A (ko) | 2차 전자 생성 조성물 | |
| US7504619B2 (en) | Energetic neutral particle lithographic apparatus and process | |
| JPH05205989A (ja) | リソグラフィ法及び半導体装置の製造方法 | |
| Murata et al. | Monte Carlo methods and microlithography simulation for electron and X-ray beams | |
| US6972417B2 (en) | Apparatus and methods for patterning a reticle blank by electron-beam inscription with reduced exposure of the reticle blank by backscattered electrons | |
| US5112724A (en) | Lithographic method | |
| Reddy et al. | Heavy metal incorporated helium ion active hybrid non-chemically amplified resists: Nano-patterning with low line edge roughness | |
| Loeschner et al. | Large-field ion optics for projection and proximity printing and for maskless lithography (ML2) | |
| JP2001135563A (ja) | リソグラフィープロセス及び半導体デバイスの製造方法 | |
| JPS58124230A (ja) | 微細パタ−ン形成方法 | |
| CN104520769B (zh) | 用于高分辨率电子光刻术的基底及对应的光刻方法 | |
| Lin et al. | Characteristics performance of production-worthy multiple e-beam maskless lithography | |
| US5262651A (en) | Positron beam lithography | |
| JPS62113136A (ja) | レジスト組成物 | |
| US5175075A (en) | Positron beam lithography | |
| JPS62241338A (ja) | パタ−ン形成方法 | |
| US6756182B2 (en) | Charged-particle-beam microlithography methods exhibiting reduced coulomb effects |