JP2001127211A - Semiconductor integrated circuit provided with electromagnetic wave noise shielding part and packaging structure for the semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit provided with electromagnetic wave noise shielding part and packaging structure for the semiconductor integrated circuit

Info

Publication number
JP2001127211A
JP2001127211A JP30433199A JP30433199A JP2001127211A JP 2001127211 A JP2001127211 A JP 2001127211A JP 30433199 A JP30433199 A JP 30433199A JP 30433199 A JP30433199 A JP 30433199A JP 2001127211 A JP2001127211 A JP 2001127211A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
circuit board
printed circuit
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30433199A
Other languages
Japanese (ja)
Inventor
Mitsuru Kuroda
充 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30433199A priority Critical patent/JP2001127211A/en
Publication of JP2001127211A publication Critical patent/JP2001127211A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit and a packaging structure for the semiconductor integrated circuit. SOLUTION: In order to prevent electromagnetic wave noise, which is radiated from a semiconductor integrated circuit mounted on a printed board 3, from affecting other electronic circuits or an electronic equipment, the integrated circuit has a shielding part 1, which is provided in a form of covering the surface, which is positioned on the side opposite to the board 3, of the integrated circuit and shields the noise, and a connection part 1a for connecting the shielding part 1 with a ground 3a on the board 3. A remarkable space saving of the upper part of the board 3 and the space saving in the interior of the electronic equipment and a significant lighting of the board 3 and the equipment can be achieved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路に
関し、特に、半導体集積回路から放射される電磁波ノイ
ズが他の電子回路もしくは電子機器に影響を与えるのを
防止する遮蔽部を備える半導体集積回路と該半導体集積
回路の実装構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit, and more particularly, to a semiconductor integrated circuit having a shielding portion for preventing electromagnetic noise radiated from the semiconductor integrated circuit from affecting other electronic circuits or electronic devices. And a mounting structure of the semiconductor integrated circuit.

【0002】[0002]

【従来の技術】電子機器、特に無線機器の分野において
は半導体集積回路から放射される電磁波ノイズが他の電
子回路あるいは電子機器に影響を与えるため、この電磁
波ノイズをいかに遮蔽することがこれまでの大きな問題
の一つとなっていた。この問題を解決しようとする従来
例の1つを図9に示す。
2. Description of the Related Art In the field of electronic devices, especially wireless devices, electromagnetic noise radiated from a semiconductor integrated circuit affects other electronic circuits or electronic devices. It was one of the big problems. FIG. 9 shows one of the conventional examples for solving this problem.

【0003】図9は、半導体集積回路10を底面が開口
とされている略箱型の板金シールド9で覆った従来の半
導体集積回路の斜視図である。図9に示すように、従来
では、プリント基板11に搭載された半導体集積回路1
0自体を板金シールド9で覆うという方法が採用されて
いた。
FIG. 9 is a perspective view of a conventional semiconductor integrated circuit in which a semiconductor integrated circuit 10 is covered with a substantially box-shaped sheet metal shield 9 having an open bottom. As shown in FIG. 9, conventionally, a semiconductor integrated circuit 1 mounted on a printed circuit board 11 is provided.
0 is covered with a sheet metal shield 9.

【0004】図10は、図9に示した半導体集積回路1
0を板金シールド9とともに線D−D’に沿って切断し
た状態を示す断面図である。図10に示すように、板金
シールド9は、半導体集積回路10よりも大きく、その
分大きな実装スペースを専有している。板金シールド9
が大きなため、それに伴い、重量もかなりのものとな
る。このため、たとえ板金シールド9の厚さを薄くした
としても、板金シールド9を設けた複数の半導体集積回
路をプリント基板に実装したときの重量は相当なものと
なる。
FIG. 10 shows a semiconductor integrated circuit 1 shown in FIG.
0 is a cross-sectional view showing a state of cutting along a line DD ′ together with a sheet metal shield 9. As shown in FIG. 10, the sheet metal shield 9 is larger than the semiconductor integrated circuit 10 and occupies a larger mounting space. Sheet metal shield 9
Is so large that the weight is considerable. For this reason, even if the thickness of the sheet metal shield 9 is reduced, the weight when a plurality of semiconductor integrated circuits provided with the sheet metal shield 9 are mounted on a printed circuit board becomes considerable.

【0005】[0005]

【発明が解決しようとする課題】上記の図9と図10に
示した従来の方法では、板金シールド9は、半導体集積
回路10の外形よりも大きな略箱型とされている。従っ
て、半導体集積回路10から延在する各端子の長さ分に
板金シールド9の厚さ、およびこれらの間の隙間分を加
えた実装スペースが必要とされ、高密度実装化には不適
なものとなっていた。
In the conventional method shown in FIGS. 9 and 10, the sheet metal shield 9 has a substantially box shape larger than the outer shape of the semiconductor integrated circuit 10. Therefore, a mounting space is required in which the thickness of the sheet metal shield 9 and the space between them are added to the length of each terminal extending from the semiconductor integrated circuit 10, which is unsuitable for high-density mounting. Had become.

【0006】また、軽量化の面においても半導体集積回
路10を完全に覆う箱型の板金シールド9の存在は半導
体集積回路の小型化、軽量化の推進を阻害する大きな要
因の一つとなっているだけでなく、多機能化への進展を
も阻止する要因ともなりかねない。特に、年々軽薄短小
化が求められている携帯無線機器の分野においては、無
視できない大きな問題となってきている。
In addition, in terms of weight reduction, the presence of the box-shaped sheet metal shield 9 that completely covers the semiconductor integrated circuit 10 is one of the major factors that hinder the promotion of miniaturization and weight reduction of the semiconductor integrated circuit. Not only that, it can be a factor that hinders progress toward multifunctionalization. In particular, in the field of portable wireless devices that are required to be lighter and thinner year by year, it has become a significant problem that cannot be ignored.

【0007】本発明は上述したような従来の技術が有す
る問題点に鑑みなされたものであって、電磁波ノイズの
漏出を防止し、合わせて省実装スペース化と軽量化とを
図った遮蔽部を備える半導体集積回路と該半導体集積回
路の実装構造を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and has been developed in consideration of the above problem. It is an object to provide a semiconductor integrated circuit provided and a mounting structure of the semiconductor integrated circuit.

【0008】[0008]

【課題を解決するための手段】上記の問題点を解決する
ため、本発明によれば、半導体集積回路の反プリント基
板側の面を覆う形態に設けられた電磁波ノイズを遮蔽す
る遮蔽部と、遮蔽部とプリント基板上のグランドとを接
続するための接続部とを有することを特徴とする。
According to the present invention, there is provided, in accordance with the present invention, a shielding portion provided to cover a surface of a semiconductor integrated circuit on a side opposite to a printed circuit board for shielding electromagnetic noise, It has a connection part for connecting the shielding part and the ground on the printed circuit board.

【0009】この場合、遮蔽部が金属板であるとする。In this case, it is assumed that the shielding portion is a metal plate.

【0010】上記において、遮蔽部を導電性を有する粒
子が混粒された半導体集積回路のパッケージを構成する
樹脂としても良い。あるいは、導電性を有する塗料を用
いて、印刷、塗装、または熱転写工法により形成された
被膜としても良い。
In the above, the shielding portion may be made of a resin forming a package of a semiconductor integrated circuit in which conductive particles are mixed. Alternatively, a coating formed by printing, painting, or heat transfer using a conductive paint may be used.

【0011】また、本発明による半導体集積回路がQFP
であり、接続部がプリント基板上のグランドおよび遮蔽
部のそれぞれと接続する複数設けられた端子の一部であ
ることを特徴とする。
Further, the semiconductor integrated circuit according to the present invention is a QFP.
Wherein the connection part is a part of a plurality of terminals connected to the ground and the shield part on the printed circuit board.

【0012】上記において、半導体集積回路をBGAまた
はPGAとし、接続部を遮蔽部自体としても良い。
In the above, the semiconductor integrated circuit may be a BGA or a PGA, and the connection may be the shield itself.

【0013】本発明による半導体集積回路は、半導体集
積回路の実装面をグランドとする実装構造を有すること
を特徴とする。
A semiconductor integrated circuit according to the present invention has a mounting structure in which the mounting surface of the semiconductor integrated circuit is grounded.

【0014】上記において、本発明による半導体集積回
路を、プリント基板の半導体集積回路が実装される部分
の内面をグランドとするとともに、そのグランドの一部
が遮蔽部と接続される箇所に現れるように形成される実
装構造としても良い。
In the above, the semiconductor integrated circuit according to the present invention is designed such that the inner surface of the portion of the printed circuit board on which the semiconductor integrated circuit is mounted is grounded and a part of the ground appears at a location connected to the shield. The mounting structure may be formed.

【0015】上記のように構成される本発明において
は、半導体集積回路の反プリント基板の面を導電性を有
する遮蔽部が接続部を介して半導体集積回路の実装面に
設けられたグランドと接続されることとなるので、被膜
がグランドと同電位に保たれ、遮蔽部によるシールド効
果が図られる。
In the present invention configured as described above, a conductive shielding portion connects the surface of the anti-printed substrate of the semiconductor integrated circuit to the ground provided on the mounting surface of the semiconductor integrated circuit via the connection portion. Therefore, the film is kept at the same potential as the ground, and the shielding effect by the shielding portion is achieved.

【0016】また、遮蔽部を複数の端子に直接接合でき
ない型の半導体集積回路についても、遮蔽部は半導体集
積回路が実装される部分の内面に設けられたグランドの
一部と接続されて上記の場合と同様のシールド効果を奏
するものとなる。
[0016] Also, in the case of a semiconductor integrated circuit of a type in which the shielding portion cannot be directly joined to a plurality of terminals, the shielding portion is connected to a part of the ground provided on the inner surface of the portion where the semiconductor integrated circuit is mounted, and The same shielding effect as in the case is achieved.

【0017】これにより、従来の金属製の略箱型の板金
シールドに比し、半導体集積回路の高密度実装化、薄型
化、および小型化を実現したばかりでなく、大幅な軽量
化も達成できる。その上、遮蔽部として安価で簡単な材
料を用いているので、遮蔽部の形成工程が簡素化され、
低価格化も可能となる。
As a result, as compared with the conventional metal-made substantially box-shaped sheet metal shield, not only high-density mounting, thinning, and miniaturization of the semiconductor integrated circuit can be realized, but also significant weight reduction can be achieved. . In addition, since a cheap and simple material is used for the shielding part, the process of forming the shielding part is simplified,
It is also possible to reduce the price.

【0018】さらに、半導体集積回路のパッケージを構
成する樹脂に導電性を有する微粒子を混粒させた場合に
はパッケージ自体がシールド効果を奏するものとなるの
で、上記のような遮蔽部を設ける必要がなくなり、半導
体集積回路の製造工程を簡略化することができるととも
にさらなる小型化が可能となる。
Furthermore, if the resin constituting the package of the semiconductor integrated circuit is mixed with fine particles having conductivity, the package itself exhibits a shielding effect. Therefore, it is necessary to provide the above-mentioned shielding portion. As a result, the manufacturing process of the semiconductor integrated circuit can be simplified and the size can be further reduced.

【0019】[0019]

【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0020】まず、本発明の第1の実施例を説明する。First, a first embodiment of the present invention will be described.

【0021】本実施例は、電磁波ノイズの遮蔽部材とし
て、半導体集積回路のプリント基板側の面に導電性を有
する被膜を被着させたものである。
In this embodiment, a conductive coating is applied to the surface of the semiconductor integrated circuit on the printed circuit board side as a member for shielding electromagnetic noise.

【0022】図1は、被膜1が被着された半導体集積回
路2の斜視図である。また、図2は、図1に示した半導
体集積回路2を被膜1とともに線A−A’に沿って切断し
た状態を示す断面図である。
FIG. 1 is a perspective view of a semiconductor integrated circuit 2 on which a coating 1 is applied. FIG. 2 is a cross-sectional view showing a state where the semiconductor integrated circuit 2 shown in FIG. 1 is cut along the line AA ′ together with the coating 1.

【0023】本実施例では、一般的なQFP(Quad Flat
wing leaded Package)と呼ばれる半導体集積回路を例
にとって説明する。 QFPは端子がパッケージの外方に向
けて延在する型の半導体集積回路である。
In this embodiment, a general QFP (Quad Flat
A description will be given by taking a semiconductor integrated circuit called “wing leaded package” as an example. QFP is a type of semiconductor integrated circuit in which terminals extend toward the outside of the package.

【0024】図2に示すように、銅箔の配線パターン
(図示せず)が形成されたプリント基板3上の半導体集
積回路の実装面にグランド3aが配設され、その上に、
内部に半導体素子(図示せず)を内包し、熱硬化性樹脂
によりパッケ−ジングされた薄方形状の半導体集積回路
2が実装されている。半導体集積回路2は、端子2aが
半導体集積回路2の部品実装面の四方に引き出された形
態で配置されている。このとき、端子2aは、プリント
基板3上に形成された配線パタ−ンと電気的に接続され
ている。
As shown in FIG. 2, a ground 3a is provided on a mounting surface of a semiconductor integrated circuit on a printed circuit board 3 on which a wiring pattern (not shown) of a copper foil is formed.
A semiconductor element (not shown) is included therein, and a semiconductor integrated circuit 2 having a rectangular shape packaged with a thermosetting resin is mounted. The semiconductor integrated circuit 2 is arranged in such a manner that the terminals 2 a are drawn out on all sides of the component mounting surface of the semiconductor integrated circuit 2. At this time, the terminal 2a is electrically connected to the wiring pattern formed on the printed circuit board 3.

【0025】半導体集積回路2の反プリント基板側の面
には遮蔽部である導電性を有する被膜1が被着されてい
る。プリント基板3上のグランド3aは、接続部である
半導体集積回路の接地用の複数設けられた接地用の端子
の一部1aとに接合され、これにより、被膜1とグラン
ド3aとの導通が図られている。
On the surface of the semiconductor integrated circuit 2 on the side opposite to the printed circuit board, a conductive film 1 serving as a shielding portion is applied. The ground 3a on the printed circuit board 3 is joined to a part 1a of a plurality of grounding terminals for grounding of the semiconductor integrated circuit, which is a connecting portion, so that conduction between the coating 1 and the ground 3a is improved. Have been.

【0026】上記において、被膜1はインク、塗料、転
写箔等に導電性を有する材料を含有した形態をとってお
り、印刷、塗装、熱転写等の工法により半導体集積回路
2および端子2aと密着されて形成される。この構成に
より、図9および図10に示した従来例のような、半導
体集積回路10の外形全体を囲むように金属製の略箱型
の板金シールド9で覆っていたシ−ルド構造に比し、極
めてコンパクトな構造で同様の電磁ノイズのシールド効
果を創出し得る。
In the above description, the film 1 is in a form in which a conductive material is contained in ink, paint, transfer foil, etc., and is brought into close contact with the semiconductor integrated circuit 2 and the terminals 2a by a method such as printing, painting, heat transfer or the like. Formed. This configuration is different from a shield structure in which a substantially box-shaped metal sheet shield 9 made of metal surrounds the entire outer shape of the semiconductor integrated circuit 10 as in the conventional example shown in FIGS. The same electromagnetic noise shielding effect can be created with an extremely compact structure.

【0027】また、被膜1の厚さは極めて薄く、半導体
集積回路2の反プリント基板側の面に密着して構成され
ている。さらに、この被膜1の膜厚は要求される電磁波
ノイズのシールド効果レベルに応じて、適宜変更できる
ので、要求される仕様に対する柔軟性も兼ね備えてい
る。
Further, the thickness of the coating 1 is extremely small, and is formed in close contact with the surface of the semiconductor integrated circuit 2 on the side opposite to the printed circuit board. Further, the film thickness of the film 1 can be changed as appropriate in accordance with the required level of electromagnetic wave noise shielding effect, so that the film 1 also has flexibility with respect to required specifications.

【0028】ここで、被膜1を接地用の端子2aに接合
しているのは、半導体集積回路から発生した電磁波ノイ
ズを接地用の端子2aを通してグランド3aに逃がす電磁
波シールドを形成するためである。被膜1はもちろん一
部の、例えば、1本の端子だけでなく、複数の端子に接
合しても構わないが、一部の端子だけでも十分な電磁波
ノイズのシールド効果が得られる。
The reason why the coating 1 is bonded to the grounding terminal 2a is to form an electromagnetic wave shield that allows electromagnetic noise generated from the semiconductor integrated circuit to escape to the ground 3a through the grounding terminal 2a. Of course, the coating 1 may be bonded to some terminals, for example, not only one terminal but also a plurality of terminals, but a sufficient electromagnetic wave noise shielding effect can be obtained with only some terminals.

【0029】本実施例をさらに発展させて、図3に示す
ように、被膜1’を半導体集積回路2のプリント基板側
の面に被着させても、あるいは図示しないが側面に被着
させても良い。なお、接地用の端子2aとしては、入出
力機能が割り付けられていない空いている予備の端子を
選択することとしても良い。
By further developing this embodiment, as shown in FIG. 3, the coating 1 'may be applied to the surface of the semiconductor integrated circuit 2 on the printed circuit board side, or may be applied to the side surface (not shown). Is also good. As the grounding terminal 2a, a vacant spare terminal to which no input / output function is assigned may be selected.

【0030】以上のように、本実施例によれば、図9お
よび図10に示した従来の金属製の略箱型の板金シ−ル
ド構造9に比し、プリント基板3上および電子機器内部
の実装領域の格段の省スペ−ス化を実現したばかりでな
く、大幅な軽量化をも可能とする。
As described above, according to the present embodiment, the printed circuit board 3 and the inside of the electronic device are compared with the conventional metal substantially box-shaped sheet metal shield structure 9 shown in FIGS. 9 and 10. Not only realizes a remarkable space saving in the mounting area, but also enables a significant weight reduction.

【0031】また、被膜1は半導体集積回路2の反プリ
ント基板側の面全体に密着して被着されて、プリント基
板3上に配設されたグランド3aと短い距離で対向する
構成とすることにより、より高い電磁波ノイズのシール
ド効果が得られる。
The coating 1 is applied in close contact with the entire surface of the semiconductor integrated circuit 2 on the side opposite to the printed circuit board, and faces the ground 3a disposed on the printed circuit board 3 at a short distance. Thereby, a higher electromagnetic wave noise shielding effect can be obtained.

【0032】さらに、半導体集積回路に被膜1,1’を
被着させることで、被着された半導体集積回路自体から
発生される電磁波ノイズが外部に放射されるのを防ぐこ
とができるばかりでなく、外部の電界、磁界、あるいは
雑音等の外部擾乱要因に影響されることもなくなる。
Further, by applying the coatings 1 and 1 'to the semiconductor integrated circuit, it is possible to prevent electromagnetic wave noise generated from the applied semiconductor integrated circuit itself from being radiated to the outside. , And is not affected by external disturbance factors such as an external electric field, magnetic field, or noise.

【0033】次に、本発明の第2の実施例を説明する。Next, a second embodiment of the present invention will be described.

【0034】本実施例は、上述した QFP以外の半導体集
積回路で、端子に導電性の被膜を直接接合できないBGA
(Ball Grid Array)またはPGA(Pin Grid Array)等の
半導体集積回路についても対応できるように、遮蔽部で
ある電磁波シールド部材として、金属製の薄板を用いた
ものである。
In this embodiment, a semiconductor integrated circuit other than the above-described QFP is a BGA in which a conductive film cannot be directly bonded to a terminal.
A metal thin plate is used as an electromagnetic wave shielding member, which is a shielding portion, so as to be applicable to a semiconductor integrated circuit such as a (Ball Grid Array) or a PGA (Pin Grid Array).

【0035】本実施例では、BGAと呼ばれる半導体集積
回路を例にとって説明する。BGAは裏面に複数の入出力
パッドが並べられた型の半導体集積回路である。
In this embodiment, a semiconductor integrated circuit called a BGA will be described as an example. The BGA is a semiconductor integrated circuit of a type in which a plurality of input / output pads are arranged on the back surface.

【0036】図5に示すように、プリント基板6の半導
体集積回路の実装面にグランド6aが埋設され、その一
部6a’がプリント基板6の上に現れている。そして、
プリント基板6の上に、内部に半導体素子(図示せず)
を内包し、熱硬化性樹脂によりパッケージングされた薄
方形状の半導体集積回路5が実装され、ボール状の端子
5aは、プリント基板6上に形成された銅箔の配線パタ
ーンと電気的に接続されている。
As shown in FIG. 5, a ground 6a is buried in the printed circuit board 6 on the mounting surface of the semiconductor integrated circuit, and a part 6a 'of the ground 6a appears on the printed circuit board 6. And
Semiconductor element (not shown) on printed circuit board 6
And a semiconductor integrated circuit 5 in the shape of a rectangle packaged with a thermosetting resin is mounted, and the ball-shaped terminals 5 a are electrically connected to a wiring pattern of copper foil formed on the printed circuit board 6. Have been.

【0037】図4は、金属製の薄板4が設けられた半導
体集積回路5の斜視図である。図5は、図4に示した半
導体集積回路5を金属製の薄板4とともに線B−B’に沿
って切断した状態を示す断面図である。
FIG. 4 is a perspective view of a semiconductor integrated circuit 5 provided with a metal thin plate 4. FIG. 5 is a cross-sectional view showing a state where the semiconductor integrated circuit 5 shown in FIG. 4 is cut along the line BB ′ together with the metal thin plate 4.

【0038】図5に示すように、本実施例では、第1の
実施例において説明した被膜1に換え、被覆対象となる
半導体集積回路5の外形と合致した方形状の金属製の薄
板4を用いている。グランド6aは、その一部6a’が
薄板4と接続されたプリント基板6の上に現れるように
プリント基板6の内面に埋設されており、接続部である
薄板の一部4aをL字形に折り曲げ、グランドの一部6
a’に接続されている。この薄板4は半導体集積回路5
の形成時に、半導体集積回路のパッケージを構成する材
料である熱硬化性樹脂と同時に成形される。この成形法
は、薄板4と熱硬化性樹脂とを一体化して成形すること
から、一般にインサ−ト成形と呼ばれている。
As shown in FIG. 5, in this embodiment, in place of the coating 1 described in the first embodiment, a rectangular metal thin plate 4 matching the outer shape of the semiconductor integrated circuit 5 to be coated is used. Used. The ground 6a is embedded in the inner surface of the printed circuit board 6 so that a portion 6a 'thereof appears on the printed circuit board 6 connected to the thin plate 4, and a portion 4a of the thin plate serving as a connection portion is bent into an L-shape. , Part of the ground 6
a '. This thin plate 4 is a semiconductor integrated circuit 5
Is formed at the same time as the thermosetting resin which is a material constituting the package of the semiconductor integrated circuit. This molding method is generally called insert molding because the thin plate 4 and the thermosetting resin are integrally molded.

【0039】上記の第1の実施例と同様に、本実施例を
さらに発展させて図6に示すように、金属製の薄板4’
を端子5aの取り付け部分である半導体集積回路のプリ
ント基板側の面に設けても、あるいは図示しないが側面
に設けも良い。
As in the first embodiment described above, this embodiment is further developed to form a thin metal plate 4 'as shown in FIG.
May be provided on the surface of the semiconductor integrated circuit on the printed circuit board side where the terminal 5a is attached, or may be provided on the side surface (not shown).

【0040】本実施例において、グランド6aをプリン
ト基板6の内面に埋設しているのは、プリント基板6に
実装する半導体集積回路として、BGAまたはPGA等を対象
としているからである。このようにグランドの一部6a
がプリント基板6の上に現れるように、グランド6aを
プリント基板6の内面に埋設し、グランドの一部6a’
と薄板の一部4aとを接続することにより、薄板4を接
地できる。
In this embodiment, the ground 6a is buried in the inner surface of the printed circuit board 6 because the semiconductor integrated circuit mounted on the printed circuit board 6 is intended for a BGA or PGA. Thus, part of the ground 6a
The ground 6a is buried in the inner surface of the printed circuit board 6 so as to appear on the printed circuit board 6, and a part 6a 'of the ground is
The thin plate 4 can be grounded by connecting the thin plate 4 and the part 4a of the thin plate.

【0041】以上のように、本実施例によれば、プリン
ト基板内にグランドの一部がプリント基板上に現れるよ
うに埋設することにより、端子に導電性の被膜を直接接
合できないBGAまたはPGA等の各種半導体集積回路にも適
用可能である。
As described above, according to this embodiment, by embedding the ground in the printed circuit board so that a part of the ground appears on the printed circuit board, a BGA or PGA or the like, to which a conductive film cannot be directly bonded to the terminal, Can be applied to various semiconductor integrated circuits.

【0042】また、金属製の薄板4を使用するため、上
述した第1の実施例のように大幅な軽量化を達成するこ
とは困難であるが、それでも図9および図10に示した
従来の略箱型の金属製シ−ルド構造9に比し、より省実
装スペ−ス化と軽量化されたシ−ルド構造を可能として
いる。なお、本構成においても、薄板4とプリント基板
6上のグランド6aとが短い距離で対向する構成とする
ことにより、高いシ−ルド効果が得られる。
Further, since the thin metal plate 4 is used, it is difficult to achieve a significant reduction in weight as in the first embodiment described above, but nevertheless, the conventional structure shown in FIGS. Compared with the substantially box-shaped metal shield structure 9, the shield structure can be reduced in mounting space and weight. Also in this configuration, a high shielding effect can be obtained by using a configuration in which the thin plate 4 and the ground 6a on the printed board 6 are opposed to each other at a short distance.

【0043】続いて、本発明の第3の実施例を説明す
る。
Next, a third embodiment of the present invention will be described.

【0044】本実施例は、上記の実施例において使用し
た導電性の被膜や金属製の薄板4による電磁波シールド
ではなく、遮蔽部である電磁波シールド部材として、半
導体集積回路を構成する熱硬化性樹脂に導電性を有する
微粒子を混粒させ、熱硬化性樹脂の全体にわたり分散さ
せたものである。
The present embodiment is not an electromagnetic wave shield formed by the conductive film or the metal thin plate 4 used in the above embodiment, but a thermosetting resin constituting a semiconductor integrated circuit as an electromagnetic wave shield member serving as a shield. The conductive fine particles are mixed and dispersed throughout the thermosetting resin.

【0045】図7は、熱硬化性樹脂の全体にわたり導電
性を有する微粒子7bを混粒させて、分散させた半導体
集積回路7の斜視図である。また、図8は、図7に示し
た半導体集積回路7を線C−C’に沿って切断した状態を
示す断面図である。
FIG. 7 is a perspective view of the semiconductor integrated circuit 7 in which conductive fine particles 7b are mixed and dispersed over the entire thermosetting resin. FIG. 8 is a cross-sectional view showing a state where the semiconductor integrated circuit 7 shown in FIG. 7 is cut along the line CC ′.

【0046】図8に示すように、配線パターンが形成さ
れたプリント基板8の上に、複数の端子7aを備え、微
粒子7bが混在され、分散されたパッケージング部材が
実装されている。複数の端子7aはパッケージング部材
とは絶縁されており、その一部はプリント基板8上に形
成された配線パターンと電気的に接続されている。
As shown in FIG. 8, on a printed board 8 on which a wiring pattern is formed, a plurality of terminals 7a, fine particles 7b are mixed, and a dispersed packaging member is mounted. The plurality of terminals 7 a are insulated from the packaging member, and some of them are electrically connected to a wiring pattern formed on the printed circuit board 8.

【0047】ここで、熱硬化性樹脂に混粒できる微粒子
の大きさは、配線ピッチに対し十分微細であるとする。
Here, it is assumed that the size of the fine particles that can be mixed with the thermosetting resin is sufficiently fine with respect to the wiring pitch.

【0048】本実施例では、半導体集積回路の製造工程
において、微粒子7bを熱硬化性樹脂と一緒にパッケ−
ジングすることにより、熱硬化性樹脂の全体にわたって
所定の密度で分散できる。
In this embodiment, in the manufacturing process of the semiconductor integrated circuit, the fine particles 7b are packaged together with the thermosetting resin.
By jigging, the resin can be dispersed at a predetermined density over the entire thermosetting resin.

【0049】以上のように、本実施例によれば、上記の
実施例における印刷等の2次加工や金属製の薄板を必要
とせず、通常の半導体集積回路の製造工程においてパッ
ケージ自体がシ−ルド化された半導体集積回路を形成で
きる。また省実装スペ−ス化および軽量化においても、
従来のシ−ルド構造に比し、格段の優位性を有するもの
である。
As described above, according to this embodiment, the secondary processing such as printing in the above-described embodiment and the need for a thin metal plate are not required, and the package itself is sealed in the ordinary semiconductor integrated circuit manufacturing process. In this way, a semiconductor integrated circuit can be formed. In addition, in reducing mounting space and weight,
It has a remarkable advantage over the conventional shield structure.

【0050】なお、熱硬化性樹脂に混粒させる微粒子の
大きさと分布密度は、配線ピッチよりも十分に小さな範
囲内で、半導体集積回路の種類、あるいは要求される電
磁波ノイズの遮蔽レベルに応じて任意に設定可能であ
る。
The size and distribution density of the fine particles mixed in the thermosetting resin are within a range sufficiently smaller than the wiring pitch, depending on the type of the semiconductor integrated circuit or the required shielding level of electromagnetic noise. It can be set arbitrarily.

【0051】以上本発明の各実施例を説明してきたが、
本発明は上記の各実施例に限定されるものではなく、本
発明の技術思想の範囲内において、各実施例を任意に組
み合わせても、あるいは適宣変更しても良い。
The embodiments of the present invention have been described above.
The present invention is not limited to the above embodiments, and the embodiments may be arbitrarily combined or appropriately changed within the scope of the technical idea of the present invention.

【0052】[0052]

【発明の効果】以上説明したように、本発明によれば、
以下のような顕著な効果を奏する。
As described above, according to the present invention,
The following remarkable effects are obtained.

【0053】(1)半導体集積回路自体が直接被膜また
は金属板を備えているため、あるいは半導体集積回路を
構成する熱硬化性樹脂に導電性を有する微粒子を混粒し
てパッケージ自身をシールド化しているため、プリント
基板上または電子機器内部の実装領域の格段の省スペー
ス化を実現したばかりでなく、大幅な軽量化をも可能と
する。
(1) Since the semiconductor integrated circuit itself is directly provided with a coating or a metal plate, or the thermosetting resin constituting the semiconductor integrated circuit is mixed with conductive fine particles to form a package, thereby shielding the package itself. Therefore, not only the space saving on the mounting area on the printed circuit board or inside the electronic device is realized, but also the weight can be significantly reduced.

【0054】(2)上記と同様の理由により、より強力
で安定した電磁波ノイズのシールド効果を発揮できる。
(2) For the same reason as described above, a stronger and more stable electromagnetic wave noise shielding effect can be exhibited.

【0055】(3)通常の半導体集積回路の製造工程に
おいて、パッケージに導電性を有する微粒子を混粒し、
これにより電磁波ノイズのシールド効果を発揮させてい
るため、半導体集積回路に遮蔽部として、被膜あるいは
金属板を設ける必要がなくなり、半導体集積回路実装時
の工程を簡略化できる。
(3) In a normal semiconductor integrated circuit manufacturing process, fine particles having conductivity are mixed in a package,
As a result, the effect of shielding electromagnetic wave noise is exerted, so that there is no need to provide a coating or a metal plate as a shielding portion on the semiconductor integrated circuit, and the process of mounting the semiconductor integrated circuit can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】被膜1が被着された半導体集積回路2の斜視図
である。
FIG. 1 is a perspective view of a semiconductor integrated circuit 2 on which a coating 1 is applied.

【図2】図1に示した半導体集積回路2を被膜1ととも
に線A−A’に沿って切断した状態を示す断面図である。
FIG. 2 is a cross-sectional view showing a state where the semiconductor integrated circuit 2 shown in FIG. 1 is cut along a line AA ′ together with a coating 1;

【図3】被膜1’を半導体集積回路2のプリント基板側
の面に被着した図である。
FIG. 3 is a diagram in which a coating 1 ′ is applied to a surface of a semiconductor integrated circuit 2 on a printed circuit board side.

【図4】金属製の薄板4が設けられた半導体集積回5の
斜視図である。
FIG. 4 is a perspective view of a semiconductor integrated circuit 5 provided with a metal thin plate 4;

【図5】図4に示した半導体集積回路5を金属製の薄板
4とともに線B−B’に沿って切断した状態を示す断面図
である。
5 is a cross-sectional view showing a state where the semiconductor integrated circuit 5 shown in FIG. 4 is cut along a line BB ′ together with a thin metal plate 4. FIG.

【図6】金属製の薄板4’を端子5aの取り付け部分で
ある半導体集積回路5のプリント基板側の面に設けた図
である。
FIG. 6 is a diagram in which a thin metal plate 4 ′ is provided on a surface of a semiconductor integrated circuit 5 on a printed circuit board side, which is a mounting portion of a terminal 5a.

【図7】熱硬化性樹脂の全体にわたり導電性を有する微
粒子7bを混粒させて、分散させた半導体集積回路7の
斜視図である。
FIG. 7 is a perspective view of a semiconductor integrated circuit 7 in which fine particles 7b having conductivity are mixed and dispersed throughout the thermosetting resin.

【図8】図7に示した半導体集積回路7を線C−C’に沿
って切断した状態を示す断面図である。
8 is a cross-sectional view showing a state where the semiconductor integrated circuit 7 shown in FIG. 7 is cut along a line CC ′.

【図9】半導体集積回路10を底面が開口とされている
略箱型の板金シールド9で覆った従来の半導体集積回路
の斜視図である。
FIG. 9 is a perspective view of a conventional semiconductor integrated circuit in which the semiconductor integrated circuit 10 is covered with a substantially box-shaped sheet metal shield 9 having an open bottom.

【図10】図9に示した従来の半導体集積回路10を板
金シールド9とともに線D−D’に沿って切断した状態
を示す断面図である。
FIG. 10 is a cross-sectional view showing a state where the conventional semiconductor integrated circuit 10 shown in FIG. 9 is cut along a line DD ′ together with a sheet metal shield 9;

【符号の説明】[Explanation of symbols]

1,1’ 被膜 1a 端子の一部 2,5,7,10 半導体集積回路 2a,5a,7a 端子 3,6,8,11 プリント基板 3a,6a グランド 4,4’ 薄板 4a 薄板の一部 6a’ グランドの一部 7b 微粒子 9 板金シールド 1,1 'coating 1a Part of terminal 2,5,7,10 Semiconductor integrated circuit 2a, 5a, 7a Terminal 3,6,8,11 Printed circuit board 3a, 6a Ground 4,4' Thin plate 4a Part of thin plate 6a '' Part of the ground 7b Fine particles 9 Sheet metal shield

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 配線パターンが形成されているプリント
基板上に搭載され、複数設けられた端子を介して前記配
線パターンと接続する半導体集積回路において、 前記半導体集積回路の反プリント基板側の面を覆う形態
に設けられた電磁波ノイズを遮蔽する遮蔽部と、 前記遮蔽部と前記プリント基板上のグランドとを接続す
るための接続部とを有することを特徴とする電磁波ノイ
ズの遮蔽部を備える半導体集積回路。
1. A semiconductor integrated circuit mounted on a printed circuit board on which a wiring pattern is formed and connected to the wiring pattern via a plurality of terminals, wherein a surface of the semiconductor integrated circuit on a side opposite to the printed circuit board is provided. A semiconductor integrated device comprising: a shielding part provided in a covering form for shielding electromagnetic noise; and a connecting part for connecting the shielding part and a ground on the printed circuit board. circuit.
【請求項2】 請求項1記載の電磁波ノイズの遮蔽部を
備える半導体集積回路において、 前記遮蔽部が金属板であることを特徴とする電磁波ノイ
ズの遮蔽部を備える半導体集積回路。
2. The semiconductor integrated circuit according to claim 1, wherein the shield is a metal plate. 2. The semiconductor integrated circuit according to claim 1, wherein the shield is a metal plate.
【請求項3】 請求項1記載の電磁波ノイズの遮蔽部を
備える半導体集積回路において、 前記遮蔽部が導電性を有する粒子が混粒された前記半導
体集積回路のパッケージを構成する樹脂であることを特
徴とする電磁波ノイズの遮蔽部を備える半導体集積回
路。
3. The semiconductor integrated circuit according to claim 1, wherein the shielding portion is a resin constituting a package of the semiconductor integrated circuit in which conductive particles are mixed. A semiconductor integrated circuit having a characteristic electromagnetic noise shielding portion.
【請求項4】 請求項1記載の電磁波ノイズの遮蔽部を
備える半導体集積回路において、 前記遮蔽部が、導電性を有する塗料を用いて、印刷、塗
装、または熱転写工法により形成された被膜であること
を特徴とする電磁波ノイズの遮蔽部を備える半導体集積
回路。
4. The semiconductor integrated circuit according to claim 1, wherein the shielding portion is a film formed by printing, painting, or thermal transfer using a conductive paint. A semiconductor integrated circuit comprising an electromagnetic wave noise shield.
【請求項5】 請求項1ないし請求項4のいずれかに記
載の電磁波ノイズの遮蔽部を備える半導体集積回路にお
いて、 前記半導体集積回路がQFPであり、前記接続部が、前記
プリント基板上のグランドおよび前記遮蔽部のそれぞれ
と接続する複数設けられた端子の一部であることを特徴
とする電磁波ノイズの遮蔽部を備える半導体集積回路。
5. The semiconductor integrated circuit according to claim 1, wherein the semiconductor integrated circuit is a QFP, and the connection unit is a ground on the printed circuit board. And a part of a plurality of terminals connected to each of the shielding parts, wherein the semiconductor integrated circuit comprises an electromagnetic noise shielding part.
【請求項6】 請求項1ないし請求項4のいずれかに記
載の電磁波ノイズの遮蔽部を備える半導体集積回路にお
いて、 前記半導体集積回路がBGAまたはPGAであり、前記接続部
が、前記遮蔽部自体であることを特徴とする電磁波ノイ
ズの遮蔽部を備える半導体集積回路。
6. The semiconductor integrated circuit according to claim 1, wherein the semiconductor integrated circuit is a BGA or a PGA, and the connection unit is the shield unit itself. A semiconductor integrated circuit having an electromagnetic wave noise shielding portion,
【請求項7】 請求項5記載の電磁波ノイズの遮蔽部を
備える半導体集積回路の実装構造であって、 プリント基板の前記半導体集積回の実装面をグランドと
することを特徴とする電磁波ノイズの遮蔽部を備える半
導体集積回路の実装構造。
7. A mounting structure of a semiconductor integrated circuit comprising the electromagnetic wave noise shielding portion according to claim 5, wherein a mounting surface of the semiconductor integrated circuit on a printed circuit board is grounded. Mounting structure of a semiconductor integrated circuit having a unit.
【請求項8】 請求項5または請求項6記載の電磁波ノ
イズの遮蔽部を備える半導体集積回路の実装構造であっ
て、 プリント基板の前記半導体集積装置が実装される部分の
内面をグランドとするとともに該グランドをその一部が
前記遮蔽部と接続される箇所に現れるように形成するこ
とを特徴とする電磁波ノイズの遮蔽部を備える半導体集
積回路の実装構造。
8. A mounting structure of a semiconductor integrated circuit comprising the electromagnetic wave noise shielding portion according to claim 5, wherein an inner surface of a portion of the printed circuit board on which the semiconductor integrated device is mounted is grounded. A mounting structure of a semiconductor integrated circuit having an electromagnetic noise shielding part, wherein the ground is formed so as to appear at a part where the ground is connected to the shielding part.
JP30433199A 1999-10-26 1999-10-26 Semiconductor integrated circuit provided with electromagnetic wave noise shielding part and packaging structure for the semiconductor integrated circuit Pending JP2001127211A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30433199A JP2001127211A (en) 1999-10-26 1999-10-26 Semiconductor integrated circuit provided with electromagnetic wave noise shielding part and packaging structure for the semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30433199A JP2001127211A (en) 1999-10-26 1999-10-26 Semiconductor integrated circuit provided with electromagnetic wave noise shielding part and packaging structure for the semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JP2001127211A true JP2001127211A (en) 2001-05-11

Family

ID=17931729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30433199A Pending JP2001127211A (en) 1999-10-26 1999-10-26 Semiconductor integrated circuit provided with electromagnetic wave noise shielding part and packaging structure for the semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP2001127211A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072492A (en) * 2014-09-30 2016-05-09 新光電気工業株式会社 Semiconductor device and manufacturing method of the same
WO2023175469A1 (en) 2022-03-17 2023-09-21 Ricoh Company, Ltd. Method of forming electromagnetic-wave shield, method of manufacturing structure, and structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130250U (en) * 1984-07-26 1986-02-24 日本電気株式会社 semiconductor equipment
JPS63313899A (en) * 1987-06-17 1988-12-21 Seiko Epson Corp Shielding device for ic
JPH04180659A (en) * 1990-11-15 1992-06-26 Nec Yamagata Ltd Semiconductor device
JPH08288686A (en) * 1995-04-20 1996-11-01 Nec Corp Semiconductor device
JPH10284873A (en) * 1997-04-04 1998-10-23 Hitachi Ltd Semiconductor integrated circuit device and ic card, and lead frame used for manufacturing the device
JPH11145333A (en) * 1997-09-02 1999-05-28 Oki Electric Ind Co Ltd Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130250U (en) * 1984-07-26 1986-02-24 日本電気株式会社 semiconductor equipment
JPS63313899A (en) * 1987-06-17 1988-12-21 Seiko Epson Corp Shielding device for ic
JPH04180659A (en) * 1990-11-15 1992-06-26 Nec Yamagata Ltd Semiconductor device
JPH08288686A (en) * 1995-04-20 1996-11-01 Nec Corp Semiconductor device
JPH10284873A (en) * 1997-04-04 1998-10-23 Hitachi Ltd Semiconductor integrated circuit device and ic card, and lead frame used for manufacturing the device
JPH11145333A (en) * 1997-09-02 1999-05-28 Oki Electric Ind Co Ltd Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072492A (en) * 2014-09-30 2016-05-09 新光電気工業株式会社 Semiconductor device and manufacturing method of the same
WO2023175469A1 (en) 2022-03-17 2023-09-21 Ricoh Company, Ltd. Method of forming electromagnetic-wave shield, method of manufacturing structure, and structure

Similar Documents

Publication Publication Date Title
US5153379A (en) Shielded low-profile electronic component assembly
US6326244B1 (en) Method of making a cavity ball grid array apparatus
US5414220A (en) Flexible wiring cable
US6777620B1 (en) Circuit board
WO2019111655A1 (en) Electronic control device
CN206835541U (en) Board-level shield, electronic installation, system-in-package module and shroud module
CN108987378A (en) Microelectronic device
JPH07193187A (en) Electronic device having both heat sink and electric contact on single plane
US20060091517A1 (en) Stacked semiconductor multi-chip package
US5352925A (en) Semiconductor device with electromagnetic shield
US6943436B2 (en) EMI heatspreader/lid for integrated circuit packages
JP6790902B2 (en) Electronic device
KR100788858B1 (en) Structure and assembly method of integrated circuit package
US20040012939A1 (en) EMI shielding apparatus
JP4454388B2 (en) Semiconductor module
JPH06252282A (en) Shield structure of package
JP2586389B2 (en) LSI case shield structure
JP2001127211A (en) Semiconductor integrated circuit provided with electromagnetic wave noise shielding part and packaging structure for the semiconductor integrated circuit
JP2005050868A (en) Electronic device
JP2940478B2 (en) Shielded surface mount components
JPH10233593A (en) Smd driver module for el with electromagnetic shield and its manufacture
JP2002158317A (en) Low noise heat dissipation ic package and circuit board
US6414383B1 (en) Very low magnetic field integrated circuit
JPH03179796A (en) Hybrid integrated circuit
JPS59161843A (en) Semiconductor device