JP2001125770A - 演算方法及び演算装置 - Google Patents

Abstract

(57)【要約】 【課題】 命令処理効率の向上が図れる演算方法を提供
する。 【解決手段】 ビット単位の演算を中心とする基本命令
と、バイト単位またはワード単位などのデータ演算を中
心とする応用命令を備え、各命令は、パイプライン動作
で処理され、基本命令の実行結果により、その基本命令
に続く一連の応用命令の実行、非実行が決定される演算
装置の演算方法において、基本命令の実行結果により、
その基本命令に続く一連の応用命令が非実行と判断され
た場合に、次に実行すべき基本命令まで命令処理をスキ
ップする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラマブルコ
ントローラ等の演算装置及びその演算方法に関するもの
である。

【０００２】

【従来の技術】従来のプラグラマブルコントローラに備
えられた、パイプライン動作を行う演算装置では、ビッ
ト単位の演算を中心とする基本命令と、バイト単位また
はワード単位などのデータ演算を中心とする応用命令と
を組み合わせたプログラムを実行する場合、基本命令の
実行結果により、その基本命令に続く一連の応用命令の
実行、非実行が決定されていた。

【０００３】

【発明が解決しようとする課題】ビット単位の演算を中
心とする基本命令と、バイトまたはワード単位などのデ
ータ演算を中心とする応用命令とを実行する演算装置
で、基本命令は、例えば、スタート命令（入力接点の状
態を読み込む命令）、アウト命令（入力接点に所定の状
態を出力する命令）のように、ビット単位の演算を行う
命令であり、応用命令は、例えば、転送命令（ワードデ
ータの転送を行う命令等）、データ変換命令（バイナリ
コードからＢＣＤコードに変換する命令等）のように、
バイト単位、ワード単位などのデータ演算を行う命令で
ある。メモリから演算装置に読み込まれ実行されるプロ
グラムは、基本命令と応用命令を組みあわせてつくられ
る。

【０００４】基本命令と応用命令とを組みあわせた一連
のプログラムの一例を図１３に基づいて説明する。図
で、基本命令は、スタート命令ＳＴ（Ｘ０），ＳＴ（Ｘ
１）であり、応用命令は、スタート命令ＳＴ（Ｘ０）と
スタート命令ＳＴ（Ｘ１）との間に配置されたデータ転
送命令Ｆ１〜Ｆ６と、スタート命令ＳＴ（Ｘ１）に続く
データ転送命令Ｆ７である。

【０００５】スタート命令ＳＴ（Ｘ０）は、入力接点Ｘ
０がＯＮ状態であれば、以降のデータ転送命令Ｆ１〜Ｆ
６を実行し、入力接点Ｘ０がＯＦＦ状態であれば、デー
タ転送命令Ｆ１〜Ｆ６を実行しないようにする命令であ
る。このように、スタート命令は、対応する入力接点の
ＯＮ、ＯＦＦ状態をプログラムの実行に反映する命令で
あり常時実行されるが、応用命令は、その応用命令以前
に実行される直近の基本命令の実行結果に応じて、実行
されるか実行されないかが決定される。

【０００６】命令の実行速度を上げるための演算方法の
方法の一つとして、各命令の実行をいくつかのステージ
に分割し、同時にいくつかの命令を処理するパイプライ
ン動作が挙げられる。例えば、図１４に示すように、演
算処理のステージは、命令読み出しステージ（ＩＦステ
ージ）、命令解読ステージ（ＩＤステージ）、命令実行
ステージ（ＥＸステージ）、メモリアクセスステージ
（ＭＥＭステージ）、メモリ内容読み出し後の処理ステ
ージ（ＷＢステージ）の５つで構成される。

【０００７】図１５は、図１４に示した５つのステージ
を備えた演算装置の一例の構成を示す回路図で、演算装
置は、ＦＦ（フリップフロップ）により構成される５つ
のブロックと、ブロック間に配置された各処理回路１〜
４とを備えている。

【０００８】図１５に示す演算装置の各ブロックについ
て説明する。まず、ＩＦブロックは、実行すべき一連の
命令を格納したメモリ（図示省略）から命令を１つずつ
読み出し、その読み出し命令をラッチするフリップフロ
ップであり、処理回路１を介してＩＦブロックに接続さ
れたＩＤブロックは、読み出し命令を解釈した結果を保
持するデータラッチ、ＥＸブロックは、命令実行後の結
果を保持するデータラッチである。例えば、読み出し命
令がスタート命令であれば、ＥＸブロックは、読み出す
べき入力接点の情報が格納されているメモリのアドレス
をラッチする。

【０００９】また、ＭＥＭブロックは、メモリにアクセ
スした結果を保持するデータラッチであり、ＷＢブロッ
クは、メモリより読み出されたデータを処理した結果を
保持するラッチである。ブロック間に配置された処理回
路１〜４の動作は、各処理回路の前段に配置されたブロ
ックがラッチしているデータにより変わる。

【００１０】次に、図１６に基づいて、図１３に示した
一連の命令が図１５に示した演算装置でどのようにパイ
プライン処理されるかについて説明する。図１６は、時
刻ｔから時刻ｔ＋８までの期間に、各ブロックにラッチ
されるデータを示した図である。図に示すように、パイ
プライン処理では、１ステージの実行時間（時刻ｔから
時刻ｔ＋１までの１単位の時間）毎に、あるステージの
ブロックに保持されているデータが、そのブロックに続
く処理回路で処理され、その結果が次段のステージのブ
ロックに保持されるようにして命令が処理されていく。

【００１１】まず、時刻ｔで、スタート命令ＳＴ（Ｘ
０）が、ＩＦステージのＩＦブロックに読み込まれる。
時刻ｔ＋１では、スタート命令ＳＴ（Ｘ０）は、ＩＤス
テージに移行し、新たにデータ転送命令Ｆ１がＩＦステ
ージに読み込まれる。以降、次々と命令がメモリから演
算装置に取り込まれ実行される。このように、一度各ス
テージに処理される命令が取り込まれると、１ステージ
の実行時間で１命令の実行が完了するので演算処理の高
速化が可能となる。

【００１２】図１５に示した演算装置の場合、基本命令
の実行結果により、その基本命令に続く一連の応用命令
の実行、非実行が判断できるのは、例えば、基本命令が
メモリアクセスステージ（ＭＥＭステージ）に移行した
段階であり、その段階では、応用命令の実行、非実行に
関わらず、後続の応用命令（転送命令Ｆ１〜Ｆ３）は既
に演算装置に読み込まれている。

【００１３】図１５に示す演算装置のパイプライン処理
では、基本命令が実行された結果、その基本命令に続く
一連の応用命令を実行しない場合は、ＷＢステージでの
メモリへの書き込みなどを防止しているため、それらの
転送命令を読み込んで実行しても、その転送命令の演算
結果をメモリに書き込まず、その転送命令の演算結果を
以降の処理に反映させないように構成されているので、
実質的には、その転送命令は実行されないことになる
が、基本命令の演算結果が出る前に、応用命令の読み込
みを始めるために、その基本命令に続く応用命令を実質
的には実行しない場合でも、読み込まれた応用命令を処
理する時間がかかり命令処理効率が悪いという問題点が
あった。

【００１４】本発明は、上記課題を解決するために発明
されたものであって、その目的とするところは、命令処
理効率の向上が図れる演算装置の演算方法及び演算装置
の構造を提供することにある。

【００１５】

【課題を解決するための手段】請求項１記載の演算方法
は、ビット単位の演算を中心とする基本命令と、バイト
単位またはワード単位などのデータ演算を中心とする応
用命令を備え、各命令は、パイプライン動作で処理さ
れ、基本命令の実行結果により、その基本命令に続く一
連の応用命令の実行、非実行が決定される演算装置の演
算方法において、基本命令の実行結果により、その基本
命令に続く一連の応用命令が非実行と判断された場合
に、次に実行すべき基本命令まで命令処理をスキップす
ることを特徴とするものである。

【００１６】請求項２記載の演算方法は、請求項１記載
の演算方法で、基本命令の命令に、その基本命令の実行
結果に依存して実行、非実行が決定される応用命令の命
令数の情報を含ませ、基本命令の実行結果により、その
基本命令に続く一連の応用命令が非実行と判断された場
合に、命令数に基づいて次の基本命令までの応用命令を
スキップすることを特徴とするものである。

【００１７】請求項３記載の演算方法は、請求項２記載
の演算方法で、基本命令の命令にスキップ禁止フラグを
備え、そのスキップ禁止フラグが、その基本命令に続く
一連の応用命令をスキップしない旨に設定されている場
合、その基本命令の演算結果に関わらず、その基本命令
に続く一連の応用命令をスキップしないことを特徴とす
るものである。

【００１８】請求項４記載の演算方法は、請求項１記載
の演算方法で、処理する命令が格納されているメモリの
アドレス毎に複数ビットのビットデータ群が設けられて
おり、基本命令が格納されているアドレスに対応するビ
ットデータ群に、その基本命令の実行結果に依存して実
行、非実行が決定される応用命令の命令数の情報を含ま
せ、その基本命令の実行結果に基づいて、その基本命令
に続く一連の応用命令が非実行と判定された場合、命令
数に基づいて次の基本命令までの応用命令をスキップす
ることを特徴とするものである。

【００１９】請求項５記載の演算方法は、請求項４記載
の演算方法で、基本命令が格納されているメモリのアド
レスに対応したビットデータ群にスキップ禁止フラグを
設け、そのスキップ禁止フラグが、その基本命令に続く
一連の応用命令をスキップしない旨に設定されている場
合、その基本命令の演算結果に関わらず、その基本命令
に続く一連の応用命令をスキップしないことを特徴とす
るものである。

【００２０】請求項６記載の演算装置は、ビット単位の
演算を中心とする基本命令と、バイト単位またはワード
単位などのデータ演算を中心とする応用命令を備え、各
命令をパイプライン動作で処理し、基本命令の実行結果
により、その基本命令に続く一連の応用命令の実行、非
実行が決定される演算装置において、前記基本命令に続
く一連の応用命令が非実行と判断された場合、その一連
の応用命令の命令数に基づいてプログラムカウンタを更
新し、次の基本命令までの応用命令をスキップすること
を特徴とするものである。

【００２１】請求項７記載の演算装置は、ビット単位の
演算を中心とする基本命令と、バイト単位またはワード
単位などのデータ演算を中心とする応用命令を備え、各
命令をパイプライン動作で処理し、基本命令の実行結果
により、その基本命令に続く一連の応用命令の実行、非
実行が決定される演算装置において、格納されている基
本命令に対応したスキップ禁止フラグを設け、そのスキ
ップ禁止フラグが、前記基本命令に続く一連の応用命令
をスキップ可能である旨に設定されており、前記基本命
令に続く一連の応用命令が非実行と判断された場合、そ
の一連の応用命令の命令数に基づいてプログラムカウン
タを更新し、次の基本命令までの応用命令をスキップす
ると共に、そのスキップ禁止フラグが、前記基本命令に
続く一連の応用命令をスキップしない旨に設定されてい
る場合、前記基本命令の実行結果に関わらず、その基本
命令に続く一連の応用命令をスキップしないことを特徴
とするものである。

【００２２】

【発明の実施の形態】図１に基づいて本発明の演算方法
の一実施形態について説明する。但し、演算装置の構成
は、図１５に示した演算装置と同様に、命令読み出しス
テージ（ＩＦステージ）、命令解読ステージ（ＩＤステ
ージ）、命令実行ステージ（ＥＸステージ）、メモリア
クセスステージ（ＭＥＭステージ）、メモリ内容読み出
し後の処理ステージ（ＷＢステージ）の５つで構成され
ているとする。

【００２３】図１３に示した一連の命令を実行する場
合、基本命令であるスタート命令ＳＴ（Ｘ０）は、入力
接点Ｘ０の状態を取り込む命令であり常時実行され、そ
のスタート命令ＳＴ（Ｘ０）に続く応用命令であるデー
タ転送命令Ｆ１〜Ｆ６は、スタート命令ＳＴ（Ｘ０）の
実行結果により、実行、非実行が決定される。本発明の
演算方法を用いる演算装置では、図１３に示した命令群
を、図１及び図２に示すようにパイプライン処理する。
図１は基本命令であるスタート命令ＳＴ（Ｘ０）の実行
結果により、そのスタート命令ＳＴ（Ｘ０）に続く応用
命令が実行されない場合を示した図で、図２は基本命令
であるスタート命令ＳＴ（Ｘ０）の実行結果により、そ
のスタート命令ＳＴ（Ｘ０）に続く応用命令が実行され
る場合を示した図である。

【００２４】まず、図１に基づいて応用命令が実行され
ない場合について説明する。時刻ｔで、入力接点Ｘ０の
ＯＮ、ＯＦＦ状態を取り込むスタート命令ＳＴ（Ｘ０）
がメモリから演算装置のＩＦステージに取り込まれる。
この段階では、読み出された命令がどのような命令かは
分かっていない。

【００２５】次に、時刻ｔ＋１で、次のデータ転送命令
Ｆ１がＩＦステージに取り込まれ、先行するスタート命
令ＳＴ（Ｘ０）はＩＤステージで解読されて、スタート
命令であると解釈される。さらに、時刻ｔ＋２で、デー
タ転送命令Ｆ２がＩＦステージに取り込まれ、データ転
送命令Ｆ１はＩＤステージで応用命令の１つのデータ転
送命令であると解釈される。この段階で、スタート命令
ＳＴ（Ｘ０）は、ＥＸステージで入力接点Ｘ０のＯＮ、
ＯＦＦ状態を取り込むための準備、すなわち入力接点Ｘ
０のＯＮ、ＯＦＦ状態が書き込まれている読み出し先の
アドレス計算を行う。

【００２６】次に、時刻ｔ＋３で、スタート命令ＳＴ
（Ｘ０）によって、ＭＥＭステージで実際に入力接点Ｘ
０の状態が読み出され、ＷＢステージで入力接点Ｘ０の
ＯＮ、ＯＦＦ状態がシステムのビットアキュムレータＢ
ＡＣＣ（図示省略）に反映される。このビットアキュム
レータＢＡＣＣに格納された結果によって、応用命令の
実行、非実行が決定される。この場合、入力接点Ｘ０の
状態がビットアキュムレータＢＡＣＣに反映されるのは
ＷＢステージであり、以降の応用命令が実行か非実行か
はこのとき判明する。つまり、図１では、時刻ｔ＋４
で、基本命令であるスタート命令ＳＴ（Ｘ０）がＷＢス
テージに移行し、この段階で応用命令である転送命令の
非実行が決定され、次の基本命令であるスタート命令Ｓ
Ｔ（Ｘ１）までスキップし、時刻ｔ＋５で、次のスター
ト命令ＳＴ（Ｘ１）がＩＦステージに取り込まれる。

【００２７】基本命令であるスタート命令ＳＴ（Ｘ０）
に続く応用命令が実行される場合は、図２に示すよう
に、時刻ｔから時刻ｔ＋８にかけて、スタート命令ＳＴ
（Ｘ０）、データ転送命令Ｆ１〜Ｆ６、スタート命令Ｓ
Ｔ（Ｘ１）、データ転送命令Ｆ７が、順にＩＦステージ
に読み込まれ処理される。データ転送命令は、ＥＸステ
ージでデータ転送処理に必要なアドレスが準備され、Ｍ
ＥＭステージでそのアドレスに格納されたデータが読み
出され、ＷＢステージで転送先にそのデータが書き込ま
れるようにして実行される。

【００２８】次に、図３に基づいて本発明の演算方法の
異なる実施形態について説明する。図３は本発明の演算
方法に用いる基本命令の構成を示した図で、命令に命令
数の情報を格納する領域を設けたことを特徴とするもの
である。この命令数の領域には、その基本命令の実行結
果により実行、非実行が決定される応用命令（基本命令
に続く一連の応用命令）の数が格納される。但し、応用
命令の数は固定ではないので、プログラムが実行される
時、またはパイプライン処理用にプログラムがコンパイ
ルされる時にＣＰＵなどによって格納されるように構成
しておく。

【００２９】プログラムを演算装置に読み込む場合、次
に読み出すべきメモリのアドレスは、ＰＣ（プログラム
カウンタ）で決定され、１ステージの演算時間毎にプロ
グラムカウンタは１だけインクリメントされ、次に読み
出すべきメモリのアドレスを示すようになる。本発明の
演算方法は、この命令数と、応用命令の非実行が決定さ
れた段階で既に演算装置に読み込まれている、基本命令
に続く命令の命令数を考慮して、プログラムカウンタの
値を更新し、次の基本命令まで応用命令をスキップする
ことを特徴とするものである。

【００３０】例えば、図１に示す処理の場合、スタート
命令ＳＴ（Ｘ０）の実行結果に依存して実行、非実行が
決定される応用命令の数（命令数）は６であるため、図
４に示すように、スタート命令ＳＴ（Ｘ０）には、スタ
ート命令ＳＴ（Ｘ０）である旨を示す命令コードと、命
令数６が格納される。

【００３１】スタート命令ＳＴ（Ｘ０）がＷＢステージ
に移行した時刻ｔ＋４の段階で、そのスタート命令ＳＴ
（Ｘ０）に続く一連の応用命令が非実行と判断される
が、既に、４つの応用命令（データ転送命令Ｆ１〜Ｆ
４）が演算装置に読み込まれているので、命令数６と、
既に読み込まれている応用命令の数４に基づいて、次の
基本命令までスキップするために必要な、プログラムカ
ウンタへの加算値が求めれられプログラムカウンタに加
算される。この場合、３をプログラムカウンタの値に加
算して、次の基本命令であるスタート命令ＳＴ（Ｘ１）
が格納されているアドレスをプログラムカウンタが示す
ようにして、時刻ｔ＋５で、スタート命令ＳＴ（Ｘ１）
が読み出されるようにする。

【００３２】図３に基づいて説明した演算方法を実行す
る演算装置の一例を図５に示す。図５に示すブロック図
は、図１５に示した従来の演算装置にスキップ処理ブロ
ックを付加したことを特徴とするものである。以下、図
５に示す演算装置の動作について説明する。

【００３３】読み込まれた命令がＩＤブロックで解読さ
れ、基本命令であると判断されると、その命令に格納さ
れた命令数がスキップ処理ブロックに格納される。その
基本命令がＷＢブロックに移行し、ビットアキュムレー
タに格納された値よりスキップ可能と判断された場合、
スキップ処理ブロックがＩＦブロックにスキップ可能で
ある旨の信号を送り、これにより、ＩＦブロックは、３
をプログラムカウンタの値に加算して次の基本命令を読
み出す。この動作により非実行の応用命令はスキップさ
れる。

【００３４】次に図６に基づいて本発明の演算方法のさ
らに異なる実施形態について説明する。図６は、本発明
の演算方法に用いる命令の構成を示す図で、その命令
は、命令コードを格納する領域と、命令数を格納する領
域と、スキップ禁止フラグであるビットスキップ禁止ビ
ットを格納する領域とを備えている。このスキップ禁止
ビットは、基本命令に続く一連の応用命令の中に、基本
命令の演算結果に関わらず、常時実行する応用命令があ
る場合に用いるもので、例えば、スキップ禁止ビットが
１の場合は基本命令に続く応用命令をスキップすること
を禁止することとし、スキップ禁止ビットが０の場合は
応用命令をスキップ可能としておく。スキップ禁止ビッ
トには、プログラムが実行される時、またはパイプライ
ン処理用にプログラムがコンパイルされる時に、常時実
行する応用命令が、その基本命令に続く一連の応用命令
の中に含まれているかをＣＰＵなどが判断し、その結果
に応じて、０または１の値が書き込まれる。

【００３５】図６に基づいて説明した演算方法を実行す
る演算装置の一例を図７に示す。図７に示す演算装置
も、スキップ処理ブロックを備えているが、図７に示す
スキップ処理ブロックはスキップ禁止ビットに対応した
動作を行うように構成されている。

【００３６】図７に示す演算装置の動作について説明す
る。読み込まれた命令がＩＤブロックで解読され、基本
命令であると判断されると、命令に格納された命令数及
びスキップ禁止ビットがスキップ処理ブロックに格納さ
れる。基本命令の実行の結果、ＷＢブロックでビットア
キュムレータに応用命令をスキップする旨の情報が格納
されても、スキップ禁止ビットが１でありスキップ禁止
となっていた場合、スキップ処理ブロックは、ＩＦブロ
ックにスキップ可能である旨の信号を伝送しないように
構成されている。これにより、基本命令に続く一連の応
用命令の中に常時実行する応用命令が存在した場合、ス
キップされることはない。

【００３７】次に図８に基づいて本発明の演算方法のさ
らに異なる実施形態について説明する。図８は、本発明
の演算方法に用いるビットメモリ群を示す図である。そ
のビットメモリ群は、命令が格納されるメモリのアドレ
スに対応して設けられた数ビットの記憶領域であり、あ
るアドレスに格納された命令が基本命令である場合、そ
のアドレスに対応するビットメモリ群には、その基本命
令の実行結果によって実行、非実行が決定される応用命
令の数（命令数）が格納される。例えば、図１３に示し
た一連の命令を実行する場合、図９に示すように、基本
命令であるスタート命令ＳＴ（Ｘ０）が格納されたアド
レスに対応するビットメモリ群には命令数６が格納され
る。

【００３８】また、ビットメモリ群には、対応するアド
レスに格納されている命令に応じた情報が格納される。
例えば、ビットメモリ群に格納すべき情報を有する命令
としては、例えば、微分命令がある。この微分命令は、
入力接点の状態が変化した場合にのみ入力状態をＯＮ状
態とする命令で、前回の、入力接点の状態を読み出した
演算結果をビットメモリ群に格納しておき、その前回の
実行結果も参照して今回の実行結果を決定する命令であ
る。

【００３９】図８に基づいて説明した演算方法を実行す
る演算装置の一例を図１０に示す。図１０に示す演算装
置も、図５に示したスキップ処理ブロックと同様のスキ
ップ処理ブロックを備えたものであるが、図１０に示す
スキップ処理ブロックは、ビットメモリ群に格納された
命令数を読み込んで、スキップ処理に関する信号を出力
するように構成されている。

【００４０】以下、図１０に示す演算装置の動作につい
て説明する。読み込まれた命令がＩＤブロックで解読さ
れ、基本命令であると判断されると、その基本命令が格
納されていたアドレスに対応するビットメモリ群の命令
数がスキップ処理ブロックに格納される。その基本命令
がＷＢブロックに移行し、ビットアキュムレータに格納
された値よりスキップ可能と判断された場合、スキップ
処理ブロックがＩＦブロックにスキップ可能である旨の
信号を送り、これにより、ＩＦブロックは、次の基本命
令にスキップするためにプログラムカウンタに加算する
値である３をプログラムカウンタの値に加算して次の基
本命令を読み出す。この動作により非実行の応用命令は
スキップされる。但し、応用命令の数は固定ではないの
で、図３に基づいて説明した演算方法の場合と同様に、
命令数は、プログラムが実行される時、またはパイプラ
イン処理用にプログラムがコンパイルされる時にＣＰＵ
などによってビットメモリ群に格納されるように構成し
ておく。

【００４１】次に図１１に基づいて本発明の演算方法の
さらに異なる実施形態について説明する。図１１は、本
発明の演算方法に用いるビットメモリ群の構成を示す図
である。そのビットメモリ群は、命令が格納されるメモ
リのアドレスに対応して設けられ、命令数を格納する領
域と、スキップ禁止フラグであるスキップ禁止ビットを
格納する領域とを備えている。スキップ禁止ビットは、
基本命令に続く一連の応用命令の中に、基本命令の演算
結果に関わらず常時実行する応用命令がある場合に用い
るもので、例えば、スキップ禁止ビットが１の場合は基
本命令に続く応用命令をスキップすることを禁止するこ
ととし、スキップ禁止ビットが０の場合は応用命令をス
キップ可能としておく。スキップ禁止ビットには、プロ
グラムが実行される時、またはパイプライン処理用にプ
ログラムがコンパイルされる時に、常時実行する応用命
令が一連の応用命令の中に含まれているかをＣＰＵなど
が判断し、その結果に応じて、０または１の値が書き込
まれる。

【００４２】図１１に基づいて説明した演算方法を実行
する演算装置の一例を図１２に示す。図１２に示す演算
装置も、スキップ処理ブロックを備えているが、図１２
に示すスキップ処理ブロックは、ビットメモリ群に格納
されたスキップ禁止ビットに対応した動作を行うように
構成されている。

【００４３】図１２に示す演算装置の動作について説明
する。読み込まれた命令がＩＤブロックで解読され、基
本命令であると判断されると、その基本命令が格納され
ていたアドレスに対応するビットメモリ群に格納され
た、命令数及びスキップ禁止ビットがスキップ処理ブロ
ックに格納される。基本命令の実行の結果、ＷＢブロッ
クでビットアキュムレータに応用命令をスキップする旨
の情報が格納されていても、スキップ禁止ビットが１で
ありスキップ禁止となっていた場合、スキップ処理ブロ
ックは、ＩＦブロックにスキップ可能である旨の信号を
伝送しないように構成されている。これにより、基本命
令の実行結果に関わらず、基本命令に続く一連の応用命
令の中に常時実行する応用命令が存在した場合、一連の
応用命令がスキップされることはない。

【００４４】

【発明の効果】請求項１乃至請求項５記載の演算方法、
または、請求項６または請求項７記載の演算装置によれ
ば、非実行の応用命令をスキップすることができるの
で、高速化、命令処理効率の向上が図れる。

【図面の簡単な説明】

【図１】本発明の演算方法の一実施形態を示す説明図で
ある。

【図２】本発明の演算方法の一実施形態を示す説明図で
ある。

【図３】本発明の演算方法の異なる実施形態を示す説明
図である。

【図４】本発明の演算方法の命令の構成を示す説明図で
ある。

【図５】本発明の演算方法を実行する演算装置の一実施
形態を示すブロック図である。

【図６】本発明の演算方法のさらに異なる実施形態を示
す説明図である。

【図７】本発明の演算方法を実行する演算装置の異なる
実施形態を示すブロック図である。

【図８】本発明の演算方法のさらに異なる実施形態を示
す説明図である。

【図９】本発明の演算方法の命令の構成を示す説明図で
ある。

【図１０】本発明の演算方法を実行する演算装置のさら
に異なる実施形態を示すブロック図である。

【図１１】本発明の演算方法のさらに異なる実施形態を
示す説明図である。

【図１２】本発明の演算方法を実行する演算装置のさら
に異なる実施形態を示すブロック図である。

【図１３】演算装置が実行するプログラムの一例を示す
説明図である。

【図１４】演算装置の演算方法の一例を示す説明図であ
る。

【図１５】図１４に示した演算方法を実行する演算装置
の一例を示すブロック図である。

【図１６】パイプライン処理の動作を示す説明図であ
る。

【符号の説明】

ＳＴ（Ｘ０），ＳＴ（Ｘ１） スタート命令（基本命
令） Ｆ１〜Ｆ７ 転送命令（応用命令）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B013 AA06 BB13 5B022 AA01 BA00 CA03 CA06 CA08 DA06 EA02 FA01 5B033 AA02 AA13 BD01 CA04 CA25 DA15 5H220 BB03 CC06 CX01 EE04 JJ08 JJ16 JJ55

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ビット単位の演算を中心とする基本命令
   と、バイト単位またはワード単位などのデータ演算を中
   心とする応用命令を備え、各命令は、パイプライン動作
   で処理され、基本命令の実行結果により、その基本命令
   に続く一連の応用命令の実行、非実行が決定される演算
   装置の演算方法において、基本命令の実行結果により、
   その基本命令に続く一連の応用命令が非実行と判断され
   た場合に、次に実行すべき基本命令まで命令処理をスキ
   ップすることを特徴とする演算方法。
2. 【請求項２】 基本命令の命令に、その基本命令の実行
   結果に依存して実行、非実行が決定される応用命令の命
   令数の情報を含ませ、基本命令の実行結果により、その
   基本命令に続く一連の応用命令が非実行と判断された場
   合に、命令数に基づいて次の基本命令までの応用命令を
   スキップすることを特徴とする請求項１記載の演算方
   法。
3. 【請求項３】 基本命令の命令にスキップ禁止フラグを
   備え、そのスキップ禁止フラグが、その基本命令に続く
   一連の応用命令をスキップしない旨に設定されている場
   合、その基本命令の演算結果に関わらず、その基本命令
   に続く一連の応用命令をスキップしないことを特徴とす
   る請求項２記載の演算方法。
4. 【請求項４】 処理する命令が格納されているメモリの
   アドレス毎に複数ビットのビットデータ群が設けられて
   おり、基本命令が格納されているアドレスに対応するビ
   ットデータ群に、その基本命令の実行結果に依存して実
   行、非実行が決定される応用命令の命令数の情報を含ま
   せ、その基本命令の実行結果に基づいて、その基本命令
   に続く一連の応用命令が非実行と判定された場合、命令
   数に基づいて次の基本命令までの応用命令をスキップす
   ることを特徴とする請求項１記載の演算方法。
5. 【請求項５】 基本命令が格納されているメモリのアド
   レスに対応したビットデータ群にスキップ禁止フラグを
   設け、そのスキップ禁止フラグが、その基本命令に続く
   一連の応用命令をスキップしない旨に設定されている場
   合、その基本命令の演算結果に関わらず、その基本命令
   に続く一連の応用命令をスキップしないことを特徴とす
   る請求項４記載の演算方法。
6. 【請求項６】 ビット単位の演算を中心とする基本命令
   と、バイト単位またはワード単位などのデータ演算を中
   心とする応用命令を備え、各命令をパイプライン動作で
   処理し、基本命令の実行結果により、その基本命令に続
   く一連の応用命令の実行、非実行が決定される演算装置
   において、前記基本命令に続く一連の応用命令が非実行
   と判断された場合、その一連の応用命令の命令数に基づ
   いてプログラムカウンタを更新し、次の基本命令までの
   応用命令をスキップすることを特徴とする演算装置。
7. 【請求項７】 ビット単位の演算を中心とする基本命令
   と、バイト単位またはワード単位などのデータ演算を中
   心とする応用命令を備え、各命令をパイプライン動作で
   処理し、基本命令の実行結果により、その基本命令に続
   く一連の応用命令の実行、非実行が決定される演算装置
   において、格納されている基本命令に対応したスキップ
   禁止フラグを設け、そのスキップ禁止フラグが、前記基
   本命令に続く一連の応用命令をスキップ可能である旨に
   設定されており、前記基本命令に続く一連の応用命令が
   非実行と判断された場合、その一連の応用命令の命令数
   に基づいてプログラムカウンタを更新し、次の基本命令
   までの応用命令をスキップすると共に、そのスキップ禁
   止フラグが、前記基本命令に続く一連の応用命令をスキ
   ップしない旨に設定されている場合、前記基本命令の実
   行結果に関わらず、その基本命令に続く一連の応用命令
   をスキップしないことを特徴とする演算装置。