JP2001119600A - Dynamic horizontal linearity correction circuit - Google Patents

Dynamic horizontal linearity correction circuit

Info

Publication number
JP2001119600A
JP2001119600A JP29389699A JP29389699A JP2001119600A JP 2001119600 A JP2001119600 A JP 2001119600A JP 29389699 A JP29389699 A JP 29389699A JP 29389699 A JP29389699 A JP 29389699A JP 2001119600 A JP2001119600 A JP 2001119600A
Authority
JP
Japan
Prior art keywords
correction
horizontal
distortion
ray tube
cathode ray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29389699A
Other languages
Japanese (ja)
Inventor
Tatsuhisa Shimura
達久 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP29389699A priority Critical patent/JP2001119600A/en
Publication of JP2001119600A publication Critical patent/JP2001119600A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

PROBLEM TO BE SOLVED: To correct M-shaped distortion and inner pin distortion in a cathode ray tube over the entire screen with high accuracy. SOLUTION: The dynamic horizontal linearity correction circuit is provided with a horizontal deflection coil 11, a horizontal deflection circuit 13, a transformer 14 whose secondary winding 14b is connected to the horizontal deflection coil 11, a waveform generating circuit 15 that is provided to a primary winding 14a of the transformer 14 and outputs a correction waveform to cancel distortion in response to a distortion characteristic of the cathode ray tube synchronously with a vertical synchronizing signal 18 and a horizontal synchronizing signal 17 received by the cathode ray tube and a current amplifier 16. The current amplifier 16 amplifies the correction current with the correction waveform generated in the waveform generating circuit 15 and supplies the amplified current to the horizontal deflection coil 11 via the transformer 14 so as to adaptively correct distortion at an optional position on the display screen with respect to the distortion characteristic of the cathode ray tube so as to locally correct the horizontal linearity.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、陰極線管表示装置
において水平偏向の直線性を補正するダイナミック水平
リニアリティ補正回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dynamic horizontal linearity correction circuit for correcting linearity of horizontal deflection in a cathode ray tube display.

【0002】[0002]

【従来の技術】テレビジョン受像機、コンピュータディ
スプレイ、その他の各種モニタなどに使用される陰極線
管表示装置は、電子ビームを走査偏向する際の水平偏向
や垂直偏向の直線性を補正する補正回路を備えている。
一般に、陰極線管の管面内壁曲率の中心と、偏向コイル
が発生する磁界の偏向中心とは異なっており、この差異
に起因する水平方向の直線性(水平リニアリティ)は、
画面中央部で縮まり左右の周辺部に行くに従って伸びる
パターンになる。この水平リニアリティパターンを補正
し、歪みの少ない表示画面を得るために、従来より種々
の水平リニアリティ補正回路が提案されている。
2. Description of the Related Art A cathode ray tube display device used for a television receiver, a computer display, and other various monitors includes a correction circuit for correcting the linearity of horizontal deflection and vertical deflection when scanning and deflecting an electron beam. Have.
In general, the center of the curvature of the inner wall of the cathode ray tube is different from the center of deflection of the magnetic field generated by the deflection coil, and the horizontal linearity (horizontal linearity) resulting from this difference is as follows:
The pattern shrinks at the center of the screen and extends toward the left and right peripheral portions. In order to correct the horizontal linearity pattern and obtain a display screen with less distortion, various horizontal linearity correction circuits have been conventionally proposed.

【0003】図7は従来の水平リニアリティ補正回路の
構成例を示すブロック図である。この回路は、水平偏向
コイル51、コンデンサ52、及び水平偏向回路53が
直列接続された水平偏向部と、垂直偏向コイル54及び
垂直偏向回路55が直列接続された垂直偏向部との間
に、過飽和リアクタ56を設けた構成を有する。過飽和
リアクタ56は偏向ヨークに実装されている。この構成
において、水平偏向コイル51のインダクタンスとこれ
に直列接続したコンデンサ52とで共振回路を形成し、
水平偏向回路53より出力される水平偏向電流にコサイ
ン波形電流を重畳し、画面の左右周辺部に対して中央部
の偏向速度を速くすることによって水平リニアリティの
補正を行っている。この補正を一般にS字補正と称して
いる。
FIG. 7 is a block diagram showing a configuration example of a conventional horizontal linearity correction circuit. This circuit includes a supersaturation circuit between a horizontal deflection unit in which a horizontal deflection coil 51, a capacitor 52, and a horizontal deflection circuit 53 are connected in series, and a vertical deflection unit in which a vertical deflection coil 54 and a vertical deflection circuit 55 are connected in series. It has a configuration in which a reactor 56 is provided. The supersaturated reactor 56 is mounted on the deflection yoke. In this configuration, a resonance circuit is formed by the inductance of the horizontal deflection coil 51 and the capacitor 52 connected in series thereto,
The horizontal linearity is corrected by superimposing a cosine waveform current on the horizontal deflection current output from the horizontal deflection circuit 53 and increasing the deflection speed in the central portion with respect to the left and right peripheral portions of the screen. This correction is generally called S-shaped correction.

【0004】また、偏向ヨークの特性により生じる縦線
のインナーピン歪み(糸巻き型歪み)については、水平
偏向コイル51に直列挿入された過飽和リアクタ56の
飽和点を垂直偏向電流により発生する磁界で変調し、垂
直偏向位置において過飽和リアクタ56のインダクタン
スを動的に変化させ、画面上部及び下部のS字補正量を
中央部に比べ少なくすることによって、インナーピン歪
みの補正を行っている。
With respect to vertical pin inner pin distortion (pincushion distortion) caused by the characteristics of the deflection yoke, the saturation point of a supersaturated reactor 56 inserted in series with the horizontal deflection coil 51 is modulated by a magnetic field generated by a vertical deflection current. Then, the inductance of the supersaturated reactor 56 is dynamically changed at the vertical deflection position, and the S-shaped correction amount at the upper and lower portions of the screen is made smaller than that at the center portion, thereby correcting the inner pin distortion.

【0005】[0005]

【発明が解決しようとする課題】最近普及しつつある平
面状の陰極線管(フラット陰極線管)では、管面内壁曲
率の中心はほぼ無限遠であり、偏向コイルが発生する磁
界の偏向中心との差が大きく、S字補正を行う場合のコ
サイン波形の変調量が大きくなるため、これに伴って本
来補正に必要な波形とコサイン波形との差が顕在化して
きている。この結果、水平リニアリティパターンは、図
8に示すように、画面の中央部、右端部、左端部でほぼ
均等で、その中間部はやや伸びるといった英大文字のM
字の形状をした歪み(以下、M字歪みという)を生じ
る。
In a flat cathode ray tube (flat cathode ray tube) which has recently become widespread, the center of the curvature of the inner wall of the tube surface is almost infinite, and the center of the curvature of the magnetic field generated by the deflection coil is different from the center of the deflection. Since the difference is large and the modulation amount of the cosine waveform when performing the S-shaped correction is large, the difference between the waveform originally required for the correction and the cosine waveform is becoming apparent. As a result, as shown in FIG. 8, the horizontal linearity pattern is substantially equal at the center, the right end, and the left end of the screen, and the middle portion of the horizontal M is slightly extended.
A distortion in the shape of a letter (hereinafter, referred to as an M-shaped distortion) occurs.

【0006】また、インナーピン歪みについても、陰極
線管の管面内壁曲率の中心と偏向コイルが発生する磁界
の偏向中心との差が大きいフラット陰極線管では、他の
補正項目(特にコンバージェンス)を優先して設計する
と、曲面状の陰極線管と比較して大きなものとなる。図
9(A)に示すようなインナーピン歪みを上記従来例の
補正回路のように非線形な素子である過飽和リアクタを
用いて補正すると、過飽和リアクタが飽和する前後で局
所的な変化が発生し、図9(B)に示すような画面上で
いびつな形状の違和感のある歪みが観測される。
As for the inner pin distortion, other correction items (particularly, convergence) are prioritized in a flat cathode ray tube having a large difference between the center of the curvature of the inner wall surface of the cathode ray tube and the deflection center of the magnetic field generated by the deflection coil. When designed in such a manner, the size becomes larger than that of a curved cathode ray tube. When the inner pin distortion as shown in FIG. 9A is corrected using a supersaturated reactor which is a non-linear element as in the conventional correction circuit, a local change occurs before and after the supersaturated reactor is saturated, On the screen as shown in FIG. 9B, an unnatural distortion of an irregular shape is observed.

【0007】このように、従来の水平リニアリティ補正
回路では、特にフラット陰極線管に対して用いた場合
に、M字歪みやインナーピン歪みを画面全体にわたって
十分に補正することができず、表示画面に局所的な歪み
が生じてしまうという問題点があった。
As described above, the conventional horizontal linearity correction circuit cannot sufficiently correct the M-shaped distortion and the inner pin distortion over the entire screen, particularly when used for a flat cathode ray tube. There is a problem that local distortion occurs.

【0008】本発明は、上記事情に鑑みてなされたもの
で、陰極線管におけるM字歪みやインナーピン歪みを画
面全体にわたって精度良く補正することができ、歪みの
ない高画質の表示画面を得ることが可能なダイナミック
水平リニアリティ補正回路を提供することを目的とす
る。
The present invention has been made in view of the above circumstances, and is capable of accurately correcting M-shaped distortion and inner pin distortion in a cathode ray tube over the entire screen to obtain a high-quality display screen without distortion. It is an object of the present invention to provide a dynamic horizontal linearity correction circuit capable of performing the above.

【0009】[0009]

【課題を解決するための手段】本発明によるダイナミッ
ク水平リニアリティ補正回路は、水平偏向コイルと接続
され、陰極線管に対する水平偏向電流を生成する水平偏
向回路と、一次巻線及び二次巻線を有し、二次巻線側が
前記水平偏向コイルと接続されたトランスと、前記トラ
ンスの一次巻線側に設けられ、前記陰極線管に入力され
る垂直同期信号及び水平同期信号と同期して、前記陰極
線管の歪み特性に応じて歪みを打ち消すように水平偏向
の直線性を補正するための補正波形を出力する補正波形
発生手段と、を備えている。
SUMMARY OF THE INVENTION A dynamic horizontal linearity correction circuit according to the present invention is connected to a horizontal deflection coil and has a horizontal deflection circuit for generating a horizontal deflection current for a cathode ray tube, and a primary winding and a secondary winding. A transformer having a secondary winding connected to the horizontal deflection coil; and a transformer provided on the primary winding of the transformer and synchronizing with a vertical synchronization signal and a horizontal synchronization signal input to the cathode ray tube. Correction waveform generating means for outputting a correction waveform for correcting the linearity of horizontal deflection so as to cancel the distortion according to the distortion characteristic of the tube.

【0010】さらに、前記補正波形発生手段の出力段
に、前記陰極線管の水平帰線期間、又は水平帰線期間及
び垂直帰線期間における所定の位相位置で、前記補正波
形発生手段と前記トランスの一次巻線側とを開放するス
イッチ手段を備えることが好ましい。
Further, the output stage of the correction waveform generating means is provided with the correction waveform generating means and the transformer at a predetermined phase position in a horizontal retrace period or a horizontal retrace period and a vertical retrace period of the cathode ray tube. It is preferable to provide a switch for opening the primary winding.

【0011】また、本発明によるダイナミック水平リニ
アリティ補正回路は、水平偏向コイルと接続され、陰極
線管に対する水平偏向電流を生成する水平偏向回路と、
前記陰極線管に入力される垂直同期信号及び水平同期信
号と同期して、前記陰極線管の歪み特性に応じて歪みを
打ち消すように水平偏向の直線性を補正するための補正
波形を出力する補正波形発生手段と、前記補正波形発生
手段と前記水平偏向コイル及び水平偏向回路とを絶縁状
態で結合し、前記補正波形による補正電流を前記水平偏
向コイルに供給する補正電流供給手段と、を備えてい
る。
A dynamic horizontal linearity correction circuit according to the present invention is connected to a horizontal deflection coil and generates a horizontal deflection current for a cathode ray tube.
A correction waveform for outputting a correction waveform for correcting the linearity of horizontal deflection so as to cancel the distortion according to the distortion characteristics of the cathode ray tube in synchronization with the vertical synchronization signal and the horizontal synchronization signal input to the cathode ray tube. Generating means, and correction current supply means for connecting the correction waveform generating means, the horizontal deflection coil and the horizontal deflection circuit in an insulated state, and supplying a correction current based on the correction waveform to the horizontal deflection coil. .

【0012】また、前記補正波形発生手段は、前記陰極
線管の歪み特性に応じて予め設定した補正データを格納
する記憶手段と、前記垂直同期信号及び水平同期信号と
同期した所定タイミングで前記補正データを読み出す出
力制御手段とを有することが好ましい。
The correction waveform generating means includes a storage means for storing correction data set in advance according to a distortion characteristic of the cathode ray tube, and the correction data at a predetermined timing synchronized with the vertical synchronizing signal and the horizontal synchronizing signal. Output control means for reading out the data.

【0013】また、前記補正波形発生手段は、前記補正
波形として、水平位置において補正量を中央部、右端
部、左端部で小さく、その中間部で大きくなるように変
化させてM字歪みを補正するとともに、垂直位置におい
て補正量を中央部で大きく、上端部、下端部で小さくな
るように変化させてインナーピン歪みを補正する補正波
形信号を出力することが好ましい。
The correction waveform generating means corrects the M-shaped distortion by changing the correction amount in the horizontal position so that the correction amount is small at the center, right end, and left end, and large at the middle. At the same time, it is preferable to output a correction waveform signal for correcting the inner pin distortion by changing the correction amount at the vertical position so as to be larger at the center and smaller at the upper and lower ends.

【0014】上記構成において、補正波形発生手段によ
り、陰極線管の歪み特性に応じて歪みを打ち消すような
補正波形を出力し、トランスなどの補正電流供給手段を
介して、水平偏向回路からの水平偏向電流とともに補正
電流を水平偏向コイルに供給する。これにより、陰極線
管の歪み特性に対し表示画面上の任意の位置で適応的な
補正がなされ、局所的な水平リニアリティの補正が可能
となる。この結果、管面内壁曲率の中心と偏向コイルが
発生する磁界の偏向中心との差などから発生するM字歪
みやインナーピン歪みなどの複雑な水平リニアリティの
歪みに対しても画面全体にわたって精度の高い補正がな
され、歪みのない高画質の表示画面が得られる。また、
非線形特性を有する過飽和リアクタを用いることなくイ
ンナーピン歪みの補正などが行えるため、表示画面上の
局所的な歪みの発生や水平偏向の能率低下が防止され、
補正回路の消費電力が削減される。
In the above arrangement, the correction waveform generating means outputs a correction waveform for canceling the distortion in accordance with the distortion characteristics of the cathode ray tube, and outputs the horizontal deflection from the horizontal deflection circuit via the correction current supply means such as a transformer. A correction current is supplied to the horizontal deflection coil together with the current. Thereby, the distortion characteristic of the cathode ray tube is adaptively corrected at an arbitrary position on the display screen, and local horizontal linearity can be corrected. As a result, even for complicated horizontal linearity distortions such as M-shaped distortion and inner pin distortion caused by the difference between the center of the inner wall curvature of the tube face and the deflection center of the magnetic field generated by the deflection coil, the accuracy can be improved over the entire screen. High correction is performed, and a high-quality display screen without distortion is obtained. Also,
Since the correction of the inner pin distortion can be performed without using a saturable reactor having a non-linear characteristic, the occurrence of local distortion on the display screen and a decrease in the efficiency of horizontal deflection are prevented.
The power consumption of the correction circuit is reduced.

【0015】また、スイッチ手段により、陰極線管の水
平帰線期間、又は水平帰線期間及び垂直帰線期間におけ
る所定の位相位置で、好ましくはこれらの帰線期間の全
体で、補正波形発生手段とトランスの一次巻線側とを開
放することによって、帰線期間中に発生するフライバッ
クパルスがトランスに励磁されても補正波形発生手段に
電圧が加わらないようになるため、帰線期間中は補正波
形発生手段に設けられる増幅回路が水平偏向回路の負荷
とはならず、回路の消費電力が抑制される。
Further, the switch means causes the correction waveform generating means to operate at a predetermined phase position in the horizontal retrace period of the cathode ray tube, or in the horizontal retrace period and the vertical retrace period, preferably in the entire retrace period. By opening the primary winding of the transformer, even if the flyback pulse generated during the flyback period is excited in the transformer, no voltage is applied to the correction waveform generating means. The amplification circuit provided in the waveform generating means does not load the horizontal deflection circuit, and the power consumption of the circuit is suppressed.

【0016】補正波形発生手段は、陰極線管の歪み特性
に応じて予め設定した補正データを記憶手段に格納して
おき、出力制御手段により垂直同期信号及び水平同期信
号と同期した所定タイミングで補正データを読み出すこ
とによって、表示画面上の任意の位置で陰極線管の特性
に合わせて適切に歪みを打ち消すことができるように、
水平走査及び垂直走査の各画面上の位置に対応するタイ
ミングで所定の補正量を有する補正波形が出力される。
The correction waveform generating means stores correction data preset according to the distortion characteristics of the cathode ray tube in the storage means, and outputs the correction data at a predetermined timing synchronized with the vertical synchronizing signal and the horizontal synchronizing signal by the output control means. By reading the, the distortion can be appropriately canceled at any position on the display screen according to the characteristics of the cathode ray tube,
A correction waveform having a predetermined correction amount is output at a timing corresponding to a position on each screen of the horizontal scanning and the vertical scanning.

【0017】また、補正波形発生手段は、水平位置にお
いて補正量を中央部、右端部、左端部で小さく、その中
間部で大きくなるように変化させた補正波形を生成して
出力することにより、表示画面上のM字歪みが適正に補
正される。また、垂直位置において補正量を中央部で大
きく、上端部、下端部で小さくなるように変化させた補
正波形を生成して出力することにより、表示画面上のイ
ンナーピン歪みが適正に補正される。
The correction waveform generating means generates and outputs a correction waveform in which the correction amount is changed at the horizontal position so that the correction amount is small at the center, right end, and left end, and is large at the middle. M-shaped distortion on the display screen is properly corrected. Also, by generating and outputting a correction waveform in which the correction amount is changed to be larger at the center and smaller at the upper and lower ends at the vertical position, the inner pin distortion on the display screen is properly corrected. .

【0018】[0018]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 [第1実施形態]図1は本発明の第1実施形態に係る水
平リニアリティ補正回路の構成を示すブロック図であ
る。本実施形態の水平リニアリティ補正回路は、陰極線
管の特性に対応して予め設定した所定の補正波形を発生
し、この補正波形を水平偏向回路に供給することによ
り、水平リニアリティの補正を任意に適応的に(ダイナ
ミックに)行うようにしている。
Embodiments of the present invention will be described below with reference to the drawings. [First Embodiment] FIG. 1 is a block diagram showing a configuration of a horizontal linearity correction circuit according to a first embodiment of the present invention. The horizontal linearity correction circuit of the present embodiment generates a predetermined correction waveform set in advance corresponding to the characteristics of the cathode ray tube, and supplies the correction waveform to the horizontal deflection circuit, thereby arbitrarily adapting the correction of the horizontal linearity. (Dynamic).

【0019】水平リニアリティ補正回路は、水平偏向コ
イル11、コンデンサ12、水平偏向回路13が直列接
続された水平偏向部を有しており、この水平偏向コイル
11及び水平偏向回路13にはトランス14の二次巻線
14bが直列接続されている。また、水平同期信号(H.
Sync)17及び垂直同期信号(V.Sync)18に基づいて
所定の補正波形を出力する波形発生回路15と、波形発
生回路15の出力を電流増幅する増幅回路である電流ア
ンプ16とを有しており、電流アンプ16の出力端がト
ランス14の一次巻線14aに接続されている。すなわ
ち、波形発生回路15を備えた補正波形発生手段に該当
する補正波形発生部と、水平偏向コイル11及び水平偏
向回路13を備えた水平偏向部とが、補正電流供給手段
に該当するトランス14によって電気的に分離され、こ
のトランス14を介して絶縁状態で結合されている。
The horizontal linearity correction circuit has a horizontal deflection section in which a horizontal deflection coil 11, a capacitor 12, and a horizontal deflection circuit 13 are connected in series. The secondary winding 14b is connected in series. The horizontal sync signal (H.
Sync) 17 and a vertical synchronizing signal (V.Sync) 18 and a waveform generating circuit 15 for outputting a predetermined correction waveform, and a current amplifier 16 which is an amplifying circuit for current amplifying the output of the waveform generating circuit 15. The output terminal of the current amplifier 16 is connected to the primary winding 14a of the transformer 14. That is, the correction waveform generator corresponding to the correction waveform generator having the waveform generator 15 and the horizontal deflection unit including the horizontal deflection coil 11 and the horizontal deflection circuit 13 are controlled by the transformer 14 corresponding to the correction current supply. They are electrically separated and are insulated via this transformer 14.

【0020】トランス14は、好ましくは結合度の十分
高いものを用い、図示しない陰極線管の水平走査及び垂
直走査を行う期間にインダクタンス等の特性が平坦で変
化しないようにするのが望ましい。水平偏向回路13
は、AFC回路等を備えた公知の回路を適宜用いればよ
い。
The transformer 14 preferably has a sufficiently high degree of coupling, and it is desirable that characteristics such as inductance are flat and do not change during the horizontal scanning and vertical scanning of a cathode ray tube (not shown). Horizontal deflection circuit 13
A known circuit having an AFC circuit or the like may be used as appropriate.

【0021】次に、上記のように構成された水平リニア
リティ補正回路の動作について説明する。本実施形態で
は、波形発生回路15において、水平同期信号17及び
垂直同期信号18に同期して、表示装置に搭載している
陰極線管の歪み特性に応じた補正波形を生成し、この補
正波形をトランス14を介して水平偏向コイル11及び
水平偏向回路13に供給する。
Next, the operation of the horizontal linearity correction circuit configured as described above will be described. In the present embodiment, the waveform generation circuit 15 generates a correction waveform according to the distortion characteristics of the cathode ray tube mounted on the display device in synchronization with the horizontal synchronization signal 17 and the vertical synchronization signal 18, and generates the correction waveform. The power is supplied to the horizontal deflection coil 11 and the horizontal deflection circuit 13 via the transformer 14.

【0022】波形発生回路15から出力される補正波形
信号による電流(以下、補正電流という)は、電流アン
プ16で増幅された後、トランス14の一次巻線14a
に流れる。これに伴い、インピーダンス変換された補正
電流がトランス14の二次巻線14bに流れ、水平偏向
回路13の出力の偏向電流に補正電流が重畳されて水平
偏向コイル11に印加される。この補正電流により、所
望の水平リニアリティ補正が得られる。
A current (hereinafter, referred to as a correction current) based on a correction waveform signal output from the waveform generation circuit 15 is amplified by a current amplifier 16 and then amplified by a primary winding 14a of a transformer 14.
Flows to Accordingly, the correction current having undergone the impedance conversion flows through the secondary winding 14b of the transformer 14, and the correction current is superimposed on the deflection current output from the horizontal deflection circuit 13 and applied to the horizontal deflection coil 11. With this correction current, a desired horizontal linearity correction can be obtained.

【0023】ここで、波形発生回路15の一例を挙げ
る。図2は波形発生回路の構成例を示すブロック図であ
る。
Here, an example of the waveform generating circuit 15 will be described. FIG. 2 is a block diagram showing a configuration example of the waveform generation circuit.

【0024】本例の波形発生回路は、マイクロコンピュ
ータやDSP等からなり波形データの生成を行う制御回
路21、波形データを記憶する記憶手段としての波形R
AM22、水平同期信号17を逓倍する逓倍回路23、
逓倍回路23の出力及び水平同期信号17に基づき波形
RAM22の列アドレス信号を生成する列アドレスカウ
ンタ24、水平同期信号17及び垂直同期信号18に基
づき波形RAM22の行アドレス信号を生成する行アド
レスカウンタ25、波形RAM22からのデータ出力を
アナログ信号に変換するデジタル−アナログ変換回路2
6を備えて構成される。
The waveform generating circuit of the present embodiment comprises a microcomputer 21 or a DSP for generating waveform data, and a waveform R as a storage means for storing waveform data.
AM22, a multiplying circuit 23 for multiplying the horizontal synchronizing signal 17,
A column address counter 24 that generates a column address signal of the waveform RAM 22 based on the output of the multiplying circuit 23 and the horizontal synchronization signal 17, and a row address counter 25 that generates a row address signal of the waveform RAM 22 based on the horizontal synchronization signal 17 and the vertical synchronization signal 18. Digital-analog conversion circuit 2 for converting the data output from waveform RAM 22 into an analog signal
6 is provided.

【0025】この波形発生回路では、制御回路21によ
って予め発生させたい補正波形の波形データを波形RA
M22に格納しておく。このとき、例えば、制御回路2
1より波形RAM22に書込アドレス及び書込データを
与えることにより、水平方向及び垂直方向の二次元的な
波形データを書き込む。この波形データは、使用する陰
極線管について、補正を行わない状態での歪み特性を予
め計測し、この歪みをキャンセルできるような補正波形
を算出することにより求める。すなわち、陰極線管の特
性(特に管面内壁曲率と偏向ヨークの特性)などに応じ
て、表示画面上の水平走査及び垂直走査の各位置におい
て最適な補正結果が得られる波形データを求めて採用す
る。
In this waveform generation circuit, the control circuit 21 converts the waveform data of the correction waveform to be generated in advance into the waveform RA.
It is stored in M22. At this time, for example, the control circuit 2
By applying a write address and write data to the waveform RAM 22 from step 1, two-dimensional waveform data in the horizontal and vertical directions is written. The waveform data is obtained by previously measuring distortion characteristics of a cathode ray tube to be used in a state where no correction is performed, and calculating a correction waveform that can cancel the distortion. That is, in accordance with the characteristics of the cathode ray tube (especially, the curvature of the inner wall of the tube surface and the characteristics of the deflection yoke) and the like, waveform data that can obtain an optimum correction result at each position of horizontal scanning and vertical scanning on the display screen is obtained and adopted. .

【0026】水平同期信号17は、逓倍回路23に入力
されるとともに、列アドレスカウンタ24のリセット入
力に入力される。逓倍回路23は、水平同期信号17を
逓倍して列アドレスカウンタ24のクロックを発生し、
クロック入力に入力する。この逓倍回路23は、一般的
なフェーズロックループ(PLL)とカウンタの組み合
わせで実現できる。列アドレスカウンタ24は、水平同
期信号17に同期した波形RAM22の列アドレス(R
AMアドレス上位)を発生する。すなわち、水平同期信
号17の1水平走査期間(1H期間)ごとに列アドレス
カウンタ24がリセットされ、逓倍回路23から出力さ
れる1クロックごとに順次加算された列アドレスが生成
されて波形RAM22に入力される。
The horizontal synchronizing signal 17 is input to a multiplying circuit 23 and also to a reset input of a column address counter 24. The multiplication circuit 23 multiplies the horizontal synchronization signal 17 to generate a clock for the column address counter 24,
Input to clock input. The multiplier circuit 23 can be realized by a combination of a general phase lock loop (PLL) and a counter. The column address counter 24 stores the column address (R) of the waveform RAM 22 synchronized with the horizontal synchronization signal 17.
AM address). That is, the column address counter 24 is reset for each horizontal scanning period (1H period) of the horizontal synchronizing signal 17, and a column address sequentially added for each clock output from the multiplying circuit 23 is generated and input to the waveform RAM 22. Is done.

【0027】また、水平同期信号17は、行アドレスカ
ウンタ25のクロックとしてクロック入力に入力され、
垂直同期信号18が行アドレスカウンタ25のリセット
入力に入力される。行アドレスカウンタ25は、水平同
期信号17と垂直同期信号18の双方に同期した波形R
AM22の行アドレス(RAMアドレス下位)を発生す
る。すなわち、垂直同期信号18の1垂直走査期間(1
V期間)ごとに行アドレスカウンタ25がリセットさ
れ、水平同期信号17による1クロックごとに順次加算
された行アドレスが生成されて波形RAM22に入力さ
れる。
The horizontal synchronizing signal 17 is input to a clock input as a clock of a row address counter 25,
The vertical synchronization signal 18 is input to a reset input of the row address counter 25. The row address counter 25 outputs a waveform R synchronized with both the horizontal synchronizing signal 17 and the vertical synchronizing signal 18.
A row address (lower RAM address) of AM22 is generated. That is, one vertical scanning period (1
The row address counter 25 is reset every V period), and a row address sequentially added for each clock by the horizontal synchronization signal 17 is generated and input to the waveform RAM 22.

【0028】上記逓倍回路23、列アドレスカウンタ2
4、行アドレスカウンタ25により出力制御手段が構成
され、これらの列アドレス及び行アドレスを読出アドレ
スとして波形RAM22に与えることにより、波形RA
M22のデータ出力には補正波形に対応するデジタルの
波形データが水平同期信号17及び垂直同期信号18に
同期したタイミングで時分割に順次出力される。この波
形データをデジタル−アナログ変換回路26によってア
ナログ信号に変換することにより、所定の補正波形信号
を得ることができる。
The multiplying circuit 23, column address counter 2
4. An output control means is constituted by the row address counter 25. By giving these column address and row address to the waveform RAM 22 as read addresses, the waveform RA
Digital waveform data corresponding to the correction waveform is sequentially output to the data output of M22 in a time-division manner at a timing synchronized with the horizontal synchronization signal 17 and the vertical synchronization signal 18. By converting this waveform data into an analog signal by the digital-analog conversion circuit 26, a predetermined corrected waveform signal can be obtained.

【0029】図3に本実施形態の水平リニアリティ補正
回路において用いられる補正電流の一例を示す。図3
(A)は水平方向の補正電流(水平レート補正電流)
を、図3(B)は垂直方向の補正電流(垂直レート補正
電流)をそれぞれ示している。補正電流は、図3のよう
な波形形状で水平位置及び垂直位置において適宜大きさ
を変化させ、常に適切な補正がなされるようにする。こ
の補正電流に対応する波形データを波形発生回路15に
設定しておく。
FIG. 3 shows an example of a correction current used in the horizontal linearity correction circuit of the present embodiment. FIG.
(A) is a horizontal correction current (horizontal rate correction current)
FIG. 3B shows a vertical correction current (vertical rate correction current). The correction current has a waveform shape as shown in FIG. 3 and the magnitude is appropriately changed at the horizontal position and the vertical position so that appropriate correction is always performed. Waveform data corresponding to the correction current is set in the waveform generation circuit 15.

【0030】図3のような補正電流をトランス14を介
して水平偏向コイル11に印加することにより、任意に
局所的に水平リニアリティの補正が行われる。すなわ
ち、水平方向ではS字補正を行いつつ、補正量を水平位
置で適宜変化させる(中央部、右端部、左端部で小さ
く、その中間部で大きくなるようにする)ことにより、
フラット陰極線管などで生じるM字歪みが補正される。
また、垂直方向ではインナーピン歪みの補正量を垂直位
置に応じて適宜変化させる(中央部で大きく、上端部、
下端部で小さくなるようにする)ことにより、インナー
ピン歪みが適切に補正され、垂直方向に歪みの無い直線
の表示画面を得ることができる。
By applying a correction current as shown in FIG. 3 to the horizontal deflection coil 11 via the transformer 14, the horizontal linearity is arbitrarily and locally corrected. That is, while performing the S-shaped correction in the horizontal direction, the correction amount is appropriately changed at the horizontal position (to be small at the center, the right end, and the left end, and to be large at the middle thereof).
M-shaped distortion generated in a flat cathode ray tube or the like is corrected.
In the vertical direction, the correction amount of the inner pin distortion is appropriately changed according to the vertical position (large in the center portion, upper end portion,
By making it smaller at the lower end), the inner pin distortion is appropriately corrected, and a straight display screen without distortion in the vertical direction can be obtained.

【0031】図4は本実施形態におけるインナーピン歪
みの補正例を示したものである。図4(A)に示すよう
な中央部で最大歪み量D(例えば1.5mm)のインナー
ピン歪みに対して、上述したような補正電流を用いるこ
とによって、歪みが完全に除去され、図4(B)に示す
ように最適な補正がなされた表示画面が得られる。
FIG. 4 shows an example of correcting the inner pin distortion in this embodiment. For the inner pin distortion having the maximum distortion amount D (for example, 1.5 mm) at the center as shown in FIG. 4A, the distortion is completely removed by using the correction current as described above. As shown in (B), a display screen on which the optimum correction has been made is obtained.

【0032】このように、本実施形態によれば、陰極線
管の歪み特性に対し適応的な補正がなされ、従来では困
難であった局所的な水平リニアリティの補正が可能であ
る。この結果、管面内壁曲率の中心と偏向コイルが発生
する磁界の偏向中心との差などから発生するM字歪みや
インナーピン歪みなどの複雑な水平リニアリティの歪み
に対しても画面全体にわたって精度の高い補正を行うこ
とができ、歪みのない高画質の表示画面を得ることがで
きる。また、インナーピン歪みの補正などに従来用いて
いた非線形特性を有する過飽和リアクタを削除すること
ができるため、表示画面上の局所的な歪みの発生や水平
偏向の能率低下を防止でき、消費電力の少ない補正回路
を構成できる。
As described above, according to the present embodiment, the distortion characteristic of the cathode ray tube is adaptively corrected, and the local horizontal linearity, which has been difficult in the related art, can be corrected. As a result, even for complicated horizontal linearity distortions such as M-shaped distortion and inner pin distortion caused by the difference between the center of the inner wall curvature of the tube face and the deflection center of the magnetic field generated by the deflection coil, the accuracy can be improved over the entire screen. High correction can be performed, and a high-quality display screen without distortion can be obtained. In addition, since a saturable reactor having nonlinear characteristics, which has been conventionally used for correcting inner pin distortion, can be eliminated, it is possible to prevent local distortion on a display screen and a decrease in efficiency of horizontal deflection, thereby reducing power consumption. A small number of correction circuits can be configured.

【0033】[第2実施形態]図5は本発明の第2実施
形態に係る水平リニアリティ補正回路の構成を示すブロ
ック図である。第2実施形態は、波形発生回路15及び
電流アンプ16の出力段に補正電流をオン・オフするス
イッチ回路31を設けた構成である。その他の部分は第
1実施形態と同様であり、同一構成要素には同一符号を
付して説明を省略する。
[Second Embodiment] FIG. 5 is a block diagram showing a configuration of a horizontal linearity correction circuit according to a second embodiment of the present invention. The second embodiment has a configuration in which a switch circuit 31 for turning on and off a correction current is provided at an output stage of the waveform generation circuit 15 and the current amplifier 16. Other parts are the same as those of the first embodiment, and the same components are denoted by the same reference numerals and description thereof will be omitted.

【0034】第2実施形態では、水平帰線期間、又は水
平帰線期間及び垂直帰線期間の期間全体、或いはこれら
の期間中の所定の位相位置において、スイッチ手段に該
当するスイッチ回路31をオフにしてトランス14の一
次巻線14a側を開放する。スイッチ回路31の切換制
御は、表示装置に一般的に設けられている映像信号の処
理や制御を行うためのブランキング回路とか、前述した
波形発生回路で用いられるマイクロコンピュータやDS
P等により構成された制御回路、水平走査のドライブ信
号等を発生する駆動用プロセッサなど、表示装置の内蔵
回路において生成される同期信号(望ましくはブランキ
ング信号)を利用した切換信号によってオン・オフを行
えばよい。
In the second embodiment, the switch circuit 31 corresponding to the switch means is turned off in the horizontal retrace period, or in the entire period of the horizontal retrace period and the vertical retrace period, or in a predetermined phase position during these periods. Then, the primary winding 14a side of the transformer 14 is opened. The switching control of the switch circuit 31 is performed by a blanking circuit generally provided in a display device for processing and controlling a video signal, a microcomputer used in the above-described waveform generation circuit, or a DS or the like.
On / off by a switching signal using a synchronizing signal (preferably a blanking signal) generated in a built-in circuit of the display device, such as a control circuit constituted by P, a drive processor for generating a horizontal scanning drive signal, and the like. Should be performed.

【0035】図6はスイッチ回路の切換動作の一例を示
すタイムチャートである。本実施形態では、例えばフラ
イバックパルスが発生する水平帰線期間のあいだ、切換
信号をオフとしてスイッチ回路31をオフにし、トラン
ス14の一次巻線14a側を開放して補正電流が出力さ
れないようにする。これにより、トランス14において
水平方向のリトレース期間中に発生するフライバックパ
ルスが一次巻線14a側に励磁されても、電流アンプ1
6に電圧が加わらないようにすることができる。なお、
水平帰線期間及び垂直帰線期間の双方でスイッチ回路3
1をオフにする場合も水平帰線期間のみの場合と同様に
切換制御を行えばよい。
FIG. 6 is a time chart showing an example of the switching operation of the switch circuit. In the present embodiment, for example, during a horizontal flyback period in which a flyback pulse is generated, the switching signal is turned off to turn off the switch circuit 31, and the primary winding 14a of the transformer 14 is opened so that the correction current is not output. I do. Thus, even if the flyback pulse generated during the horizontal retrace period in the transformer 14 is excited on the primary winding 14a side, the current amplifier 1
6 can be prevented from being applied with a voltage. In addition,
Switch circuit 3 in both horizontal retrace period and vertical retrace period
When 1 is turned off, the switching control may be performed in the same manner as in the case of only the horizontal flyback period.

【0036】水平方向のリトレース期間中にフライバッ
クパルスが発生してトランス14の一次巻線14a側に
励磁されると、一次巻線14aに直列接続された電流ア
ンプ16に励磁による起電力が印加されて電流アンプ1
6の損失が増大する。これを防止するために、トランス
14の一次巻線14a側を開放することによって、水平
帰線期間中は電流アンプ16が水平偏向回路13の負荷
とならないようにできるため、供給側の水平偏向回路1
3と負荷側の電流アンプ16の双方での回路消費電力を
抑えることが可能となる。
When a flyback pulse is generated during the horizontal retrace period and excited on the primary winding 14a side of the transformer 14, an electromotive force by excitation is applied to the current amplifier 16 connected in series to the primary winding 14a. Current amplifier 1
6 increases. In order to prevent this, the primary amplifier 14a side of the transformer 14 is opened so that the current amplifier 16 does not become a load of the horizontal deflection circuit 13 during the horizontal retrace period. 1
It is possible to reduce the circuit power consumption in both the current amplifier 3 and the load-side current amplifier 16.

【0037】このように、第2実施形態では、第1実施
形態と同様に、陰極線管の歪み特性に対し適応的に局所
的な水平リニアリティの補正が可能であり、M字歪みや
インナーピン歪みなどの複雑な水平リニアリティの歪み
に対しても精度の高い補正を行うことができる効果に加
えて、スイッチ回路により水平帰線期間などはトランス
の一次側を開放することによって、回路の消費電力を削
減することができ、低消費電力の補正回路を実現できる
効果が得られる。
As described above, in the second embodiment, similar to the first embodiment, local horizontal linearity can be adaptively corrected for the distortion characteristics of the cathode ray tube, and the M-shaped distortion and the inner pin distortion can be corrected. In addition to the effect of being able to perform high-precision correction even for complicated horizontal linearity distortions, such as by opening the primary side of the transformer during the horizontal retrace period using a switch circuit, the power consumption of the circuit can be reduced. Therefore, an effect of realizing a low power consumption correction circuit can be obtained.

【0038】なお、本発明に係る水平リニアリティ補正
回路は、大きなM字歪みやインナーピン歪みが生じる平
面状の陰極線管を備えた表示装置に用いた場合に、特に
効果的であり、好ましいが、曲面状の陰極線管に適用し
ても同様に精度の高い補正が可能であり、いずれの陰極
線管表示装置にも適用できる。
The horizontal linearity correction circuit according to the present invention is particularly effective and preferable when used in a display device having a flat cathode ray tube in which large M-shaped distortion and inner pin distortion occur. Even when the present invention is applied to a curved cathode ray tube, highly accurate correction can be similarly performed, and the present invention can be applied to any cathode ray tube display device.

【0039】[0039]

【発明の効果】以上説明したように本発明によれば、陰
極線管におけるM字歪みやインナーピン歪みを画面全体
にわたって精度良く補正することができ、歪みのない高
画質の表示画面を得ることが可能となる効果がある。
As described above, according to the present invention, M-shaped distortion and inner pin distortion in a cathode ray tube can be accurately corrected over the entire screen, and a high-quality display screen without distortion can be obtained. There is a possible effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る水平リニアリティ
補正回路の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a horizontal linearity correction circuit according to a first embodiment of the present invention.

【図2】本実施形態に係る波形発生回路の構成例を示す
ブロック図である。
FIG. 2 is a block diagram illustrating a configuration example of a waveform generation circuit according to the embodiment;

【図3】本実施形態の水平リニアリティ補正回路におい
て用いられる補正電流の一例を示す波形図である。
FIG. 3 is a waveform chart showing an example of a correction current used in the horizontal linearity correction circuit of the present embodiment.

【図4】本実施形態におけるインナーピン歪みの補正例
を示した作用説明図である。
FIG. 4 is an operation explanatory view showing an example of correcting inner pin distortion in the present embodiment.

【図5】本発明の第2実施形態に係る水平リニアリティ
補正回路の構成を示すブロック図である。
FIG. 5 is a block diagram illustrating a configuration of a horizontal linearity correction circuit according to a second embodiment of the present invention.

【図6】第2実施形態におけるスイッチ回路の切換動作
の一例を示すタイムチャートである。
FIG. 6 is a time chart illustrating an example of a switching operation of a switch circuit according to the second embodiment.

【図7】従来の水平リニアリティ補正回路の構成例を示
すブロック図である。
FIG. 7 is a block diagram illustrating a configuration example of a conventional horizontal linearity correction circuit.

【図8】陰極線管において生じるM字歪みを示す説明図
である。
FIG. 8 is an explanatory diagram showing M-shaped distortion generated in a cathode ray tube.

【図9】陰極線管において生じるインナーピン歪みを示
す説明図である。
FIG. 9 is an explanatory diagram showing inner pin distortion generated in a cathode ray tube.

【符号の説明】[Explanation of symbols]

11 水平偏向コイル 12 コンデンサ 13 水平偏向回路 14 トランス 14a 一次巻線 14b 二次巻線 15 波形発生回路 16 電流アンプ 17 水平同期信号 18 垂直同期信号 21 制御回路 22 波形RAM 23 逓倍回路 24 列アドレスカウンタ 25 行アドレスカウンタ 26 デジタル−アナログ変換回路 31 スイッチ回路 Reference Signs List 11 horizontal deflection coil 12 capacitor 13 horizontal deflection circuit 14 transformer 14a primary winding 14b secondary winding 15 waveform generation circuit 16 current amplifier 17 horizontal synchronization signal 18 vertical synchronization signal 21 control circuit 22 waveform RAM 23 multiplier circuit 24 column address counter 25 Row address counter 26 Digital-analog conversion circuit 31 Switch circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 水平偏向コイルと接続され、陰極線管に
対する水平偏向電流を生成する水平偏向回路と、 一次巻線及び二次巻線を有し、二次巻線側が前記水平偏
向コイルと接続されたトランスと、 前記トランスの一次巻線側に設けられ、前記陰極線管に
入力される垂直同期信号及び水平同期信号と同期して、
前記陰極線管の歪み特性に応じて歪みを打ち消すように
水平偏向の直線性を補正するための補正波形を出力する
補正波形発生手段と、 を備えたダイナミック水平リニアリティ補正回路。
1. A horizontal deflection circuit connected to a horizontal deflection coil for generating a horizontal deflection current for a cathode ray tube, a primary winding and a secondary winding, and a secondary winding side is connected to the horizontal deflection coil. A transformer provided on the primary winding side of the transformer, in synchronization with a vertical synchronization signal and a horizontal synchronization signal input to the cathode ray tube,
A dynamic horizontal linearity correction circuit comprising: a correction waveform generation unit that outputs a correction waveform for correcting the linearity of horizontal deflection so as to cancel the distortion according to the distortion characteristic of the cathode ray tube.
【請求項2】 前記補正波形発生手段の出力段に、前記
陰極線管の水平帰線期間、又は水平帰線期間及び垂直帰
線期間における所定の位相位置で、前記補正波形発生手
段と前記トランスの一次巻線側とを開放するスイッチ手
段を備えた請求項1記載のダイナミック水平リニアリテ
ィ補正回路。
2. An output stage of the correction waveform generating means, wherein a predetermined phase position of the cathode ray tube in a horizontal retrace period, or a horizontal retrace period and a vertical retrace period, is set between the correction waveform generator and the transformer. 2. The dynamic horizontal linearity correction circuit according to claim 1, further comprising switch means for opening the primary winding.
【請求項3】 水平偏向コイルと接続され、陰極線管に
対する水平偏向電流を生成する水平偏向回路と、 前記陰極線管に入力される垂直同期信号及び水平同期信
号と同期して、前記陰極線管の歪み特性に応じて歪みを
打ち消すように水平偏向の直線性を補正するための補正
波形を出力する補正波形発生手段と、 前記補正波形発生手段と前記水平偏向コイル及び水平偏
向回路とを絶縁状態で結合し、前記補正波形による補正
電流を前記水平偏向コイルに供給する補正電流供給手段
と、 を備えたダイナミック水平リニアリティ補正回路。
3. A horizontal deflection circuit connected to a horizontal deflection coil for generating a horizontal deflection current for the cathode ray tube; and a distortion of the cathode ray tube synchronized with a vertical synchronization signal and a horizontal synchronization signal input to the cathode ray tube. Correction waveform generating means for outputting a correction waveform for correcting the linearity of horizontal deflection so as to cancel the distortion according to the characteristic; and connecting the correction waveform generating means, the horizontal deflection coil and the horizontal deflection circuit in an insulated state. And a correction current supply means for supplying a correction current based on the correction waveform to the horizontal deflection coil.
【請求項4】 前記補正波形発生手段は、前記陰極線管
の歪み特性に応じて予め設定した補正データを格納する
記憶手段と、前記垂直同期信号及び水平同期信号と同期
した所定タイミングで前記補正データを読み出す出力制
御手段とを有する請求項1又は3記載のダイナミック水
平リニアリティ補正回路。
4. A correction waveform generating means, comprising: storage means for storing correction data set in advance according to a distortion characteristic of the cathode ray tube; and correction data at a predetermined timing synchronized with the vertical synchronizing signal and the horizontal synchronizing signal. 4. The dynamic horizontal linearity correction circuit according to claim 1, further comprising: an output control unit that reads out the data.
【請求項5】 前記補正波形発生手段は、前記補正波形
として、水平位置において補正量を中央部、右端部、左
端部で小さく、その中間部で大きくなるように変化させ
てM字歪みを補正するとともに、垂直位置において補正
量を中央部で大きく、上端部、下端部で小さくなるよう
に変化させてインナーピン歪みを補正する補正波形信号
を出力する請求項1又は3記載のダイナミック水平リニ
アリティ補正回路。
5. The correction waveform generating means corrects an M-shaped distortion as the correction waveform by changing a correction amount at a horizontal position to be small at a center portion, a right end portion, and a left end portion, and to be large at a middle portion thereof. 4. The dynamic horizontal linearity correction according to claim 1, wherein a correction waveform signal for correcting an inner pin distortion is output by changing the correction amount at the vertical position so as to be large at the central portion and small at the upper and lower ends. circuit.
JP29389699A 1999-10-15 1999-10-15 Dynamic horizontal linearity correction circuit Pending JP2001119600A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29389699A JP2001119600A (en) 1999-10-15 1999-10-15 Dynamic horizontal linearity correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29389699A JP2001119600A (en) 1999-10-15 1999-10-15 Dynamic horizontal linearity correction circuit

Publications (1)

Publication Number Publication Date
JP2001119600A true JP2001119600A (en) 2001-04-27

Family

ID=17800566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29389699A Pending JP2001119600A (en) 1999-10-15 1999-10-15 Dynamic horizontal linearity correction circuit

Country Status (1)

Country Link
JP (1) JP2001119600A (en)

Similar Documents

Publication Publication Date Title
JPH06222726A (en) Display device
JP2001119600A (en) Dynamic horizontal linearity correction circuit
JP2004048758A (en) Crt focus correction device and method
JP3363964B2 (en) Display device and correction circuit used therefor
US6069673A (en) CRT focus correcting method, CRT focus correcting circuit and display unit
JP3675357B2 (en) Registration adjustment apparatus and registration adjustment method
JP2001045321A (en) Deflection error correcting circuit for television apparatus
JPH11252577A (en) Convergence correcting device
EP0598442B1 (en) Display device including a correction circuit, and correction circuit for use in said device
US7141942B2 (en) Digital device for correcting the image formed on the screen of a cathode ray tube
JPH07264608A (en) Convergence adjusting circuit
JPH0514912A (en) Digital convergence device
JPH09233357A (en) Horizontal deflection circuit provided with distortion correction circuit
JPH10274975A (en) Crt display device
EP0598439A2 (en) Display device using scan velocity modulation
JPH11155079A (en) Dynamic focus circuit for television receiver
JP2003009169A (en) Digital convergence correction apparatus and display using the same
KR970004907Y1 (en) Digital convergence adjustment device
KR960006079B1 (en) Digital convergence controlling device of projection tv
JPH1117985A (en) Picture quality correction circuit
JP2001078051A (en) Display
JPH11252398A (en) Horizontal linearity correction circuit
JPH07123428A (en) Digital convergence corrector and image display device provided with the same
JP2002101365A (en) Video signal processor
JP2000138947A (en) Video signal output device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040326

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040507

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040604

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060324

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071121

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121