JP2001117665A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001117665A5 JP2001117665A5 JP1999298837A JP29883799A JP2001117665A5 JP 2001117665 A5 JP2001117665 A5 JP 2001117665A5 JP 1999298837 A JP1999298837 A JP 1999298837A JP 29883799 A JP29883799 A JP 29883799A JP 2001117665 A5 JP2001117665 A5 JP 2001117665A5
- Authority
- JP
- Japan
- Prior art keywords
- clk
- cycle
- logic state
- voltage logic
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29883799A JP3854021B2 (ja) | 1999-10-20 | 1999-10-20 | 種々のクロックレートを参照するコンピュータマザーボード用コンピュータチップセット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29883799A JP3854021B2 (ja) | 1999-10-20 | 1999-10-20 | 種々のクロックレートを参照するコンピュータマザーボード用コンピュータチップセット |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001117665A JP2001117665A (ja) | 2001-04-27 |
| JP2001117665A5 true JP2001117665A5 (enExample) | 2004-08-19 |
| JP3854021B2 JP3854021B2 (ja) | 2006-12-06 |
Family
ID=17864873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29883799A Expired - Lifetime JP3854021B2 (ja) | 1999-10-20 | 1999-10-20 | 種々のクロックレートを参照するコンピュータマザーボード用コンピュータチップセット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3854021B2 (enExample) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5830328B2 (ja) | 2011-09-26 | 2015-12-09 | オリンパス株式会社 | 内視鏡用画像処理装置、内視鏡装置及び画像処理方法 |
-
1999
- 1999-10-20 JP JP29883799A patent/JP3854021B2/ja not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004523879A5 (enExample) | ||
| WO2003088289A3 (en) | Dual threshold voltage and low swing domino logic circuits | |
| JPH10136149A5 (enExample) | ||
| EP1199802A3 (en) | General-purpose logic module and cell using the same | |
| JP2001076484A5 (enExample) | ||
| JPS561619A (en) | Phase comparator | |
| JPH08288827A (ja) | 短絡電流および突然の故障の無い論理ビルディングブロック | |
| JP2001117665A5 (enExample) | ||
| US5164618A (en) | Superconducting gate array cells | |
| JPS5936034Y2 (ja) | Ｔ型フリップフロップ回路 | |
| JP2000209073A5 (enExample) | ||
| JP2000040953A5 (enExample) | ||
| JPH03115450U (enExample) | ||
| JPH0398532U (enExample) | ||
| JP2858899B2 (ja) | パルス発生装置 | |
| JP4306856B2 (ja) | 複合セルの合成方法および装置 | |
| JP2002368590A5 (enExample) | ||
| JPS60192538U (ja) | 論理回路 | |
| JP2752513B2 (ja) | シーケンサ回路 | |
| JPH0345300U (enExample) | ||
| JPS62183424U (enExample) | ||
| JPH01260528A (ja) | 状態遷移装置 | |
| JPH04103727U (ja) | クロツク作成回路 | |
| Perri et al. | Designing high speed asynchronous pipelines | |
| JPH04103028U (ja) | クロツク作成回路 |