JP2001112177A - 系統連系インバータ - Google Patents
系統連系インバータInfo
- Publication number
- JP2001112177A JP2001112177A JP28161599A JP28161599A JP2001112177A JP 2001112177 A JP2001112177 A JP 2001112177A JP 28161599 A JP28161599 A JP 28161599A JP 28161599 A JP28161599 A JP 28161599A JP 2001112177 A JP2001112177 A JP 2001112177A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- output current
- inverter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/56—Power conversion systems, e.g. maximum power point trackers
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】
【課題】出力電流の制御を精確に行なう系統連系インバ
ータを提供すること。 【解決手段】発電された電圧（１１）を目標の指令値
（１２）に追従させるよう出力電流の波高指令値（１
３）を得る電圧制御手段（１）と、連系点の電圧（１
５）と前記電圧制御手段（１）で得た波高指令値（１
３）とを基に出力電流指令値（１７）を求める演算手段
と、検出された出力電流値（２３）が前記演算手段で求
められた出力電流指令値（１７）に追従するよう出力電
圧を求める電流制御手段（３）と、を具備。
ータを提供すること。 【解決手段】発電された電圧（１１）を目標の指令値
（１２）に追従させるよう出力電流の波高指令値（１
３）を得る電圧制御手段（１）と、連系点の電圧（１
５）と前記電圧制御手段（１）で得た波高指令値（１
３）とを基に出力電流指令値（１７）を求める演算手段
と、検出された出力電流値（２３）が前記演算手段で求
められた出力電流指令値（１７）に追従するよう出力電
圧を求める電流制御手段（３）と、を具備。
Description
【０００１】
【発明の属する技術分野】本発明は、系統連系インバー
タに関する。
タに関する。
【０００２】
【従来の技術】図６は、系統連系インバータの基本構成
を示すブロック図である。図６に示す系統連系インバー
タ１０は、太陽電池等の発電装置で発電された直流電圧
Ｖdc１１を入力とし、出力側は系統に接続されている。
を示すブロック図である。図６に示す系統連系インバー
タ１０は、太陽電池等の発電装置で発電された直流電圧
Ｖdc１１を入力とし、出力側は系統に接続されている。
【０００３】インバータ１０の出力電流制御は、通常、
電流制御器３２を用いて基準正弦波ｉa *と出力電流ｉa
２３との電流誤差を増幅し、さらに連系点電圧ｖs１５
からフィードフォワード手法によりインバータ出力電圧
指令値ｖ*２２を得ている。ＰＷＭ信号生成器３１で
は、出力電圧指令値ｖ*２２に基づいてＰＷＭパルス信
号が作成される。このＰＷＭパルス信号によりインバー
タ１０が駆動され、出力電流の正弦波化が実現される。
電流制御器３２を用いて基準正弦波ｉa *と出力電流ｉa
２３との電流誤差を増幅し、さらに連系点電圧ｖs１５
からフィードフォワード手法によりインバータ出力電圧
指令値ｖ*２２を得ている。ＰＷＭ信号生成器３１で
は、出力電圧指令値ｖ*２２に基づいてＰＷＭパルス信
号が作成される。このＰＷＭパルス信号によりインバー
タ１０が駆動され、出力電流の正弦波化が実現される。
【０００４】
【発明が解決しようとする課題】しかしながら上記系統
連系インバータ１０では、スイッチング素子の上下アー
ム短絡防止のために設けられるデッドタイム（短絡防止
時間Ｔdにより、実際に出力される電圧には誤差が生
じ、指令値通りの電圧を出力することは困難である。こ
の出力電圧誤差はほぼ出力電流の符号に依存するため、
出力電流符号の切り替わり時点においてその影響が特に
大きく、出力電流波形歪みの原因となっている。
連系インバータ１０では、スイッチング素子の上下アー
ム短絡防止のために設けられるデッドタイム（短絡防止
時間Ｔdにより、実際に出力される電圧には誤差が生
じ、指令値通りの電圧を出力することは困難である。こ
の出力電圧誤差はほぼ出力電流の符号に依存するため、
出力電流符号の切り替わり時点においてその影響が特に
大きく、出力電流波形歪みの原因となっている。
【０００５】従来、このデッドタイムが原因で生じる電
流歪みを低減するために、電流制御器３２のゲインを高
く設定する方法や、出力電流符号により電圧補償量を切
り替える簡易デッドタイム補償と呼ばれる方法がある。
流歪みを低減するために、電流制御器３２のゲインを高
く設定する方法や、出力電流符号により電圧補償量を切
り替える簡易デッドタイム補償と呼ばれる方法がある。
【０００６】しかし、前者の方法では電流制御系の安定
性が問題となるため、制御ゲインを充分高く設定できな
い。また、後者の方法では、零近傍での電流符号判別が
困難であるため、完全に出力電圧誤差を補償することは
困難である。
性が問題となるため、制御ゲインを充分高く設定できな
い。また、後者の方法では、零近傍での電流符号判別が
困難であるため、完全に出力電圧誤差を補償することは
困難である。
【０００７】また図６に示す構成では、インバータが発
生する電磁波ノイズを低減するために、ＰＷＭフィルタ
コンデンサＣ３５，３５の中点とインバータ直流バス電
圧の負側または正側端子とを接続する手段４０が講じら
れている。
生する電磁波ノイズを低減するために、ＰＷＭフィルタ
コンデンサＣ３５，３５の中点とインバータ直流バス電
圧の負側または正側端子とを接続する手段４０が講じら
れている。
【０００８】しかしながら、このような構成において安
定したフィードバック電流制御を実現するためには、リ
アクトルＬ1３３の電流が負の場合、原理的にリアクト
ルＬ2３４の電流のフィードバック制御を行なわなけれ
ばならない。このため、二つの電流検出手段が必要とな
り、コストアップの要因となる。
定したフィードバック電流制御を実現するためには、リ
アクトルＬ1３３の電流が負の場合、原理的にリアクト
ルＬ2３４の電流のフィードバック制御を行なわなけれ
ばならない。このため、二つの電流検出手段が必要とな
り、コストアップの要因となる。
【０００９】本発明の目的は、出力電流の制御を精確に
行なう系統連系インバータを提供することにある。
行なう系統連系インバータを提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明の系統連系インバータは以下の
如く構成されている。
達成するために、本発明の系統連系インバータは以下の
如く構成されている。
【００１１】（１）本発明の系統連系インバータは、発
電された電圧を目標の指令値に追従させるよう出力電流
の波高指令値を得る電圧制御手段と、連系点の電圧と前
記電圧制御手段で得た波高指令値とを基に出力電流指令
値を求める演算手段と、検出された出力電流値が前記演
算手段で求められた出力電流指令値に追従するよう出力
電圧を求める電流制御手段と、から構成されている。
電された電圧を目標の指令値に追従させるよう出力電流
の波高指令値を得る電圧制御手段と、連系点の電圧と前
記電圧制御手段で得た波高指令値とを基に出力電流指令
値を求める演算手段と、検出された出力電流値が前記演
算手段で求められた出力電流指令値に追従するよう出力
電圧を求める電流制御手段と、から構成されている。
【００１２】（２）本発明の系統連系インバータは請求
項（１）に記載のインバータであり、かつ前記連系点の
電圧の波高値と位相角を求める電圧補正手段を備えてい
る。
項（１）に記載のインバータであり、かつ前記連系点の
電圧の波高値と位相角を求める電圧補正手段を備えてい
る。
【００１３】（３）本発明の系統連系インバータは請求
項（１）または（２）に記載のインバータであり、かつ
スイッチング素子の短絡防止期間を補正する補正手段を
備えている。
項（１）または（２）に記載のインバータであり、かつ
スイッチング素子の短絡防止期間を補正する補正手段を
備えている。
【００１４】（４）本発明の系統連系インバータは請求
項（１）乃至（３）のいずれかに記載のインバータであ
り、かつ流れる電流の方向が対称となる二つのリアクト
ルの電流値を検出することで前記出力電流値を検出する
一つの検出手段を備えている。
項（１）乃至（３）のいずれかに記載のインバータであ
り、かつ流れる電流の方向が対称となる二つのリアクト
ルの電流値を検出することで前記出力電流値を検出する
一つの検出手段を備えている。
【００１５】
【発明の実施の形態】図１は、本発明の実施の形態に係
る系統連系インバータの構成を示すブロック図である。
図１に示す系統連系インバータは、太陽電池等の発電装
置で発電された直流電圧Ｖdc１１を目標の一定指令値Ｖ
dc *１２に追従させるために、直流電圧制御器１を用い
て出力電流波高指令値Ｉa *１３を得る。また、出力電流
の力率１制御のために、連系点電圧ｖs１５から零クロ
ス検出器２及び基準正弦波発生器５を用いて作成された
ｓｉｎθ１６と出力電流波高指令値Ｉa *１３を乗じて、
出力電流指令値ｉa *１７を求める。
る系統連系インバータの構成を示すブロック図である。
図１に示す系統連系インバータは、太陽電池等の発電装
置で発電された直流電圧Ｖdc１１を目標の一定指令値Ｖ
dc *１２に追従させるために、直流電圧制御器１を用い
て出力電流波高指令値Ｉa *１３を得る。また、出力電流
の力率１制御のために、連系点電圧ｖs１５から零クロ
ス検出器２及び基準正弦波発生器５を用いて作成された
ｓｉｎθ１６と出力電流波高指令値Ｉa *１３を乗じて、
出力電流指令値ｉa *１７を求める。
【００１６】そして、出力電流ｉa２３を指令値ｉa *１
７に一致させるために、高速電流制御器３において出力
ＬＣフィルタの瞬時電圧方程式に基づいてインバータ出
力電圧ｖM１８を求める。このとき、電圧補正器４によ
り連系点電圧検出値Ｖs１５から連系点電圧の波高値Ｖs
と位相角θsを独立に求めることにより、連系点電圧の
検出遅れを補償する。
７に一致させるために、高速電流制御器３において出力
ＬＣフィルタの瞬時電圧方程式に基づいてインバータ出
力電圧ｖM１８を求める。このとき、電圧補正器４によ
り連系点電圧検出値Ｖs１５から連系点電圧の波高値Ｖs
と位相角θsを独立に求めることにより、連系点電圧の
検出遅れを補償する。
【００１７】そして、パラメータ誤差による制御誤差の
補正項をΔｖ２０として、電流制御誤差Δｉa ＝ｉa *−
ｉa に対して比例ゲインＫP７の比例制御を行ない、さ
らに、スイッチング素子の短絡防止期間Ｔdによる出力
電圧誤差ｖTdの補償のために、外乱オブザーバ６により
その補正値ｖ* Td２１を求める。最終的に、出力電圧指
令値ｖ*＝ｖM＋Δｖ＋ｖ* Tdとする。これにより出力電
流の正弦波化を実現する。
補正項をΔｖ２０として、電流制御誤差Δｉa ＝ｉa *−
ｉa に対して比例ゲインＫP７の比例制御を行ない、さ
らに、スイッチング素子の短絡防止期間Ｔdによる出力
電圧誤差ｖTdの補償のために、外乱オブザーバ６により
その補正値ｖ* Td２１を求める。最終的に、出力電圧指
令値ｖ*＝ｖM＋Δｖ＋ｖ* Tdとする。これにより出力電
流の正弦波化を実現する。
【００１８】上述した図６において、インバータ出力電
流ｉa２３、連系点電圧ｖs１５（コンデンサ電圧）、イ
ンバータ出力電圧ｖ３６の間には、サンプル周期をＴs
としてサンプル点ｎ−１、ｎ間で次式（１）の瞬時電圧
方程式が成り立つ。ただし、フィルタインダクタンスＬ
a＝Ｌ1＝Ｌ2であり、フィルタ巻線抵抗はＲaである。
流ｉa２３、連系点電圧ｖs１５（コンデンサ電圧）、イ
ンバータ出力電圧ｖ３６の間には、サンプル周期をＴs
としてサンプル点ｎ−１、ｎ間で次式（１）の瞬時電圧
方程式が成り立つ。ただし、フィルタインダクタンスＬ
a＝Ｌ1＝Ｌ2であり、フィルタ巻線抵抗はＲaである。
【００１９】
【数１】
【００２０】図１に示す高速電流制御器３では、この式
（１）を基にサンプル点ｎ−１とｎの間で出力電流ｉa
２３をその指令値ｉa *１７に一致させるためのインバー
タ出力電圧ｖM１８を次のようにして求める。すなわ
ち、サンプル点ｎ＋１における出力電流ｉa（ｎ＋１）
を電流指令値ｉa *（ｎ＋１）に一致させるために、式
（１）を１サンプル進めてｉa（ｎ＋１）をｉa *（ｎ＋
１）と置き換えることにより、インバータ出力電圧ｖM
（ｎ）を、
（１）を基にサンプル点ｎ−１とｎの間で出力電流ｉa
２３をその指令値ｉa *１７に一致させるためのインバー
タ出力電圧ｖM１８を次のようにして求める。すなわ
ち、サンプル点ｎ＋１における出力電流ｉa（ｎ＋１）
を電流指令値ｉa *（ｎ＋１）に一致させるために、式
（１）を１サンプル進めてｉa（ｎ＋１）をｉa *（ｎ＋
１）と置き換えることにより、インバータ出力電圧ｖM
（ｎ）を、
【００２１】
【数２】
【００２２】と求める。
【００２３】このとき、サンプル点ｎの電流ｉa（ｎ）
及び電圧Ｖs（ｎ）は検出不可能なので、それぞれの予
測値ｉM（ｎ）、ｖsM（ｎ）を用いている。それぞれの
演算は次式（３）で行なう。すなわち、式（２）を電流
ｉa（ｎ）について解き、
及び電圧Ｖs（ｎ）は検出不可能なので、それぞれの予
測値ｉM（ｎ）、ｖsM（ｎ）を用いている。それぞれの
演算は次式（３）で行なう。すなわち、式（２）を電流
ｉa（ｎ）について解き、
【００２４】
【数３】
【００２５】とすることにより、サンプル点ｎ−１まで
の電流、電圧情報からｉM（ｎ）を求める。
の電流、電圧情報からｉM（ｎ）を求める。
【００２６】連系点電圧に関しては、連系点電圧の検出
遅れによる誤差ΔｖsM（ｎ）＝ｖs（ｎ）−ｖsM（ｎ）
のｃｏｓθsMに同期した成分はΔｖsMの振幅に比例し、
ｓｉｎθsMに同期した成分は位相角誤差に比例するた
め、図１の電圧補正器４では電圧振幅計算値ＶsMと位相
角計算値θsMをそれぞれ次式（４），（５）に従いサン
プル毎に補正する。ただし、ＫV，Ｋθは補正ゲインで
ある。
遅れによる誤差ΔｖsM（ｎ）＝ｖs（ｎ）−ｖsM（ｎ）
のｃｏｓθsMに同期した成分はΔｖsMの振幅に比例し、
ｓｉｎθsMに同期した成分は位相角誤差に比例するた
め、図１の電圧補正器４では電圧振幅計算値ＶsMと位相
角計算値θsMをそれぞれ次式（４），（５）に従いサン
プル毎に補正する。ただし、ＫV，Ｋθは補正ゲインで
ある。
【００２７】 ＶsM（ｎ）＝ＶsM（ｎ−１）＋ＫVΔｖsM（ｎ−１）ｃｏｓθsM（ｎ−１） （４） θsM（ｎ）＝θsM（ｎ−１）＋ωＴs −ＫθΔｖsM（ｎ−１）ｓｉｎθsM（ｎ−１） （５） これら式（４），（５）で求めた値を用いて連系点電圧
の検出遅れの補償を行なう。例えば、検出遅れをｋサン
プルとすると、補正された連系点電圧値ｖsM２４は次式
（６）で与えられる。ただし、ωは電源角周波数であ
る。
の検出遅れの補償を行なう。例えば、検出遅れをｋサン
プルとすると、補正された連系点電圧値ｖsM２４は次式
（６）で与えられる。ただし、ωは電源角周波数であ
る。
【００２８】 ｖsM（ｎ）＝ＶsM（ｎ−１）ｓｉｎ｛θsM（ｎ−１）＋ｋωＴs ｝ （６） 次に、スイッチング素子の短絡防止期間の補償法につい
て説明する。
て説明する。
【００２９】図２は、図１に示す外乱オブザーバ６によ
るデッドタイム補正法を示すブロック図である。図中の
Ｆ（ｓ）８は時定数Ｔのオブザーバフィルタであり、ｖ
Td３９はデッドタイムによる出力電圧誤差である。ま
た、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔ
ｉｏｎ）手段９の伝達特性は１と考えられるので、イン
バータ出力電圧ｖ３８はその指令値ｖ*２２に等しい。
図中の出力外乱オブザーバ部をサンプル値系の数式で表
現すると、デッドタイム補正値ｖ* Td２１は次式（７）
で与えられる。
るデッドタイム補正法を示すブロック図である。図中の
Ｆ（ｓ）８は時定数Ｔのオブザーバフィルタであり、ｖ
Td３９はデッドタイムによる出力電圧誤差である。ま
た、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔ
ｉｏｎ）手段９の伝達特性は１と考えられるので、イン
バータ出力電圧ｖ３８はその指令値ｖ*２２に等しい。
図中の出力外乱オブザーバ部をサンプル値系の数式で表
現すると、デッドタイム補正値ｖ* Td２１は次式（７）
で与えられる。
【００３０】
【数４】
【００３１】さらに、式（２）の近似誤差による電流制
御誤差補正のために、図１に示した電流制御誤差Δｉa
１９に対してＫP７を比例ゲインとする比例制御を行な
い、下式（８）により補正電圧Δｖ２０を求める。
御誤差補正のために、図１に示した電流制御誤差Δｉa
１９に対してＫP７を比例ゲインとする比例制御を行な
い、下式（８）により補正電圧Δｖ２０を求める。
【００３２】 Δｖ（ｎ）＝ＫP｛ｉa *（ｎ）−ｉa（ｎ）｝ （８） 以上により、最終的な出力電圧指令値ｖ*を次式（９）
で求める。
で求める。
【００３３】 ｖ*（ｎ）＝ｖM（ｎ）＋Δｖ（ｎ）＋ｖ* Td （ｎ） （９） 上述したように従来では、インバータが発生する電磁波
ノイズを低減するために、図６に示すようにＰＷＭフィ
ルタコンデンサＣ３５，３５の中点とインバータ直流バ
ス電圧の負側または正側端子とを接続する手段４０が講
じられる。しかしながら、このような構成において安定
なフィードバック電流制御を実現するためには、リアク
トルＬ1３３の電流が負の場合は原理的にリアクトルＬ2
３４の電流のフィードバック制御を行なわなければなら
ない。このため、二つの電流検出手段が必要となり、コ
ストアップの要因となる。
ノイズを低減するために、図６に示すようにＰＷＭフィ
ルタコンデンサＣ３５，３５の中点とインバータ直流バ
ス電圧の負側または正側端子とを接続する手段４０が講
じられる。しかしながら、このような構成において安定
なフィードバック電流制御を実現するためには、リアク
トルＬ1３３の電流が負の場合は原理的にリアクトルＬ2
３４の電流のフィードバック制御を行なわなければなら
ない。このため、二つの電流検出手段が必要となり、コ
ストアップの要因となる。
【００３４】図３は、本実施の形態による系統連系イン
バータの電流検出法を説明するための図である。電流制
御のための電流検出は次のようにして行なう。すなわ
ち、フィルタリアクトルＬ1３３，Ｌ2３４の電流ｉ1４
３，ｉ2３７を検出するように電流検出手段（電流セン
サＣＴ４１）を接続すれば、一つの検出器４２で制御器
入力となる電流検出値ｉaを検出することができる。イ
ンバータから出力される電流ｉ1４３，ｉ2３７の方向を
正とすると、検出器４２の出力はｉ1−ｉ2となるので、
電流制御器入力となる電流検出値ｉaは、 ｉa＝（ｉ1−ｉ2）／２ （１０） とする。
バータの電流検出法を説明するための図である。電流制
御のための電流検出は次のようにして行なう。すなわ
ち、フィルタリアクトルＬ1３３，Ｌ2３４の電流ｉ1４
３，ｉ2３７を検出するように電流検出手段（電流セン
サＣＴ４１）を接続すれば、一つの検出器４２で制御器
入力となる電流検出値ｉaを検出することができる。イ
ンバータから出力される電流ｉ1４３，ｉ2３７の方向を
正とすると、検出器４２の出力はｉ1−ｉ2となるので、
電流制御器入力となる電流検出値ｉaは、 ｉa＝（ｉ1−ｉ2）／２ （１０） とする。
【００３５】図４は、従来の制御における系統連系イン
バータのシミュレーションによる出力電流波形を示す図
である。図４では、電流の零クロスにおいて波形歪みが
生じている。これは、デッドタイム補正では出力電圧誤
差を完全に補償できないためである。
バータのシミュレーションによる出力電流波形を示す図
である。図４では、電流の零クロスにおいて波形歪みが
生じている。これは、デッドタイム補正では出力電圧誤
差を完全に補償できないためである。
【００３６】図５は、本実施の形態における系統連系イ
ンバータのシミュレーションによる電流波形を示す図で
ある。図５では図４に比べて、電流の零クロスでの波形
歪みが低減され、正弦波の出力電流となっている。
ンバータのシミュレーションによる電流波形を示す図で
ある。図５では図４に比べて、電流の零クロスでの波形
歪みが低減され、正弦波の出力電流となっている。
【００３７】なお、本発明は上記実施の形態のみに限定
されず、要旨を変更しない範囲で適時変形して実施でき
る。
されず、要旨を変更しない範囲で適時変形して実施でき
る。
【００３８】（実施の形態のまとめ）実施の形態に示さ
れた構成及び作用効果をまとめると次の通りである。
れた構成及び作用効果をまとめると次の通りである。
【００３９】［１］実施の形態に示された系統連系イン
バータは、発電された電圧（１１）を目標の指令値（１
２）に追従させるよう出力電流の波高指令値（１３）を
得る電圧制御手段（１）と、連系点の電圧（１５）と前
記電圧制御手段（１）で得た波高指令値（１３）とを基
に出力電流指令値（１７）を求める演算手段と、検出さ
れた出力電流値（２３）が前記演算手段で求められた出
力電流指令値（１７）に追従するよう出力電圧を求める
電流制御手段（３）と、から構成されている。
バータは、発電された電圧（１１）を目標の指令値（１
２）に追従させるよう出力電流の波高指令値（１３）を
得る電圧制御手段（１）と、連系点の電圧（１５）と前
記電圧制御手段（１）で得た波高指令値（１３）とを基
に出力電流指令値（１７）を求める演算手段と、検出さ
れた出力電流値（２３）が前記演算手段で求められた出
力電流指令値（１７）に追従するよう出力電圧を求める
電流制御手段（３）と、から構成されている。
【００４０】したがって上記系統連系インバータによれ
ば、出力電流値（２３）の出力電流指令値（１７）に対
する高い指令追従特性を実現するために、電流制御手段
（３）において出力フィルタの瞬時電圧方程式からイン
バータ出力電圧を求めるアルゴリズムとすることで、出
力電圧誤差の補償を精確に行なうことができる。
ば、出力電流値（２３）の出力電流指令値（１７）に対
する高い指令追従特性を実現するために、電流制御手段
（３）において出力フィルタの瞬時電圧方程式からイン
バータ出力電圧を求めるアルゴリズムとすることで、出
力電圧誤差の補償を精確に行なうことができる。
【００４１】［２］実施の形態に示された系統連系イン
バータは上記［１］に記載のインバータであり、かつ前
記連系点の電圧（１５）の波高値と位相角を求める電圧
補正手段（４）を備えている。
バータは上記［１］に記載のインバータであり、かつ前
記連系点の電圧（１５）の波高値と位相角を求める電圧
補正手段（４）を備えている。
【００４２】したがって上記系統連系インバータによれ
ば、連系点における電圧検出値の波高値と位相角を演算
により独立に求めるアルゴリズムにより、前記連系点の
電圧検出器におけるサンプル遅れを補正することができ
る。
ば、連系点における電圧検出値の波高値と位相角を演算
により独立に求めるアルゴリズムにより、前記連系点の
電圧検出器におけるサンプル遅れを補正することができ
る。
【００４３】［３］実施の形態に示された系統連系イン
バータは上記［１］または［２］に記載のインバータで
あり、かつスイッチング素子の短絡防止期間を補正する
補正手段（６）を備えている。
バータは上記［１］または［２］に記載のインバータで
あり、かつスイッチング素子の短絡防止期間を補正する
補正手段（６）を備えている。
【００４４】したがって上記系統連系インバータによれ
ば、スイッチング素子の短絡防止期間を補正すること
で、指令値通りの電圧を出力することが可能になる。
ば、スイッチング素子の短絡防止期間を補正すること
で、指令値通りの電圧を出力することが可能になる。
【００４５】［４］実施の形態に示された系統連系イン
バータは上記［１］乃至［３］のいずれかに記載のイン
バータであり、かつ流れる電流の方向が対称となる二つ
のリアクトル（３３，３４）の電流値を検出することで
前記出力電流値を検出する一つの検出手段（４２）を備
えている。
バータは上記［１］乃至［３］のいずれかに記載のイン
バータであり、かつ流れる電流の方向が対称となる二つ
のリアクトル（３３，３４）の電流値を検出することで
前記出力電流値を検出する一つの検出手段（４２）を備
えている。
【００４６】したがって上記系統連系インバータによれ
ば、インバータ出力電流を正負対称で検出するために、
二つのリアクトル（３３，３４）に流れる電流の一方は
インバータから系統方向を正、他方は系統からインバー
タ方向を正として一つの検出手段で一括検出することに
より、二つの検出手段を備える必要がなくなり、コスト
の削減を図ることができる。
ば、インバータ出力電流を正負対称で検出するために、
二つのリアクトル（３３，３４）に流れる電流の一方は
インバータから系統方向を正、他方は系統からインバー
タ方向を正として一つの検出手段で一括検出することに
より、二つの検出手段を備える必要がなくなり、コスト
の削減を図ることができる。
【００４７】
【発明の効果】本発明の系統連系インバータによれば、
出力電流の制御を精確に行なうことができる。
出力電流の制御を精確に行なうことができる。
【００４８】本発明の系統連系インバータによれば、出
力電流値の出力電流指令値に対する高い指令追従特性を
実現するために、電流制御手段において出力フィルタの
瞬時電圧方程式からインバータ出力電圧を求めるアルゴ
リズムとすることで、出力電圧誤差の補償を精確に行な
うことができる。
力電流値の出力電流指令値に対する高い指令追従特性を
実現するために、電流制御手段において出力フィルタの
瞬時電圧方程式からインバータ出力電圧を求めるアルゴ
リズムとすることで、出力電圧誤差の補償を精確に行な
うことができる。
【００４９】本発明の系統連系インバータによれば、連
系点における電圧検出値の波高値と位相角を演算により
独立に求めるアルゴリズムにより、前記連系点の電圧検
出器におけるサンプル遅れを補正することができる。
系点における電圧検出値の波高値と位相角を演算により
独立に求めるアルゴリズムにより、前記連系点の電圧検
出器におけるサンプル遅れを補正することができる。
【００５０】本発明の系統連系インバータによれば、ス
イッチング素子の短絡防止期間を補正することで、指令
値通りの電圧を出力することが可能になる。
イッチング素子の短絡防止期間を補正することで、指令
値通りの電圧を出力することが可能になる。
【００５１】本発明の系統連系インバータによれば、イ
ンバータ出力電流を正負対称で検出するために、二つの
リアクトルに流れる電流の一方はインバータから系統方
向を正、他方は系統からインバータ方向を正として一つ
の検出手段で一括検出することにより、二つの検出手段
を備える必要がなくなり、コストの削減を図ることがで
きる。
ンバータ出力電流を正負対称で検出するために、二つの
リアクトルに流れる電流の一方はインバータから系統方
向を正、他方は系統からインバータ方向を正として一つ
の検出手段で一括検出することにより、二つの検出手段
を備える必要がなくなり、コストの削減を図ることがで
きる。
【図１】本発明の実施の形態に係る系統連系インバータ
の構成を示すブロック図。
の構成を示すブロック図。
【図２】本発明の実施の形態に係る外乱オブザーバによ
るデッドタイム補正法を示すブロック図。
るデッドタイム補正法を示すブロック図。
【図３】本発明の実施の形態に係る系統連系インバータ
の電流検出法を説明するための図。
の電流検出法を説明するための図。
【図４】本発明の実施の形態に係る従来の制御における
系統連系インバータのシミュレーションによる出力電流
波形を示す図。
系統連系インバータのシミュレーションによる出力電流
波形を示す図。
【図５】本発明の実施の形態に係る系統連系インバータ
のシミュレーションによる電流波形を示す図。
のシミュレーションによる電流波形を示す図。
【図６】本発明の実施の形態及び従来例に係る系統連系
インバータの基本構成を示すブロック図。
インバータの基本構成を示すブロック図。
１…直流電圧制御器 ２…零クロス検出器 ３…高速電流制御器 ４…電圧補正器 ５…基準正弦波発生器 ６…外乱オブザーバ ７…比例ゲインＫP ８… オブザーバフィルタＦ（ｓ） ９…ＰＷＭ手段 １０…系統連系インバータ １１…直流電圧Ｖdc １２… 一定指令値Ｖdc * １３… 出力電流波高指令値Ｉa * １５… 連系点電圧ｖs １６… ｓｉｎθ １７…出力電流指令値ｉa * １８…インバータ出力電圧ｖM １９…電流制御誤差Δｉa ２０… 補正項Δｖ ２１…補正値ｖ* Td ２２… インバータ出力電圧指令値ｖ* ２３…出力電流ｉa ２４… 連系点電圧値ｖsM ３１…ＰＷＭ信号生成器 ３２…電流制御器 ３３…リアクトルＬ1 ３４… リアクトルＬ2 ３５… ＰＷＭフィルタコンデンサＣ ３６…インバータ出力電圧ｖ ３７…電流ｉ2 ３８…インバータ出力電圧ｖ ３９…出力電圧誤差ｖTd ４０…接続手段 ４１… 電流センサＣＴ ４２…検出器 ４３…電流ｉ1
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年４月１２日（２０００．４．１
２）
２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】インバータ１０の出力電流制御は、通常、
電流制御器３２を用いて基準正弦波ｉa *と出力電流ｉa
２３との電流誤差を増幅し、さらに連系点電圧ｖs１５
からフィードフォワード手法によりインバータ出力電圧
指令値ｖ*２２を得ている。ＰＷＭ信号生成器３１で
は、出力電圧指令値ｖ*２２に基づいてＰＷＭパルス信
号が作成される。このＰＷＭパルス信号によりインバー
タ１０のブリッジ回路が駆動され、出力電流の正弦波化
が実現される。
電流制御器３２を用いて基準正弦波ｉa *と出力電流ｉa
２３との電流誤差を増幅し、さらに連系点電圧ｖs１５
からフィードフォワード手法によりインバータ出力電圧
指令値ｖ*２２を得ている。ＰＷＭ信号生成器３１で
は、出力電圧指令値ｖ*２２に基づいてＰＷＭパルス信
号が作成される。このＰＷＭパルス信号によりインバー
タ１０のブリッジ回路が駆動され、出力電流の正弦波化
が実現される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【発明が解決しようとする課題】しかしながら上記系統
連系インバータ１０では、スイッチング素子の上下アー
ム短絡防止のために設けられるデッドタイム（短絡防止
期間）Ｔdにより、実際に出力される電圧には誤差が生
じ、指令値通りの電圧を出力することは困難である。こ
の出力電圧誤差はほぼ出力電流の符号に依存するため、
出力電流符号の切り替わり時点においてその影響が特に
大きく、出力電流波形歪みの原因となっている。
連系インバータ１０では、スイッチング素子の上下アー
ム短絡防止のために設けられるデッドタイム（短絡防止
期間）Ｔdにより、実際に出力される電圧には誤差が生
じ、指令値通りの電圧を出力することは困難である。こ
の出力電圧誤差はほぼ出力電流の符号に依存するため、
出力電流符号の切り替わり時点においてその影響が特に
大きく、出力電流波形歪みの原因となっている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】
【数３】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯尾 剛 愛知県西春日井郡西枇杷島町旭町３丁目１ 番地 三菱重工業株式会社エアコン製作所 内 Ｆターム(参考） 5G066 HA30 HB06 5H007 AA07 BB07 CB05 CC09 DA05 DB02 DC02 DC05 EA02 FA06 FA13
Claims (4)
- 【請求項１】発電された電圧を目標の指令値に追従させ
るよう出力電流の波高指令値を得る電圧制御手段と、 連系点の電圧と前記電圧制御手段で得た波高指令値とを
基に出力電流指令値を求める演算手段と、 検出された出力電流値が前記演算手段で求められた出力
電流指令値に追従するよう出力電圧を求める電流制御手
段と、 を具備したことを特徴とする系統連系インバータ。 - 【請求項２】前記連系点の電圧の波高値と位相角を求め
る電圧補正手段を備えたことを特徴とする請求項１に記
載の系統連系インバータ。 - 【請求項３】スイッチング素子の短絡防止期間を補正す
る補正手段を備えたことを特徴とする請求項１または２
に記載の系統連系インバータ。 - 【請求項４】流れる電流の方向が対称となる二つのリア
クトルの電流値を検出することで前記出力電流値を検出
する一つの検出手段を備えたことを特徴とする請求項１
乃至３のいずれかに記載の系統連系インバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28161599A JP2001112177A (ja) | 1999-10-01 | 1999-10-01 | 系統連系インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28161599A JP2001112177A (ja) | 1999-10-01 | 1999-10-01 | 系統連系インバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001112177A true JP2001112177A (ja) | 2001-04-20 |
Family
ID=17641610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28161599A Withdrawn JP2001112177A (ja) | 1999-10-01 | 1999-10-01 | 系統連系インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001112177A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008228554A (ja) * | 2006-04-26 | 2008-09-25 | Nissan Motor Co Ltd | 電力変換装置の制御装置および制御方法 |
| JP2011067008A (ja) * | 2009-09-17 | 2011-03-31 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2015122931A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社三社電機製作所 | 系統連系装置 |
-
1999
- 1999-10-01 JP JP28161599A patent/JP2001112177A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008228554A (ja) * | 2006-04-26 | 2008-09-25 | Nissan Motor Co Ltd | 電力変換装置の制御装置および制御方法 |
| JP2011067008A (ja) * | 2009-09-17 | 2011-03-31 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2015122931A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社三社電機製作所 | 系統連系装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1638200B1 (en) | Torque ripple reduction for a voltage mode motor controller | |
| JPWO2007135730A1 (ja) | 電力変換装置 | |
| CN110086367B (zh) | 用于控制dc-ac转换器的设备 | |
| CN108075678A (zh) | 基于脉宽调整的三相逆变器死区效应双边补偿方法 | |
| JPH11103527A (ja) | 高調波補償方式 | |
| JP6131360B1 (ja) | 電力変換装置 | |
| JP2001112177A (ja) | 系統連系インバータ | |
| US10666131B2 (en) | Dead-time voltage compensation apparatus and dead-time voltage compensation method | |
| JPH0662579A (ja) | 電圧形インバータ装置 | |
| CN110635677A (zh) | 一种三相变流器的脉冲死区补偿系统 | |
| JP6834018B2 (ja) | 電力変換装置 | |
| CN111030169A (zh) | 一种锁相条件下电网参数的计算方法和可读存储介质 | |
| JP4524557B2 (ja) | インバータ | |
| US10063242B2 (en) | Phase-locked loop method for use in utility electricity parallel-connection system | |
| JP2924601B2 (ja) | 電力変換装置 | |
| CN110798061A (zh) | 三相变频器及其死区补偿电路和死区补偿方法 | |
| EP4085519A1 (en) | Method for operating a power electronic converter device with floating cells | |
| JPH0783599B2 (ja) | 循環電流形サイクロコンバ−タの制御方法 | |
| CN112332689A (zh) | 基于几何变换的中点箝位型三电平变换器的调制方法 | |
| JP3615966B2 (ja) | 系統連係インバータ装置 | |
| EP3879688B1 (en) | Output frequency and power based gain correction for three level inverter midpoint control | |
| JPS63274374A (ja) | 電力変換器の制御回路 | |
| JPS63268496A (ja) | 電圧形インバ−タの制御方法 | |
| JP3366705B2 (ja) | 交流電流検出器 | |
| JP2875587B2 (ja) | パルス幅変調インバータ及び無停電電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |