JP2001111557A

JP2001111557A - スケジューラ

Info

Publication number: JP2001111557A
Application number: JP28235899A
Authority: JP
Inventors: Ryuichi Ikematsu; 龍一池松
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-10-04
Filing date: 1999-10-04
Publication date: 2001-04-20
Anticipated expiration: 2019-10-04
Also published as: JP3344383B2; US6731636B1; DE10048860A1; DE10048860B4

Abstract

(57)【要約】【課題】入力する系統の数Ｍと出力する系統の数Ｎが
異なるようなデータを入力してシャッフリングを行う場
合にシャッフルパタンを記憶するメモリの総量を低減す
ることのできるスケジューラを得ること。【解決手段】Ｍ個ずつＮ系等のリクエストデータ３０
１、３０２、……３０Ｎは、系統別に用意された出力並
び替え手段３１１〜３１Ｎに入力され、ここでまず数値
Ｎ、Ｍの公約数である値ｋ個ずつ並び替えを行った後
に、これら並び替え後のグループ単位で並び替えを行
う。この後、入力並び替え手段３２９に入力されて同様
にグループ内とグループ同士の並び替えが行われる。こ
れらの並び替えには、比較的サイズの小さなシャッフル
パタンを使用できるので、メモリの総量を低減できる。
入力並び替え手段３２９の出力側には、検索テーブルを
基にして検索を行うことでこれらＭ個ずつＮ群のデータ
の検索する経路の順序を変更する検索手段３３９が設け
られている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はたとえば非同期転送
モードネットワークで使用する交換機に使用するスケジ
ューラに係わり、特にシャフルパタンを使用して複数の
データ宛先に対する接続を制御するスケジューラに関す
る。

【０００２】

【従来の技術】一般に、入力側のＮ（Ｎは２以上の正の
整数）系統のデータを出力側のＭ（Ｍは２以上の正の整
数）系統に割り当てようとするとき、その割り当てを公
平に行うためにシャッフルパタンを使用したスケジュー
ラが使用される。

【０００３】図１８は、従来提案されたスケジューラの
構成の概要を表わしたものである。特開平９−３２６８
２８号公報にも同様の技術として開示されているこのス
ケジューラ１００は、パケット交換機のクロスバスイッ
チに使用されるもので、入力インタフェースがＭ個で出
力インタフェースがＭ個のスイッチとして構成されてい
る。このスケジューラ１００は、図示しない第１〜第Ｎ
の入力インタフェースからＭ個ずつ出力される割り当て
要求のためのリクエストデータ１０１〜１０Ｎを同じく
図示しない第１〜第Ｎの出力インタフェースに割り当て
ることになる。

【０００４】スケジューラ１００は、入力インタフェー
ス部からＭ個ずつそれぞれ出力されるリクエストデータ
１０１〜１０Ｎを入力する第１〜第Ｎの出力並び替え手
段１１１〜１１Ｎと、これら第１〜第Ｎの出力並び替え
手段１１１〜１１Ｎの出力する並び替え後のリクエスト
データ１２１〜１２Ｎを入力する入力並び替え手段１２
９を備えている。

【０００５】入力並び替え手段１２９からＭ個ずつ出力
される並び替え後のデータ１３１〜１３Ｎは、検索手段
１３９に入力され、それぞれ許可信号１４１〜１４Ｎが
出力されるようになっている。このスケジューラ１００
には、データの並び替えを行うためのシャフルパタンを
記憶したシャッフルパタン記憶手段１５１が設けられて
おり、これから出力される一方のシャッフルパタン１５
２は第１〜第Ｎの出力並び替え手段１１１〜１１Ｎに供
給されて、リクエストデータ１０１〜１０Ｎの並び替え
に使用される。またシャッフルパタン記憶手段１５１か
ら出力される他方のシャッフルパタン１５３は入力並び
替え手段１２９に供給され、データの並び替えに使用さ
れる。

【０００６】図１９は、この従来のスケジューラにおけ
る第１の出力並び替え手段の具体的な構成を表わしたも
のである。第１〜第Ｎの出力並び替え手段１１１〜１１
Ｎは共に同一の構成となっているので、ここでは第１の
出力並び替え手段１１１の構成を代表的に表わしてい
る。第１の出力並び替え手段１１１は、Ｍ個のリクエス
トデータ１０１₁〜１０１_Mを入力する１つの並び替え手
段１６１を備えている。この並び替え手段１６１には、
図１８に示したシャッフルパタン記憶手段１５１からシ
ャッフルパタン１５２が供給され、リクエストデータ１
０１₁〜１０１_Mの並び替えがこのパタンに応じて一度に
行われる。並び替えられたリクエストデータ１２１₁〜
１２１_Mは、図１８に示した入力並び替え手段１２９に
入力される。

【０００７】図２０は、図１８に示したスケジューラに
おける入力並び替え手段の具体的な構成を表わしたもの
である。入力並び替え手段１２９は、並び替え後のリク
エストデータ１２１〜１２Ｎを入力する並び替え手段１
７６を備えている。並び替え手段１７６には、図１８に
示したシャッフルパタン記憶手段１５１からシャッフル
パタン１５３が供給され、リクエストデータ１２１〜１
２Ｎの並び替えがこのパタンに応じて一度に行われる。
並び替えられたリクエストデータ１３１〜１３Ｎは、図
１８に示した検索手段１３９に入力される。

【０００８】

【発明が解決しようとする課題】ところで、これら図１
９および図２０に示した並び替え手段１６１、１７６で
はデータの並び替えをそれぞれ一度で行うようにしてい
る。このような従来技術では、入力する系統の数Ｍと出
力する系統の数Ｎが異なるような場合、並び替えのため
のシャッフルパタンを各々個別に用意する必要がある。
これを次に説明する。

【０００９】図２１は、１２個の入力を並び替えるシャ
ッフルパタンの一例を表わしたものである。このような
シャッフルパタンの一部を用いて、１２個よりも小さな
８個のシャッフルパタンとして使用することはできな
い。これを更に説明する。図２１に示した１２個用のシ
ャッフルパタンでは、それぞれの番号（Ｎｏ．）のパタ
ンが“１”から“１２”までの値をアクセスの順に対し
て１つずつランダムに配置したものである。したがっ
て、この図２１に示したシャッフルパタンから固定的に
８個のデータを取り出すようにしても、その中に常に８
個のシャッフルに必要な“１”から“８”までの値をす
べて含ませるようにすることは不可能だからである。し
たがって、これらを記憶するメモリも別個に用意するこ
とになる。

【００１０】今、数Ｍが“８”で数Ｎが“１２”の場合
を例にとり説明する。このような８×１２のスケジュー
リングを行う場合、８個のデータを並び替えるシャッフ
ルパタンは、１個の情報量が２４ビットのため、すべて
の並び方のパタン数は８の階乗としての“４０３２０”
となる。また、１２個のデータでは１組のシャッフルパ
タンは４８ビット、パタン数は１２の階乗としての“４
７９００１６００”となる。したがって、４０３２０ワ
ード×２４ビットと４７９００１６００ワード×４８ビ
ットのメモリ容量のメモリを用意する必要がある。ま
た、メモリのアクセスを８ビットのバスで行うと、
“８”のシャッフルパタンの読み出しに３回、また“１
２”のシャッフルパタンの読み出しに６回のメモリアク
セスが必要になる。

【００１１】これら２つのメモリへのアクセスを並列に
行って時間を短縮することも考えられる。しかしなが
ら、このような並列処理を行うことにすると、これら２
つのメモリへのアクセスのためにアドレスやデータ制御
信号等のインタフェース信号を２組用意することにな
る。したがって、スケジューラをＬＳＩまたはＦＰＧＡ
等の集積回路で実現しようとすると、端子数が不足する
事態の発生も考えられる。

【００１２】そこで本発明の目的は、入力する系統の数
Ｍと出力する系統の数Ｎが異なるようなデータを入力し
てシャッフリングを行う場合にシャッフルパタンを記憶
するメモリの総量を低減することのできるスケジューラ
を提供することにある。

【００１３】

【課題を解決するための手段】請求項１記載の発明で
は、（イ）Ｍ個（Ｍは２以上の整数）ずつＮ群（Ｎは２
以上の整数）のデータをそれぞれの群別に入力し、Ｍ個
の出力側の並び替えを行う手段であって、それぞれ数値
Ｍと数値Ｎの公約数である数値ｋ単位でＭ個のデータを
分割し、これら分割されたｋ個ずつのデータを入力して
供給されたシャッフルパタンに応じてこれらの並び替え
を行うＭ／ｋ個の第１の並び替え手段と、これらＭ／ｋ
個の第１の並び替え手段によって並び替えられた後のそ
れぞれｋ個ずつのデータをグループとして供給されたシ
ャッフルパタンに応じてこれらＭ／ｋ個のグループ間の
並び替えを行う第２の並び替え手段とから構成される第
１〜第Ｎの出力並び替え手段と、（ロ）これら第１〜第
Ｎの出力並び替え手段によって並び替えられたＭ個ずつ
Ｎ群からなるデータを入力してＭ個単位でデータの並び
替えを行う手段であって、それぞれＭ個ずつのグループ
をｋ個単位のＮグループに分割して入力して供給された
シャッフルパタンに応じてこれらの並び替えを行うＮ個
の第３の並び替え手段と、これらＮ個の第３の並び替え
手段によって並び替えられた後のそれぞれｋ個ずつのデ
ータをグループとして供給されたシャッフルパタンに応
じてこれらＮ個のグループ間の並び替えを行う第４の並
び替え手段とから構成される入力並び替え手段と、
（ハ）この入力並び替え手段によって並び替えたＭ個ず
つＮ群のデータを入力して予め定めた検索テーブルを基
にして検索を行うことでこれらＭ個ずつＮ群のデータの
検索する経路の順序を変更する検索手段とをスケジュー
ラに具備させる。

【００１４】すなわち請求項１記載の発明では、スケジ
ューラをＭ個ずつＮ群のデータをそれぞれの群別に入力
する第１〜第Ｎの出力並び替え手段と、これによって並
び替えられた後のデータを並び替える入力並び替え手段
と、この入力並び替え手段によって最終的に並び替えら
れたデータの検索する経路の順序を変更する検索手段と
から構成されている。ここで第１〜第Ｎの出力並び替え
手段は、それぞれ数値Ｍと数値Ｎの公約数である数値ｋ
単位でＭ個のデータを分割し、これら分割されたｋ個ず
つのデータを入力して供給されたシャッフルパタンに応
じてこれらの並び替えを行うＭ／ｋ個の第１の並び替え
手段と、これらＭ／ｋ個の第１の並び替え手段によって
並び替えられた後のそれぞれｋ個ずつのデータをグルー
プとして供給されたシャッフルパタンに応じてこれらＭ
／ｋ個のグループ間の並び替えを行う第２の並び替え手
段とから構成されており、数値Ｍと数値Ｎの公約数であ
る数値ｋの単位で並び替えを行うことでシャッフルパタ
ン記憶手段のメモリ容量の小型化と共通化を図ってい
る。入力並び替え手段についても同様に２段階構成でシ
ャッフルを行うことで、シャッフルパタン記憶手段のメ
モリ容量の小型化と共通化を図っている。入力並び替え
手段で最終的にシャッフリングが終了したデータが検索
手段に入力されてＭ個ずつＮ群のデータの検索する経路
の順序が変更される。

【００１５】請求項２記載の発明では、（イ）Ｍ個（Ｍ
は２以上の整数）よりも少ないＬ個（Ｌは２以上の整
数）ずつＮ群（Ｎは２以上の整数）のデータをそれぞれ
の群別に入力し、Ｍ個の出力側の並び替えを行う手段で
あって、それぞれ数値Ｍと数値Ｎの公約数である数値ｋ
単位でＬ個のデータを分割し、Ｌ個とＭ個の差分に相当
する個数のダミーデータを補充し、補充した後のこれら
分割されたｋ個ずつのデータを入力して供給されたシャ
ッフルパタンに応じてこれらの並び替えを行うＭ／ｋ個
の第１の並び替え手段と、これらＭ／ｋ個の第１の並び
替え手段によって並び替えられた後のそれぞれｋ個ずつ
のデータをグループとして供給されたシャッフルパタン
に応じてこれらＭ／ｋ個のグループ間の並び替えを行う
第２の並び替え手段とから構成される第１〜第Ｎの出力
並び替え手段と、（ロ）これら第１〜第Ｎの出力並び替
え手段によって並び替えられたＭ個ずつＮ群からなるデ
ータを入力してＭ個単位でデータの並び替えを行う手段
であって、それぞれＭ個ずつのグループをｋ個単位のＮ
グループに分割して入力して供給されたシャッフルパタ
ンに応じてこれらの並び替えを行うＮ個の第３の並び替
え手段と、これらＮ個の第３の並び替え手段によって並
び替えられた後のそれぞれｋ個ずつのデータをグループ
として供給されたシャッフルパタンに応じてこれらＮ個
のグループ間の並び替えを行う第４の並び替え手段とか
ら構成される入力並び替え手段と、（ハ）この入力並び
替え手段によって並び替えたＭ個ずつＮ群のデータを入
力して前記したダミーデータを除外した形で予め定めた
検索テーブルを基にして検索を行うことでこれらＭ個ず
つＮ群のデータの検索する経路の順序を変更する検索手
段とをスケジューラに具備させる。

【００１６】すなわち請求項２記載の発明では、請求項
１記載の発明が数値Ｍと数値Ｎの公約数である数値ｋ単
位で複数組のデータのシャッフリングを行うことにして
いるのに対して、このような数値ｋの条件を満たさない
場合における発明の適用の道を開いている。すなわちＭ
個よりも少ないＬ個（Ｌは２以上の整数）という数値概
念を導入し、数値Ｍと数値Ｎの公約数である数値ｋ単位
でＬ個のデータを分割し、Ｌ個とＭ個の差分に相当する
個数のダミーデータを補充することで、請求項１記載の
発明と同様の装置動作を可能にし、ダミーデータを補充
した後のデータに対してシャッフルパタンに応じてこれ
らの並び替えを行うようにしている。ダミーデータは最
終的には検索手段で検索の影響がでないように処置する
ようにしている。なお、請求項１および請求項２記載の
発明で、数値Ｍと数値Ｎは相違する整数であってもよい
し、同一の整数であってもよい。グループ内とグループ
外の２段階の並び替えを行う場合には、同一の整数でも
適用できるからである。

【００１７】請求項３記載の発明では、請求項１または
請求項２記載のスケジューラでｋ個のデータのシャッフ
ルを行うシャッフルパタンと、Ｎ個のデータのシャッフ
ルを行うシャッフルパタンおよびＭ／ｋ個のデータのシ
ャッフルを行うシャッフルパタンのそれぞれを供給する
シャッフルパタン記憶手段を具備することを特徴として
いる。すなわち請求項３記載の発明では、請求項１また
は請求項２記載のスケジューラの場合、３種類のシャッ
フルパタンを用意すればよい。

【００１８】請求項４記載の発明では、請求項３記載の
スケジューラでＭ個ずつＮ群のデータは、入力側のＮ系
統のデータを出力側のＭ系統に割り当てるための要求を
行うリクエストデータであり、これらのリクエストデー
タはリクエストの有りを示すデータまたはリクエストの
無しを示すデータのいずれかでそれぞれ構成されてお
り、検索手段は、リクエストの有りとされるリクエスト
データを対象に検索を行い入力側のＮ系統のデータを出
力側のＭ系統に割り当てることを特徴としている。

【００１９】すなわち請求項４記載の発明では、請求項
３記載のスケジューラには入力側のＮ系統のデータを出
力側のＭ系統に割り当てるリクエストデータが供給され
るようになっており、リクエスト有りとされるリクエス
トデータに対して検索が行われることを示している。検
索の順序によって入力側のＮ系統のデータのどれを出力
側のＭ系統に割り当てるかについて優劣が生じるので、
検索手段に入力される前の段階で入力側のＮ系統のデー
タの並び替えが行われる。

【００２０】請求項５記載の発明では、請求項４記載の
スケジューラでシャッフルパタン記憶手段は、入力側の
系統ごとの優先度に応じてそれぞれの供給先に対する各
シャッフルパタンの出力される回数を調整するシャッフ
ルパタン出力制御手段を具備することを特徴としてい
る。

【００２１】すなわち請求項５記載の発明では、請求項
４記載のスケジューラで各並び替え手段に対するシャッ
フルパタンの与え方により入力側の系統ごとに出力側に
対する優先度を調整することができることを明らかにし
ている。

【００２２】請求項６記載の発明では、請求項３記載の
スケジューラを構成するシャッフルパタン記憶手段の全
部または一部はレジスタによって構成されていることを
特徴としている。このようにシャッフルパタン記憶手段
の全部または一部をレジスタで構成することで、本来の
メモリに対するアクセス回数を減少させることが可能に
なる。

【００２３】

【発明の実施の形態】

【００２４】

【実施例】以下実施例につき本発明を詳細に説明する。

【００２５】実施例

【００２６】図１は本発明の実施例におけるスケジュー
ラの構成を表わしたものである。このスケジューラ２０
０は、たとえばＡＴＭ（asynchronous transfer mode：
非同期転送モード）スイッチとしての入力インタフェー
スが８個で出力インタフェースが１２個のスイッチとし
て構成されている。このスケジューラ２００は、第１〜
第８の入力インタフェースから出力されるリクエストデ
ータ２０１〜２０８を第１〜第１２の出力インタフェー
スに割り当てるための調停を行う役割をもっている。図
１に示すスケジューラ２００の具体的な構成を説明する
前に、その概要を説明する。

【００２７】図２は、入力インタフェースと出力インタ
フェースの対応関係を表わしたものである。この図で縦
軸は、第１〜第８の入力インタフェース（Ｉ／Ｆ）を表
わしており、縦軸は第１〜第１２の出力インタフェース
（Ｉ／Ｆ）を表わしている。また、この図で信号“１”
となっている箇所が入力インタフェース側で出力インタ
フェース側にリクエストを行っている状態を示してお
り、信号“０”となっている箇所ではこのようなリクエ
ストが行われていない。

【００２８】この図でたとえば第１の出力インタフェー
スを見てみると、少なくとも第３および第８の入力イン
タフェースが出力をリクエストしている。第２の出力イ
ンタフェースの箇所を見てみると、少なくとも第１、第
３および第８の入力インタフェースが出力をリクエスト
している。第３の出力インタフェースの箇所を見てみる
と、少なくとも第１および第２の入力インタフェースが
出力をリクエストしている。すなわち、これらのリクエ
ストが出力インタフェース側で競合している。スケジュ
ーラ２００は、このような競合が生じた場合に、調停を
行う機能を備えている。この例では、リクエストの有り
無しをそれぞれリクエストの形態と解釈すると、全部で
９６個（８×１２個）のリクエストの中から、出力イン
タフェースごとに１個ずつのリクエストに対して許可
（グラント）信号を与えるようにしている。調停をそれ
ぞれの入力インタフェースに対して公平に行うために
は、それぞれのリクエストをシャッフルする必要があ
る。

【００２９】図１に戻って説明を行う。スケジューラ２
００は、図示しない８個の入力インタフェース部からそ
れぞれ出力される１２個ずつのリクエストデータ２０１
〜２０８を入力する第１〜第８の出力並び替え手段２１
１〜２１８と、これら第１〜第８の出力並び替え手段２
１１〜２１８の出力する並び替え後の１２個ずつのリク
エストデータ２２１〜２２８を入力する入力並び替え手
段２２９を備えている。ここで１２個ずつのリクエスト
データ２０１〜２０８は、それぞれ入力インタフェース
ごとに出力インタフェースをリクエストするデータであ
る。

【００３０】入力並び替え手段２２９から出力される並
び替え後のそれぞれ１２個ずつのデータ２３１〜２３８
は、検索手段２３９に入力され、それぞれ１２個ずつの
許可信号２４１〜２４８が出力されるようになってい
る。このスケジューラ２００には、８個および１２個の
データの並び替えを行うためのシャフルパタンを記憶し
た第１のシャッフルパタン記憶手段２５１が設けられて
おり、これから出力される一方のシャッフルパタン２５
２は第１〜第８の出力並び替え手段２１１〜２１８に供
給されて、１２個ずつのリクエストデータ２０１〜２０
８の並び替えに使用される。また第１のシャッフルパタ
ン記憶手段２５１から出力される他方のシャッフルパタ
ン２５３は入力並び替え手段２２９に供給され、１２個
ずつのグループ単位でのデータの並び替えに使用され
る。

【００３１】すなわち、実施例のスケジューラ２００
で、第１の出力並び替え手段２１１は前記した第１の入
力インタフェース部から入力され前記した第１〜第８の
出力インタフェースにそれぞれ対応させた１２個のリク
エストデータ２０１を受信する。そしてシャッフルパタ
ン２５２に従い、第１の出力並び替え手段２１１によっ
て１２個のリクエストの並び替えを行う。第２の出力並
び替え手段２１２は前記した第２の入力インタフェース
部から入力された１２個のリクエストデータ２０２を受
信して、シャッフルパタン２５２に従い、第２の出力並
び替え手段２１２によって同様に１２個のリクエストの
並び替えを行う。以下同様であり、第８の出力並び替え
手段２１８は前記した第８の入力インタフェース部から
入力された１２個のリクエストデータ２０８を受信し
て、シャッフルパタン２５２に従い、第８の出力並び替
え手段２１８によって１２個のリクエストの並び替えを
行う。

【００３２】このようにして第１〜第８の出力並び替え
手段２１１〜２１８から出力された１２個ずつのリクエ
ストデータ２２１〜２２８は、入力並び替え手段２２９
に入力される。入力並び替え手段２２９では、これら１
２個ずつを１組として、シャッフルパタン２５３にした
がって８組のリクエスト群の並び替えが行われる。検索
手段２３９は、並び替え後のリクエストデータ２３１〜
２３８としての８組のリクエスト群を検索テーブルとし
て検索を行う。そして、図２で概要を説明したように、
競合した出力インタフェースへの割り当てについては調
停を行い、順次、転送許可の割り当てを行うようになっ
ている。

【００３３】図３は、検索手段の検索のためのアルゴリ
ズムを説明するためのものである。この図で縦軸は入力
インタフェース番号を例示しており、横軸は出力インタ
フェース番号を例示している。ただし、この図では説明
を簡単にするために入力インタフェースと出力インタフ
ェースが５つずつの場合の簡単な例を示している。

【００３４】この図３から分るように、図１に示した検
索手段２３９は、２次元のデータを図で左から右方向に
走査し、右端まで到達したら次の入力インタフェース番
号にカウントアップして、再び図で左から右方向に走査
して出力インタフェース番号を１つずつカウントアップ
する。このように左から右へ、そして上から下へ順にリ
クエストの有無を判断していく。そして、すでに転送許
可が割り当てられた入力インタフェースおよび出力イン
タフェースに対しては、二重に割り当てが行われないよ
うにするというアルゴリズムを実現している。

【００３５】入力インタフェース部に複数の転送許可を
与えたとしても、ある時刻には１つのデータしか転送、
すなわち送信を行うことができない。したがって、この
ようにして１つの入力インタフェース部または１つの出
力インタフェース部に同時に転送許可を与えないように
している。

【００３６】これを先に示した図２の例に基づいて具体
的に説明する。図３に示すようなテレビジョンのラスタ
走査のような形式で走査を行う場合には、まず第１の入
力インタフェースについて、第２の出力インタフェース
に対応させてリクエストが有ることが分る。これは第１
〜第１２の出力インタフェースに対応する最初のものな
ので、その経路の予約が無条件に行われる。これ以後
は、この第１の入力インタフェースについては他の出力
インタフェースへの経路の予約は行われない。すなわ
ち、次の検索で第１の入力インタフェースについて第３
の出力インタフェースにリクエストが有るのが分るが、
これについての経路の予約は行わない。

【００３７】図２に示した例で更に検索を続けていく
と、第２の入力インタフェースについて、第３の出力イ
ンタフェースに対応させてリクエストが有ることが分
る。この時点では第２の入力インタフェースと第３の出
力インタフェースの双方についての予約が行われていな
い。したがって、これらを結ぶ経路の予約が行われる。
以下同様にしてリクエストの検索と経路の予約が行われ
ていく。このようにして、スケジューラ２００は最大で
９６個（８×１２個）のリクエストを調停して、データ
転送を行ってもよい経路を選択し、選択された経路に対
して転送許可（グラント）を行うことになる。

【００３８】装置内のデータ転送は、実際にはスイッチ
を用いて行っている。したがって、同じ入力インタフェ
ースから複数の出力インタフェースに対して同時にデー
タを送ることはできない。同様にあるひとつの出力イン
タフェースは複数の入力インタフェースから同時にデー
タを受信することもできない。したがって、スケジュー
ラ２００は同一の入力インタフェースについて同時に複
数の出力インタフェースへ転送許可を出すことがないよ
うに、また同一の出力インタフェースについて複数の入
力インタフェースが転送許可を得ないように調停を行う
ようになっている。

【００３９】なお、本発明に直接関係しないために図１
には示していないが、検索手段２３９の後段には並び替
え手段が配置されている。この図示しない並び替え手段
は、第１〜第８の出力並び替え手段２１１〜２１８およ
び入力並び替え手段２２９で並び替えたシャッフルパタ
ンを逆変換して元の並びに戻すためのものである。公平
な検索が行われるためにシャッフルを行ったので、その
処理が行われた後は元に戻すことにしたのである。

【００４０】第１のシャッフルパタン記憶手段２５１
は、４個のデータの並び替えを行うためのシャッフルパ
タンを記憶している。このシャッフルパタンは、図示し
ないＣＰＵ（中央処理装置）によって計算されてシャッ
フルパタン記憶手段２５１に格納されている。１組のシ
ャッフルパタンは、グループ番号“１”、“２”、
“３”および“４”を表わすデータが任意の順序で並ん
だものである。もちろん、シャッフルパタン記憶手段２
５１に格納されるシャッフルパタンは、たとえば手入力
によって設定され記憶されるようなものであってもよ
い。

【００４１】図４は、図１に示した出力並び替え手段の
具体的な構成を表わしたものである。第１〜第８の出力
並び替え手段２１１〜２１８は共に同一の構成となって
いるので、ここでは第１の出力並び替え手段２１１の構
成を代表的に表わしている。第１の出力並び替え手段２
１１は、１２個のリクエストデータ２０１₁〜２０１₁ ₂
を４個ずつまとめて入力する第１−１〜第１−３の並び
替え手段２６１〜２６３を備えている。これらには、図
１にも示した第１のシャッフルパタン記憶手段２５１か
らシャッフルパタン２５２が供給され、４個ずつのリク
エストデータ２０１₁〜２０１₄、２０１₅〜２０１₈、２
０１₉〜２０１₁₂の並び替えがこのパタンに応じて行わ
れる。並び替えられたそれぞれのリクエストデータ２６
５₁〜２６５₁₂は、第２の並び替え手段２６６に入力さ
れる。

【００４２】第２の並び替え手段２６６には、新たなシ
ャッフルパタン記憶手段としての第２のシャッフルパタ
ン記憶手段２６８からシャッフルパタン２６９が供給さ
れており、これに基づいて今度は４個ずつのグループ単
位で並び替えが行われる。このようにして並び替えられ
たリクエストデータ２２１が第１の出力並び替え手段２
１１から出力されることになる。

【００４３】図５は、図１に示したスケジューラにおけ
る入力並び替え手段の具体的な構成を表わしたものであ
る。入力並び替え手段２２９は、図１に示した第１〜第
８の出力並び替え手段２１１〜２１８から出力されるそ
れぞれ１２個ずつのリクエストデータ２２１〜２２８を
１２個ずつをグループとして４組ずつ入力する第３−１
および第３−２の並び替え手段２７１、２７２と、これ
らによって並び替えた後の４×１２個ずつのリクエスト
データ２７３、２７４を入力してこれらを並び替える第
４の並び替え手段２７６を備えている。これによって並
び替えた後の１２個ずつのデータ２３１〜２３８は、図
１に示した検索手段２３９に入力されることになる。

【００４４】この入力並び替え手段２２９の第３−１お
よび第３−２の並び替え手段２７１、２７２には、図１
に示した第１のシャッフルパタン記憶手段２５１からシ
ャッフルパタン２５３が供給される。また、第４の並び
替え手段２７６には、新たなシャッフルパタン記憶手段
としての第３のシャッフルパタン記憶手段２７８からシ
ャッフルパタン２７９が供給される。シャッフルパタン
２５３は、第３−１および第３−２の並び替え手段２７
１、２７２でそれぞれ１２個ずつの４組について並び替
えを行い、第４の並び替え手段２７６は４×１２個ずつ
の合計２組についての並び替えを行う。

【００４５】ここで、第３のシャッフルパタン記憶手段
２７８は、２種類のシャッフルパタンを記憶するだけで
よい。したがって、第３のシャッフルパタン記憶手段２
７８には、メモリとして専用のものを割り当てる必要は
特になく、一部のメモリ領域を兼用して使用してもよい
し、レジスタでも十分対応させることができる。

【００４６】ところで、図１に示した第１〜第８の出力
並び替え手段２１１〜２１８におけるリクエストデータ
のグループ内で並び替えを行う手段としての第１−１〜
第１−３の並び替え手段２６１〜２６３（図４）は、同
じく図１に示した入力並び替え手段２２９と、並び替え
る組の数が共に４組であるという点で共通している。も
ちろん、前者の第１−１〜第１−３の並び替え手段２６
１〜２６３の場合には１組として扱うデータの量が１個
であるのに対して、後者の入力並び替え手段２２９の場
合にはデータ量が１２個であるという相違があることを
前提としての共通点である。

【００４７】このように両者は並び替える組の数が共通
する。したがって、第１のシャッフルパタン記憶手段２
５１から出力される２種類のシャッフルパタン２５２、
２５３を共用することが可能である。すなわち、それぞ
れに使用するシャッフルパタンは、第１のシャッフルパ
タン記憶手段２５１に記憶した複数のシャッフルパタン
の中から任意に選択することが可能になる。

【００４８】また、第１−１〜第１−３の並び替え手段
２６１〜２６３のそれぞれで使用するシャッフルパタン
２５２₁は、同じパタンを使用してもよいし、互いに異
なるパタンを使用しても構わない。図５に示した第３−
１および第３−２の並び替え手段２７１、２７２につい
ても同様である。

【００４９】図６〜図８はシャッフルパタン記憶手段内
のパタンの一例をそれぞれ表わしたものである。このう
ち図６は第１のシャッフルパタン記憶手段２５１に格納
されたパタンを表わしている。番号（Ｎｏ．）で示した
それぞれのパタンには、グループの番号を示す“１”、
“２”、“３”および“４”の値が１つずつ含まれてい
る。図６に示すこのような４個のデータ（値）を並び替
えるシャッフルパタンは全部で２４通り存在する。した
がって、シャッフルパタンの番号は“１”から“２４”
まで存在している。

【００５０】図７は第２のシャッフルパタン記憶手段２
６８に格納されたパタンを表わしている。番号（Ｎ
ｏ．）で示したそれぞれのパタンには、グループの番号
を示す“１”、“２”および“３”の値が１つずつ含ま
れている。このような３個のデータ（値）を並び替える
シャッフルパタンは全部で６通り存在する。したがっ
て、シャッフルパタンの番号は“１”から“６”まで存
在している。

【００５１】図８は第３のシャッフルパタン記憶手段２
７８に格納されたパタンを表わしたものである。番号
（Ｎｏ．）で示したそれぞれのパタンには、グループの
番号を示す“１”および“２”の値が１つずつ含まれて
いる。このような２個のデータ（値）を並び替えるシャ
ッフルパタンは全部で２通り存在する。したがって、シ
ャッフルパタンの番号は“１”から“２”まで存在する
ことになる。

【００５２】図９および図１０は、８×１２スケジュー
リングのシャッフルの様子を表わしたものである。ここ
で図９（ａ）〜（ｅ）は入力インタフェース側の処理の
様子を表わしている。また図１０（ａ）〜（ｅ）はこれ
に対応させて出力インタフェース側の処理の様子を表わ
したものである。

【００５３】スケジューラ２００による並び替えの前の
段階では、図９および図１０の（ａ）に共に示すよう
に、入力インタフェースと出力インタフェースの並びは
物理的に入力された順序となっている。すなわち、スケ
ジューラ２００は入力インタフェースが８個で出力イン
タフェースが１２個のスイッチを構成しているので、第
１〜第８の入力インタフェースから出力されるリクエス
トデータ２０１〜２０８をそれぞれ“１”から“８”で
表わし、このうちの“１”から“４”までを第１グルー
プとして“５”から“８”までを第２グループとする
と、出力インタフェースの同様の表記は図１０（ａ）に
示すように、第１グループから第３グループにかけて
“１”から“１２”の順序となる。

【００５４】図１０の（ｂ）では、出力グループ内の並
び替えを、図６に示した第１のシャッフルパタン記憶手
段２５１に格納された番号（Ｎｏ．１）で示した“３，
４，２，１”のパタンを用いて行った場合を示してい
る。この例では、第１〜第３の各グループで同一のシャ
ッフルパタンを使用している。この結果として、第１の
グループでは“３，４，２，１”の順序となり、第２の
グループでは“５，６，７，８”が“７，８，６，５”
の順序となり、第３のグループでは“９，１０，１１，
１２”が“１１，１２，１０，９”の順序となる。

【００５５】次に、出力インタフェースのグループ間の
並び替えを行う。これは図１０（ｃ）に示している。こ
れについては、図７の第２のシャッフルパタン記憶手段
２６８の番号（Ｎｏ．５）で示した“３，１，２”のパ
タンで行うとする。この場合には、第３グループが最初
に配置され、第１グループがこれに続いて配置され、第
２グループが最後に配置される。この結果、これらの配
置結果を順に並べると、“（１１，１２，１０，９）、
（３，４，２，１）、（７，８，６，５）”となる。こ
のようにグループ間でシャッフルを行う場合には、グル
ープ内の並び（順序）は変わらない。

【００５６】次に図９（ｄ）は、入力インタフェースの
グループ内の並び替えを図６の第１のシャッフルパタン
記憶手段２５１に格納された番号（Ｎｏ．４）で示した
“２，４，１，３”のパタンを用いて行った場合を示し
ている。これにより、リクエストデータ２０１〜２０８
の“１，２，３，４，５，６，７，８”が“２，４，
１，３，６，８，５，７”の順序となる。

【００５７】最後に図９（ｅ）は、入力インタフェース
内のグループ間の並び替えを図８の第３のシャッフルパ
タン記憶手段２７８による“２，１”のパタンを使用し
て行った場合を示している。これにより、リクエストデ
ータ２０１〜２０８の“２，４，１，３，６，８，５，
７”が“６，８，５，７，２，４，１，３”の順序とな
る。ここで、出力インタフェースにおけるグループ内シ
ャッフル、同じく出力インタフェースにおけるグループ
間シャッフル、入力インタフェースにおけグループ内シ
ャッフルならびに入力インタフェースにおけるグループ
間シャッフルの４種類の配備される順序は、図９および
図１０の（ｂ）〜（ｅ）で示した順序以外の任意の順序
となっていてもよく、このように順序を変えてシャッフ
ルを行ったとしても同じシャッフル結果を得ることがで
きる。しかも、すべてのパタンを順に使用していくこと
で、シャッフル後の検索によって、割り当ての機会の公
平性を保証することが可能になる。

【００５８】以上説明したように本実施例では８種類の
入力インタフェースと１２種類の出力インタフェースを
最大公約数としての４つずつのグループに分け、それぞ
れについてグループ内でのシャッフルとグループ間のシ
ャッフルの２段階のシャッフルを行うことにしている。
これを一般化して考えると、数値Ｎと、この数値Ｎとは
異なる数値Ｍの２種類のサイズのデータのシャッフルを
行う場合に、これらの数値Ｎ、Ｍの公約数ｋごとにこれ
らをグループ化して、それぞれについてグループ内での
シャッフルとグループ間のシャッフルの２段階のシャッ
フルを行うことになる。

【００５９】スケジューラの一般化

【００６０】図１１は、この一般化されたスケジューラ
の構成を表わしたものである。このスケジューラ３００
は、それぞれＭ個ずつＮ通りの図示しない入力インタフ
ェースから供給されるリクエストデータ３０１、３０
２、……３０Ｎを入力する第１〜第Ｎの出力並び替え手
段３１１、３１２、……３１Ｎと、これら第１〜第Ｎの
出力並び替え手段３１１、３１２、……３１Ｎによって
並び替えられたＭ個ずつＮ系統のリクエストデータ３２
１〜３２Ｎを入力する入力並び替え手段３２９を備えて
いる。ここで、数値ＮおよびＭは正の整数であり、後に
説明する数値ｋはこれらの公約数である。

【００６１】また、第１の出力並び替え手段３１１は、
第１の入力インタフェースから受信した出力インタフェ
ースごとのリクスト情報のうち出力インタフェースの並
びを変更する手段である。第２の出力並び替え手段３１
２は、第２の入力インタフェースから受信した出力イン
タフェースごとのリクスト情報のうち出力インタフェー
スの並びを変更する手段である。以下同様にして、第Ｎ
の出力並び替え手段３１Ｎは、第Ｎの入力インタフェー
スから受信した出力インタフェースごとのリクスト情報
のうち出力インタフェースの並びを変更する手段であ
る。入力並び替え手段３２９は、１つの入力インタフェ
ースから受信したＭ個のデータを１組として、全部でＮ
組のデータを入力して、組単位で入力インタフェースか
らのリクエストを並び替えるようになっている。

【００６２】入力並び替え手段３２９から出力される並
び替え後のそれぞれＭ個ずつＮ系統のデータ３３１〜３
３Ｎは、検索手段３３９に入力され、検索が行われる。
そして、順次、転送許可の割り当てが行われて、Ｍ個ず
つＮ系統の許可信号３４１〜３４Ｎが出力されるように
なっている。

【００６３】このスケジューラ３００には、ｋ個ずつの
データを並び替えるためのデータとしてのシャッフルパ
タンを出力する第１のシャッフルパタン記憶手段３５１
が設けられている。これから出力される一方のシャッフ
ルパタン３５２は第１〜第Ｎの出力並び替え手段３１１
〜３１Ｎに供給されて、リクエストデータ３０１〜３０
Ｎの並び替えに使用される。また第１のシャッフルパタ
ン記憶手段３５１から出力される他方のシャッフルパタ
ン３５３は入力並び替え手段３２９に供給され、同様に
データの並び替えに使用される。

【００６４】なお、実施例で説明したように検索手段３
３９の後段には図示しない並び替え手段が設けられてい
る。この並び替え手段は、第１〜第Ｎの出力並び替え手
段３１１、３１２、……３１Ｎおよび入力並び替え手段
３２９によって並び替えたシャッフルパタンを逆変換し
て元の並びに直すためのものである。

【００６５】図１２は、出力並び替え手段の構成を具体
的に表わしたものである。ここでは、第１の出力並び替
え手段３１１を示しているが、残りの第２〜第Ｎの出力
並び替え手段３１２、……３１Ｎも同一の構成となって
いる。第１の出力並び替え手段３１１の回路構成は、先
の実施例における図４に示した回路を一般化したもので
ある。

【００６６】すなわち、第１の出力並び替え手段３１１
は、Ｍ個のリクエストデータ３０１ ₁〜３０１_Mをｋ個ず
つまとめて入力する第１〜第Ｘの並び替え手段３６１〜
３６Ｘ（ただしＸ＝Ｍ／ｋ）を備えている。これらに
は、図１１にも示した第１のシャッフルパタン記憶手段
３５１からシャッフルパタン３５２が供給され、ｋ個ず
つのリクエストデータ３０１₁〜３０１_k、３０１_k+1〜
３０１_2k、３０１_M-k+1〜３０１_Mの並び替えがこのパタ
ンに応じて行われる。並び替えられたそれぞれのリクエ
ストデータ３６５₁〜３６５_Mは、並び替え手段３６６に
入力される。

【００６７】並び替え手段３６６には、新たなシャッフ
ルパタン記憶手段としての第２のシャッフルパタン記憶
手段３６８からシャッフルパタン３６９が供給されてお
り、これに基づいて今度はｋ個ずつのグループ単位で並
び替えが行われる。このようにして並び替えられたリク
エストデータ３２１が第１の出力並び替え手段３１１か
ら出力されることになる。

【００６８】図１３は、図１１に示した一般化された構
成のスケジューラにおける入力並び替え手段の具体的な
構成を表わしたものである。入力並び替え手段３２９
は、図１１に示した第１〜第Ｎの出力並び替え手段３１
１〜２１Ｎから出力されるそれぞれＭ個ずつのリクエス
トデータ３２１〜３２ＮをＭ×ｋ個分ずつ入力して並び
替える第３−１〜第３−Ｎの並び替え手段３７１……３
７Ｎと、これらによって並び替えた後のＫ×Ｍ個ずつの
リクエストデータ３７３、３７４、……３７Ｎを入力し
てこれらを並び替える第４の並び替え手段３７６を備え
ている。これによって並び替えた後のｋ×Ｍ個ずつのデ
ータ３３１〜３３Ｎは、図１１に示した検索手段３３９
に入力されることになる。

【００６９】この入力並び替え手段３２９の第３−１〜
第３−Ｎの並び替え手段３７１〜３７Ｎには、図１１に
示した第１のシャッフルパタン記憶手段３５１からシャ
ッフルパタン３５３が供給される。また、第４の並び替
え手段３７６には、新たなシャッフルパタン記憶手段と
しての第３のシャッフルパタン記憶手段３７８からシャ
ッフルパタン３７９が供給される。シャッフルパタン３
５３は、第３−１〜第３−Ｎの並び替え手段３７１〜３
７ＮでそれぞれＭ個ずつのｋ組について並び替えを行
い、第４の並び替え手段３７６は更に大きなｋ×Ｍ個ず
つの合計Ｎ組についての並び替えを行う。第３−１〜第
３−Ｎの並び替え手段３７１〜３７Ｎはいずれも同一の
構成をとっている。

【００７０】第１の変形例

【００７１】ところで一般にＮ×Ｍのスケジューラでシ
ャッフルを行うとすると、従来のスケジューラではシャ
ッフルパタンを記憶するために以下の（１）式で示すメ
モリ容量のメモリと（２）式で示すメモリ容量のメモリ
の２種類のメモリが必要であった。

【００７２】

【数１】

【００７３】

【数２】

【００７４】これに対して本発明では次の（３）〜
（５）の各メモリ容量のメモリを備えるだけでよいの
で、用意するメモリの総量を削減することができる。

【００７５】

【数３】

【００７６】

【数４】

【００７７】

【数５】

【００７８】なお、前記した式（１）〜（５）は、使用
されている変数としての値Ｎ、Ｍ、ｋに条件がある。こ
れらの値Ｎ、Ｍ、ｋが２の乗数であるということと、値
ｋが値Ｎ、Ｍの公約数であるということである。これら
の条件を満たさないと、対数計算の部分や分数が整数に
ならない。これらの条件を満たさない値が設定された場
合には、分数部分の値を「計算値以上の最小の整数」に
切り上げるとか、「対数をとる値以上の２の乗数」にす
るといった変換を行う必要がある。また、請求項２記載
の発明で説明したダミーデータを追加するような場合に
は、値Ｎ、Ｍにダミーデータを加えた値を数式計算上の
値Ｎ、Ｍとする必要がある。

【００７９】図１４は、本発明の第１の変形例における
シャッフルパタンの例を表わしたものである。このよう
なシャッフルパタン４１１は、先の実施例の第１のシャ
ッフルパタン記憶手段２５１（図６参照）に代わって用
意するシャッフルパタンである。このような４通りのシ
ャッフルパタン４１１の場合には、“１”が最優先とな
る確率は１／２である。また、“２”および“３”が最
優先となる確率はそれぞれ１／４となる。更に、“２”
および“１”が最低の優先となる確率はそれぞれ１／４
であり、“３”が最低の優先となる確率は１／２とな
る。したがって、統計的に見ると、優先度は“１”、
“２”、“３”の順序になる。

【００８０】ここでは図１に示した第１〜第８の出力並
び替え手段２１１〜２１８のそれぞれのグループ内での
並び替えを行う場合のシャッフルパタン４１１について
示したが、入力並び替え手段２２９内の第３のシャッフ
ルパタン記憶手段２７８（図８）についても同様の制御
が可能である。

【００８１】考え得るすべてのシャッフルパタンを用意
しておけば、最優先に位置付けられる確率は、すべての
グループにおいて等しい。同様に、２番目以降の優先に
割り当てられる確率についても、それぞれ、すべてのグ
ループで等しい。実施例ではすべてのシャッフルパタン
の組み合わせを１組用意するという手法をとっていな
い。すなわち、ある場合にはすべてのシャッフルパタン
の組み合わせの中の一部を使用し、別の場合には、同じ
シャッフルパタンを複数記憶させておくことで、グルー
プ間の優先度を自由に制御できるようにしている。たと
えば、ある特定のグループが最優先となる確率を、統計
的に他のグループよりも大きくしたりすることが可能で
ある。

【００８２】第２の変形例

【００８３】以上説明した実施例およびこれに基づいた
一般的なスケジューラの説明では、数値ｋは数値Ｎおよ
びＭの公約数であるものとした。しかしながら、このよ
うな前提は必ずしも必要としない。

【００８４】図１５は、第２の変形例におけるスケジュ
ーラの構成を表わしたものである。この図で図１と同一
部分には同一の符号を付しており、これらの説明を適宜
省略する。この第２の変形例で、スケジューラ５００
は、たとえばＡＴＭ（asynchronous transfer mode：非
同期転送モード）スイッチとしての入力インタフェース
が８個で出力インタフェースが１６個のスイッチとして
構成されている。

【００８５】スケジューラ５００は、図示しない８個の
入力インタフェース部からそれぞれ出力される１２個ず
つのリクエストデータ２０１〜２０８を入力する第１〜
第８の出力並び替え手段５１１〜５１８と、これら第１
〜第８の出力並び替え手段５１１〜５１８の出力する並
び替え後の１６個ずつのリクエストデータ５２１〜５２
８を入力する入力並び替え手段５２９を備えている。こ
こで１６個ずつのリクエストデータ５０１〜５０８は、
それぞれ入力インタフェースごとに出力インタフェース
をリクエストするデータである。

【００８６】入力並び替え手段５２９から出力される並
び替え後のそれぞれ１６個ずつのデータ５３１〜５３８
は、検索手段５３９に入力され、それぞれ１６個ずつの
許可信号５４１〜５４８が出力されるようになってい
る。このスケジューラ５００には、データの並び替えを
行うためのシャフルパタンを記憶した第１のシャッフル
パタン記憶手段５５１が設けられており、これから出力
される一方のシャッフルパタン５５２は第１〜第８の出
力並び替え手段５１１〜５１８に供給されて、１６個ず
つのリクエストデータ２０１〜２０８の並び替えに使用
される。また第１のシャッフルパタン記憶手段５５１か
ら出力される他方のシャッフルパタン５５３は入力並び
替え手段５２９に供給され、１６個ずつのグループ単位
でのデータの並び替えに使用される。入力並び替え手段
５２９から出力される並び替え後のそれぞれ１６個ずつ
のデータ５３１〜５３８は、検索手段５３９に入力さ
れ、それぞれ１６個ずつの許可信号５４１〜５４８が出
力されるようになっている。

【００８７】図１６は、図１５に示した出力並び替え手
段の具体的な構成を表わしたものである。第１〜第８の
出力並び替え手段５１１〜５１８は共に同一の構成とな
っているので、ここでは第１の出力並び替え手段５１１
の構成を代表的に表わしている。第１の出力並び替え手
段５１１は、１２個のリクエストデータ２０１₁〜２０
１₁₂を８個ずつ１つのグループとして入力する第１−１
および第１−２の並び替え手段５６１、５６２を備えて
いる。ただし、１２個のリクエストデータ２０１₁〜２
０１₁₂を用いるので、２つ目のグループには４個のリク
エストデータ２０１₉〜２０１₁₂しかない。そこで４つ
のダミーデータ５６４をこのグループには代わって入力
するようにしている。ただし、４つのダミーデータ５６
４はリクエスト無しの状態を示すデータである。

【００８８】第１−１および第１−２の並び替え手段５
６１、５６２には、図１にも示した第１のシャッフルパ
タン記憶手段５５１からシャッフルパタン５５２が供給
され、入力されたリクエストデータ（あるいはダミーデ
ータ）の並び替えがこのパタンに応じて行われる。並び
替えられたそれぞれのリクエストデータ５６５₁〜５６
５₁₆は、第２の並び替え手段５６６に入力される。

【００８９】第２の並び替え手段５６６には、新たなシ
ャッフルパタン記憶手段としての第２のシャッフルパタ
ン記憶手段５６８からシャッフルパタン５６９が供給さ
れており、これに基づいて今度は８個ずつのグループ単
位で並び替えが行われる。このようにして並び替えられ
たリクエストデータ５２１が第１の出力並び替え手段５
１１から出力されることになる。４つのダミーデータ５
６４はリクエスト無しの状態を示すデータなので、有効
なリクエストデータよりも優先度の高い順序に並び替え
られても、有効なリクエストデータの割り当てに影響を
与えることはない。

【００９０】図１７は、図１５に示したスケジューラに
おける入力並び替え手段の具体的な構成を表わしたもの
である。入力並び替え手段５２９は、図１５に示した第
１〜第８の出力並び替え手段５１１〜５１８から出力さ
れるそれぞれ１６個ずつのリクエストデータ５２１〜５
２８を１６個ずつをグループとして８組一度に入力する
並び替え手段５７１を備えている。８組ずつグループ化
すると１つのグループしかできない。そこでこの場合に
はグループ間の並び替えは不要である。並び替え手段５
７１にはシャッフルパタン５５３が供給される。

【００９１】図１５に示した検索手段５３９では、８×
１６の転送許可の割り当てを行い、その出力としての１
６個ずつの許可信号５４１〜５４８が後段の図示しない
回路部分で元のインタフェース番号の並びに戻される。
この時点で、図１６の第２の並び替え手段５６２の箇所
で挿入されたダミーデータ５６４に対応する許可信号が
取り除かれることになる。

【００９２】以上説明したように、数値ｋが２つの数値
Ｎ、Ｍの公約数でない場合にも、２つの数値Ｎ、Ｍが擬
似的に数値ｋの公倍数になるようにダミーデータを付加
することで、数値ｋが２つの数値Ｎ、Ｍの公約数である
場合と同様の並び替えが可能になる。

【００９３】なお、実施例ではシャッフルパタン記憶手
段からの各シャッフルパタンの読み出しを平等に行うこ
とを前提とし、これによって各入力インタフェースのリ
クエストに対する平等を図ることにしたが、入力インタ
フェースによって優先度を設けることも可能である。こ
のような場合には、入力側の系統ごとの優先度に応じて
それぞれの供給先に対する各シャッフルパタンの出力さ
れる回数を調整するシャッフルパタン出力制御手段を用
意するようにすればよい。

【００９４】また、実施例および変形例ではスケジュー
ラの入出力インタフェースを並び替える２次元のシャッ
フル手法について説明したが、本発明がこれに限定され
るものではない。たとえば２以上の複数次元のデータに
ついてのシャッフルについても同様の考えを適用するこ
とができる。また、実施例および変形例ではグループ内
およびグループ間という２段階のシャッフルについて説
明したが、シャッフルを更に多段にすることも可能であ
る。

【００９５】

【発明の効果】以上説明したように請求項１〜請求項６
記載の発明によれば、Ｍ個ずつＮ群のデータをそれぞれ
の群別に入力し、Ｍ個の出力側の並び替えを行う場合
に、入力されたデータを複数のグループに区分けしてそ
れぞれについて並び替えを行い、並び替えられたそれぞ
れのグループ単位で並び替えを行うようにした。したが
って、それぞれのデータまたはグループ単位のデータの
並び替えに必要なシャッフルパタンを小さなデータとし
て作成することができ、シャッフルパタンを格納するメ
モリの必要容量を大幅に軽減することができる。

【００９６】また、請求項５記載の発明では、請求項４
記載のスケジューラでシャッフルパタン記憶手段は、入
力側の系統ごとの優先度に応じてそれぞれの供給先に対
する各シャッフルパタンの出力される回数を調整するシ
ャッフルパタン出力制御手段を具備することにしている
ので、各並び替え手段に対するシャッフルパタンの与え
方により入力側の系統ごとに出力側に対する優先度を調
整したり、その反対に出力側の系統ごとに入力側に対す
る優先度を調整することができる。

【００９７】更に請求項６記載の発明では、請求項３記
載のスケジューラでシャッフルパタン記憶手段の全部ま
たは一部はレジスタによって構成することにしたので、
本来のメモリに対するアクセス回数を減少させることが
可能になる。

【図面の簡単な説明】

【図１】本発明の実施例におけるスケジューラの構成を
表わした説明図である。

【図２】本実施例における入力インタフェースと出力イ
ンタフェースの対応関係を表わした説明図である。

【図３】実施例で検索手段の検索のためのアルゴリズム
を示した説明図である。

【図４】実施例で図１に示した出力並び替え手段の具体
的な構成を表わしたブロック図である。

【図５】図１に示したスケジューラにおける入力並び替
え手段の具体的な構成を表わしたブロック図である。

【図６】実施例で第１のシャッフルパタン記憶手段に格
納されたパタンを表わした説明図である。

【図７】実施例で第２のシャッフルパタン記憶手段に格
納されたパタンを表わした説明図である。

【図８】実施例で第３のシャッフルパタン記憶手段に格
納されたパタンを表わした説明図である。

【図９】実施例で８×１２スケジューリングのシャッフ
ルについて入力インタフェース側の処理の様子を表わし
た説明図である。

【図１０】実施例で８×１２スケジューリングのシャッ
フルについて出力インタフェース側の処理の様子を表わ
した説明図である。

【図１１】実施例を基にして一般化されたスケジューラ
の構成を表わしたブロック図である。

【図１２】図１１に示した一般化された構成のスケジュ
ーラにおける出力並び替え手段の構成を具体的に表わし
たブロック図である。

【図１３】図１１に示した一般化された構成のスケジュ
ーラにおける入力並び替え手段の具体的な構成を表わし
たブロック図である。

【図１４】本発明の第１の変形例におけるシャッフルパ
タンの例を表わしたブロック図である。

【図１５】本発明の第２の変形例におけるスケジューラ
の全体的な構成を表わしたブロック図である。

【図１６】図１５に示した出力並び替え手段の具体的な
構成を表わしたブロック図である。

【図１７】図１５に示したスケジューラにおける入力並
び替え手段の具体的な構成を表わしたブロック図であ
る。

【図１８】従来提案されたスケジューラの構成の概要を
表わしたブロック図である。

【図１９】図１８に示したスケジューラにおける第１の
出力並び替え手段の具体的な構成を表わしたブロック図
である。

【図２０】図１８に示したスケジューラにおける入力並
び替え手段の具体的な構成を表わしたブロック図であ
る。

【図２１】１２個の入力を並び替えるシャッフルパタン
の一例を表わした説明図である。

【符号の説明】

２００、３００、５００スケジューラ２０１〜２０８リクエストデータ２１１〜２１８第１〜第８の出力並び替え手段２２９入力並び替え手段２３９検索手段２４１〜２４８許可信号２５１第１のシャッフルパタン記憶手段２５２、２５３、２６９シャッフルパタン２６１〜２６３第１−１〜第１−３の並び替え手段
（第１の並び替え手段）２６６、３６６、５６６第２の並び替え手段２６８第２のシャッフルパタン記憶手段２７１第３−１の並び替え手段（第３の並び替え手
段）２７２第３−２の並び替え手段（第３の並び替え手
段）２７６、３７６第４の並び替え手段２７８、３７８第３のシャッフルパタン記憶手段３０１、３０２、……３０Ｎリクエストデータ３６１〜３６Ｘ第１−１〜第１−Ｘの並び替え手段
（第１の並び替え手段）３７１〜３７Ｎ第３−１〜第３−Ｎの並び替え手段
（第３の並び替え手段）５６１、５６２第１−１および第１−２の並び替え手
段（第１の並び替え手段）

Claims

【特許請求の範囲】

【請求項１】Ｍ個（Ｍは２以上の整数）ずつＮ群（Ｎ
は２以上の整数）のデータをそれぞれの群別に入力し、
Ｍ個の出力側の並び替えを行う手段であって、それぞれ
数値Ｍと数値Ｎの公約数である数値ｋ単位でＭ個のデー
タを分割し、これら分割されたｋ個ずつのデータを入力
して供給されたシャッフルパタンに応じてこれらの並び
替えを行うＭ／ｋ個の第１の並び替え手段と、これらＭ
／ｋ個の第１の並び替え手段によって並び替えられた後
のそれぞれｋ個ずつのデータをグループとして供給され
たシャッフルパタンに応じてこれらＭ／ｋ個のグループ
間の並び替えを行う第２の並び替え手段とから構成され
る第１〜第Ｎの出力並び替え手段と、これら第１〜第Ｎの出力並び替え手段によって並び替え
られたＭ個ずつＮ群からなるデータを入力してＭ個単位
でデータの並び替えを行う手段であって、それぞれＭ個
ずつのグループをｋ個単位のＮグループに分割して入力
して供給されたシャッフルパタンに応じてこれらの並び
替えを行うＮ個の第３の並び替え手段と、これらＮ個の
第３の並び替え手段によって並び替えられた後のそれぞ
れｋ個ずつのデータをグループとして供給されたシャッ
フルパタンに応じてこれらＮ個のグループ間の並び替え
を行う第４の並び替え手段とから構成される入力並び替
え手段と、この入力並び替え手段によって並び替えたＭ個ずつＮ群
のデータを入力して予め定めた検索テーブルを基にして
検索を行うことでこれらＭ個ずつＮ群のデータの検索す
る経路の順序を変更する検索手段とを具備することを特
徴とするスケジューラ。
【請求項２】Ｍ個（Ｍは２以上の整数）よりも少ない
Ｌ個（Ｌは２以上の整数）ずつＮ群（Ｎは２以上の整
数）のデータをそれぞれの群別に入力し、Ｍ個の出力側
の並び替えを行う手段であって、それぞれ数値Ｍと数値
Ｎの公約数である数値ｋ単位でＬ個のデータを分割し、
Ｌ個とＭ個の差分に相当する個数のダミーデータを補充
し、補充した後のこれら分割されたｋ個ずつのデータを
入力して供給されたシャッフルパタンに応じてこれらの
並び替えを行うＭ／ｋ個の第１の並び替え手段と、これ
らＭ／ｋ個の第１の並び替え手段によって並び替えられ
た後のそれぞれｋ個ずつのデータをグループとして供給
されたシャッフルパタンに応じてこれらＭ／ｋ個のグル
ープ間の並び替えを行う第２の並び替え手段とから構成
される第１〜第Ｎの出力並び替え手段と、これら第１〜第Ｎの出力並び替え手段によって並び替え
られたＭ個ずつＮ群からなるデータを入力してＭ個単位
でデータの並び替えを行う手段であって、それぞれＭ個
ずつのグループをｋ個単位のＮグループに分割して入力
して供給されたシャッフルパタンに応じてこれらの並び
替えを行うＮ個の第３の並び替え手段と、これらＮ個の
第３の並び替え手段によって並び替えられた後のそれぞ
れｋ個ずつのデータをグループとして供給されたシャッ
フルパタンに応じてこれらＮ個のグループ間の並び替え
を行う第４の並び替え手段とから構成される入力並び替
え手段と、この入力並び替え手段によって並び替えたＭ個ずつＮ群
のデータを入力して前記ダミーデータを除外した形で予
め定めた検索テーブルを基にして検索を行うことでこれ
らＭ個ずつＮ群のデータの検索する経路の順序を変更す
る検索手段とを具備することを特徴とするスケジュー
ラ。
【請求項３】ｋ個のデータのシャッフルを行うシャッ
フルパタンと、Ｎ個のデータのシャッフルを行うシャッ
フルパタンおよびＭ／ｋ個のデータのシャッフルを行う
シャッフルパタンのそれぞれを供給するシャッフルパタ
ン記憶手段を具備することを特徴とする請求項１または
請求項２記載のスケジューラ。
【請求項４】Ｍ個ずつＮ群のデータは、入力側のＮ系
統のデータを出力側のＭ系統に割り当てるための要求を
行うリクエストデータであり、これらのリクエストデー
タはリクエストの有りを示すデータまたはリクエストの
無しを示すデータのいずれかでそれぞれ構成されてお
り、前記検索手段は、リクエストの有りとされるリクエ
ストデータを対象に検索を行い入力側のＮ系統のデータ
を出力側のＭ系統に割り当てることを特徴とする請求項
３記載のスケジューラ。
【請求項５】前記シャッフルパタン記憶手段は、入力
側の系統ごとの優先度に応じてそれぞれの供給先に対す
る各シャッフルパタンの出力される回数を調整するシャ
ッフルパタン出力制御手段を具備することを特徴とする
請求項４記載のスケジューラ。
【請求項６】前記シャッフルパタン記憶手段の全部ま
たは一部はレジスタによって構成されていることを特徴
とする請求項３記載のスケジューラ。