JP2001103056A - アドレス割当方法 - Google Patents
アドレス割当方法Info
- Publication number
- JP2001103056A JP2001103056A JP2000256678A JP2000256678A JP2001103056A JP 2001103056 A JP2001103056 A JP 2001103056A JP 2000256678 A JP2000256678 A JP 2000256678A JP 2000256678 A JP2000256678 A JP 2000256678A JP 2001103056 A JP2001103056 A JP 2001103056A
- Authority
- JP
- Japan
- Prior art keywords
- address
- assigned
- value
- devices
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】相互の接続関係を木構造として表現できる複数
の装置に、その接続関係を表現するアドレスを割り付け
る。 【構成・作用】各装置のアドレスは原理的にはルートか
ら当該アドレスへ至る際に辿るブランチの番号を列挙し
たものである。ただし、ルート直下の装置のアドレスは
そのブランチ番号の下に１を追加したものをアドレスと
し、それ以降の装置については上述の原則に従う。従が
う。たとえば装置１２をルートとしたとき、装置２１の
アドレスは１．１．１．２である。
の装置に、その接続関係を表現するアドレスを割り付け
る。 【構成・作用】各装置のアドレスは原理的にはルートか
ら当該アドレスへ至る際に辿るブランチの番号を列挙し
たものである。ただし、ルート直下の装置のアドレスは
そのブランチ番号の下に１を追加したものをアドレスと
し、それ以降の装置については上述の原則に従う。従が
う。たとえば装置１２をルートとしたとき、装置２１の
アドレスは１．１．１．２である。
Description
【０００１】
【発明の属する技術分野】本発明はデータ処理システム
におけるアドレス割当手続きに関し、具体的には、所与
の装置が当該装置のアドレスに基づいて計算することに
より隣接する装置のアドレスを決定できるようにする、
システム内の装置にアドレスを割当てる手続きに関す
る。
におけるアドレス割当手続きに関し、具体的には、所与
の装置が当該装置のアドレスに基づいて計算することに
より隣接する装置のアドレスを決定できるようにする、
システム内の装置にアドレスを割当てる手続きに関す
る。
【０００２】
【従来の技術】従来技術では、コンピューティングシス
テムないの装置へアドレスを割当ることができるように
するために使用される多くの手続きがある。通常、ある
装置が隣接する装置（またはコンピューティングシステ
ム内の他の任意の装置）のアドレスを決定するために
は、その装置は自分のところに格納されているかまたは
中央データリポジトリの一部として格納されているアド
レスのテーブルを参照する。このようなアドレステーブ
ル格納機構には、ほとんど常に不足している資源である
メモリの割当が必要である。これは、プリンタに特にあ
てはまる。
テムないの装置へアドレスを割当ることができるように
するために使用される多くの手続きがある。通常、ある
装置が隣接する装置（またはコンピューティングシステ
ム内の他の任意の装置）のアドレスを決定するために
は、その装置は自分のところに格納されているかまたは
中央データリポジトリの一部として格納されているアド
レスのテーブルを参照する。このようなアドレステーブ
ル格納機構には、ほとんど常に不足している資源である
メモリの割当が必要である。これは、プリンタに特にあ
てはまる。
【０００３】このようなプリンタにおいて、プリンタへ
の入力装置はプリンタエンジンに用紙を供給する。この
ような入力装置は、各々異なるサイズの用紙を備えた複
数の用紙トレイから構成されている。各プリンタは、用
紙を移動させるために使用される１つまたは複数の用紙
経路を有している。また、プリンタから用紙を受取りそ
れをその最終的な宛先に送るところの、プリンタに結合
された出力装置も設けられている。
の入力装置はプリンタエンジンに用紙を供給する。この
ような入力装置は、各々異なるサイズの用紙を備えた複
数の用紙トレイから構成されている。各プリンタは、用
紙を移動させるために使用される１つまたは複数の用紙
経路を有している。また、プリンタから用紙を受取りそ
れをその最終的な宛先に送るところの、プリンタに結合
された出力装置も設けられている。
【０００４】用紙処理装置をプリンタと共に使用する場
合、このような装置の物理的な位置がそのアドレス値か
ら即時に分るような方法で装置にアドレスを割り当てる
必要がある。隣接する装置のアドレスを決定すること
は、用紙をプリンタに対してまたプリンタから移動させ
る際に重要である。それは、このような装置の各々が、
用紙の移動の順番の中で物理的に隣接する１つまたは複
数の装置と通信する必要があるためである。
合、このような装置の物理的な位置がそのアドレス値か
ら即時に分るような方法で装置にアドレスを割り当てる
必要がある。隣接する装置のアドレスを決定すること
は、用紙をプリンタに対してまたプリンタから移動させ
る際に重要である。それは、このような装置の各々が、
用紙の移動の順番の中で物理的に隣接する１つまたは複
数の装置と通信する必要があるためである。
【０００５】
【発明が解決しようとする課題】現状では、プリントシ
ステム内での装置の位置はシフトレジスタハードウェア
を使用して推定している。言い換えれば、現行のプリン
トシステムでは、シフトレジスタ中でバイトが配置され
ている順序がデータのルーティングを制御する。各装置
は、その隣接する装置のアドレスの決定の仕方を知らな
い。それは、シフトレジスタ待ち行列法を使用すること
により、装置のシフトレジスタおよび用紙処理コントロ
ーラに入る順序に基づいてデータがシステムの装置にル
ーティングできるようにしているなるためである。この
ようなシステムにおいて、装置は自分に隣接する装置を
知らないため、そのような隣接する装置にメッセージを
送信することができない。従って、システムの柔軟性が
大きく制限されている。
ステム内での装置の位置はシフトレジスタハードウェア
を使用して推定している。言い換えれば、現行のプリン
トシステムでは、シフトレジスタ中でバイトが配置され
ている順序がデータのルーティングを制御する。各装置
は、その隣接する装置のアドレスの決定の仕方を知らな
い。それは、シフトレジスタ待ち行列法を使用すること
により、装置のシフトレジスタおよび用紙処理コントロ
ーラに入る順序に基づいてデータがシステムの装置にル
ーティングできるようにしているなるためである。この
ようなシステムにおいて、装置は自分に隣接する装置を
知らないため、そのような隣接する装置にメッセージを
送信することができない。従って、システムの柔軟性が
大きく制限されている。
【０００６】従って、本発明の目的は、メモリ資源を節
約するシステムで装置にアドレスを割当てる方法を提供
することである。
約するシステムで装置にアドレスを割当てる方法を提供
することである。
【０００７】本発明の別の目的は、アドレス割当の改良
された方法であって、システム中の装置がアドレスを格
納しておかなくても隣接する装置のアドレスを計算する
ことができるようにする方法を提供することである。
された方法であって、システム中の装置がアドレスを格
納しておかなくても隣接する装置のアドレスを計算する
ことができるようにする方法を提供することである。
【０００８】本発明の他の目的は、アドレス割当の改良
された方法であって、システム中の装置が、自装置のア
ドレスにより隣接する装置の相対的な物理的位置を決定
することができるようにする方法を提供することであ
る。
された方法であって、システム中の装置が、自装置のア
ドレスにより隣接する装置の相対的な物理的位置を決定
することができるようにする方法を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明の方法により、シ
ステム内の装置にアドレスを割当てることができ、割当
てられた各アドレスにより、各装置は隣接する装置のア
ドレスを決定することができる。本システムの少なくと
も１つの所与の装置は第１のコネクタを介して基準装置
に接続されている。システムの各装置は更に他の装置と
通信する１つまたは複数のポートを有している。本方法
は、最初に第１のコネクタに電源を投入し、この所与の
装置に第１のアドレス値を割当てる。次に、この所与の
装置に設けられている通信ポートのうち、別の装置に結
合されている通信ポートの数が見出される。そして、こ
の所与の装置に対し、その通信ポートのうちの１つに電
源を投入させる。その後、その通信ポートの１つに接続
された装置に第２のアドレス値を割当てる。この第２の
アドレス値は、第１のアドレス値と予め定められた関係
を有している。次に、この所与の装置を、その通信ポー
トのうちの別の通信ポートの各々に電源を投入するよう
に制御し、それらのポートに接続されている装置に別の
一意のアドレス値を割当てる。この別のアドレス値は第
１のアドレス値と予め定められた関係を有している。こ
の予め定められた関係により、それ自身に割当てられた
アドレスとアドレス間の予め定められた関係とを知って
いるシステムの各装置は、システム内の少なくとも隣接
する装置のアドレスを決定できるようになる。
ステム内の装置にアドレスを割当てることができ、割当
てられた各アドレスにより、各装置は隣接する装置のア
ドレスを決定することができる。本システムの少なくと
も１つの所与の装置は第１のコネクタを介して基準装置
に接続されている。システムの各装置は更に他の装置と
通信する１つまたは複数のポートを有している。本方法
は、最初に第１のコネクタに電源を投入し、この所与の
装置に第１のアドレス値を割当てる。次に、この所与の
装置に設けられている通信ポートのうち、別の装置に結
合されている通信ポートの数が見出される。そして、こ
の所与の装置に対し、その通信ポートのうちの１つに電
源を投入させる。その後、その通信ポートの１つに接続
された装置に第２のアドレス値を割当てる。この第２の
アドレス値は、第１のアドレス値と予め定められた関係
を有している。次に、この所与の装置を、その通信ポー
トのうちの別の通信ポートの各々に電源を投入するよう
に制御し、それらのポートに接続されている装置に別の
一意のアドレス値を割当てる。この別のアドレス値は第
１のアドレス値と予め定められた関係を有している。こ
の予め定められた関係により、それ自身に割当てられた
アドレスとアドレス間の予め定められた関係とを知って
いるシステムの各装置は、システム内の少なくとも隣接
する装置のアドレスを決定できるようになる。
【００１０】
【発明の実施の形態】図１を参照すると、プリントシス
テム１０は、プリントシステム１０内の接続された装置
にアドレスを割当てる際に利用される制御プロセッサ１
２を有している。接続された各々の装置は図１では長方
形のブロックによって示されており、これらはコネクタ
または論理ポートにより接続されている。従って、入力
装置１５はコネクタ１を介して制御プロセッサ１２に接
続されている。入力装置１７はポート１６を介して入力
装置１５に接続されており、入力装置１９、２１はそれ
ぞれポート１８、２０を介して入力装置１７に接続され
ている。
テム１０は、プリントシステム１０内の接続された装置
にアドレスを割当てる際に利用される制御プロセッサ１
２を有している。接続された各々の装置は図１では長方
形のブロックによって示されており、これらはコネクタ
または論理ポートにより接続されている。従って、入力
装置１５はコネクタ１を介して制御プロセッサ１２に接
続されている。入力装置１７はポート１６を介して入力
装置１５に接続されており、入力装置１９、２１はそれ
ぞれポート１８、２０を介して入力装置１７に接続され
ている。
【００１１】プリントシステム１０の出力側には、コネ
クタ２に接続された出力装置２２がある。更に、出力装
置２２は、それぞれポート２８、３０を介して出力装置
２４、２６に接続されている。別の出力装置３２は、ポ
ート３４を介して出力装置２４に接続されている。
クタ２に接続された出力装置２２がある。更に、出力装
置２２は、それぞれポート２８、３０を介して出力装置
２４、２６に接続されている。別の出力装置３２は、ポ
ート３４を介して出力装置２４に接続されている。
【００１２】ここで、図３ａおよび図３ｂを参照しなが
ら本発明によって採用されるアドレス割当の方法を説明
する。図３ａ及び図３ｂの各ブロックの動作は以下のと
おりである： ５０：制御プロセッサは先ずコネクタ１への電源を投入
する ５２：電源オン状態は第１の隣接する入力装置に検知さ
れ、この入力装置は今度は制御プロセッサに自分が生き
ているということを示すメッセージを送る ５４：制御プロセッサは第１のアドレス（すなわち１．
１）を第１の隣接する装置へ割り当てる。 ５６：制御プロセッサは第１の装置に対してその装置が
通信ポートを幾つ持っているかを問い合わせる ５８：制御プロセッサは、第１の装置に対して、その装
置の第１の通信ポートへのパワーオン線をオンにするよ
うに告げる ６０：パワーオン状態が第２の隣接する入力装置に検知
され、今度はこの入力装置が自分は生きているというメ
ッセージを制御プロセッサに送る。 ６２：これにより、制御プロセッサは第２のアドレス
（すなわち１．１．１）を第２の隣接する入力装置に割
り当てる ６４：制御プロセッサは次に第２の隣接する入力装置に
対して、その入力装置が通信ポートを幾つ持っているか
を問い合わせる。これに対する応答を受け取ると、制御
プロセッサはその入力装置に対してその第１の通信ポー
トへのパワーオン線をオンにするように告げる ６６：パワーオン状態が第３の隣接する入力装置に検知
され、今度はこの入力装置が自分は生きているというメ
ッセージを制御プロセッサに送る ６８：これにより、制御プロセッサは第３のアドレス
（すなわち１．１．１．１）を第３の隣接する入力装置
に割り当てる ７０：制御プロセッサはアドレス割り当てプロセスを継
続し、第３の入力装置同様第２の隣接する入力装置に接
続されている第３の入力装置に対して第４のアドレス
（すなわち１．１．１．２）を割り当てる ７２：すべての入力コネクタおよび通信ポートの電源投
入が終了すると、制御プロセッサは同じ手続きをその出
力装置に対して行う。この場合、各々の出力装置は第２
のコネクタ経由で直接的または間接的に制御プロセッサ
に接続されているので、各出力装置のアドレスは数字２
で始まる プリントシステム１０は、制御プロセッサ１２によって
行われる制御により一度に１つのコネクタの電源をオン
にする能力を持っている。従って、制御プロセッサ１２
は、まず、コネクタ１に対する電源をオンにする（ステ
ップ５０）。このようなパワーオン状態は入力装置１５
によって検知される。それによって、入力装置１５は、
自分は生きている、つまり活動状態であるということを
示すメッセージを制御プロセッサ１２に送信する（ステ
ップ５２）。すると、制御プロセッサ１２は入力装置１
５に第１のアドレス（すなわち１．１）を割当てる（ス
テップ５４）。
ら本発明によって採用されるアドレス割当の方法を説明
する。図３ａ及び図３ｂの各ブロックの動作は以下のと
おりである： ５０：制御プロセッサは先ずコネクタ１への電源を投入
する ５２：電源オン状態は第１の隣接する入力装置に検知さ
れ、この入力装置は今度は制御プロセッサに自分が生き
ているということを示すメッセージを送る ５４：制御プロセッサは第１のアドレス（すなわち１．
１）を第１の隣接する装置へ割り当てる。 ５６：制御プロセッサは第１の装置に対してその装置が
通信ポートを幾つ持っているかを問い合わせる ５８：制御プロセッサは、第１の装置に対して、その装
置の第１の通信ポートへのパワーオン線をオンにするよ
うに告げる ６０：パワーオン状態が第２の隣接する入力装置に検知
され、今度はこの入力装置が自分は生きているというメ
ッセージを制御プロセッサに送る。 ６２：これにより、制御プロセッサは第２のアドレス
（すなわち１．１．１）を第２の隣接する入力装置に割
り当てる ６４：制御プロセッサは次に第２の隣接する入力装置に
対して、その入力装置が通信ポートを幾つ持っているか
を問い合わせる。これに対する応答を受け取ると、制御
プロセッサはその入力装置に対してその第１の通信ポー
トへのパワーオン線をオンにするように告げる ６６：パワーオン状態が第３の隣接する入力装置に検知
され、今度はこの入力装置が自分は生きているというメ
ッセージを制御プロセッサに送る ６８：これにより、制御プロセッサは第３のアドレス
（すなわち１．１．１．１）を第３の隣接する入力装置
に割り当てる ７０：制御プロセッサはアドレス割り当てプロセスを継
続し、第３の入力装置同様第２の隣接する入力装置に接
続されている第３の入力装置に対して第４のアドレス
（すなわち１．１．１．２）を割り当てる ７２：すべての入力コネクタおよび通信ポートの電源投
入が終了すると、制御プロセッサは同じ手続きをその出
力装置に対して行う。この場合、各々の出力装置は第２
のコネクタ経由で直接的または間接的に制御プロセッサ
に接続されているので、各出力装置のアドレスは数字２
で始まる プリントシステム１０は、制御プロセッサ１２によって
行われる制御により一度に１つのコネクタの電源をオン
にする能力を持っている。従って、制御プロセッサ１２
は、まず、コネクタ１に対する電源をオンにする（ステ
ップ５０）。このようなパワーオン状態は入力装置１５
によって検知される。それによって、入力装置１５は、
自分は生きている、つまり活動状態であるということを
示すメッセージを制御プロセッサ１２に送信する（ステ
ップ５２）。すると、制御プロセッサ１２は入力装置１
５に第１のアドレス（すなわち１．１）を割当てる（ス
テップ５４）。
【００１３】次に、制御プロセッサ１２は、入力装置１
５に対し、通信ポートをいくつ有しているかを問合せる
（ステップ５６）。入力装置１５からの応答を受信した
後、制御プロセッサ１２は入力装置１５にメッセージを
送り、第１の通信ポート（すなわち、ポート１６）に対
するパワーオン線をオンにするように命令する（ステッ
プ５８）。このようなパワーオン状態は、入力装置１７
によって検知される。それによって、入力装置１７は、
「Ｉ ａｍ ａｌｉｖｅ」というメッセージを制御プロ
セッサ１２に送信する（ステップ６０）。そして、制御
プロセッサ１２は、入力装置１７に第２のアドレス（す
なわち１．１．１）を割当てる（ステップ６２）。
５に対し、通信ポートをいくつ有しているかを問合せる
（ステップ５６）。入力装置１５からの応答を受信した
後、制御プロセッサ１２は入力装置１５にメッセージを
送り、第１の通信ポート（すなわち、ポート１６）に対
するパワーオン線をオンにするように命令する（ステッ
プ５８）。このようなパワーオン状態は、入力装置１７
によって検知される。それによって、入力装置１７は、
「Ｉ ａｍ ａｌｉｖｅ」というメッセージを制御プロ
セッサ１２に送信する（ステップ６０）。そして、制御
プロセッサ１２は、入力装置１７に第２のアドレス（す
なわち１．１．１）を割当てる（ステップ６２）。
【００１４】入力装置１５は通信ポートを１つ（すなわ
ち、ポート１６）しか持っていないため、制御プロセッ
サ１２は次に入力装置１７に対して、通信ポートをいく
つ持っているかを問合せる。入力装置１７からの応答を
受信した後、制御プロセッサ１２は、入力装置１７に対
してメッセージを送り、その第１の通信ポート（すなわ
ち、ポート１８）へのパワーオン線をオンにするように
命令する（ステップ６４）。このようなパワーオン状態
は、入力装置１９によって検知される。それによって、
入力装置１９は、自分が生きていることを示すメッセー
ジを制御プロセッサ１２に送信する（ステップ６６）。
かくして、制御プロセッサ１２は第３のアドレス（すな
わち１．１．１．１）を入力装置１９に割当てる（ステ
ップ６８）。プロセスは続行し、入力装置１７の第２の
通信ポート２０に接続されている入力装置２１に、アド
レス１．１．１．２が割当てられる（ステップ７０）。
ち、ポート１６）しか持っていないため、制御プロセッ
サ１２は次に入力装置１７に対して、通信ポートをいく
つ持っているかを問合せる。入力装置１７からの応答を
受信した後、制御プロセッサ１２は、入力装置１７に対
してメッセージを送り、その第１の通信ポート（すなわ
ち、ポート１８）へのパワーオン線をオンにするように
命令する（ステップ６４）。このようなパワーオン状態
は、入力装置１９によって検知される。それによって、
入力装置１９は、自分が生きていることを示すメッセー
ジを制御プロセッサ１２に送信する（ステップ６６）。
かくして、制御プロセッサ１２は第３のアドレス（すな
わち１．１．１．１）を入力装置１９に割当てる（ステ
ップ６８）。プロセスは続行し、入力装置１７の第２の
通信ポート２０に接続されている入力装置２１に、アド
レス１．１．１．２が割当てられる（ステップ７０）。
【００１５】すべての入力コネクタおよび通信ポートが
パワーオンされた後、制御プロセッサ１２は同じ手続き
をその出力装置に対して開始する。しかしこの場合、各
出力装置は制御プロセッサ１２のコネクタ２を介して接
続されているため、出力装置の各々のアドレスは数字２
で始まる（ステップ７２）。
パワーオンされた後、制御プロセッサ１２は同じ手続き
をその出力装置に対して開始する。しかしこの場合、各
出力装置は制御プロセッサ１２のコネクタ２を介して接
続されているため、出力装置の各々のアドレスは数字２
で始まる（ステップ７２）。
【００１６】図１に示す例において、制御プロセッサ１
２は、装置のパワーオンを以下の順序で引き起こす： 入力装置１５ 入力装置１７ 入力装置１９ 入力装置２１ 出力装置２２ 出力装置２４ 出力装置２６ 出力装置３２
２は、装置のパワーオンを以下の順序で引き起こす： 入力装置１５ 入力装置１７ 入力装置１９ 入力装置２１ 出力装置２２ 出力装置２４ 出力装置２６ 出力装置３２
【００１７】アドレスを割当てるために使用される手続
きは、複数階層アドレスフィールドを採用する。制御プ
ロセッサ１２において各コネクタに割当てられる数字
は、各コネクタに接続された装置のアドレスフィールド
の高位の階層つまり位置に挿入される値として使用され
る。各コネクタに直結されている装置のアドレスにおい
ては、アドレスフィールド中の１つ低位の位置に値
「１」が与えられる。その後、アドレスフィールドの更
に低位側の位置は、各コネクタに接続されている上流側
の装置に対する各装置の物理的位置に従って埋められ
る。なお、この説明では、アドレスフィールドの各位置
は上位側から下位側へ順に決められていくように示され
ているが、逆の構成もまた使用することができる。更
に、以下、本発明の説明において、値「１」および
「２」が使用されているが、アドレス中の各位置に入る
種々の値は、本発明の動作が可能になるように、単に個
々の装置が互いに知っているある予め定められた関係を
互いに持っているだけでよい．
きは、複数階層アドレスフィールドを採用する。制御プ
ロセッサ１２において各コネクタに割当てられる数字
は、各コネクタに接続された装置のアドレスフィールド
の高位の階層つまり位置に挿入される値として使用され
る。各コネクタに直結されている装置のアドレスにおい
ては、アドレスフィールド中の１つ低位の位置に値
「１」が与えられる。その後、アドレスフィールドの更
に低位側の位置は、各コネクタに接続されている上流側
の装置に対する各装置の物理的位置に従って埋められ
る。なお、この説明では、アドレスフィールドの各位置
は上位側から下位側へ順に決められていくように示され
ているが、逆の構成もまた使用することができる。更
に、以下、本発明の説明において、値「１」および
「２」が使用されているが、アドレス中の各位置に入る
種々の値は、本発明の動作が可能になるように、単に個
々の装置が互いに知っているある予め定められた関係を
互いに持っているだけでよい．
【００１８】本発明のアドレス割り当て手続きにより、
各装置は物理的にそれらのすぐ次に位置する装置のアド
レスを自動的に知る。また、各装置は、隣接する装置と
ピア・ツー・ピア通信のための能力を有している。例え
ば、入力装置１７にはアドレス１．１．１が割当てられ
られている。従って、入力装置１７は、自分には隣接す
る装置が３つあり、また自分に割当てられたアドレスを
用いてその隣接する装置を決定することができる、とい
うことを知っている。装置１７がその上流の（すなわ
ち、制御プロセッサ１２に近い側の）装置のアドレスを
見付けるためには、自分のアドレスの最終階層を取除く
だけでその所望のアドレス（すなわち、１．１）に達す
ることができる。装置１７が自分の第１のポート（すな
わち、ポート１８）に接続された装置のアドレスを見付
けたい場合、単に自分のアドレス（１．１．１）を持っ
てきて、それに１を追加するだけでよい（すなわち、
１．１．１．１）。装置１７がその第２のポート（すな
わち、ポート２０）に接続された他の装置のアドレスを
見付けたい場合は、自分のアドレス（１．１．１）を持
ってきて、それに２を追加するだけでよい（すなわち、
１．１．１．２）。この関係を図２に示す。
各装置は物理的にそれらのすぐ次に位置する装置のアド
レスを自動的に知る。また、各装置は、隣接する装置と
ピア・ツー・ピア通信のための能力を有している。例え
ば、入力装置１７にはアドレス１．１．１が割当てられ
られている。従って、入力装置１７は、自分には隣接す
る装置が３つあり、また自分に割当てられたアドレスを
用いてその隣接する装置を決定することができる、とい
うことを知っている。装置１７がその上流の（すなわ
ち、制御プロセッサ１２に近い側の）装置のアドレスを
見付けるためには、自分のアドレスの最終階層を取除く
だけでその所望のアドレス（すなわち、１．１）に達す
ることができる。装置１７が自分の第１のポート（すな
わち、ポート１８）に接続された装置のアドレスを見付
けたい場合、単に自分のアドレス（１．１．１）を持っ
てきて、それに１を追加するだけでよい（すなわち、
１．１．１．１）。装置１７がその第２のポート（すな
わち、ポート２０）に接続された他の装置のアドレスを
見付けたい場合は、自分のアドレス（１．１．１）を持
ってきて、それに２を追加するだけでよい（すなわち、
１．１．１．２）。この関係を図２に示す。
【００１９】ここで分るように、本発明のアドレス割当
て方法により、装置は、単に自分自身のアドレスを知っ
ているだけでその隣接する装置のアドレスを即座に知る
ことができる。これにより、従来技術で必要であったよ
うにアドレスマップを格納するためにメモリを割付けな
くても装置間通信を行うことができる．
て方法により、装置は、単に自分自身のアドレスを知っ
ているだけでその隣接する装置のアドレスを即座に知る
ことができる。これにより、従来技術で必要であったよ
うにアドレスマップを格納するためにメモリを割付けな
くても装置間通信を行うことができる．
【００２０】上述の説明は単に本発明の例示的なもので
あることを理解しなければならない。当業者は、本発明
を逸脱することなくあらゆる代替態様および変更態様を
導出することができる。従って、本発明は特許請求の範
囲内にあるこのようなすべての代替態様、変更態様およ
び変形態様を包含することが意図されている。
あることを理解しなければならない。当業者は、本発明
を逸脱することなくあらゆる代替態様および変更態様を
導出することができる。従って、本発明は特許請求の範
囲内にあるこのようなすべての代替態様、変更態様およ
び変形態様を包含することが意図されている。
【図１】本発明を組込んだプリントシステムの高レベル
ブロック図。
ブロック図。
【図２】本発明の方法によって割当てられるアドレスの
順序付けを理解するために有用な図。
順序付けを理解するために有用な図。
【図３ａ】本発明の方法を理解するために有用な論理流
れ図。
れ図。
【図３ｂ】本発明の方法を理解するために有用な論理流
れ図。
れ図。
１：コネクタ １０：プリントシステム １２：制御プロセッサ １５、１７、１９、２１：入力装置 １６、１８、２０、２８：ポート ２６、３２：出力装置
フロントページの続き (72)発明者 リカルド・オスナ・レイヴァ メキシコ国ハリスコ グアダラハラ プエ スタ・デル・ソル 1784
Claims (8)
- 【請求項１】以下の特徴(a)から(e)を設け、自己のアド
レスにより各装置が隣接する装置のアドレスを決定する
ことができ、少なくとも１つの装置が第１のコネクタを
介して基準装置に接続されており、各装置が更に、他の
装置との通信のために１つまたは複数のポートを有して
いるシステムにおける装置にアドレスを割り当てる方
法： (a) 前記少なくとも１つの装置に第１のアドレス値を割
当てるステップを有する； (b) 前記少なくとも１つの装置から、別の装置に接続さ
れたその装置に設けられている通信ポートの数を決定す
るステップを有する； (c) 前記通信ポートの１つに接続された装置に、前記第
１のアドレス値と予め定められた関係を有する第２のア
ドレス値を割当てるステップを有する； (d) 前記通信ポートのうちの別の１つ又は複数の通信ポ
ートに接続された１つ又は複数の装置に、前記第１のア
ドレス値と予め定められた関係を有する別の一意のアド
レス値を割当てるステップを有する； (e) これにより、前記システムの各装置は、自分に割当
てられたアドレス及びアドレス値間の前記予め定められ
た関係を知ることにより、前記システムの隣接する装置
のアドレスを決定することができる。 - 【請求項２】前記割当てられたアドレスの各々は複数階
層値を有し、 前記少なくとも１つの装置にはｎ階層のアドレス値が割
り当てられており、 前記少なくとも１つの装置の前記１つまたは複数の通信
ポートに接続された１つ又は複数の装置はｎ＋１階層の
アドレス値が割り当てられており、 各ｎ＋１階層のアドレス値は前記ｎ階層のアドレス値と
前記予め定められた関係を示すことを特徴とする請求項
１記載の方法。 - 【請求項３】ｎ＋１階層のアドレス値を有する装置に接
続された装置はｎ＋２階層のアドレスが割当てられてお
り、 各ｎ＋２桁のアドレス値は前記ｎ階層のアドレス値と前
記予め定められた関係を呈していることを特徴とする請
求項２記載の方法。 - 【請求項４】各割当てられたアドレスは複数階層の値を
有し、 前記少なくとも１つの装置はｎ階層のアドレス値が割り
当てられており、 前記少なくとも１つの装置の前記通信ポートに接続され
た装置はｎ＋１階層のアドレス値が割り当てられてお
り、 ｎ＋１階層のアドレスが割当てられた装置は以下のステ
ップ(e)及び(f)により、隣接している装置のアドレスを
決定することを特徴とする請求項1記載の方法： (e) 前記基準装置に対してより近くに位置している隣接
装置については、前記ｎ＋１階層のアドレスが割当てら
れている装置は前記ｎ＋１階層から１階層を取除く； (f) 前記基準装置に対してより遠くに位置している隣接
装置については、前記ｎ＋１階層のアドレスが割当てら
れている装置は前記ｎ＋１階層に１階層を追加し、前記
追加された階層に予め定められた値を挿入する。 - 【請求項５】以下の(a)を(b)を設けるとともに、接続さ
れた一連の装置を含み、前記装置の少なくとも１つが基
準装置に直接接続されており、少なくとも他の装置が前
記少なくとも１つの装置を介して前記基準装置に接続さ
れているシステムで： (a) 前記接続された一連の装置にアドレスを割当てるよ
うに前記基準装置を制御し、各割当てられたアドレス
は、前記接続における基準装置の位置に関連した階層値
を有するとともに、前記接続された一連の装置における
隣接した位置を占める装置アドレスに対して予め定めら
れた関係を有する手段； (b) 前記各装置のアドレス値と前記予め定められた関係
を使用して、隣接する装置のアドレスを決定する各装置
内の手段。 - 【請求項６】前記割当てられたアドレスの各々は複数階
層の値を有し、 前記少なくとも１つの前記装置はｎ階層のアドレス値が
割当てられ、 前記装置の前記少なくとも１つに接続された装置はｎ＋
１階層を有するアドレス値が割り当てられ、 各ｎ＋１階層のアドレス値は前記ｎ階層桁のアドレス値
と前記予め定められた関係を有することを特徴とする請
求項５記載のシステム。 - 【請求項７】ｎ＋１階層のアドレス値を有する装置に接
続された装置はｎ＋２桁のアドレスが割当てられ、 ｎ＋２階層のアドレス値の各々は前記ｎ階層のアドレス
値と前記予め定められた関係を有することを特徴とする
請求項６記載のシステム。 - 【請求項８】各装置は、隣接する装置のアドレスを、 i) 自分自身より前記基準装置に対して近くに位置して
いる隣接する装置に対しては、自分自身のアドレスから
１階層を取除き、 ii) 自分自身より前記基準装置に対して遠くに位置して
いる隣接する装置に対しては、自分自身のアドレスに１
階層を追加してそこに予め定められた値を挿入すること
により、隣接する装置のアドレスを決定することを特徴
とする請求項５記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US384655 | 1995-02-06 | ||
| US09/384,655 US6772232B1 (en) | 1999-08-26 | 1999-08-26 | Address assignment procedure that enables a device to calculate addresses of neighbor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001103056A true JP2001103056A (ja) | 2001-04-13 |
Family
ID=23518203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000256678A Pending JP2001103056A (ja) | 1999-08-26 | 2000-08-28 | アドレス割当方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6772232B1 (ja) |
| JP (1) | JP2001103056A (ja) |
| DE (1) | DE10021926A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012205300A (ja) * | 2011-03-24 | 2012-10-22 | Nec (China) Co Ltd | アドレス指定方法、アドレス指定装置、ファブリックマネージャ、スイッチ、およびデータルーティング方法 |
| JP2013509751A (ja) * | 2009-10-30 | 2013-03-14 | ゼットティーイー コーポレイション | 無線リモートユニットのリンク自己適応方法及び装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697884B1 (en) * | 2000-01-03 | 2004-02-24 | Genesis Microchip, Inc. | Communication protocol for serial peripheral devices |
| US7522626B2 (en) * | 2005-03-14 | 2009-04-21 | American Power Conversion Corporation | Communications system and method |
| US20060271706A1 (en) * | 2005-05-24 | 2006-11-30 | Dugan Robert J | Method, apparatus, and computer program product for requesting deterministic virtual address identifiers for nodes in a fibre channel network |
| DE102010002758A1 (de) * | 2010-03-11 | 2011-09-15 | Tridonic Gmbh & Co Kg | Bus-Gebäudetechniksystem mit Daisy-Chain Topologie |
| US20110289247A1 (en) * | 2010-05-21 | 2011-11-24 | National Semiconductor Corporation | Autonomous positional addressing in stacked multi-board systems |
| US10315419B2 (en) | 2017-09-22 | 2019-06-11 | Eastman Kodak Company | Method for assigning communication addresses |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4443866A (en) * | 1975-08-27 | 1984-04-17 | Corning Glass Works | Automatic device selection circuit |
| US4317629A (en) | 1980-02-04 | 1982-03-02 | International Business Machines Corporation | Job recovery method and system |
| US5018081A (en) | 1988-01-07 | 1991-05-21 | Minolta Camera Kabushiki Kaisha | Printer with automatic restart |
| JP2902442B2 (ja) | 1989-11-10 | 1999-06-07 | 旭光学工業株式会社 | 連続用紙プリンタ |
| DE69118752T2 (de) * | 1990-06-14 | 1996-09-19 | Mitsubishi Electric Corp | Verfahren und System zur Verwaltung von Adressen in einem Netzwerk |
| US5107299A (en) | 1990-09-28 | 1992-04-21 | Xerox Corporation | Printer job recovery of complete or partially complete jobs in an electronic reprographic printing system |
| US5664074A (en) | 1990-10-30 | 1997-09-02 | Hitachi, Ltd. | Print control apparatus with error recovery function and its print control method |
| JP3019515B2 (ja) | 1991-08-26 | 2000-03-13 | 株式会社リコー | 印刷制御方法 |
| JPH05254185A (ja) | 1992-03-16 | 1993-10-05 | Hitachi Ltd | プリンタ装置 |
| US5613158A (en) * | 1994-05-25 | 1997-03-18 | Tandem Computers, Inc. | System for specifying addresses by creating a multi-bit ranked ordered anchor pattern and creating next address by shifting in the direction of the superior position |
| JP3454931B2 (ja) * | 1994-08-30 | 2003-10-06 | 株式会社東芝 | ネットワークシステム |
| US5623610A (en) * | 1994-10-31 | 1997-04-22 | Intel Corporation | System for assigning geographical addresses in a hierarchical serial bus by enabling upstream port and selectively enabling disabled ports at power on/reset |
| US5805924A (en) * | 1994-11-08 | 1998-09-08 | Stoevhase; Bent | Method and apparatus for configuring fabrics within a fibre channel system |
| US5748483A (en) | 1994-12-13 | 1998-05-05 | Check Technology Corporation | Printing system |
| JP3562860B2 (ja) | 1995-03-20 | 2004-09-08 | 株式会社沖データ | プリンタシステムおよびその印刷方法 |
| US5745682A (en) * | 1995-12-04 | 1998-04-28 | Ncr Corporation | Method and apparatus for utilizing location codes to identify a physical location of a computer station on a NetBIOS computer network |
| US5991830A (en) * | 1996-01-04 | 1999-11-23 | Compaq Computer Corp. | Apparatus and method for coupling multiple peripheral devices to a single port of a computer |
| US5828899A (en) * | 1996-01-04 | 1998-10-27 | Compaq Computer Corporation | System for peripheral devices recursively generating unique addresses based on the number of devices connected dependent upon the relative position to the port |
| JP3731263B2 (ja) * | 1996-09-11 | 2006-01-05 | ソニー株式会社 | 通信方法及び電子機器 |
| US6131119A (en) * | 1997-04-01 | 2000-10-10 | Sony Corporation | Automatic configuration system for mapping node addresses within a bus structure to their physical location |
| KR19990044988A (ko) * | 1997-11-25 | 1999-06-25 | 이데이 노부유끼 | 접속 상황 송신 장치, 접속 상황 표시 데이터 작성 장치 및 접속 상황 표시 방법 |
| US6353614B1 (en) * | 1998-03-05 | 2002-03-05 | 3Com Corporation | Method and protocol for distributed network address translation |
| US6457061B1 (en) * | 1998-11-24 | 2002-09-24 | Pmc-Sierra | Method and apparatus for performing internet network address translation |
| US6385668B1 (en) * | 1999-04-08 | 2002-05-07 | Lucent Technologies Inc. | Method and apparatus for compound hardware configuration control |
| US6378000B1 (en) * | 1999-04-29 | 2002-04-23 | Mitsubish Electric Research Laboratories, Inc | Address mapping in home entertainment network |
| US6377987B1 (en) * | 1999-04-30 | 2002-04-23 | Cisco Technology, Inc. | Mechanism for determining actual physical topology of network based on gathered configuration information representing true neighboring devices |
-
1999
- 1999-08-26 US US09/384,655 patent/US6772232B1/en not_active Expired - Fee Related
-
2000
- 2000-05-05 DE DE10021926A patent/DE10021926A1/de not_active Withdrawn
- 2000-08-28 JP JP2000256678A patent/JP2001103056A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013509751A (ja) * | 2009-10-30 | 2013-03-14 | ゼットティーイー コーポレイション | 無線リモートユニットのリンク自己適応方法及び装置 |
| JP2012205300A (ja) * | 2011-03-24 | 2012-10-22 | Nec (China) Co Ltd | アドレス指定方法、アドレス指定装置、ファブリックマネージャ、スイッチ、およびデータルーティング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6772232B1 (en) | 2004-08-03 |
| DE10021926A1 (de) | 2001-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9130856B2 (en) | Creating multiple NoC layers for isolation or avoiding NoC traffic congestion | |
| US6529963B1 (en) | Methods and apparatus for interconnecting independent fibre channel fabrics | |
| US20190156180A1 (en) | Neural network device | |
| US9473415B2 (en) | QoS in a system with end-to-end flow control and QoS aware buffer allocation | |
| CN106936739B (zh) | 一种报文转发方法及装置 | |
| US20100191890A1 (en) | Globally Unique Transaction Identifiers | |
| US10007625B2 (en) | Resource allocation by virtual channel management and bus multiplexing | |
| EP3327993B1 (en) | Routing management | |
| CN108984327B (zh) | 报文转发方法、多核cpu及网络设备 | |
| CN108170533A (zh) | 报文的处理方法及装置、计算机可读存储介质 | |
| CN108123901A (zh) | 一种报文传输方法和装置 | |
| JP2001103056A (ja) | アドレス割当方法 | |
| EP3278520B1 (en) | Distributed routing table system with improved support for multiple network topologies | |
| JP5107429B2 (ja) | 適性に基づく経路指定 | |
| CN108337116A (zh) | 消息保序方法及装置 | |
| TWI703437B (zh) | 用於在ｍｏｃｈｉ空間中進行未知位址發現之系統及方法 | |
| US20120051364A1 (en) | Distributed routing according to longest match principle | |
| CN106209634B (zh) | 地址映射关系的学习方法及装置 | |
| CN116915708A (zh) | 路由数据包的方法、处理器及可读存储介质 | |
| CN114257545B (zh) | 一种报文转发方法及装置 | |
| Xu et al. | A mathematical model and dynamic programming based scheme for service function chain placement in NFV | |
| TWI629887B (zh) | 具有由多個封包處理引擎共用的本地查閱資料表的可重新配置的互連元件 | |
| CN106982169B (zh) | 报文转发方法及装置 | |
| US8761169B2 (en) | Packet forwarding | |
| CN113285880B (zh) | 多播路由方法、互连设备、网状网络系统及其配置方法 |