JP2001094053A - Semiconductor integrated circuit and liquid crystal display - Google Patents
Semiconductor integrated circuit and liquid crystal displayInfo
- Publication number
- JP2001094053A JP2001094053A JP26803199A JP26803199A JP2001094053A JP 2001094053 A JP2001094053 A JP 2001094053A JP 26803199 A JP26803199 A JP 26803199A JP 26803199 A JP26803199 A JP 26803199A JP 2001094053 A JP2001094053 A JP 2001094053A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- semiconductor chip
- terminal
- integrated circuit
- drive voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、液晶パネルを表
示駆動する半導体集積回路に適用して有用な技術に関
し、更に、このような集積回路を搭載した半導体チップ
がフェイスダウン方式でパネルの透明基板やフィルムに
実装されて構成される液晶表示装置に利用して特に有用
な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique useful for application to a semiconductor integrated circuit for driving a liquid crystal panel for display, and further relates to a semiconductor chip having such an integrated circuit mounted on a transparent substrate of a panel in a face-down system. The present invention relates to a technique particularly useful for a liquid crystal display device mounted on a film or a film.
【0002】[0002]
【従来の技術】近年、携帯電話やPDA(Personal Dig
ital Assistant)などの携帯用端末において、消費電力
の少ない液晶表示装置が用いられている。このような液
晶表示装置において、図6に示すように、表示駆動回路
を搭載した半導体チップ(液晶ドライバ)3が液晶パネ
ル6の透明基板62上にCOG(Chip On Glass)実装
される技術が以前よりある。2. Description of the Related Art In recent years, mobile phones and PDAs (Personal Dig) have been developed.
In portable terminals such as ital Assistant), a liquid crystal display device with low power consumption is used. In such a liquid crystal display device, as shown in FIG. 6, a technology in which a semiconductor chip (liquid crystal driver) 3 mounted with a display drive circuit is mounted on a transparent substrate 62 of a liquid crystal panel 6 by COG (Chip On Glass) has been previously used. There is more.
【0003】液晶パネルは、図5に示されているよう
に、コモン電極が形成された前面側の透明基板61とセ
グメント電極が形成された背面側の透明基板62との間
に液晶を挟持して構成される。液晶表示装置に用いられ
るCOG実装は、上記一対の透明基板61,62のうち
背面側の透明基板62の張出し部62Aに半導体チップ
3をフェイスダウンで固着することで行われる。透明基
板62の張出し部62Aには半導体チップ3に電源電圧
を供給したり各種信号をやり取りする入出力配線や、液
晶パネルのセグメント電極やコモン電極と半導体チップ
3とを接続する引出し線等が、ITO(Indium Tin Oxi
de:透明導電膜)等によりプリント配線されている。他
方の透明基板61に設けられたセグメント電極は、パネ
ルの縁側に設けられた導電部材(銀ボール等)を介して
チップ3が実装される透明基板62の引出し線と電気的
に接続される。そして、半導体チップ3の端子である電
極パッドに設けられた金バンプ等が透明基板62上の配
線端子部に圧着又は融着されることで、半導体チップ3
が透明基板62上に固着されると共に、半導体チップ3
の端子と透明基板62の配線端子とが電気的に接続され
る。As shown in FIG. 5, a liquid crystal panel sandwiches liquid crystal between a front transparent substrate 61 on which common electrodes are formed and a rear transparent substrate 62 on which segment electrodes are formed. It is composed. The COG mounting used for the liquid crystal display device is performed by fixing the semiconductor chip 3 face-down to the protruding portion 62A of the transparent substrate 62 on the back side of the pair of transparent substrates 61 and 62. The extension 62A of the transparent substrate 62 includes input / output wiring for supplying a power supply voltage to the semiconductor chip 3 and exchanging various signals, and lead lines for connecting the semiconductor chip 3 to segment electrodes and common electrodes of a liquid crystal panel. ITO (Indium Tin Oxi
de: transparent conductive film) and printed wiring. The segment electrode provided on the other transparent substrate 61 is electrically connected to a lead wire of the transparent substrate 62 on which the chip 3 is mounted via a conductive member (silver ball or the like) provided on the edge side of the panel. Then, a gold bump or the like provided on an electrode pad, which is a terminal of the semiconductor chip 3, is pressed or fused to a wiring terminal portion on the transparent substrate 62, so that the semiconductor chip 3
Is fixed on the transparent substrate 62 and the semiconductor chip 3
And the wiring terminals of the transparent substrate 62 are electrically connected.
【0004】ところで、携帯用の電子機器においては画
面は大きく機器全体は小型軽量が望まれるため、液晶パ
ネルの画面の外側に張り出した部分の面積を小さくした
いと云う要求がある。更に、ドットマトリクス方式の液
晶パネルでは、パネル面に配されるコモン線およびセグ
メント線の本数はかなり多い。したがって、図6に示す
ように、透明基板62の張出し部62Aに設けられるコ
モン電極の引出し線71およびセグメント電極の引出し
線72などのITO配線も過密となる。In portable electronic devices, since the screen is large and the whole device is desired to be small and lightweight, there is a demand for reducing the area of a portion of the liquid crystal panel that protrudes outside the screen. Further, in a dot matrix type liquid crystal panel, the number of common lines and segment lines arranged on the panel surface is considerably large. Therefore, as shown in FIG. 6, ITO wirings such as the common electrode lead line 71 and the segment electrode lead line 72 provided on the overhang portion 62A of the transparent substrate 62 also become overcrowded.
【0005】半導体チップは、一般に、矩形状にカット
され、その各辺に沿った部分に電気接続用のパッド部が
設けられている。また、液晶パネルはセグメントの方が
コモンよりも多い。そこで、従来の液晶ドライバでは、
半導体チップの2つの長辺の一方にセグメント駆動電圧
出力端子が設けられ、2つの短辺それぞれにコモン駆動
電圧出力端子が設けられるのが一般であった。[0005] A semiconductor chip is generally cut into a rectangular shape, and a pad portion for electrical connection is provided at a portion along each side thereof. In the liquid crystal panel, there are more segments than commons. Therefore, in the conventional LCD driver,
Generally, a segment drive voltage output terminal is provided on one of two long sides of a semiconductor chip, and a common drive voltage output terminal is provided on each of two short sides.
【0006】かかる端子配置に従うと半導体チップのサ
イズはセグメントの数とコモンの数によって決まってし
まい、短辺がそれほど短くならないため透明基板62の
張出し部62Aの長さも短くできなかった。According to such a terminal arrangement, the size of the semiconductor chip is determined by the number of segments and the number of commons, and the length of the overhang portion 62A of the transparent substrate 62 cannot be reduced because the short side is not so short.
【0007】しかも、このような半導体チップの場合、
透明基板にプリントされるITO配線からなるコモン電
極の引出し線はチップの片側から外側に延設させた後、
コの字状に曲げて液晶部の片側に接続するレイアウトと
なる。In addition, in the case of such a semiconductor chip,
The lead wire of the common electrode consisting of ITO wiring printed on the transparent substrate extends outward from one side of the chip,
The layout is such that it is bent in a U-shape and connected to one side of the liquid crystal unit.
【0008】そこで、本発明者らは、コモン端子とセグ
メント端子とを1つの長辺部分に配列させることで、半
導体チップの幅を小さくする技術について検討した。The present inventors have studied a technique for reducing the width of a semiconductor chip by arranging a common terminal and a segment terminal on one long side.
【0009】このような半導体チップの場合、図7に示
すように、透明基板62にプリントされるITO配線
は、コモン電極の引出し線81を一旦半導体チップ3の
下側を通って外側へ延設させた後、コの字状に迂回して
液晶部の片側に接続するレイアウトとすることが可能と
なる。In the case of such a semiconductor chip, as shown in FIG. 7, the ITO wiring printed on the transparent substrate 62 has a common electrode lead-out line 81 which extends once under the semiconductor chip 3 to the outside. After that, it is possible to make a layout in which the connection is bypassed in a U-shape and connected to one side of the liquid crystal unit.
【0010】ところが、COG実装する場合、チップの
パッド部で行われる金属バンプの融着はチップ端子と透
明基板62のITO配線端子とを電気的に接続する役割
のほか、チップを透明基板62に固定させる役割も担っ
ている。そのため、左右の短辺部分にコモン端子を設け
ない上記チップにあっても、左右の短辺部分にチップ固
定用のダミーパッド(内部回路に接続されていないパッ
ド)を設け、長辺部分のパッドと同様に金属バンプを介
して透明基板上のダミー電極と固着する構造とせざるを
得なかった。しかし、この場合にはコモン引出し線は図
7のようなレイアウトには出来ず、図6に示すように、
透明基板62にプリントされるITO配線は、コモン電
極の引出し線71が一旦半導体チップ3の長辺部から上
方に延設された後、コの字状に迂回して液晶部の片側に
接続するレイアウトとなる。However, in the case of COG mounting, the fusion of the metal bumps performed at the pad portion of the chip serves to electrically connect the chip terminals to the ITO wiring terminals of the transparent substrate 62 and also connects the chip to the transparent substrate 62. It also plays the role of fixing. Therefore, even in the above-mentioned chip in which the common terminal is not provided on the left and right short sides, a dummy pad for fixing the chip (pad not connected to the internal circuit) is provided on the left and right short sides, and the pad on the long side is provided. In the same manner as described above, the structure has to be fixed to the dummy electrode on the transparent substrate via the metal bump. However, in this case, the common lead line cannot be laid out as shown in FIG. 7, and as shown in FIG.
The ITO wiring printed on the transparent substrate 62 is connected to one side of the liquid crystal unit in a U-shape after the lead wire 71 of the common electrode extends upward from the long side of the semiconductor chip 3 once. Layout.
【0011】[0011]
【発明が解決しようとする課題】上記のように、従来の
液晶駆動用半導体チップにあっては、半導体チップを透
明基板62にCOG実装する場合、基板やフィルムに施
される配線パターンは半導体チップに設けられたパッド
部の配置によりほとんど決まってしまい、さらに、この
配線パターンによって透明基板62の張出し部の形状や
大きさもほぼ決まってしまい、複数の顧客の要求に対応
することが出来ないと云う問題があった。As described above, in the conventional semiconductor chip for driving a liquid crystal, when the semiconductor chip is mounted on the transparent substrate 62 by COG, the wiring pattern applied to the substrate or the film is a semiconductor chip. Is almost determined by the arrangement of the pads provided on the transparent substrate 62, and furthermore, the shape and size of the overhanging portion of the transparent substrate 62 are almost determined by this wiring pattern, so that it is impossible to meet the demands of a plurality of customers. There was a problem.
【0012】この発明の目的は、液晶駆動用の半導体チ
ップにおいて1つのチップで複数の配線パターンのバリ
エーションに対応できる半導体集積回路、および、その
ような半導体集積回路を用いた液晶表示装置を提供する
ことにある。An object of the present invention is to provide a semiconductor integrated circuit capable of coping with variations of a plurality of wiring patterns in one semiconductor chip for driving a liquid crystal, and a liquid crystal display device using such a semiconductor integrated circuit. It is in.
【0013】この発明の他の目的は、液晶パネルの半導
体チップが搭載される張出し部分を小さくし、これによ
ってパネル全体のコンパクト化を図れる半導体集積回路
および液晶表示装置を提供することにある。It is another object of the present invention to provide a semiconductor integrated circuit and a liquid crystal display device in which the overhanging portion of the liquid crystal panel on which the semiconductor chip is mounted is reduced to thereby reduce the size of the entire panel.
【0014】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【0015】[0015]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。The outline of a typical invention among the inventions disclosed in the present application is as follows.
【0016】すなわち、液晶パネルのコモン電極とセグ
メント電極に印加する駆動電圧を出力するコモン駆動電
圧出力端子およびセグメント駆動電圧出力端子を備えた
液晶駆動用の半導体集積回路において、半導体チップの
長辺に沿って上記のコモン駆動電圧出力端子とセグメン
ト駆動電圧出力端子とが配置される一方、チップの短辺
に沿って内部回路と接続されてないダミー端子が設けら
れ、且つ該ダミー端子を静電破壊から守る保護手段が設
けられている構成とした。That is, in a semiconductor integrated circuit for driving a liquid crystal having a common drive voltage output terminal for outputting a drive voltage applied to a common electrode and a segment electrode of a liquid crystal panel, and a segment drive voltage output terminal, a long side of a semiconductor chip is provided. While the common drive voltage output terminal and the segment drive voltage output terminal are arranged along the short side of the chip, and dummy terminals not connected to the internal circuit are provided along the short side of the chip, and the dummy terminals are electrostatically damaged. It is configured to provide protection means to protect from.
【0017】上記のような手段によれば、セグメント駆
動電圧出力端子やコモン駆動電圧出力端子が1つの長辺
部分に設けられているので、チップの短辺を短くするこ
とができる。加えて、上記の集積回路が搭載された半導
体チップが、液晶パネルのコモン電極やセグメント電極
につながる引出し線が設けられた配線形成基板(COG
実装における透明基板やCOF実装における配線フィル
ム等)にフェイスダウンで実装される場合、基板表面の
配線にダミー端子が接触しても静電破壊しないため、基
板表面のチップ搭載部分にも配線を設けることができる
ようになり、これによって、コモン電極の引出し線の配
線パターンのバリエーションを多くすることが出来る。
また、ダミー端子をチップの2つの短辺にそれぞれ設け
ることで、さらに配線パターンのバリエーションを多く
することが出来る。さらに、チップ搭載部分の配線はコ
モン端子の引出し配線パターンに限られずセグメント端
子や制御端子などに接続される配線パターンであっても
よい。これによって、1つの半導体集積回路で、多数の
配線パターンに対応することが出来る。According to the above-described means, the segment driving voltage output terminal and the common driving voltage output terminal are provided on one long side portion, so that the short side of the chip can be shortened. In addition, a semiconductor chip on which the above-described integrated circuit is mounted is connected to a wiring forming substrate (COG) provided with a lead wire connected to a common electrode or a segment electrode of a liquid crystal panel.
When mounted face-down on a transparent substrate for mounting or a wiring film for COF mounting), even if a dummy terminal comes into contact with the wiring on the substrate surface, electrostatic damage will not occur. Therefore, wiring is also provided on the chip mounting portion on the substrate surface. Accordingly, it is possible to increase the variation of the wiring pattern of the lead wire of the common electrode.
Further, by providing the dummy terminals on the two short sides of the chip, the variation of the wiring pattern can be further increased. Further, the wiring of the chip mounting portion is not limited to the wiring pattern of the common terminal, and may be a wiring pattern connected to a segment terminal or a control terminal. Thus, one semiconductor integrated circuit can cope with many wiring patterns.
【0018】また、ダミー端子がコモン等の引出し線に
電気的接続された場合には、該ダミー端子にコモン電圧
などの電圧が印加されることになり、単なるチップ固定
用のダミー端子では端子(電極パッド)が静電破壊され
てしまうが、上述した手段ではダミー端子に静電破壊を
防止する保護手段が設けられているので、ダミー端子と
引出し線とが接続されても何ら支障はない。When the dummy terminal is electrically connected to a common lead or the like, a voltage such as a common voltage is applied to the dummy terminal. Although the electrode pads are electrostatically damaged, the above-mentioned means does not hinder the connection between the dummy terminals and the lead wires because the dummy terminals are provided with protection means for preventing electrostatic damage.
【0019】さらに望ましくは、半導体集積回路の電源
電圧を外部から受け入れる電源端子を上記短辺部分に配
置する。一般に、電源電圧を供給する配線は、配線抵抗
等を小さくするために太くする必要があり、上記のよう
にダミー端子を介した迂回は現実的でない。したがっ
て、はじめからチップの短辺部分に電源電圧の端子を設
けておくことで、電源電圧を供給する配線がチップの左
右から引き出される配線パターンとなり、外部から電源
電圧を供給する上で配線形成部材の面積を小さく構成す
ることが可能となる。すなわち、電源端子を長辺部分に
設けた場合には、ケーブルとの接続のために半導体チッ
プの長辺部分の外側にはみ出た接続スペースを配線形成
基板に設ける必要があるが、短辺部分の外側はコモン引
出し線形成のためのスペースにより比較的に空いた状態
にあるので、電源配線の為に新たなスペースを設けなく
て済む。More preferably, a power supply terminal for receiving a power supply voltage of the semiconductor integrated circuit from the outside is arranged at the short side portion. In general, the wiring for supplying the power supply voltage needs to be thick to reduce the wiring resistance and the like, and the bypass via the dummy terminal as described above is not practical. Therefore, by providing a power supply voltage terminal on the short side of the chip from the beginning, the wiring for supplying the power supply voltage becomes a wiring pattern drawn from the left and right sides of the chip, and a wiring forming member for supplying the power supply voltage from the outside. Can be configured to have a small area. That is, when the power supply terminal is provided on the long side portion, it is necessary to provide a connection space protruding outside the long side portion of the semiconductor chip on the wiring forming board for connection with the cable, but on the short side portion. Since the outside is relatively vacant due to the space for forming the common lead line, it is not necessary to provide a new space for the power supply wiring.
【0020】上記保護手段は、例えば半導体チップ上に
形成されたPN接合からなり、第1の定電圧端子と第2
の定電圧端子との間にそれぞれ逆方向接続されたダイオ
ードから構成することが出来る。The protection means comprises, for example, a PN junction formed on a semiconductor chip, and includes a first constant voltage terminal and a second constant voltage terminal.
Can be constituted by diodes connected in the reverse direction to the constant voltage terminals.
【0021】[0021]
【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.
【0022】図1は、本発明を適用して好適な半導体チ
ップが実装された携帯電話器1の実施例を示す全体構成
図である。FIG. 1 is an overall configuration diagram showing an embodiment of a portable telephone 1 mounted with a semiconductor chip suitable for applying the present invention.
【0023】この携帯電話器1は、特に制限されない
が、マイク4、スピーカ5、液晶ディスプレイ6、アン
テナ7、音声インターフェース21、高周波インターフ
ェース22、メモリ23、液晶駆動回路を含む液晶コン
トローラドライバ31、音声信号や送受信信号に係る信
号処理を行うDSP(Digital Signal Processor)2
6、ユーザーにカスタム機能を提供するASIC(appl
ication specific integrated circuits)27、お
よび、表示制御を含め装置全体を統括的に制御するマイ
クロコンピュータ28等を備えてなる。上記のDSP2
6、ASIC27およびマイクロコンピュータ28は、
送受信する信号の復号復調を行うベースバンド部25を
構成している。The portable telephone 1 includes, but is not limited to, a microphone 4, a speaker 5, a liquid crystal display 6, an antenna 7, a voice interface 21, a high frequency interface 22, a memory 23, a liquid crystal controller driver 31 including a liquid crystal drive circuit, a voice, and the like. DSP (Digital Signal Processor) 2 that performs signal processing on signals and transmission / reception signals
6. ASIC that provides users with custom functions (appl
ication specific integrated circuits) 27, and a microcomputer 28 for controlling the entire apparatus including display control. DSP2 above
6, the ASIC 27 and the microcomputer 28
The baseband unit 25 performs decoding and demodulation of signals to be transmitted and received.
【0024】図1において、符号2および3はそれぞれ
1個の半導体チップを示しており、上記の液晶コントロ
ーラドライバ31は、公知の半導体集積回路製造技術に
よってCMOS・LSIとして1個の半導体チップ3上
に集積されている。In FIG. 1, reference numerals 2 and 3 denote one semiconductor chip, respectively, and the liquid crystal controller driver 31 is mounted on one semiconductor chip 3 as a CMOS LSI by a known semiconductor integrated circuit manufacturing technique. It is integrated in.
【0025】図2には、上記液晶コントローラドライバ
31の構成例が示されている。FIG. 2 shows a configuration example of the liquid crystal controller driver 31.
【0026】同図において、243は、図1のマイクロ
コンピュータ28から制御信号やデータ信号等の入力を
受けるシステムインターフェース、244は内部の制御
情報等を設定するためのインストラクションレジスタ、
245はインストラクションレジスタ244の設定値を
デコードして各動作ブロックに制御信号を出力するイン
ストラクションデコーダ、247は画面上に表示する文
字のキャラクタコードを記憶する表示データRAM、2
46は該表示データRAM247から表示データを液晶
パネルの駆動位置に合わせて読み出すアドレスカウン
タ、249は表示データRAM247から読み出された
キャラクタコードからドットマトリクス状の文字フォン
トパターンを展開するキャラクタジェネレータROM、
248はユーザー定義の文字フォントパターンを記憶し
上記ROM249と同様に展開するキャラクタジェネレ
ータRAM、250は画面上でカーソルの(反転)表示
を行わせるためのカーソルブリンク制御回路、251は
予め決められたセグメント表示を行う表示モードにおい
て所定のブリンク表示を行うためのセグメントブリンク
制御回路、252はキャラクタジェネレータRAM24
8とキャラクタジェネレータROM249およびカーソ
ルブリンク制御回路250から出力される表示パターン
のドットデータをそれぞれ合成するキャラクタ合成回
路、253は読み出された複数ビットのドットデータを
シリアルデータに変換する並直変換回路、254は変換
されたドットデータをシフトして表示パネル1ライン分
のデータを蓄積するセグメントシフトレジスタ、255
はシフトされた1ライン分の表示データを保持するラッ
チ回路、256は保持された1ライン分のデータに基づ
いて表示パネルのセグメント電極に印加される駆動電圧
波形を形成し出力するセグメントドライバ、257は表
示パネルのコモン電極を順次選択するコモンシフトレジ
スタ、258はコモン電極に印加される駆動電圧波形を
形成し出力するコモンドライバである。2, reference numeral 243 denotes a system interface for receiving control signals and data signals from the microcomputer 28 shown in FIG. 1; 244, an instruction register for setting internal control information and the like;
An instruction decoder 245 decodes a set value of the instruction register 244 and outputs a control signal to each operation block. A display data RAM 247 stores a character code of a character to be displayed on a screen.
46, an address counter for reading display data from the display data RAM 247 in accordance with the driving position of the liquid crystal panel; 249, a character generator ROM for developing a dot matrix character font pattern from the character code read from the display data RAM 247;
Reference numeral 248 denotes a character generator RAM that stores a user-defined character font pattern and is developed in the same manner as the ROM 249. Reference numeral 250 denotes a cursor blink control circuit for displaying (inverted) a cursor on a screen. Reference numeral 251 denotes a predetermined segment. A segment blink control circuit 252 for performing a predetermined blink display in a display mode for performing display is a character generator RAM 24.
8; a character generator ROM 249; and a character synthesizing circuit for synthesizing dot data of the display pattern output from the cursor blink control circuit 250. 253, a parallel-conversion circuit for converting the read plural-bit dot data into serial data; Reference numeral 254 denotes a segment shift register which shifts the converted dot data and accumulates data for one line of the display panel;
Is a latch circuit that holds the shifted one line of display data, and 256 is a segment driver that forms and outputs a drive voltage waveform applied to the segment electrode of the display panel based on the held one line of data. Is a common shift register that sequentially selects the common electrodes of the display panel, and 258 is a common driver that forms and outputs a drive voltage waveform applied to the common electrodes.
【0027】また、241はシステムクロックを発生す
るクロック信号発生回路、242はシステムクロックを
分周して上記シフトレジスタ254,257やセグメン
トドライバ256にクロック信号を供給するタイミング
発生回路、268はシステム電源の電源電圧Vccに基
づいて液晶駆動電圧VLCDを発生する昇圧回路、260
は7本の電圧供給線266に液晶駆動用の5つの電圧を
生成出力する電源回路、267は表示パネルで階調表示
を行わせるために電源回路260から供給される駆動電
圧V1〜V5の何れかを選択してセグメントドライバ2
56とコモンドライバ258に供給する液晶駆動電圧選
択回路である。Reference numeral 241 denotes a clock signal generating circuit for generating a system clock; 242, a timing generating circuit for dividing the system clock to supply a clock signal to the shift registers 254, 257 and the segment driver 256; booster circuit for generating a liquid crystal driving voltage V LCD based on the power supply voltage Vcc, 260
Is a power supply circuit that generates and outputs five voltages for driving liquid crystal to seven voltage supply lines 266, and 267 is any one of the drive voltages V1 to V5 supplied from the power supply circuit 260 for performing gradation display on the display panel. Select segment driver 2
And a liquid crystal drive voltage selection circuit to be supplied to the common driver 258.
【0028】上記電源回路260は、ラダー抵抗VR,
R0,R…の抵抗分割により生成された電圧V1〜V5
を入力とし、低出力インピーダンスに変換することで5
つの安定した液晶バイアス電圧V1〜V5を供給するボ
ルテージフォロワ型のオペアンプ261〜265を備え
ている。その他、システム電源の電源電圧VccとGN
Dとを含んだ7つのバイアス電圧を上記7本の電圧供給
線266を介して供給するようになっている。The power supply circuit 260 includes a ladder resistor VR,
Voltages V1 to V5 generated by resistance division of R0, R.
Is converted to low output impedance by using
Voltage-follower type operational amplifiers 261 to 265 for supplying two stable liquid crystal bias voltages V1 to V5 are provided. In addition, the system power supply voltage Vcc and GN
D and seven bias voltages including D are supplied through the seven voltage supply lines 266.
【0029】図3には、液晶コントローラドライバ31
が形成された半導体チップ3の電極パッドの配置例を示
す。FIG. 3 shows a liquid crystal controller driver 31.
2 shows an example of the arrangement of electrode pads of a semiconductor chip 3 on which is formed.
【0030】半導体チップ3は、特に制限されないが、
同図に示すように縦長な矩形状にカッティングされてお
り、縁に近い各辺部分に外部接続端子となる電極パッド
P1,P2,…が形成されている。図中、チップ31の
周辺部に正方形で示されているのがすべて電極パッドで
ある。Although the semiconductor chip 3 is not particularly limited,
As shown in the figure, the electrodes are cut into a vertically long rectangular shape, and electrode pads P1, P2,... Serving as external connection terminals are formed on each side near the edge. In the figure, the electrode pads are all shown in a square around the chip 31.
【0031】半導体チップ3の外部接続端子としては、
液晶パネルのコモン電極に印加するコモン駆動電圧を出
力するコモン駆動電圧出力端子COM1〜COM18、
液晶パネルのセグメント電極に印加するセグメント駆動
電圧を出力するセグメント駆動電圧出力端子SEG1〜
SEG80、電源電圧やグランド電位が印加される電源
端子Vcc…,GND…(第2定電圧端子)、液晶駆動
用のバイアス電圧が入力される液晶バイアス電圧入力端
子VLCD(第1定電源端子)、液晶コントローラドライ
バ31内で電源電圧Vccから昇圧された駆動電圧を出
力する駆動電圧出力端子VLOUT、液晶パネルを階調表示
するための5種類のバイアス電圧を出力する駆動電圧出
力端子V1OUT〜V5OUT、その他、外部からシステムク
ロック信号を入力したり内部発振回路でシステムクロッ
ク信号を発生する場合にクロックを入力したり外付け抵
抗を接続したりするためのクロック端子OSC1,OS
C2、クロック信号を内部で生成する場合に調整抵抗や
コンデンサを接続するための接続端子R1〜R3、C1
+…,C1−…,C2+…,C2−…、マイクロコンピ
ュータ28からのデータが入力されるデータ入力端子D
B0/ID,DB1〜DB3、シリアル転送データ入力
端子SDA、レジスタ選択信号、チップ選択信号、書込
み制御信号およびシリアルデータ転送ストローブ信号等
の制御信号が入力される制御信号入力端子RS/CS,
E/SCL、リセット信号入力端子RESET、テスト
信号入力端子TEST、マイクロコンピュータ28との
インターフェースモードをクロック同期シリアルインタ
ーフェースと68系プロセッサに対応する4ビットバス
インターフェースとに切り替えるためのモード選択端子
IM1,IM2等が設けられている。なお、1つの端子
に2つの端子記号が示されているものにおいては、イン
ターフェースモードの選択において4ビットバスが選択
された場合にはスラッシュ(/)後に示される記号の端
子が選択され、シリアル転送が選択された場合にはスラ
ッシュ(/)前に示される記号の端子が選択されるよう
になっている。The external connection terminals of the semiconductor chip 3 include:
Common drive voltage output terminals COM1 to COM18 for outputting a common drive voltage applied to the common electrode of the liquid crystal panel,
A segment drive voltage output terminal SEG1 that outputs a segment drive voltage applied to a segment electrode of the liquid crystal panel
SEG80, power supply terminals Vcc..., GND... (Second constant voltage terminal) to which a power supply voltage and a ground potential are applied, and a liquid crystal bias voltage input terminal V LCD (first constant power supply terminal) to which a bias voltage for driving a liquid crystal is inputted. A drive voltage output terminal V LOUT for outputting a drive voltage boosted from the power supply voltage Vcc in the liquid crystal controller driver 31, and a drive voltage output terminal V1 OUT for outputting five types of bias voltages for gradation display of the liquid crystal panel. V5 OUT , and other clock terminals OSC1 and OSC for inputting a clock and connecting an external resistor when a system clock signal is input from the outside or a system clock signal is generated by an internal oscillation circuit.
C2, connection terminals R1 to R3, C1 for connecting adjustment resistors and capacitors when generating a clock signal internally
, C1-, C2 +, C2-, data input terminals D to which data from the microcomputer 28 is input.
B0 / ID, DB1 to DB3, serial transfer data input terminal SDA, control signal input terminals RS / CS to which control signals such as a register selection signal, a chip selection signal, a write control signal, and a serial data transfer strobe signal are input.
E / SCL, reset signal input terminal RESET, test signal input terminal TEST, mode selection terminals IM1 and IM2 for switching the interface mode with microcomputer 28 between a clock synchronous serial interface and a 4-bit bus interface corresponding to a 68 series processor. Etc. are provided. In the case where two terminal symbols are shown for one terminal, when the 4-bit bus is selected in the interface mode selection, the terminal with the symbol shown after the slash (/) is selected, and the serial transfer is performed. Is selected, the terminal of the symbol shown before the slash (/) is selected.
【0032】この実施例では、上記の外部接続端子のう
ち、コモン駆動電圧出力端子COM1〜COM18とセ
グメント駆動電圧出力端子SEG1〜SEG80は半導
体チップ3の一方(図3の右側)の長辺部に沿って設け
られている。更に、左側(図3の上方)の短辺部にはチ
ップ内部において内部の回路に接続されていないダミー
端子Dummy1,Dummy9〜Dummy27が辺
全体に亘って設けられている。また、右側(図3の下
方)の短辺部にはダミー端子Dummy2〜Dummy
8と、電源端子Vcc…,GND…や、液晶駆動電圧入
力端子VLCD…等が設けられている。また、他方(図2
の左側)の長辺部には、データ入力端子DB0/ID,
DB1〜DB3,SDA、制御信号入力端子RS/C
S,E/SCL、リセット信号入力端子RESET、テ
スト信号入力端子TEST、モード選択信号IM1,I
M2、クロック関連の端子OSC1,OSC2,R1〜
R3、C1+…,C1−…,C2+…,C2−…、並び
に、電源端子Vcc…,GND…や電圧出力端子
VLOUT,V1OUT〜V5OUT等が設けられている。電源端
子VCC…,GND…は、プリント基板50側の長辺部
にも短辺部にも設けられており、何れか一方に供給され
れば良いように構成されている。In this embodiment, among the external connection terminals, the common drive voltage output terminals COM1 to COM18 and the segment drive voltage output terminals SEG1 to SEG80 are provided on one long side of the semiconductor chip 3 (the right side in FIG. 3). It is provided along. Further, dummy terminals Dummy1 and Dummy9 to Dummy27 which are not connected to the internal circuit inside the chip are provided on the short side on the left side (upper side in FIG. 3) over the entire side. Dummy terminals Dummy2 to Dummy are located on the right (lower side in FIG. 3) short side.
8 and power supply terminals Vcc, GND, and a liquid crystal drive voltage input terminal V LCD . The other (Fig. 2
On the long side of the data input terminal DB0 / ID,
DB1 to DB3, SDA, control signal input terminal RS / C
S, E / SCL, reset signal input terminal RESET, test signal input terminal TEST, mode selection signals IM1, I
M2, clock-related terminals OSC1, OSC2, R1
R3, C1 +, C1-, C2 +, C2-, power terminals Vcc, GND, voltage output terminals V LOUT , V1 OUT to V5 OUT, and the like are provided. Power supply terminals VCC..., GND... Are provided on both the long side and the short side of the printed circuit board 50, and are configured to be supplied to any one of them.
【0033】図4には、実施例の半導体チップ3に設け
られたダミー端子Dummynとその保護ダイオードD
1,D2の構成図を示す。同図(a)はその等価回路
図、(b)は半導体チップの断面図である。FIG. 4 shows a dummy terminal Dummy provided on the semiconductor chip 3 of the embodiment and its protection diode D.
1 shows a configuration diagram of D2. FIG. 1A is an equivalent circuit diagram thereof, and FIG. 1B is a sectional view of a semiconductor chip.
【0034】同図(a)に示すように、上記のダミー端
子Dummy1〜Dummy27には、それぞれ液晶駆
動電圧端子(第1定電圧端子)VLCDとグランド電位
(0V)が印加される電源端子(第2定電圧端子)GN
Dとの間に通常時に逆バイアス電圧が印加されるように
保護ダイオードD1,D2がそれぞれ逆方向接続されて
いる。As shown in FIG. 6 (a), the power supply terminal to the dummy terminal Dummy1~Dummy27 are each liquid crystal driving voltage terminal (first constant voltage terminal) V LCD and the ground potential (0V) is applied to ( 2nd constant voltage terminal) GN
The protection diodes D1 and D2 are connected in the reverse direction so that a reverse bias voltage is normally applied between the protection diodes D and D.
【0035】ダミー端子Dummynの電極パッドは、
図4(b)において比較的大きな面積に形成された第1
層アルミ電極38gと第2層アルミ電極39とからなる
部分であり、その上には圧着接続用の金属バンプ40が
形成される。The electrode pad of the dummy terminal Dummyn is
In FIG. 4B, the first formed in a relatively large area
This is a portion composed of the layer aluminum electrode 38g and the second layer aluminum electrode 39, on which a metal bump 40 for crimp connection is formed.
【0036】保護ダイオードD1,D2は、公知のCM
OS集積回路製造技術によって構成可能な構造となって
いる。すなわち、液晶駆動電圧端子VLCD側に接続され
る保護ダイオードD1は、例えばp型半導体30上にn
型ウエル領域31を形成し、そのほぼ中央に形成された
p型拡散領域33とその周りを囲むように形成されたn
型拡散領域34とから構成される。そして、p型拡散領
域33に接続されるように形成された第1層アルミ電極
38bをダミー端子Dummynのパッド部の第1層ア
ルミ電極38gに接続する一方、n型拡散領域34に接
続されるように形成された第1層アルミ電極38aを液
晶駆動電圧出力端子VLCDに電気的に接続して構成され
る。The protection diodes D1 and D2 are formed of a known CM.
The structure is configurable by the OS integrated circuit manufacturing technology. That is, the protection diode D1 connected to the liquid crystal drive voltage terminal V LCD side is, for example, n-type on the p-type semiconductor 30.
A p-type diffusion region 33 formed substantially at the center of the n-type well region 31 and an n-type diffusion region formed so as to surround the periphery thereof.
And a mold diffusion region 34. The first-layer aluminum electrode 38b formed to be connected to the p-type diffusion region 33 is connected to the first-layer aluminum electrode 38g of the pad portion of the dummy terminal Dummyn, while being connected to the n-type diffusion region 34. the first layer aluminum electrode 38a formed so as constructed by electrically connecting the liquid crystal driving voltage output terminal V LCD.
【0037】もう一方の保護ダイオードD2は、例えば
p型半導体30上に形成されたn型拡散領域36とその
周りを囲むように形成されたp型拡散領域37とから構
成される。そして、n型拡散領域38に接続されるよう
に形成された第1層アルミ電極38eをダミー端子Du
mmynのパッド部の第1層アルミ電極38gに接続す
る一方、p型拡散領域37は基板30のグランド電位に
電気的に接続されてなる。The other protection diode D2 includes, for example, an n-type diffusion region 36 formed on the p-type semiconductor 30 and a p-type diffusion region 37 formed so as to surround the periphery thereof. Then, the first layer aluminum electrode 38e formed to be connected to the n-type diffusion region 38 is connected to the dummy terminal Du.
The p-type diffusion region 37 is electrically connected to the ground potential of the substrate 30 while being connected to the first layer aluminum electrode 38g of the pad portion of mmyn.
【0038】なお、上記の保護ダイオードD1,D2…
は、連続的に形成されるダミー端子Dummy10〜D
ummy27の列に対して交差する方向に並ぶように配
置することで、隣接するダミー端子Dummy10〜D
ummy27の間隔を大きくすることなく形成すること
が出来る。The above-mentioned protection diodes D1, D2...
Are dummy terminals Dummy 10 to D
The dummy terminals Dummy10 to Dummy27 are arranged so as to be arranged in a direction intersecting the column of the ummy27.
The ummy 27 can be formed without increasing the interval.
【0039】図5は、液晶パネルに半導体チップ3が実
装されている概略構造を示す斜視図である。FIG. 5 is a perspective view showing a schematic structure in which a semiconductor chip 3 is mounted on a liquid crystal panel.
【0040】液晶ディスプレイ(液晶パネル)6は、前
面側に配設される表示画面大の透明基板61と、ITO
配線され半導体チップ3が実装される張出し部62Aを
備えた裏側の透明基板62と、一対の透明基板61,6
2に挟持されシール材63の内側に封入された液晶と、
その他、透明基板62の裏側に設けられた反射板や各透
明基板61,62の内側に設けられた偏光膜などを備え
て構成される。The liquid crystal display (liquid crystal panel) 6 includes a transparent substrate 61 having a large display screen disposed on the front side and an ITO.
A rear transparent substrate 62 having an overhang 62A on which the semiconductor chip 3 is wired and mounted, and a pair of transparent substrates 61 and 6
A liquid crystal sandwiched between 2 and sealed inside a sealing material 63;
In addition, it is configured to include a reflection plate provided on the back side of the transparent substrate 62, a polarizing film provided inside each of the transparent substrates 61 and 62, and the like.
【0041】表側の透明基板61の内側面には、ITO
配線によりなる複数本のコモン電極が横方向にストライ
プ状に形成されている。後方の透明基板62は、液晶を
挟持している部分にITO配線によりなる複数本のセグ
メント電極が縦方向にストライプ状に形成されると共
に、張出し部分62Aには上記コモン電極とセグメント
電極から半導体チップ3まで導くITO等の引出し線が
形成されている。また、1対の透明基板61,62の間
には、例えば表示部の側方で透明基板61側のコモン電
極と透明基板62側の引出し線とを電気的に接続する導
電部材73…(図6)が設けられている。On the inner surface of the front transparent substrate 61, ITO
A plurality of common electrodes made of wiring are formed in a stripe shape in the horizontal direction. In the rear transparent substrate 62, a plurality of segment electrodes made of ITO wiring are formed in a stripe shape in a vertical direction at a portion where the liquid crystal is sandwiched, and a protruding portion 62A is provided with a semiconductor chip from the common electrode and the segment electrode. Leader lines such as ITO leading to 3 are formed. Further, between the pair of transparent substrates 61 and 62, for example, a conductive member 73 for electrically connecting a common electrode on the transparent substrate 61 side and a lead wire on the transparent substrate 62 side on the side of the display unit. 6) is provided.
【0042】図5に示されるように、この実施例におい
て、液晶コントローラドライバ31を搭載した半導体チ
ップ3は、透明基板62の張出し部62AにCOG実装
される。そして、液晶表示ユニット(液晶モジュール:
LCM)が構成される。液晶ディスプレイ6のコモン電
極およびセグメント電極は、透明基板62上に設けられ
たITO配線を介して半導体チップ3に電気的に接続さ
れる。また、半導体チップ3とプリント基板2上に配設
されたマイクロコンピュータ28等との接続は、透明基
板62上のITO配線とプリント配線ケーブル50等を
介して行われる。As shown in FIG. 5, in this embodiment, the semiconductor chip 3 on which the liquid crystal controller driver 31 is mounted is COG mounted on the overhang 62A of the transparent substrate 62. And a liquid crystal display unit (liquid crystal module:
LCM). The common electrode and the segment electrode of the liquid crystal display 6 are electrically connected to the semiconductor chip 3 via the ITO wiring provided on the transparent substrate 62. The connection between the semiconductor chip 3 and the microcomputer 28 and the like provided on the printed board 2 is made via the ITO wiring on the transparent substrate 62 and the printed wiring cable 50 and the like.
【0043】図6〜図8には、半導体チップ3が実装さ
れる表示パネルの配線パターンの第1例〜第3例の平面
図をそれぞれ示す。FIGS. 6 to 8 are plan views of first to third examples of wiring patterns of a display panel on which the semiconductor chip 3 is mounted.
【0044】図6に示す配線パターンは、相対的に透明
基板62の面積を大きくとれる場合のものである。この
配線パターンにおいては、コモン電極COM…につなが
る引出し線71…は、半導体チップ3の長辺部からチッ
プ外方に延設され表示画面の左側をコの字状に曲げられ
迂回して液晶画面横の導電部材73に接続されるように
形成されている。セグメント電極SEG…の引出し線7
2…は、チップ長辺部分のセグメント駆動電圧出力端子
SEG1〜SEG80からチップ外方に延設され且つ適
宜広げられてセグメント電極SEGに接続されている。
制御信号やデータ信号および電源等が印加される引出し
線74…,75…は他方のチップ長辺部からそのまま外
方に延設されている。なお、電源等が印加される引出し
線75…は低抵抗にするため幅が広めに形成されてい
る。The wiring pattern shown in FIG. 6 is for a case where the area of the transparent substrate 62 can be made relatively large. In this wiring pattern, the lead wires 71 connected to the common electrodes COM extend from the long side of the semiconductor chip 3 to the outside of the chip, the left side of the display screen is bent in a U-shape, and the liquid crystal screen is detoured. It is formed so as to be connected to the horizontal conductive member 73. Lead wire 7 of segment electrode SEG ...
Are extended from the segment drive voltage output terminals SEG1 to SEG80 on the long side of the chip to the outside of the chip and are appropriately expanded and connected to the segment electrodes SEG.
Leader lines 74,... To which a control signal, a data signal, a power supply, etc. are applied extend outward from the other chip long side as it is. Note that the lead wires 75 to which the power supply or the like is applied are formed wider to reduce the resistance.
【0045】この実施例では、ダミー端子Dummy…
は、基板62の対応する位置に形成され電気的にフロー
ティングのダミー電極に、バンプを介して固着される。In this embodiment, the dummy terminals Dummy ...
Are fixed to the electrically floating dummy electrodes formed at corresponding positions on the substrate 62 via bumps.
【0046】図7に示す配線パターンは、引出し線が設
けられる透明基板62の面積が比較的小さくて済む配線
パターンである。The wiring pattern shown in FIG. 7 is a wiring pattern in which the area of the transparent substrate 62 on which the lead lines are provided is relatively small.
【0047】この配線パターンにおいて、コモン電極C
OM…につながる引出し線は、半導体チップ3と重なる
範囲に配設されたL字状の引出し線82…と、チップ短
辺部から外方に延設され表示画面の左側を迂回して導電
部材73に接続されるコの字状の引出し線81とから構
成される。この実施例では、引出し線82のピッチは上
記チップ短辺部のダミー端子Dummy10〜Dumm
y27のピッチと同じになるように形成されており、こ
のダミー端子Dummy10〜Dummy27は対応す
る引出し線82の端部に金属バンプを介して固着されて
いる。これによって、チップの基板に対する固定力が高
くされる。In this wiring pattern, the common electrode C
Leading lines leading to OM are L-shaped leading lines arranged in a range overlapping with the semiconductor chip 3 and a conductive member extending outward from the short side of the chip and bypassing the left side of the display screen. And a U-shaped lead line 81 connected to the reference numeral 73. In this embodiment, the pitch of the lead wires 82 is set to the dummy terminals Dummy10 to Dumm on the short side of the chip.
The dummy terminals Dummy10 to Dummy27 are fixed to the ends of the corresponding lead wires 82 via metal bumps. Thereby, the fixing force of the chip to the substrate is increased.
【0048】一方、セグメント電極SEG…の引出し線
83…は、チップ長辺部分のセグメント駆動電圧出力端
子SEG1〜SEG80からチップ外方に延設され且つ
適宜広げられてセグメント電極SEGに接続されてい
る。On the other hand, the lead wires 83 of the segment electrodes SEG extend from the segment drive voltage output terminals SEG1 to SEG80 on the long side of the chip to the outside of the chip, are appropriately expanded, and are connected to the segment electrodes SEG. .
【0049】制御信号やデータ信号が入出力される引出
し線85…,86…は、プリント基板50側の長辺部か
ら半導体チップ3と重なる範囲に延設されて右短辺部の
ダミー端子Dummy3〜Dummy7に接続される引
出し線85と、これらダミー端子Dummy3〜Dum
my7を介してチップ短辺部から外方に延設されプリン
ト基板50側に曲げられて透明基板62の端に到達する
引出し線86とからなる。Leader lines 85... 86 for inputting and outputting control signals and data signals extend from the long side of the printed circuit board 50 to the area overlapping with the semiconductor chip 3, and extend to the dummy terminal Dummy 3 on the right short side. To Dummy7 and the dummy terminals Dummy3 to Dummy7.
A lead line 86 extends outward from the short side of the chip via my7, is bent toward the printed circuit board 50, and reaches the end of the transparent substrate 62.
【0050】電源等が入力される引出し線87は半導体
チップ3の右短辺部に設けられた電源端子VCC…,G
ND…や駆動電圧端子VLCDを採用することで、チップ
3の右短辺部から外方に延設されプリント基板50側に
曲げられて透明基板62の端に到達するように設けられ
ている。A lead line 87 to which power or the like is input is connected to power terminals VCC..., G provided on the right short side of the semiconductor chip 3.
By using ND... And the driving voltage terminal V LCD , the chip 3 is provided so as to extend outward from the right short side of the chip 3, bend toward the printed circuit board 50, and reach the end of the transparent substrate 62. .
【0051】上記のように半導体チップ3と重なる範囲
に引出し線82…,85…を設けた配線パターンとする
ことで、透明基板62の張出し部の面積を小さくするこ
とが出来たり、配線(制御線や電源線など)を一側方に
まとめてケーブルとの接続を容易にすることが出来る。By providing the wiring pattern in which the lead wires 82, 85,... Are provided in the range overlapping with the semiconductor chip 3 as described above, the area of the protruding portion of the transparent substrate 62 can be reduced, and the wiring (control Cables, power lines, etc.) on one side to facilitate connection to the cable.
【0052】図8に示す配線パターンは、液晶部のコモ
ン電極の引出し線を左右から引き出すようにした配線パ
ターンである。The wiring pattern shown in FIG. 8 is a wiring pattern in which the lead lines of the common electrode of the liquid crystal section are drawn from the left and right.
【0053】この配線パターンは、先ず、チップ3と重
なる範囲に設けられた2経路の引出し線93,94が、
半導体チップ3のコモン駆動電圧出力端子COM1〜C
OM18の1部分が左側短辺部のダミー端子Dummy
10〜Dummy21の下方を通過し、残り部分が右側
短辺部のダミー端子Dummy3〜Dummy7の下方
を通過して表示部の両側にコの字状に形成された引出し
線91,92に接続され、半導体チップ3のコモン駆動
電圧出力端子COM1〜COM18と透明基板61のコ
モン電極COM…とが導電部材73を介して電気的に接
続されている。In this wiring pattern, first, two-way lead lines 93 and 94 provided in a range overlapping with the chip 3 are formed by:
Common drive voltage output terminals COM1 to C of semiconductor chip 3
One part of the OM18 is a dummy terminal Dummy on the left short side.
10 through Dummy21, and the remaining part passes under the dummy terminals Dummy3 through Dummy7 on the right-hand short side and is connected to U-shaped lead lines 91 and 92 on both sides of the display unit. The common drive voltage output terminals COM1 to COM18 of the semiconductor chip 3 and the common electrodes COM of the transparent substrate 61 are electrically connected via a conductive member 73.
【0054】セグメント電極SEG…からの引出し線9
5は図7の配線パターンと同様のパターン、制御信号や
電源等が印加される引出し線74…,75…は図6の配
線パターンと同様のパターンである。Lead wires 9 from the segment electrodes SEG ...
5 are the same patterns as the wiring patterns in FIG. 7, and the lead lines 74,..., 75,.
【0055】以上のように、この実施例の半導体チップ
3によれば、チップ下方に配線パターンを形成すること
が可能となるため、1チップで多様な配線パターンに対
応することが出来る。従って、色々な配線パターンで多
種多様な形状の液晶表示ユニットを製造する場合でも、
半導体チップ3の回路レイアウトや電極配置を設計変更
することなく同一のチップを用い配線パターンの変更で
対応可能となり、半導体チップ3の設計コストの低減に
より、多種多様な形状の液晶表示ユニットを廉価に製造
できる。そして、例えば、この液晶表示ユニットを携帯
電話器に適用することで、多種多様で小型軽量な携帯電
話器を低コストで開発することが出来る。As described above, according to the semiconductor chip 3 of this embodiment, it is possible to form a wiring pattern below the chip, so that one chip can support various wiring patterns. Therefore, even when manufacturing liquid crystal display units of various shapes with various wiring patterns,
The circuit layout and electrode arrangement of the semiconductor chip 3 can be handled by changing the wiring pattern using the same chip without changing the design. By reducing the design cost of the semiconductor chip 3, it is possible to reduce the cost of liquid crystal display units of various shapes. Can be manufactured. For example, by applying this liquid crystal display unit to a mobile phone, a variety of small, lightweight mobile phones can be developed at low cost.
【0056】また、上記実施例の半導体チップ3は、短
辺部分にダミー端子Dummy1〜Dummy27が設
けられているで、COG実装における半導体チップ3と
透明基板62との固着強度を低下させない。Further, the semiconductor chip 3 of the above embodiment is provided with the dummy terminals Dummy1 to Dummy27 on the short side portions, so that the bonding strength between the semiconductor chip 3 and the transparent substrate 62 in the COG mounting is not reduced.
【0057】更に、上記ダミー端子Dummy1〜Du
mmy27に保護ダイオードD1,D2が接続されて静
電破壊対策が施されているので、透明基板62の引出し
線をチップ3と重なる範囲に形成し、この引出し線にダ
ミー端子Dummy1〜Dummy27を電気的に接続
させても静電破壊を起こすことがないとともに、制御信
号線や電源配線の引出し線もダミー端子の下方を通して
形成することができるため透明基板62の張出し部62
Aの面積をさらに小さくすることが出来るという効果が
得られる。Further, the dummy terminals Dummy1 to Dummy1
Since protection diodes D1 and D2 are connected to Mmy27 to take measures against electrostatic destruction, the lead wire of transparent substrate 62 is formed in a range overlapping chip 3, and dummy terminals Dummy1 to Dummy27 are electrically connected to the lead wire. And the control signal line and the lead line of the power supply line can be formed under the dummy terminal, so that the overhanging portion 62 of the transparent substrate 62 can be formed.
The effect that the area of A can be further reduced is obtained.
【0058】また、電源端子Vcc…,GND…を半導
体チップ3の短辺部分にも設けたことから、電源電圧を
供給する配線がチップの左右から引き出される配線パタ
ーン(例えば図7の配線パターン)が可能となるので、
半導体チップ3より接続ケーブル50側に必要だった配
線用のスペースを不要とすることが可能となり、透明基
板62の張出し部62Aの面積を更に小さくすることが
可能となる。Since the power supply terminals Vcc..., GND... Are also provided on the short sides of the semiconductor chip 3, the wiring for supplying the power supply voltage is drawn from the left and right sides of the chip (for example, the wiring pattern in FIG. 7). Is possible,
It is possible to eliminate the space for wiring that was required on the connection cable 50 side from the semiconductor chip 3, and it is possible to further reduce the area of the overhang portion 62 </ b> A of the transparent substrate 62.
【0059】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。Although the invention made by the inventor has been specifically described based on the embodiments, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the invention. Needless to say.
【0060】例えば、液晶駆動用の半導体チップ3に設
けられている各種制御信号入力端子や電源等が印加され
る端子の種類や数などは、上記実施例(図3)のものに
制限されず、半導体チップ3の機能に応じて適宜変更可
能である。For example, the type and number of various control signal input terminals and terminals to which power is applied provided on the liquid crystal driving semiconductor chip 3 are not limited to those of the above embodiment (FIG. 3). It can be appropriately changed according to the function of the semiconductor chip 3.
【0061】また、セグメント電極やコモン電極に接続
される引出し線の配線パターンも、図6〜図8に示した
ものはその一例であり、もっと多種多様なパターンに形
成することも可能である。The wiring patterns of the lead lines connected to the segment electrodes and the common electrodes are shown in FIGS. 6 to 8 as examples, and can be formed in various patterns.
【0062】また、実施例では、透明基板に半導体チッ
プをCOG実装する場合についてのみ説明したが、CO
B(Chip On Board)実装やCOF(Chip On Film)実
装などにおいても同様の効果を得ることが出来るし、T
CP(Tape Carrier Package)などの実装方法において
も同様に適用可能である。In the embodiment, only the case where the semiconductor chip is mounted on the transparent substrate by COG has been described.
The same effect can be obtained in a B (Chip On Board) mounting or a COF (Chip On Film) mounting, and the like.
The present invention is similarly applicable to a mounting method such as a CP (Tape Carrier Package).
【0063】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である携帯電
話器の液晶表示装置(液晶表示ユニット)について説明
したがこの発明はそれに限定されるものでなく、液晶表
示装置を備えた携帯型の電子機器に有効に利用すること
が出来るし、また、携帯型の電子機器に限られず、大き
な液晶パネルなどに広く利用することができる。In the above description, the invention made by the present inventor has been mainly described with respect to the liquid crystal display device (liquid crystal display unit) of the portable telephone set, which is the application field of the background, but the present invention is limited thereto. Therefore, the present invention can be effectively used for a portable electronic device equipped with a liquid crystal display device, and is not limited to a portable electronic device but can be widely used for a large liquid crystal panel and the like.
【0064】[0064]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.
【0065】すなわち、本発明に従うと、1チップで、
多種多様な配線パターンに適用できる安価な液晶駆動用
半導体集積回路を実現できるという効果がある。That is, according to the present invention, with one chip,
There is an effect that an inexpensive semiconductor integrated circuit for driving a liquid crystal which can be applied to various wiring patterns can be realized.
【0066】更に、小型で表示部が多種多様な液晶表示
ユニットを廉価に製造できるという効果がある。Further, there is an effect that a liquid crystal display unit having a small size and a variety of display units can be manufactured at low cost.
【図1】本発明を適用して好適な実施例の半導体チップ
を適用した携帯電話器の全体構成を示すブロック図であ
る。FIG. 1 is a block diagram showing an overall configuration of a mobile phone to which a semiconductor chip of a preferred embodiment according to the present invention is applied.
【図2】実施例の携帯電話器の液晶コントローラの全体
構成の1例を示すブロック図である。FIG. 2 is a block diagram illustrating an example of an overall configuration of a liquid crystal controller of the mobile phone according to the embodiment.
【図3】本発明を適用して好適な半導体チップのパッド
部の配置の1実施例を示す平面図である。FIG. 3 is a plan view showing one embodiment of an arrangement of pad portions of a semiconductor chip suitable for applying the present invention.
【図4】実施例の半導体チップに設けられたダミーパッ
ドとその保護ダイオードの構成を示すもので、(a)は
その等価回路図、(b)は半導体チップの断面図であ
る。FIGS. 4A and 4B show the configuration of a dummy pad and a protection diode provided on a semiconductor chip of the embodiment, wherein FIG. 4A is an equivalent circuit diagram and FIG. 4B is a cross-sectional view of the semiconductor chip.
【図5】半導体チップが実装された液晶表示モジュール
の概略構造を示す斜視図である。FIG. 5 is a perspective view showing a schematic structure of a liquid crystal display module on which a semiconductor chip is mounted.
【図6】実施例の半導体チップが実装される表示パネル
の配線パターンの第1例を示す平面図である。FIG. 6 is a plan view showing a first example of a wiring pattern of a display panel on which the semiconductor chip of the embodiment is mounted.
【図7】実施例の半導体チップが実装される表示パネル
の配線パターンの第2例を示す平面図である。FIG. 7 is a plan view showing a second example of the wiring pattern of the display panel on which the semiconductor chip of the embodiment is mounted.
【図8】実施例の半導体チップが実装される表示パネル
の配線パターンの第3例を示す平面図である。FIG. 8 is a plan view showing a third example of the wiring pattern of the display panel on which the semiconductor chip of the embodiment is mounted.
1 携帯電話器 3 半導体チップ 6 液晶ディスプレイ(液晶パネル) 31 液晶コントローラドライバ 39 電極パッド 40 金属バンプ 50 配線フィルム 61 透明基板(表側) 62 透明基板(裏側) 71,81,91,92 コモン電極の引出し線 72,83,95 セグメント電極の引出し線 82,85,93,94 ダミー端子に接続される引
出し線 COM コモン電極 SEG セグメント電極 Dummy1〜Dummy27 ダミー端子 COM1〜COM18 コモン端子 SEG1〜SEG80 セグメント端子 D1,D2 保護ダイオード Vcc 電源端子 VLCD 液晶駆動電圧 GND グランド端子DESCRIPTION OF SYMBOLS 1 Cellular phone 3 Semiconductor chip 6 Liquid crystal display (liquid crystal panel) 31 Liquid crystal controller driver 39 Electrode pad 40 Metal bump 50 Wiring film 61 Transparent substrate (front side) 62 Transparent substrate (back side) 71, 81, 91, 92 Common electrode extraction Lines 72, 83, 95 Leader lines of segment electrodes 82, 85, 93, 94 Leader lines connected to dummy terminals COM Common electrode SEG Segment electrodes Dummy1 to Dummy27 Dummy terminals COM1 to COM18 Common terminals SEG1 to SEG80 Segment terminals D1, D2 Protection diode Vcc power supply terminal V LCD liquid crystal drive voltage GND Ground terminal
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中地 孝行 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 谷 邦彦 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 大山 尚 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 Fターム(参考) 2H092 GA40 GA60 NA14 NA25 PA06 5F038 AV06 BE07 BG02 BH04 BH13 CD06 CD10 DF01 DF11 EZ20 5F110 BB01 BB04 DD02 EE03 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takayuki Nakachi 3681 Hayano, Mobara-shi, Chiba Hitachi Device Engineering Co., Ltd. (72) Kunihiko Tani 5-2-1, Kamimizuhoncho, Kodaira-shi, Tokyo Stock Company (72) Inventor Takashi Oyama 3681 Hayano, Mobara-shi, Chiba F-term (reference) 2H092 GA40 GA60 NA14 NA25 PA06 5F038 AV06 BE07 BG02 BH04 BH13 CD06 CD10 DF01 DF11 EZ20 5F110 BB01 BB04 DD02 EE03
Claims (6)
極に印加するコモン駆動電圧を出力する複数のコモン駆
動電圧出力端子と、上記コモン電極と交差する方向に配
設された複数のセグメント電極に印加するセグメント駆
動電圧を出力する複数のセグメント駆動電圧出力端子
と、上記コモン駆動電圧とセグメント駆動電圧を形成し
出力する駆動回路とを備えた半導体集積回路において、 上記複数のセグメント駆動端子とコモン駆動端子のすべ
てもしくは一部が半導体チップの1つの長辺部分に沿っ
て配置されると共に、片側又は両側の短辺部分に内部回
路と接続されていないダミー端子と、該ダミー端子を静
電破壊から守る保護手段とが設けられていることを特徴
とする半導体集積回路。1. A plurality of common drive voltage output terminals for outputting a common drive voltage applied to a plurality of common electrodes provided on a liquid crystal panel, and a plurality of segment electrodes provided in a direction crossing the common electrodes. A semiconductor integrated circuit comprising: a plurality of segment drive voltage output terminals for outputting a segment drive voltage to be applied; and a drive circuit for forming and outputting the common drive voltage and the segment drive voltage. All or some of the terminals are arranged along one long side of the semiconductor chip, and one or both of the short sides are connected to a dummy terminal that is not connected to an internal circuit. A semiconductor integrated circuit, comprising: protection means for protecting the semiconductor integrated circuit.
されたPN接合からなり液晶駆動用の第1の定電圧端子
と第2の定電圧端子との間にそれぞれ逆方向接続された
ダイオードから構成されることを特徴とする請求項1記
載の半導体集積回路。2. The protection means according to claim 1, wherein said protection means comprises a PN junction formed on a semiconductor chip and diodes connected in reverse directions between a first constant voltage terminal and a second constant voltage terminal for driving liquid crystal. The semiconductor integrated circuit according to claim 1, wherein:
源端子が上記短辺部分に配置されていることを特徴とす
る請求項1又は2に記載の半導体集積回路。3. The semiconductor integrated circuit according to claim 1, wherein a power supply terminal for receiving a power supply voltage supplied from the outside is arranged in said short side portion.
けられた電極パッドであり、各電極パッドはバンプを介
して基板上の端子もしくは配線に固着されていることを
特徴とする請求項1〜3の何れかに記載の半導体集積回
路。4. The semiconductor device according to claim 1, wherein each of the dummy terminals is an electrode pad provided on a semiconductor chip, and each electrode pad is fixed to a terminal or a wiring on a substrate via a bump. 3. The semiconductor integrated circuit according to any one of 3.
極につながる配線が形成された配線形成基板上の所定位
置に、請求項1〜4の何れかに記載の半導体集積回路の
半導体チップが配置されて、半導体集積回路の各端子と
上記配線形成基板上の配線とが電気的に接続されている
液晶表示装置であって、 上記配線形成基板には、上記コモン駆動電圧出力端子又
はセグメント駆動電圧出力端子と上記液晶パネルの対応
するコモン電極又はセグメント電極とを接続する配線の
一部が上記半導体チップと重なる部位に形成されると共
に、上記ダミー端子は上記いずれかの配線にバンプを介
して固着されていることを特徴とする液晶表示装置。5. The semiconductor chip of a semiconductor integrated circuit according to claim 1, wherein a semiconductor chip of the semiconductor integrated circuit according to claim 1 is arranged at a predetermined position on a wiring forming substrate on which a wiring connected to a common electrode or a segment electrode of a liquid crystal panel is formed. A liquid crystal display device in which each terminal of a semiconductor integrated circuit is electrically connected to wiring on the wiring forming substrate, wherein the wiring forming substrate has the common drive voltage output terminal or the segment drive voltage output terminal. A portion of the wiring connecting the common electrode or the corresponding segment electrode of the liquid crystal panel is formed at a portion overlapping the semiconductor chip, and the dummy terminal is fixed to any of the wirings via a bump. A liquid crystal display device.
チップと重なる部位に形成されていることを特徴とする
請求項5に記載の液晶表示装置。6. The liquid crystal display device according to claim 5, wherein a control signal line and a lead line of a power supply line are formed at a portion overlapping with the chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26803199A JP4034915B2 (en) | 1999-09-22 | 1999-09-22 | Semiconductor chip and liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26803199A JP4034915B2 (en) | 1999-09-22 | 1999-09-22 | Semiconductor chip and liquid crystal display device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007250357A Division JP4614244B2 (en) | 2007-09-27 | 2007-09-27 | Semiconductor device for liquid crystal display |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001094053A true JP2001094053A (en) | 2001-04-06 |
JP2001094053A5 JP2001094053A5 (en) | 2005-06-30 |
JP4034915B2 JP4034915B2 (en) | 2008-01-16 |
Family
ID=17452929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26803199A Expired - Fee Related JP4034915B2 (en) | 1999-09-22 | 1999-09-22 | Semiconductor chip and liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4034915B2 (en) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005283711A (en) * | 2004-03-29 | 2005-10-13 | Casio Comput Co Ltd | Liquid crystal display control unit and operation control method for the same |
US6963385B2 (en) | 2001-05-09 | 2005-11-08 | Seiko Epson Corporation | Electrooptic device, driving IC, and electronic apparatus |
JP2006106132A (en) * | 2004-09-30 | 2006-04-20 | Sharp Corp | Display driving circuit and display device |
JP2006139092A (en) * | 2004-11-12 | 2006-06-01 | Seiko Epson Corp | Electrooptical device and electronic equipment |
JP2006276861A (en) * | 2005-03-29 | 2006-10-12 | Samsung Electronics Co Ltd | Circuit board for display apparatus and display apparatus having the same |
US7142184B2 (en) | 2003-06-26 | 2006-11-28 | Au Optronics Corp. | Polysilicon thin film transistor liquid crystal display having a plurality of common voltage drivers |
JP2007012938A (en) * | 2005-06-30 | 2007-01-18 | Seiko Epson Corp | Integrated circuit device |
JP2007019185A (en) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | Integrated circuit device incorporating interface circuit and electronic apparatus |
KR100685412B1 (en) | 2004-11-04 | 2007-02-22 | 삼성에스디아이 주식회사 | Printed Circuit Board and Flexible Printed Circuit Board having redundant wire or pad |
JP2007116054A (en) * | 2005-10-24 | 2007-05-10 | Seiko Epson Corp | Integrated circuit device and electronic apparatus |
JP2007116053A (en) * | 2005-10-24 | 2007-05-10 | Seiko Epson Corp | Integrated circuit device and electronic apparatus |
JP2007116052A (en) * | 2005-10-24 | 2007-05-10 | Seiko Epson Corp | Integrated circuit device and electronic apparatus |
JP2007299900A (en) * | 2006-04-28 | 2007-11-15 | Kawasaki Microelectronics Kk | Semiconductor device and method of preventing dielectric breakdown of semiconductor device |
CN100433083C (en) * | 2003-12-15 | 2008-11-12 | 三星电子株式会社 | Drive chip and display device with the same |
CN100437234C (en) * | 2003-12-16 | 2008-11-26 | 三星电子株式会社 | Drive chip and display device with the same |
JP2011124379A (en) * | 2009-12-10 | 2011-06-23 | Sharp Corp | Semiconductor device, and method for supplying power thereto |
-
1999
- 1999-09-22 JP JP26803199A patent/JP4034915B2/en not_active Expired - Fee Related
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6963385B2 (en) | 2001-05-09 | 2005-11-08 | Seiko Epson Corporation | Electrooptic device, driving IC, and electronic apparatus |
US7167227B2 (en) | 2001-05-09 | 2007-01-23 | Seiko Epson Corporation | Electrooptic device, driving IC, and electronic apparatus |
US7142184B2 (en) | 2003-06-26 | 2006-11-28 | Au Optronics Corp. | Polysilicon thin film transistor liquid crystal display having a plurality of common voltage drivers |
CN100433083C (en) * | 2003-12-15 | 2008-11-12 | 三星电子株式会社 | Drive chip and display device with the same |
CN100437234C (en) * | 2003-12-16 | 2008-11-26 | 三星电子株式会社 | Drive chip and display device with the same |
JP2005283711A (en) * | 2004-03-29 | 2005-10-13 | Casio Comput Co Ltd | Liquid crystal display control unit and operation control method for the same |
JP4561145B2 (en) * | 2004-03-29 | 2010-10-13 | カシオ計算機株式会社 | Display control apparatus and display control method |
JP2006106132A (en) * | 2004-09-30 | 2006-04-20 | Sharp Corp | Display driving circuit and display device |
KR100685412B1 (en) | 2004-11-04 | 2007-02-22 | 삼성에스디아이 주식회사 | Printed Circuit Board and Flexible Printed Circuit Board having redundant wire or pad |
JP2006139092A (en) * | 2004-11-12 | 2006-06-01 | Seiko Epson Corp | Electrooptical device and electronic equipment |
JP2006276861A (en) * | 2005-03-29 | 2006-10-12 | Samsung Electronics Co Ltd | Circuit board for display apparatus and display apparatus having the same |
JP2007012938A (en) * | 2005-06-30 | 2007-01-18 | Seiko Epson Corp | Integrated circuit device |
JP2007019185A (en) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | Integrated circuit device incorporating interface circuit and electronic apparatus |
JP2007116052A (en) * | 2005-10-24 | 2007-05-10 | Seiko Epson Corp | Integrated circuit device and electronic apparatus |
JP2007116053A (en) * | 2005-10-24 | 2007-05-10 | Seiko Epson Corp | Integrated circuit device and electronic apparatus |
JP2007116054A (en) * | 2005-10-24 | 2007-05-10 | Seiko Epson Corp | Integrated circuit device and electronic apparatus |
JP2007299900A (en) * | 2006-04-28 | 2007-11-15 | Kawasaki Microelectronics Kk | Semiconductor device and method of preventing dielectric breakdown of semiconductor device |
JP2011124379A (en) * | 2009-12-10 | 2011-06-23 | Sharp Corp | Semiconductor device, and method for supplying power thereto |
Also Published As
Publication number | Publication date |
---|---|
JP4034915B2 (en) | 2008-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4034915B2 (en) | Semiconductor chip and liquid crystal display device | |
US6323930B1 (en) | Liquid crystal display device, production method thereof and mobile telephone | |
KR100522320B1 (en) | Electro-optical device and electronic equipment | |
US6771258B2 (en) | Semiconductor device | |
JP3696512B2 (en) | Display element driving device and display device using the same | |
JP4155289B2 (en) | Electro-optical device and electronic apparatus | |
KR20070010288A (en) | Display driver integrated circuit device, film package and module including them | |
JP2002244577A (en) | Flexible substrate, electrooptical device and electronic appliance | |
US20070081117A1 (en) | Display device and a circuit thereon | |
CN100354730C (en) | Flexible base, board, electrooptical device and electronic device | |
US20190004358A1 (en) | Array substrate, liquid crystal panel, and liquid crystal display | |
JP4614244B2 (en) | Semiconductor device for liquid crystal display | |
JP4267416B2 (en) | Semiconductor integrated circuit | |
US7239299B2 (en) | Driving circuit of a liquid crystal display device | |
EP4134796A1 (en) | Display device and a sensing system including the same | |
JP3779083B2 (en) | Semiconductor circuit board | |
JP2009038397A (en) | Semiconductor chip | |
JP4737870B2 (en) | Liquid crystal display | |
CN115701309A (en) | Display substrate and display device | |
CN111752053A (en) | Screen module and electronic equipment | |
JP2001075493A (en) | Electro-optic device and its production as well as electronic apparatus | |
JP3319459B2 (en) | Semiconductor device | |
JP3235613B2 (en) | Semiconductor chip package and display device using the same | |
JP3235615B2 (en) | Semiconductor chip package and display device using the same | |
JP2006106132A (en) | Display driving circuit and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041013 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041013 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |