JP2001085960A - 出力バッファ回路 - Google Patents
出力バッファ回路Info
- Publication number
- JP2001085960A JP2001085960A JP25718299A JP25718299A JP2001085960A JP 2001085960 A JP2001085960 A JP 2001085960A JP 25718299 A JP25718299 A JP 25718299A JP 25718299 A JP25718299 A JP 25718299A JP 2001085960 A JP2001085960 A JP 2001085960A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- emitter
- output buffer
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 出力バッファ回路の線形性を改善し、消費電
力を小さくする。 【解決手段】 線形化回路を備えたエミッタホロワ回路
の出力端子とＩＣのパッド端子間に抵抗を備える。さら
に、線形化回路に用いられるインピーダンスをＩＣ外の
負荷インピーダンスより小さい値とすることにより、線
形性を高めることが可能となる。
力を小さくする。 【解決手段】 線形化回路を備えたエミッタホロワ回路
の出力端子とＩＣのパッド端子間に抵抗を備える。さら
に、線形化回路に用いられるインピーダンスをＩＣ外の
負荷インピーダンスより小さい値とすることにより、線
形性を高めることが可能となる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、携帯無線機等に用
いる出力バッファ回路に関する。
いる出力バッファ回路に関する。
【０００２】
【従来の技術】近年、携帯電話器に代表される移動通信
機器の開発が盛んに行われている。これらの通信機器
は、例えば人間が所持したり、自動車などに搭載されて
使用されるため、小型化、軽量化が要求される。このた
め、このような無線機器を構成する部品は、従来の構成
部品単体を多数接続したハイブリッドの構成よりも、小
型化、軽量化に向くモノリシックＩＣ（集積回路）化が
強く望まれるようになってきた。一方、部品の小型化の
他に無線機の低価格化が要求されるが、ＩＣ化技術は無
線機の低価格化にもつながる技術である。
機器の開発が盛んに行われている。これらの通信機器
は、例えば人間が所持したり、自動車などに搭載されて
使用されるため、小型化、軽量化が要求される。このた
め、このような無線機器を構成する部品は、従来の構成
部品単体を多数接続したハイブリッドの構成よりも、小
型化、軽量化に向くモノリシックＩＣ（集積回路）化が
強く望まれるようになってきた。一方、部品の小型化の
他に無線機の低価格化が要求されるが、ＩＣ化技術は無
線機の低価格化にもつながる技術である。
【０００３】このような無線機器において、ヘテロダイ
ン方式を用いた送受信部の構成を図３に示す。図を参照
して、以下に送信部の信号の流れを述べる。ここでは送
受の切り替えを時分割で行うＴＤＤ（Ｔｉｍｅ Ｄｉｖ
ｉｓｉｏｎ Ｄｕｐｌｅｘ）方式を例として説明する
が、これに拘るものではない。
ン方式を用いた送受信部の構成を図３に示す。図を参照
して、以下に送信部の信号の流れを述べる。ここでは送
受の切り替えを時分割で行うＴＤＤ（Ｔｉｍｅ Ｄｉｖ
ｉｓｉｏｎ Ｄｕｐｌｅｘ）方式を例として説明する
が、これに拘るものではない。
【０００４】ベースバンド信号発生部で発生された直交
した２つのベースバンド信号Ｉｃｈ（ＴＸ），Ｑｃｈ
（ＴＸ）は、適当な帯域制限フィルタを介した後、それ
ぞれＴＸ−ＢＢ部から出力される。Ｉｃｈ（ＴＸ）およ
びＱｃｈ（ＴＸ）は乗算器と加算器からなる直交変調器
に入力され、第２の局部発振信号（周波数をｆＬＯ２と
する）を変調する。このとき、第２の局部発振信号は９
０度移相器（９０−ＰＳ）により直交した２つの信号に
分割され、直交変調器に入力される。この被変調信号
（ＩＦ信号）は利得可変回路（ＧＣＡ）に入力され、制
御系からの制御信号により適当な信号レベルに調整され
る。
した２つのベースバンド信号Ｉｃｈ（ＴＸ），Ｑｃｈ
（ＴＸ）は、適当な帯域制限フィルタを介した後、それ
ぞれＴＸ−ＢＢ部から出力される。Ｉｃｈ（ＴＸ）およ
びＱｃｈ（ＴＸ）は乗算器と加算器からなる直交変調器
に入力され、第２の局部発振信号（周波数をｆＬＯ２と
する）を変調する。このとき、第２の局部発振信号は９
０度移相器（９０−ＰＳ）により直交した２つの信号に
分割され、直交変調器に入力される。この被変調信号
（ＩＦ信号）は利得可変回路（ＧＣＡ）に入力され、制
御系からの制御信号により適当な信号レベルに調整され
る。
【０００５】このＩＦ信号は一般に直交変調器およびＧ
ＣＡで発生する不要な高調波を含むため、ローパスフィ
ルタ（ＬＰＦ）またはバンドパスフィルタ（ＢＰＦ）か
らなるＦＩＬ１を介して、アップコンバータ（ＵＰＣＯ
Ｎ）に入力される。ＵＰＣＯＮは周波数ｆＬＯ１［Ｈ
ｚ］の第１の局部発振信号とＩＦ信号の乗算を行い、周
波数ｆＬＯ１＋ｆＬＯ２［Ｈｚ］またはｆＬＯ１−ｆＬ
２［Ｈｚ］の被変調信号（ＲＦ信号）を生成する。この
どちらか一方が所望波とされ、一方は不要なイメージ信
号である。
ＣＡで発生する不要な高調波を含むため、ローパスフィ
ルタ（ＬＰＦ）またはバンドパスフィルタ（ＢＰＦ）か
らなるＦＩＬ１を介して、アップコンバータ（ＵＰＣＯ
Ｎ）に入力される。ＵＰＣＯＮは周波数ｆＬＯ１［Ｈ
ｚ］の第１の局部発振信号とＩＦ信号の乗算を行い、周
波数ｆＬＯ１＋ｆＬＯ２［Ｈｚ］またはｆＬＯ１−ｆＬ
２［Ｈｚ］の被変調信号（ＲＦ信号）を生成する。この
どちらか一方が所望波とされ、一方は不要なイメージ信
号である。
【０００６】以下の説明において周波数ｆＬＯ１−ｆＬ
Ｏ２［Ｈｚ］のＲＦ信号を所望波とするが、特にこれに
拘るものではない。イメージ信号はイメージ除去用ＢＰ
ＦであるＦＩＬ２により除去される。所望波は電力増幅
器（ＰＡ）を介して、所要の電力レベルまで増幅され、
送受切り替えスイッチ（Ｔ／Ｒ）を介してアンテナ（Ａ
ＮＴ）から放射される。
Ｏ２［Ｈｚ］のＲＦ信号を所望波とするが、特にこれに
拘るものではない。イメージ信号はイメージ除去用ＢＰ
ＦであるＦＩＬ２により除去される。所望波は電力増幅
器（ＰＡ）を介して、所要の電力レベルまで増幅され、
送受切り替えスイッチ（Ｔ／Ｒ）を介してアンテナ（Ａ
ＮＴ）から放射される。
【０００７】以下に受信部の信号の流れを述べる。受信
ＲＦ信号はアンテナ、送受切り替えスイッチ、ＢＰＦ
（ＦＩＬ３）を介して、低雑音増幅器（ＬＮＡ）に入力
される。ＬＮＡで増幅された受信ＲＦ信号はイメージ除
去ＢＰＦ（ＦＩＬ４）を介して、ダウンコンバータ（Ｄ
ＯＷＮＣＯＮ）に入力される。ＤＯＷＮＣＯＮは第１の
局部発振信号と受信信号の乗算を行い、受信信号をＩＦ
信号に周波数変換する。ＩＦ信号はＢＰＦ（ＦＩＬ５）
を介したのち、利得可変回路（ＧＣＡ）により適当な信
号レベルに調節され、分波器および乗算器からなる直交
復調器に入力される。ここで制御系からの制御信号にし
たがって、ＧＣＡは適当な信号レベルに変換するもので
ある。この直交復調器には送信部と同様に直交した周波
数ｆＬＯ２［Ｈｚ］の局部発振信号が入力される。直交
復調器の出力Ｉｃｈ（ＲＸ）およびＱｃｈ（ＲＸ）はベ
ースバンド処理部（ＲＸ−ＢＢ）に入力され、受信した
信号を復調する。
ＲＦ信号はアンテナ、送受切り替えスイッチ、ＢＰＦ
（ＦＩＬ３）を介して、低雑音増幅器（ＬＮＡ）に入力
される。ＬＮＡで増幅された受信ＲＦ信号はイメージ除
去ＢＰＦ（ＦＩＬ４）を介して、ダウンコンバータ（Ｄ
ＯＷＮＣＯＮ）に入力される。ＤＯＷＮＣＯＮは第１の
局部発振信号と受信信号の乗算を行い、受信信号をＩＦ
信号に周波数変換する。ＩＦ信号はＢＰＦ（ＦＩＬ５）
を介したのち、利得可変回路（ＧＣＡ）により適当な信
号レベルに調節され、分波器および乗算器からなる直交
復調器に入力される。ここで制御系からの制御信号にし
たがって、ＧＣＡは適当な信号レベルに変換するもので
ある。この直交復調器には送信部と同様に直交した周波
数ｆＬＯ２［Ｈｚ］の局部発振信号が入力される。直交
復調器の出力Ｉｃｈ（ＲＸ）およびＱｃｈ（ＲＸ）はベ
ースバンド処理部（ＲＸ−ＢＢ）に入力され、受信した
信号を復調する。
【０００８】このような送受信の回路ブロックは、ＩＣ
技術の進展により集積化されるが進んでいるが、図３に
示すＦＩＬ１，ＦＩＬ２，ＦＩＬ３，ＦＩＬ４，ＦＩＬ
５に要求されるフィルタ特性の仕様は厳しく、一般にＩ
Ｃでは実現できない。このため、これらのフィルタとＩ
Ｃ間のインターフェースが必要となる。無線ＩＣで扱う
信号は数百ＭＨｚからＧＨｚ帯以上となるので、インタ
ーフェースの入出力インピーダンスは５０Ω系等の低イ
ンピーダンスにするが一般的である。ＩＣ側ではこの低
いインピーダンスを駆動する必要があるため、出力段と
して例えば図４に示すＱ１，Ｑ２，電流源Ｉｏからなる
エミッタホロワ回路が用いられる。ＩＣから出力された
信号は伝送線路（Ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎ
ｅ）、直流除去用キャパシタＣ１，Ｃ２を介して、負荷
ＲＬ１，ＲＬ２に伝達される。ここで、信号の反射を低
減するため、負荷抵抗ＲＬ１，ＲＬ２の抵抗値ＲＬは伝
送線路の特性インピーダンスと等しい値とされる。前述
したように、負荷抵抗ＲＬ１，ＲＬ２は低インピーダン
スである５０Ωが一般的であるため、トランジスタＱ
１，Ｑ２から出力される信号は歪みが大きくなるという
問題がある。
技術の進展により集積化されるが進んでいるが、図３に
示すＦＩＬ１，ＦＩＬ２，ＦＩＬ３，ＦＩＬ４，ＦＩＬ
５に要求されるフィルタ特性の仕様は厳しく、一般にＩ
Ｃでは実現できない。このため、これらのフィルタとＩ
Ｃ間のインターフェースが必要となる。無線ＩＣで扱う
信号は数百ＭＨｚからＧＨｚ帯以上となるので、インタ
ーフェースの入出力インピーダンスは５０Ω系等の低イ
ンピーダンスにするが一般的である。ＩＣ側ではこの低
いインピーダンスを駆動する必要があるため、出力段と
して例えば図４に示すＱ１，Ｑ２，電流源Ｉｏからなる
エミッタホロワ回路が用いられる。ＩＣから出力された
信号は伝送線路（Ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎ
ｅ）、直流除去用キャパシタＣ１，Ｃ２を介して、負荷
ＲＬ１，ＲＬ２に伝達される。ここで、信号の反射を低
減するため、負荷抵抗ＲＬ１，ＲＬ２の抵抗値ＲＬは伝
送線路の特性インピーダンスと等しい値とされる。前述
したように、負荷抵抗ＲＬ１，ＲＬ２は低インピーダン
スである５０Ωが一般的であるため、トランジスタＱ
１，Ｑ２から出力される信号は歪みが大きくなるという
問題がある。
【０００９】以下に負荷抵抗が小さくなるにつれ、歪み
が大きくなる理由を、正の信号系（Ｖｉｎ＋，Ｑ２，Ｃ
２，ＲＬ２）を参照して述べる。トランジスタＱ２のエ
ミッタに流れるエミッタ電流ＩＥとベース−エミッタ間
電圧ＶＢＥの関係は、式（１）で近似できる。
が大きくなる理由を、正の信号系（Ｖｉｎ＋，Ｑ２，Ｃ
２，ＲＬ２）を参照して述べる。トランジスタＱ２のエ
ミッタに流れるエミッタ電流ＩＥとベース−エミッタ間
電圧ＶＢＥの関係は、式（１）で近似できる。
【００１０】 ＶＢＥ＝ＶＴ×ｌｎ（ＩＥ／Ｉｓ） （１） ここで、ＶＴは熱電圧、Ｉｓは飽和電流を表す。この式
からわかるように、ＩＥが一定電流であれば、ＶＢＥは
一定値をとるため、エミッタ端子に出力される信号は入
力信号と線形な関係になる。しかしながら、ＩＥは電流
源Ｉｏと負荷抵抗ＲＬ２に流れるＩ２の和となるので、
Ｉ２の変化分が大きくなると、ＶＢＥの変化分が大きく
なる。このため、ＶＢＥは入力信号により変化するの
で、Ｑ２のエミッタ端子電圧および出力信号Ｖｏ＋は歪
んでしまう。つまり、所定レベルの出力信号Ｖｏ＋を得
るためには、負荷抵抗ＲＬ２の抵抗値ＲＬを小さくする
とＩ２の変化分が大きくなる。このため、負荷抵抗ＲＬ
２の抵抗値ＲＬが大きい場合に比べて歪みが大きくな
る。別な見地で言えば、歪みを低減するためには、電流
源の電流Ｉｏの値を大きくする必要があり、消費電力が
大きくなるという問題になる。
からわかるように、ＩＥが一定電流であれば、ＶＢＥは
一定値をとるため、エミッタ端子に出力される信号は入
力信号と線形な関係になる。しかしながら、ＩＥは電流
源Ｉｏと負荷抵抗ＲＬ２に流れるＩ２の和となるので、
Ｉ２の変化分が大きくなると、ＶＢＥの変化分が大きく
なる。このため、ＶＢＥは入力信号により変化するの
で、Ｑ２のエミッタ端子電圧および出力信号Ｖｏ＋は歪
んでしまう。つまり、所定レベルの出力信号Ｖｏ＋を得
るためには、負荷抵抗ＲＬ２の抵抗値ＲＬを小さくする
とＩ２の変化分が大きくなる。このため、負荷抵抗ＲＬ
２の抵抗値ＲＬが大きい場合に比べて歪みが大きくな
る。別な見地で言えば、歪みを低減するためには、電流
源の電流Ｉｏの値を大きくする必要があり、消費電力が
大きくなるという問題になる。
【００１１】さらに、ＩＣの入出力端子となるＩＣパッ
ドに寄生するキャパシタおよびＩＣの破壊を防ぐための
保護ダイオード等のＥＳＤ素子により、出力信号の歪み
がさらに大きくなるという問題もある。これは、トラン
ジスタＱ１，Ｑ２は負荷ＲＬ１，ＲＬ２の他にＥＳＤ等
の寄生キャパシタも駆動することになるためである。つ
まり、Ｑ１，Ｑ２は負荷抵抗ＲＬ１，ＲＬ２よりも低い
インピーダンスを駆動することになるためである。
ドに寄生するキャパシタおよびＩＣの破壊を防ぐための
保護ダイオード等のＥＳＤ素子により、出力信号の歪み
がさらに大きくなるという問題もある。これは、トラン
ジスタＱ１，Ｑ２は負荷ＲＬ１，ＲＬ２の他にＥＳＤ等
の寄生キャパシタも駆動することになるためである。つ
まり、Ｑ１，Ｑ２は負荷抵抗ＲＬ１，ＲＬ２よりも低い
インピーダンスを駆動することになるためである。
【００１２】図５にエミッタホロワ回路の線形化回路の
従来例を示す。（参考文献：Ｍａｒｋ Ｍｏｆｆａｔ，
ｅｔ．ａｌ．，″Ａｎ ＩＳＭ ｂａｎｄ Ｔｒａｎ
ｃｅｉｖｅｒ Ｃｈｉｐ ｆｏｒ Ｄｉｇｉｔａｌ Ｓ
ｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｏｍｍｕｎｉｃａｔ
ｉｏｎ″．， １９９７ ＩＥＥ ＥＣＩＲＣ ｐｒｏ
ｃｅｅｄｉｎｇｓ， ｐｐ．１２８−１３１） 本回路
は、Ｑ３，Ｑ４，Ｒ１，電流源Ｉｏからなる正帰還回路
によりＱ１，Ｑ２に流れる電流を一定にすることがで
き、入力信号が負荷抵抗ＲＬ３に線形に伝達される。な
お、本参考文献によれば、負荷抵抗ＲＬ３はＩＣ内の回
路の入力インピーダンスを想定している。以下、本回路
の動作を説明する。
従来例を示す。（参考文献：Ｍａｒｋ Ｍｏｆｆａｔ，
ｅｔ．ａｌ．，″Ａｎ ＩＳＭ ｂａｎｄ Ｔｒａｎ
ｃｅｉｖｅｒ Ｃｈｉｐ ｆｏｒ Ｄｉｇｉｔａｌ Ｓ
ｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｏｍｍｕｎｉｃａｔ
ｉｏｎ″．， １９９７ ＩＥＥ ＥＣＩＲＣ ｐｒｏ
ｃｅｅｄｉｎｇｓ， ｐｐ．１２８−１３１） 本回路
は、Ｑ３，Ｑ４，Ｒ１，電流源Ｉｏからなる正帰還回路
によりＱ１，Ｑ２に流れる電流を一定にすることがで
き、入力信号が負荷抵抗ＲＬ３に線形に伝達される。な
お、本参考文献によれば、負荷抵抗ＲＬ３はＩＣ内の回
路の入力インピーダンスを想定している。以下、本回路
の動作を説明する。
【００１３】ＲＬ３に流れる電流をＩＲＬ３、Ｒ１に流
れる電流をＩＲ１とすると、以下の式が近似的に成り立
つ。
れる電流をＩＲ１とすると、以下の式が近似的に成り立
つ。
【００１４】 ＶＢＥ１＝ＶＴ×ｌｎ（（ＩＣ３＋ＩＲＬ）／Ｉｓ） （２） ＶＢＥ２＝ＶＴ×ｌｎ（（ＩＣ４−ＩＲＬ）／Ｉｓ） （３） ＩＣ３＝Ｉｏ−ＩＲ１ （４） ＩＣ４＝Ｉｏ＋ＩＲ１ （５） ここで、ＩＣ３はＱ３のコレクタ電流、ＩＣ４はＱ４の
コレクタ電流を表す。抵抗Ｒ１を負荷抵抗ＲＬ３と等し
くすると、近似的にＩＲ１＝ＩＲＬ３となる。この結果
を式（４）、式（５）に代入すると、以下の式が得られ
る。
コレクタ電流を表す。抵抗Ｒ１を負荷抵抗ＲＬ３と等し
くすると、近似的にＩＲ１＝ＩＲＬ３となる。この結果
を式（４）、式（５）に代入すると、以下の式が得られ
る。
【００１５】 Ｉｏ〜ＩＣ３＋ＩＲＬ （６） Ｉｏ〜ＩＣ４−ＩＲＬ （７） 式（６）、（７）を式（２）（３）にそれぞれ代入する
と、以下の式が得られる。
と、以下の式が得られる。
【００１６】 ＶＢＥ１＝ＶＴｌｎ（Ｉｏ／Ｉｓ）＝ｃｏｎｓｔ． （８） ＶＢＥ２＝ＶＴｌｎ（Ｉｏ／Ｉｓ）＝ｃｏｎｓｔ． （９） これから、入力信号によらず、Ｑ１とＱ２のベース−エ
ミッタ電圧は一定となるため、出力は入力信号に対して
線形となる。
ミッタ電圧は一定となるため、出力は入力信号に対して
線形となる。
【００１７】この回路を用いて、ＩＣ外に出力を伝達す
る出力バッファの線形化を図ることは効果的であるが、
図４の回路で示したＥＳＤ等による寄生キャパシタ（Ｃ
−ＥＳＤ１，Ｃ−ＥＳＤ２）が歪みを増加させてしまう
問題がある。これについて以下に説明する。図４と図５
の回路において、ＲＬ３＝ＲＬ１＋ＲＬ２となるように
負荷抵抗ＲＬ１，ＲＬ２は設定され、電流源Ｉｏは図５
のＱ３，Ｑ４，Ｒ１，Ｉｏからなる線形化回路に対応す
る。この回路を出力段として用いると、Ｃ−ＥＳＤ２，
Ｃ−ＥＳＤ３がＲＬ３と並列接続されるので、負荷イン
ピーダンスが小さくなってしまう。このため、Ｑ１，Ｑ
２は負荷抵抗よりも小さいインピーダンスを駆動するこ
とになるため、歪みが増加してしまう。
る出力バッファの線形化を図ることは効果的であるが、
図４の回路で示したＥＳＤ等による寄生キャパシタ（Ｃ
−ＥＳＤ１，Ｃ−ＥＳＤ２）が歪みを増加させてしまう
問題がある。これについて以下に説明する。図４と図５
の回路において、ＲＬ３＝ＲＬ１＋ＲＬ２となるように
負荷抵抗ＲＬ１，ＲＬ２は設定され、電流源Ｉｏは図５
のＱ３，Ｑ４，Ｒ１，Ｉｏからなる線形化回路に対応す
る。この回路を出力段として用いると、Ｃ−ＥＳＤ２，
Ｃ−ＥＳＤ３がＲＬ３と並列接続されるので、負荷イン
ピーダンスが小さくなってしまう。このため、Ｑ１，Ｑ
２は負荷抵抗よりも小さいインピーダンスを駆動するこ
とになるため、歪みが増加してしまう。
【００１８】本提案では、上記に示したエミッタホロワ
回路の線形化手法を用いて、ＩＣ外に出力を伝達する出
力バッファの線形化を行ない、上記の問題点による線形
性劣化を改善するものである。
回路の線形化手法を用いて、ＩＣ外に出力を伝達する出
力バッファの線形化を行ない、上記の問題点による線形
性劣化を改善するものである。
【００１９】
【発明が解決しようとする課題】ＩＣ外の負荷を駆動す
る出力バッファ回路において、低消費電力で線形性を高
くする。
る出力バッファ回路において、低消費電力で線形性を高
くする。
【００２０】
【課題を解決するための手段】上記欠点を解決するた
め、線形化回路を備えたエミッタホロワ回路の出力端子
とＩＣのパッド端子間に抵抗を備える。さらに、線形化
回路のコンダクタンスを決めるインピーダンスをＩＣ外
の負荷インピーダンスより小さい値とすることにより、
線形性を高めることが可能となる。
め、線形化回路を備えたエミッタホロワ回路の出力端子
とＩＣのパッド端子間に抵抗を備える。さらに、線形化
回路のコンダクタンスを決めるインピーダンスをＩＣ外
の負荷インピーダンスより小さい値とすることにより、
線形性を高めることが可能となる。
【００２１】
【発明の実施の形態】以下、説明図に基づいて実施例を
述べる。図１は本提案の出力バッファ回路を示す。Ｖｉ
ｎ＋、Ｖｉｎ−はそれぞれＩＣ内の正、負の入力端子で
ある。Ｖｉｎ＋端子は、Ｑ２のベース端子に接続され
る。Ｑ２のコレクタ端子は、正の電源ＶＣＣに接続され
る。Ｑ２のエミッタ端子は、抵抗Ｒ２を介して、ＩＣの
出力パッドに接続され、伝送線路（Ｔｒａｎｓｍｉｓｓ
ｉｏｎ ｌｉｎｅ）、直流阻止キャパシタＣ２を介して
負荷ＲＬ２に接続される。また、ＩＣの出力パッドは、
寄生キャパシタＣ−ＥＳＤ２を介して接地される。Ｖｉ
ｎ−端子は、Ｑ１のベース端子に接続される。Ｑ１のコ
レクタ端子は、正の電源ＶＣＣに接続される。Ｑ１のエ
ミッタ端子は、抵抗Ｒ３を介して、ＩＣの出力パッドに
接続され、伝送線路（Ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉ
ｎｅ）、直流阻止キャパシタＣ１を介して負荷ＲＬ１に
接続される。また、ＩＣの出力パッドは、寄生キャパシ
タＣ−ＥＳＤ１を介して接地される。Ｑ１およびＱ２の
エミッタ端子は、線形化回路（Ｌｉｎｅａｒｉｚｉｎｇ
ｃｉｒｃｕｉｔ）を介して接地される。
述べる。図１は本提案の出力バッファ回路を示す。Ｖｉ
ｎ＋、Ｖｉｎ−はそれぞれＩＣ内の正、負の入力端子で
ある。Ｖｉｎ＋端子は、Ｑ２のベース端子に接続され
る。Ｑ２のコレクタ端子は、正の電源ＶＣＣに接続され
る。Ｑ２のエミッタ端子は、抵抗Ｒ２を介して、ＩＣの
出力パッドに接続され、伝送線路（Ｔｒａｎｓｍｉｓｓ
ｉｏｎ ｌｉｎｅ）、直流阻止キャパシタＣ２を介して
負荷ＲＬ２に接続される。また、ＩＣの出力パッドは、
寄生キャパシタＣ−ＥＳＤ２を介して接地される。Ｖｉ
ｎ−端子は、Ｑ１のベース端子に接続される。Ｑ１のコ
レクタ端子は、正の電源ＶＣＣに接続される。Ｑ１のエ
ミッタ端子は、抵抗Ｒ３を介して、ＩＣの出力パッドに
接続され、伝送線路（Ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉ
ｎｅ）、直流阻止キャパシタＣ１を介して負荷ＲＬ１に
接続される。また、ＩＣの出力パッドは、寄生キャパシ
タＣ−ＥＳＤ１を介して接地される。Ｑ１およびＱ２の
エミッタ端子は、線形化回路（Ｌｉｎｅａｒｉｚｉｎｇ
ｃｉｒｃｕｉｔ）を介して接地される。
【００２２】Ｑ１およびＱ２のエミッタ端子電位をそれ
ぞれ−ｖ１，ｖ１と記すと、Ｑ１のエミッタ端子に接続
されている線形化回路の一方の出力端子はＩｏ＋Ｇ１ｖ
１の電流を出力し、他方の出力端子は、電流Ｉｏ−Ｇ１
ｖ１を出力する。ここで、Ｇ１は所定のトランスコンダ
クタンスを表す。
ぞれ−ｖ１，ｖ１と記すと、Ｑ１のエミッタ端子に接続
されている線形化回路の一方の出力端子はＩｏ＋Ｇ１ｖ
１の電流を出力し、他方の出力端子は、電流Ｉｏ−Ｇ１
ｖ１を出力する。ここで、Ｇ１は所定のトランスコンダ
クタンスを表す。
【００２３】この図から、Ｑ２のエミッタ端子は、伝送
線路を介したＲＬ２（抵抗値ＲＬ）と寄生キャパシタＣ
−ＥＳＤ２（容量値ＣＥ２）の並列回路と抵抗Ｒ２（抵
抗値Ｒ）の直列回路Ａを駆動することになる。ここで、
伝送線路の特性インピーダンスは負荷抵抗ＲＬ２の抵抗
値と等しいと仮定している。この直列回路Ａのインピー
ダンスＺＡは以下の式で表される。
線路を介したＲＬ２（抵抗値ＲＬ）と寄生キャパシタＣ
−ＥＳＤ２（容量値ＣＥ２）の並列回路と抵抗Ｒ２（抵
抗値Ｒ）の直列回路Ａを駆動することになる。ここで、
伝送線路の特性インピーダンスは負荷抵抗ＲＬ２の抵抗
値と等しいと仮定している。この直列回路Ａのインピー
ダンスＺＡは以下の式で表される。
【数１】 ＺＡは、周波数が高くなると、Ｒ２とＥＳＤ等の寄生キ
ャパシタＣＥ２の直列回路になり、負荷のインピーダン
スＲＬ２とは無関係になる。しかしながら、抵抗Ｒ２が
直列に接続されているため、インピーダンスの値はＲで
制限される。一方、図５を出力バッファに適用した場
合、Ｑ２から出力側をみたインピーダンスＺＢは式（１
１）の第２項のみで表されることになる。これは周波数
が高くなればなるほどインピーダンスが小さくなること
になる。
ャパシタＣＥ２の直列回路になり、負荷のインピーダン
スＲＬ２とは無関係になる。しかしながら、抵抗Ｒ２が
直列に接続されているため、インピーダンスの値はＲで
制限される。一方、図５を出力バッファに適用した場
合、Ｑ２から出力側をみたインピーダンスＺＢは式（１
１）の第２項のみで表されることになる。これは周波数
が高くなればなるほどインピーダンスが小さくなること
になる。
【００２４】以下に提案した回路構成が低歪みになる理
由を、アップコンバータの出力バッファ回路を例に説明
する。（従来技術）で説明したように、アップコンバー
タ出力での所望波周波数をローカル周波数より高く選ん
だ場合、イメージ周波数は所望波周波数よりも高くな
る。この場合、Ｑ２から負荷側をみたイメージ周波数で
のインピーダンスは所望波周波数でのインピーダンスよ
りも小さくなる。本提案の回路では、抵抗Ｒ２がＥＳＤ
等の寄生キャパシタおよび負荷抵抗ＲＬ２の並列回路と
直列に接続されているため、Ｑ２から出力側をみた所望
波周波数でのインピーダンスとイメージ周波数でのイン
ピーダンスの差が抵抗Ｒ２をない場合に比べて小さくな
る。つまり、出力側をみたイメージ周波数でのインピー
ダンスは所望波周波数でのインピーダンスより小さくな
るが、抵抗Ｒ２を付加することにより、抵抗Ｒ２がない
場合に比べて、出力側をみたイメージ周波数でのインピ
ーダンスは大きくなる。Ｑ２は所望波と同様イメージ波
を出力するため、イメージ波を駆動するために必要な電
流が大きくなると、その分、所望波の歪みが大きくな
る。このため、出力側を見たイメージ周波数でのインピ
ーダンスが高く維持できることは、低歪み出力が得られ
ることになる。本回路の歪み特性の優位性は、正の信号
経路（Ｑ１側）についても同様に適用されるものであ
る。
由を、アップコンバータの出力バッファ回路を例に説明
する。（従来技術）で説明したように、アップコンバー
タ出力での所望波周波数をローカル周波数より高く選ん
だ場合、イメージ周波数は所望波周波数よりも高くな
る。この場合、Ｑ２から負荷側をみたイメージ周波数で
のインピーダンスは所望波周波数でのインピーダンスよ
りも小さくなる。本提案の回路では、抵抗Ｒ２がＥＳＤ
等の寄生キャパシタおよび負荷抵抗ＲＬ２の並列回路と
直列に接続されているため、Ｑ２から出力側をみた所望
波周波数でのインピーダンスとイメージ周波数でのイン
ピーダンスの差が抵抗Ｒ２をない場合に比べて小さくな
る。つまり、出力側をみたイメージ周波数でのインピー
ダンスは所望波周波数でのインピーダンスより小さくな
るが、抵抗Ｒ２を付加することにより、抵抗Ｒ２がない
場合に比べて、出力側をみたイメージ周波数でのインピ
ーダンスは大きくなる。Ｑ２は所望波と同様イメージ波
を出力するため、イメージ波を駆動するために必要な電
流が大きくなると、その分、所望波の歪みが大きくな
る。このため、出力側を見たイメージ周波数でのインピ
ーダンスが高く維持できることは、低歪み出力が得られ
ることになる。本回路の歪み特性の優位性は、正の信号
経路（Ｑ１側）についても同様に適用されるものであ
る。
【００２５】また、アップコンバータ以外の回路でも、
本回路を用いると、同様に低歪みである。なぜならば、
一般の回路において、入力信号は所望波以外にその高調
波などが入力されてしまうためである。このため、アッ
プコンバータの説明と同様に、所望波よりも高い周波数
が混入すると、その不要波を駆動するため、所望波の歪
みが増大してしまう。
本回路を用いると、同様に低歪みである。なぜならば、
一般の回路において、入力信号は所望波以外にその高調
波などが入力されてしまうためである。このため、アッ
プコンバータの説明と同様に、所望波よりも高い周波数
が混入すると、その不要波を駆動するため、所望波の歪
みが増大してしまう。
【００２６】図１の線形化回路において、トランスコン
ダクタンスＧ１はＣ−ＥＳＤ１，Ｃ−ＥＳＤ２を無視し
た場合、Ｒ２の抵抗値Ｒと負荷抵抗ＲＬ２の抵抗値ＲＬ
の直列抵抗の逆数と設定されれば、Ｑ２で発生する歪み
は低減する。これは、図５において、歪みを低減するた
めに、Ｒ１＝ＲＬ３としたことから類推できる。つま
り、図５における負荷ＲＬ３は図１における直列接続さ
れた抵抗Ｒ２とＲＬ２の２倍に対応している。しかし、
実際の出力端子は、寄生キャパシタＣ−ＥＳＤ２がある
ため、Ｃ−ＥＳＤ２がないときに比べ、抵抗Ｒ２に流れ
る電流は増大する。この結果、コンダクタンスＧ１をそ
の分増加させないと、Ｑ２に流れる電流が入力信号によ
り変化するため、歪みが大きくなる。入力信号によりＱ
２に流れる電流を変化させないためには、ＥＳＤ等の寄
生キャパシタを含んだインピーダンスＺＡの逆数をＧ１
とすればよい。これを実現するにはレイアウトが増大す
る欠点があるので、Ｇ１の値を例えばＺＡの絶対値をも
つ抵抗値としても、歪み低減の効果はある。
ダクタンスＧ１はＣ−ＥＳＤ１，Ｃ−ＥＳＤ２を無視し
た場合、Ｒ２の抵抗値Ｒと負荷抵抗ＲＬ２の抵抗値ＲＬ
の直列抵抗の逆数と設定されれば、Ｑ２で発生する歪み
は低減する。これは、図５において、歪みを低減するた
めに、Ｒ１＝ＲＬ３としたことから類推できる。つま
り、図５における負荷ＲＬ３は図１における直列接続さ
れた抵抗Ｒ２とＲＬ２の２倍に対応している。しかし、
実際の出力端子は、寄生キャパシタＣ−ＥＳＤ２がある
ため、Ｃ−ＥＳＤ２がないときに比べ、抵抗Ｒ２に流れ
る電流は増大する。この結果、コンダクタンスＧ１をそ
の分増加させないと、Ｑ２に流れる電流が入力信号によ
り変化するため、歪みが大きくなる。入力信号によりＱ
２に流れる電流を変化させないためには、ＥＳＤ等の寄
生キャパシタを含んだインピーダンスＺＡの逆数をＧ１
とすればよい。これを実現するにはレイアウトが増大す
る欠点があるので、Ｇ１の値を例えばＺＡの絶対値をも
つ抵抗値としても、歪み低減の効果はある。
【００２７】図２に図１の線形化回路をトランジスタＱ
３，Ｑ４、抵抗Ｒ１、電流源からなる正帰還回路により
構成した一例を示す。この線形化回路は、図５に示した
線形化回路と構成は同じであるが、抵抗Ｒ１は２×ＺＡ
と等しくするよう設定する。実際に、ＥＳＤ等の寄生イ
ンピーダンスを含めると、レイアウト等が増大する欠点
がある。この場合は、Ｒ１の抵抗値をＺＡの絶対値とし
ても本提案の効果は十分にある。また、ＥＳＤ等による
寄生インピーダンスは結果的にＱ１，Ｑ２が駆動するイ
ンピーダンスＺＡを小さくするため、抵抗Ｒ１は抵抗Ｒ
２の抵抗値Ｒの２倍よりも大きく、負荷抵抗ＲＬと抵抗
Ｒの和の２倍より小さい範囲内の抵抗Ｒ１において、歪
みが低減される抵抗Ｒ１は存在する。つまり、以下の条
件式の範囲内おいて、出力バッファ回路の線形性は図５
に示した従来回路を出力段として用いた場合より歪が改
善される抵抗Ｒ１が存在する。
３，Ｑ４、抵抗Ｒ１、電流源からなる正帰還回路により
構成した一例を示す。この線形化回路は、図５に示した
線形化回路と構成は同じであるが、抵抗Ｒ１は２×ＺＡ
と等しくするよう設定する。実際に、ＥＳＤ等の寄生イ
ンピーダンスを含めると、レイアウト等が増大する欠点
がある。この場合は、Ｒ１の抵抗値をＺＡの絶対値とし
ても本提案の効果は十分にある。また、ＥＳＤ等による
寄生インピーダンスは結果的にＱ１，Ｑ２が駆動するイ
ンピーダンスＺＡを小さくするため、抵抗Ｒ１は抵抗Ｒ
２の抵抗値Ｒの２倍よりも大きく、負荷抵抗ＲＬと抵抗
Ｒの和の２倍より小さい範囲内の抵抗Ｒ１において、歪
みが低減される抵抗Ｒ１は存在する。つまり、以下の条
件式の範囲内おいて、出力バッファ回路の線形性は図５
に示した従来回路を出力段として用いた場合より歪が改
善される抵抗Ｒ１が存在する。
【００２８】２×Ｒ≦Ｒ１≦２×（Ｒ＋ＲＬ） 上記説明では、差動出力を仮定したが、どちらか一方の
出力を取り出す単相出力としても、同様に効果はある。
出力を取り出す単相出力としても、同様に効果はある。
【００２９】なお、上記の説明では、バイポーラトラン
ジスタを仮定して説明をしたが、ＭＯＳＦＥＴ等の電解
効果トランジスタを用いても同様の効果が得られる。
ジスタを仮定して説明をしたが、ＭＯＳＦＥＴ等の電解
効果トランジスタを用いても同様の効果が得られる。
【００３０】
【発明の効果】本発明を用いることで、出力バッファ回
路の線形性が格段に改善され、消費電流が低減できる。
路の線形性が格段に改善され、消費電流が低減できる。
【図１】本発明に関わる出力バッファ回路。
【図２】本発明に関わる出力バッファ回路の具体例。
【図３】ヘテロダイン方式をとった無線部を示す従来
例。
例。
【図４】出力バッファ回路の従来例。
【図５】線形化回路の従来例。
ＰＡ：電力増幅器 Ｔ／Ｒ：送受切り替えスイッチまたはデュプレクサ ９０−ＰＳ：９０度移相器 ＵＰＣＯＮ：アップコンバータ ＤＯＷＮＣＯＮ：ダウンコンバータ ＦＩＬｎ（ｎ＝整数）：フィルタ ＬＮＡ：低雑音増幅器 ＢＰＦ：バンドパスフィルタ ＬＰＦ：ローパスフィルタ ＴＸ−ＢＢ：送信側のベースバンド信号処理部 ＲＸ−ＢＢ：受信側のベースバンド信号処理部 ＡＮＴ：アンテナ Ｒｎ（ｎ＝整数）：抵抗 Ｃｎ（ｎ＝整数）：キャパシタ Ｑｎ（ｎ＝整数）：バイポーラトランジスタ Ｉｎ（ｎ＝整数，アルファベット）：電流源または電流 ＶＣＣ：正電圧源 Ｖｉｎ＋，Ｖｉｎ−：正および負の入力信号 ｆＬＯ１：周波数ｆＬＯ１［Ｈｚ］または周波数ｆＬＯ
１［Ｈｚ］の局部発振信号 ｆＬＯ２：周波数ｆＬＯ２［Ｈｚ］または周波数ｆＬＯ
２［Ｈｚ］の局部発振信号
１［Ｈｚ］の局部発振信号 ｆＬＯ２：周波数ｆＬＯ２［Ｈｚ］または周波数ｆＬＯ
２［Ｈｚ］の局部発振信号
Claims (6)
- 【請求項１】 伝送線路を介してＩＣ外の負荷ＲＬ１、
ＲＬ２に信号を供給する出力バッファ回路において、出
力バッファ回路は、第１および第２のトランジスタのエ
ミッタ端子またはソース端子に線形化回路が接続され、
第１のエミッタ端子またはソース端子に第１の抵抗の一
端が接続され、第１の抵抗のもう一端はＩＣの第１の出
力パッドに接続され、第２のエミッタ端子またはソース
端子に第２の抵抗の一端が接続され、第２の抵抗のもう
一端はＩＣの第２の出力パッドに接続されることを特徴
とした出力バッファ回路。 - 【請求項２】 請求項１記載の出力バッファ回路におい
て、線形化回路は第１のトランジスタのエミッタまたは
ソース端子の電位Ｖ１と第２のトランジスタのエミッタ
またはソース端子の電位Ｖ２の差分電圧Ｖ１−Ｖ２を検
出して、Ｉｏ＋Ｇ（Ｖ１−Ｖ１）なる電流（Ｉｏ：所定
の直流電流、Ｇ：所定のトランスコンダクタンス）を第
１のトランジスタのエミッタまたはソース端子に供給
し、Ｉｏ−Ｇ（Ｖ１−Ｖ２）なる電流を第２のトランジ
スタのエミッタまたはソース端子に供給することを特徴
とする出力バッファ回路。 - 【請求項３】 請求項１、請求項２記載の出力バッファ
回路において、線形化回路のトランスコンダクタンスＧ
は、負荷抵抗ＲＬ１とＲＬ２の和をＲＬとし、第１の抵
抗および第２の抵抗の和をＲとすると、１／（ＲＬ＋
Ｒ）≦Ｇ≦１／Ｒとなるように設定されることを特徴と
する出力バッファ回路。 - 【請求項４】 請求項１、請求項２、請求項３記載の出
力バッファ回路において、線形化回路は、第３のトラン
ジスタのコレクタまたはドレインが第１のトランジスタ
のエミッタまたはソース端子に接続されるとともに、第
４のトランジスタのベースまたはゲート端子に接続さ
れ、第３のトランジスタのベースまたはゲート端子が第
４のトランジスタのコレクタまたはドレイン端子に接続
されるとともに、第２のトランジスタのエミッタまたは
ソース端子に接続され、第３および第４のエミッタ端子
またはソース端子は電流源Ｉｏを介して接地され、第３
および第４のエミッタ端子またはソース端子間は所定の
インピーダンスＺが接続されることを特徴とした出力バ
ッファ回路。 - 【請求項５】 請求項４記載の出力バッファ回路におい
て、線形化回路の所定のインピーダンスＺは抵抗とさ
れ、その抵抗値ＲＸは１／（ＲＬ＋Ｒ）≦１／ＲＸ≦１
／Ｒとなるように設定されることを特徴とする出力バッ
ファ回路。 - 【請求項６】 請求項１、請求項２、請求項３、請求項
４、請求項５のいずれかに記載の出力バッファ回路にお
いて、アップコンバータの出力バッファ回路として用い
ることを特徴とした出力バッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25718299A JP3524443B2 (ja) | 1999-09-10 | 1999-09-10 | 出力バッファ回路およびこれを備える無線機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25718299A JP3524443B2 (ja) | 1999-09-10 | 1999-09-10 | 出力バッファ回路およびこれを備える無線機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085960A true JP2001085960A (ja) | 2001-03-30 |
| JP3524443B2 JP3524443B2 (ja) | 2004-05-10 |
Family
ID=17302828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25718299A Expired - Fee Related JP3524443B2 (ja) | 1999-09-10 | 1999-09-10 | 出力バッファ回路およびこれを備える無線機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3524443B2 (ja) |
-
1999
- 1999-09-10 JP JP25718299A patent/JP3524443B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3524443B2 (ja) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ryynanen et al. | A dual-band RF front-end for WCDMA and GSM applications | |
| US6947720B2 (en) | Low noise mixer circuit with improved gain | |
| JP3585822B2 (ja) | 可変利得増幅器を用いた無線通信装置 | |
| JP4004018B2 (ja) | 周波数変換器及びこれを用いた無線通信装置 | |
| Orsatti et al. | A 20-mA-receive, 55-mA-transmit, single-chip GSM transceiver in 0.25-/spl mu/m CMOS | |
| KR100356004B1 (ko) | 저 잡음 길버트 승산기 셀 및 직각 위상 변조기와 그의 방법 | |
| JP4005391B2 (ja) | ダイレクトコンバージョン送信回路及び集積化送受信回路 | |
| US6606489B2 (en) | Differential to single-ended converter with large output swing | |
| Takahashi et al. | 1.9 GHz Si direct conversion receiver IC for QPSK modulation systems | |
| US7065327B1 (en) | Single-chip CMOS direct-conversion transceiver | |
| US7107035B2 (en) | Frequency converter and radio communication apparatus | |
| Janssens et al. | CMOS cellular receiver front-ends | |
| JP2001196880A (ja) | 可変利得回路 | |
| US6184747B1 (en) | Differential filter with gyrator | |
| KR20050121097A (ko) | 전류증폭결합기를 포함하는 선형 혼합기회로 | |
| Abidi | CMOS-only RF and baseband circuits for a monolithic 900 MHz wireless transceiver | |
| EP1110330B1 (en) | A single-chip cmos direct-conversion transceiver | |
| Huang et al. | A 400MHz Single‐Chip CMOS Transceiver for Long Range High Definition Video Transmission in UAV Application | |
| EP1037380A2 (en) | Frequency converter | |
| US6943618B1 (en) | Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes | |
| JP3524443B2 (ja) | 出力バッファ回路およびこれを備える無線機 | |
| US6940339B2 (en) | Mobility proportion current generator, and bias generator and amplifier using the same | |
| KR19980042059A (ko) | 전류 모드 송신 버퍼를 사용한 완전 집적형 쌍방향 무선 송신기및 그 이용 방법 | |
| JP2005184141A (ja) | ミキサ回路、送信機、及び受信機 | |
| US6970687B1 (en) | Mixer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |