JP2001085915A - 高周波増幅装置、遅延回路 - Google Patents
高周波増幅装置、遅延回路Info
- Publication number
- JP2001085915A JP2001085915A JP25592199A JP25592199A JP2001085915A JP 2001085915 A JP2001085915 A JP 2001085915A JP 25592199 A JP25592199 A JP 25592199A JP 25592199 A JP25592199 A JP 25592199A JP 2001085915 A JP2001085915 A JP 2001085915A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- frequency signal
- output
- delay circuit
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 フィードフォワード歪補償方式の高周波増幅
装置を小型化する。 【解決手段】 遅延回路をサーキュレータ２１（２３）
と同軸ケーブル２２（２４）から構成する。同軸ケーブ
ル２２（２４）の一端を開放または短絡としておくと、
同軸ケーブルの長さの２倍に相当する遅延時間が得ら
れ、これによって遅延回路が小型化できる。
装置を小型化する。 【解決手段】 遅延回路をサーキュレータ２１（２３）
と同軸ケーブル２２（２４）から構成する。同軸ケーブ
ル２２（２４）の一端を開放または短絡としておくと、
同軸ケーブルの長さの２倍に相当する遅延時間が得ら
れ、これによって遅延回路が小型化できる。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波増幅装置と
その増幅器で用いる遅延回路に係わり、特にフィードフ
ォワード方式により歪補償を行うようにした高周波増幅
装置とその増幅器で用いる遅延回路に関する。
その増幅器で用いる遅延回路に係わり、特にフィードフ
ォワード方式により歪補償を行うようにした高周波増幅
装置とその増幅器で用いる遅延回路に関する。
【０００２】
【従来の技術】図４は、フィードフォワード歪補償方式
を用いた高周波増幅装置の回路構成を示すブロック図
で、入力端子１に入力された高周波信号ＳINは電力分配
器２により高周波信号Ｓ１とＳ２分けられ、高周波信号
Ｓ２は遅延回路６で遅延を受け、高周波信号Ｓ４として
電力合成器７のｂ端子へ入力される。一方高周波信号Ｓ
１は可変減衰器３、可変移相器４、及び主増幅器５によ
り振幅と位相が制御され、高周波信号Ｓ３として電力合
成器７のａ端子へ入力される。ここで遅延回路６の遅延
時間を高周波信号Ｓ３と高周波信号Ｓ１の時間差と等し
くなるように設定し、さらに高周波信号Ｓ３と高周波信
号Ｓ４が電力合成器７で合成されるときに振幅が等しく
かつ位相が逆になるようにしておくと、電力合成器７の
Ｃ端子には高周波信号Ｓ３と高周波信号Ｓ４の和、つま
り主増幅器５により生じた歪成分に比例した高周波信号
ΔＳ３が出力され、ｄ端子には主増幅器５の出力である
高周波信号Ｓ３がそのまま出力される。電力合成器７の
Ｃ端子から出力された高周波信号ΔＳ３は方向性結合器
９、可変減衰器１０、可変移相器１１、及び誤差増幅器
１２を経由して、高周波信号ΔＳ５として電力合成器１
４のｂ端子へ、電力合成器７のｄ端子出力である高周波
信号Ｓ３は遅延回路８を経由して、高周波信号Ｓ５とし
て電力合成器１４のａ端子へ、それぞれ入力される。
を用いた高周波増幅装置の回路構成を示すブロック図
で、入力端子１に入力された高周波信号ＳINは電力分配
器２により高周波信号Ｓ１とＳ２分けられ、高周波信号
Ｓ２は遅延回路６で遅延を受け、高周波信号Ｓ４として
電力合成器７のｂ端子へ入力される。一方高周波信号Ｓ
１は可変減衰器３、可変移相器４、及び主増幅器５によ
り振幅と位相が制御され、高周波信号Ｓ３として電力合
成器７のａ端子へ入力される。ここで遅延回路６の遅延
時間を高周波信号Ｓ３と高周波信号Ｓ１の時間差と等し
くなるように設定し、さらに高周波信号Ｓ３と高周波信
号Ｓ４が電力合成器７で合成されるときに振幅が等しく
かつ位相が逆になるようにしておくと、電力合成器７の
Ｃ端子には高周波信号Ｓ３と高周波信号Ｓ４の和、つま
り主増幅器５により生じた歪成分に比例した高周波信号
ΔＳ３が出力され、ｄ端子には主増幅器５の出力である
高周波信号Ｓ３がそのまま出力される。電力合成器７の
Ｃ端子から出力された高周波信号ΔＳ３は方向性結合器
９、可変減衰器１０、可変移相器１１、及び誤差増幅器
１２を経由して、高周波信号ΔＳ５として電力合成器１
４のｂ端子へ、電力合成器７のｄ端子出力である高周波
信号Ｓ３は遅延回路８を経由して、高周波信号Ｓ５とし
て電力合成器１４のａ端子へ、それぞれ入力される。
【０００３】可変減衰器３と可変移相器４の制御は、方
向性結合器９より分配されレベル検出器１８で検出され
た高周波信号のレベルが最小となるように、また、可変
減衰器１０と可変移相器１１の制御は、方向性結合器１
７より分配されレベル検出器１９で検出された高周波信
号の歪レベルが最小となるように、制御回路１９によっ
て制御される。また、遅延回路６及び８は、図３では集
中定数回路のように示しているが、これは通常はセミリ
ジットケーブル等の同軸ケーブルにより、分布定数回路
として実現される。
向性結合器９より分配されレベル検出器１８で検出され
た高周波信号のレベルが最小となるように、また、可変
減衰器１０と可変移相器１１の制御は、方向性結合器１
７より分配されレベル検出器１９で検出された高周波信
号の歪レベルが最小となるように、制御回路１９によっ
て制御される。また、遅延回路６及び８は、図３では集
中定数回路のように示しているが、これは通常はセミリ
ジットケーブル等の同軸ケーブルにより、分布定数回路
として実現される。
【０００４】
【発明が解決しようとする課題】同軸ケーブルの遅延時
間は、内部絶縁体の比誘電率をεrとしたとき、単位長
（１ｍ）あたり
間は、内部絶縁体の比誘電率をεrとしたとき、単位長
（１ｍ）あたり
【数１】 で与えられ、誘電体をテフロンとすると２１ｃｍで１ｎ
ｓｅｃとなる。一方、遅延回路６や８が補償すべき遅延
時間、即ち可変減衰器、可変移相器、及び高周波増幅器
の遅延時間は例えば１０ｎｓｅｃくらいになり、これを
テフロン内装の同軸ケーブルで実現するためには２ｍ程
度を必要とする。これは装置の小型化の妨げになる。
ｓｅｃとなる。一方、遅延回路６や８が補償すべき遅延
時間、即ち可変減衰器、可変移相器、及び高周波増幅器
の遅延時間は例えば１０ｎｓｅｃくらいになり、これを
テフロン内装の同軸ケーブルで実現するためには２ｍ程
度を必要とする。これは装置の小型化の妨げになる。
【０００５】本発明の目的は、より短いケーブル長で所
望の遅延量が得られるようにした遅延回路とそれを用い
たフィードフォワード補償方式の高周波増幅装置を提供
することにある。
望の遅延量が得られるようにした遅延回路とそれを用い
たフィードフォワード補償方式の高周波増幅装置を提供
することにある。
【０００６】
【課題を解決するための手段】本発明は、第一端子へ入
力された高周波信号を第２端子へ出力し、第２端子へ入
力された高周波信号を第３端子へ出力し、第３端子へ入
力された高周波信号を第１端子へ出力するように構成さ
れた３ポートサーキュレータと、前記第２端子にその一
端が接続され他端が開放または短絡された同軸ケーブル
とから成り、前記第１端子へ入力された高周波信号を、
前記第３端子からとり出すように構成したことを特徴と
する遅延回路を開示する。
力された高周波信号を第２端子へ出力し、第２端子へ入
力された高周波信号を第３端子へ出力し、第３端子へ入
力された高周波信号を第１端子へ出力するように構成さ
れた３ポートサーキュレータと、前記第２端子にその一
端が接続され他端が開放または短絡された同軸ケーブル
とから成り、前記第１端子へ入力された高周波信号を、
前記第３端子からとり出すように構成したことを特徴と
する遅延回路を開示する。
【０００７】更に本発明は、第一端子へ入力された高周
波信号を第２端子へ出力し、第２端子へ入力された高周
波信号を第３端子へ出力し、第３端子へ入力された高周
波信号を第４端子へ出力し、第４端子へ入力された高周
波信号を第１端子へ出力するように構成された４ポート
サーキュレータと、前記第２端子にその一端が接続され
他端が開放または短絡された同軸ケーブルと、前記第４
端子と接地との間に接続された終端抵抗器とから成り、
前記第１端子へ入力された高周波信号を、前記第３端子
からとり出すように構成したことを特徴とする遅延回路
を開示する。
波信号を第２端子へ出力し、第２端子へ入力された高周
波信号を第３端子へ出力し、第３端子へ入力された高周
波信号を第４端子へ出力し、第４端子へ入力された高周
波信号を第１端子へ出力するように構成された４ポート
サーキュレータと、前記第２端子にその一端が接続され
他端が開放または短絡された同軸ケーブルと、前記第４
端子と接地との間に接続された終端抵抗器とから成り、
前記第１端子へ入力された高周波信号を、前記第３端子
からとり出すように構成したことを特徴とする遅延回路
を開示する。
【０００８】更に本発明は、入力高周波信号の振幅と位
相を第１の調整回路により調整したのち主増幅器により
増幅し、前記第１の調整回路と主増幅器とで生じる遅延
時間を補償する第１の遅延回路により前記入力高周波信
号を遅延させた高周波信号と前記主増幅器の出力高周波
信号を比較することにより前記主増幅器で生じた歪み成
分を検出し、さらにこの歪み成分の振幅及び位相を第２
の調整回路により制御したのち、前記主増幅器出力を前
記第２の調整回路で生じる遅延時間を補償する第２の遅
延回路で遅延した高周波信号と加算することにより前記
主増幅器の出力に含まれる歪み成分を除去するように構
成した高周波増幅装置において、前記第１及び第２の遅
延回路の少なくとも一方を前記３ポートサーキュレータ
または４ポートサーキュレータを用いて構成された遅延
回路により構成したことを特徴とする高周波増幅装置を
開示する。
相を第１の調整回路により調整したのち主増幅器により
増幅し、前記第１の調整回路と主増幅器とで生じる遅延
時間を補償する第１の遅延回路により前記入力高周波信
号を遅延させた高周波信号と前記主増幅器の出力高周波
信号を比較することにより前記主増幅器で生じた歪み成
分を検出し、さらにこの歪み成分の振幅及び位相を第２
の調整回路により制御したのち、前記主増幅器出力を前
記第２の調整回路で生じる遅延時間を補償する第２の遅
延回路で遅延した高周波信号と加算することにより前記
主増幅器の出力に含まれる歪み成分を除去するように構
成した高周波増幅装置において、前記第１及び第２の遅
延回路の少なくとも一方を前記３ポートサーキュレータ
または４ポートサーキュレータを用いて構成された遅延
回路により構成したことを特徴とする高周波増幅装置を
開示する。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１は、本発明になるフィードフォワード補償方
式の高周波増幅装置の構成例を示すブロック図で、図３
で示した従来回路と異なっているのは、図３の遅延回路
６をサーキュレータ２１と同軸ケーブル２２から構成
し、遅延回路８をサーキュレータ２３と同軸ケーブル２
４から構成している点のみである。他の回路は図３と同
じで、各回路にも同一符号が付されている。但しサーキ
ュレータ２１、２３は３ポート型とする。
する。図１は、本発明になるフィードフォワード補償方
式の高周波増幅装置の構成例を示すブロック図で、図３
で示した従来回路と異なっているのは、図３の遅延回路
６をサーキュレータ２１と同軸ケーブル２２から構成
し、遅延回路８をサーキュレータ２３と同軸ケーブル２
４から構成している点のみである。他の回路は図３と同
じで、各回路にも同一符号が付されている。但しサーキ
ュレータ２１、２３は３ポート型とする。
【００１０】図２は、３ポート型のサーキュレータ２１
（２３）と同軸ケーブル２２（２４）から成る遅延回路
の構成例を示すものである。サーキュレータはその端子
のａ→ｂ→ｃ→ａの方向性を持ち、また同軸ケーブルは
サーキュレータのｂ端子に接続され、反対側は開放又は
短絡の状態にしておく。ａ端子から入力された高周波信
号Ｓ２（Ｓ３）は、ｂ端子から同軸ケーブル２２（２
４）へ入力され、開放端または短絡端で反射されてｂ端
子へ戻り、ｃ端子から出力される。この構成によると、
同軸ケーブル２２（２４）の長さで決まる遅延時間の２
倍の遅延時間が同軸ケーブルにより得られるから、従来
技術に比べてほぼ半分のケーブル長で所要の遅延時間を
実現できる。例えば、１０ｎｓｅｃの遅延時間に対し
て、従来の半分の１ｍ程度でよく、装置の小型化に大き
な効果がある。
（２３）と同軸ケーブル２２（２４）から成る遅延回路
の構成例を示すものである。サーキュレータはその端子
のａ→ｂ→ｃ→ａの方向性を持ち、また同軸ケーブルは
サーキュレータのｂ端子に接続され、反対側は開放又は
短絡の状態にしておく。ａ端子から入力された高周波信
号Ｓ２（Ｓ３）は、ｂ端子から同軸ケーブル２２（２
４）へ入力され、開放端または短絡端で反射されてｂ端
子へ戻り、ｃ端子から出力される。この構成によると、
同軸ケーブル２２（２４）の長さで決まる遅延時間の２
倍の遅延時間が同軸ケーブルにより得られるから、従来
技術に比べてほぼ半分のケーブル長で所要の遅延時間を
実現できる。例えば、１０ｎｓｅｃの遅延時間に対し
て、従来の半分の１ｍ程度でよく、装置の小型化に大き
な効果がある。
【００１１】図３は、本発明の特徴とする遅延回路の別
の構成例を示すものである。先に説明した図２の遅延回
路の場合、ａ端子へ入力された高周波信号の一部は、直
接ｃ端子へ達し、これを完全になくすことはできない。
そしてこの漏れ信号は、振幅は小さいがａ→ｂ端子、同
軸ケーブル往復、ｂ→ｃ端子と伝わってきた本来の遅延
信号と遅延時間が異なるから、このためにサーキュレー
タの入力高周波信号Ｓ２（Ｓ３）から出力高周波信号Ｓ
４（Ｓ５）に到る伝達関数に遅延歪みが生じ、増幅器の
特性に影響する。
の構成例を示すものである。先に説明した図２の遅延回
路の場合、ａ端子へ入力された高周波信号の一部は、直
接ｃ端子へ達し、これを完全になくすことはできない。
そしてこの漏れ信号は、振幅は小さいがａ→ｂ端子、同
軸ケーブル往復、ｂ→ｃ端子と伝わってきた本来の遅延
信号と遅延時間が異なるから、このためにサーキュレー
タの入力高周波信号Ｓ２（Ｓ３）から出力高周波信号Ｓ
４（Ｓ５）に到る伝達関数に遅延歪みが生じ、増幅器の
特性に影響する。
【００１２】図３の遅延回路は、このような特性の劣化
を極力生じないようにしたもので、４ポートのサーキュ
レータ３１、同軸ケーブル３２、及び終端抵抗器３３か
ら遅延回路を構成し、これを図４の遅延回路６及び８と
して用いる。この図３の遅延回路では、ａ端子への入力
高周波信号Ｓａ（図１の高周波信号Ｓ２またはＳ３）は
ｂ端子へ入力され、同軸ケーブル３２（その一端は短絡
または開放）を往復して遅延を受け、ｃ端子から高周波
信号Ｓｂ（図１の高周波信号Ｓ４またはＳ５）として出
力される。こうして高周波信号Ｓｂはほぼ同軸ケーブル
３２を往復する時間の遅延を受け、図２の場合と同様
に、従来と比べてほぼ半分のケーブル長で所望の遅延時
間を実現できる。
を極力生じないようにしたもので、４ポートのサーキュ
レータ３１、同軸ケーブル３２、及び終端抵抗器３３か
ら遅延回路を構成し、これを図４の遅延回路６及び８と
して用いる。この図３の遅延回路では、ａ端子への入力
高周波信号Ｓａ（図１の高周波信号Ｓ２またはＳ３）は
ｂ端子へ入力され、同軸ケーブル３２（その一端は短絡
または開放）を往復して遅延を受け、ｃ端子から高周波
信号Ｓｂ（図１の高周波信号Ｓ４またはＳ５）として出
力される。こうして高周波信号Ｓｂはほぼ同軸ケーブル
３２を往復する時間の遅延を受け、図２の場合と同様
に、従来と比べてほぼ半分のケーブル長で所望の遅延時
間を実現できる。
【００１３】一方、図３の場合には、入力高周波信号Ｓ
ａがサーキュレータ３１の出力端であるｃ端子へ直接漏
れるのは、ａ→ｄ端子への逆方向特性による伝達量が、
さらにｄ→ｃ端子への逆方向特性により伝達することに
なる。ｄ端子は抵抗器３３（５０Ω）で終端することで
マッチングがとられているから、上記２つの逆方向の経
路を介しての漏れ量は極めて少なくなり、入力高周波信
号Ｓａが出力高周波信号Ｓｂとして出力されるまでの間
に受ける遅延歪みはほとんど無視できる。従って、図２
の場合よりも遅延歪みの少ない遅延回路を、図２の場合
と同じように短い同軸ケーブルにより実現することがで
きる。
ａがサーキュレータ３１の出力端であるｃ端子へ直接漏
れるのは、ａ→ｄ端子への逆方向特性による伝達量が、
さらにｄ→ｃ端子への逆方向特性により伝達することに
なる。ｄ端子は抵抗器３３（５０Ω）で終端することで
マッチングがとられているから、上記２つの逆方向の経
路を介しての漏れ量は極めて少なくなり、入力高周波信
号Ｓａが出力高周波信号Ｓｂとして出力されるまでの間
に受ける遅延歪みはほとんど無視できる。従って、図２
の場合よりも遅延歪みの少ない遅延回路を、図２の場合
と同じように短い同軸ケーブルにより実現することがで
きる。
【００１４】
【発明の効果】本発明によれば、従来のほぼ半分程度の
ケーブル長でもって所望の遅延時間を持つ遅延回路を構
成でき、フィードフォワード歪補償方式の高周波増幅装
置を小型化することができる。
ケーブル長でもって所望の遅延時間を持つ遅延回路を構
成でき、フィードフォワード歪補償方式の高周波増幅装
置を小型化することができる。
【図１】本発明になる高周波増幅装置の構成例を示すブ
ロック図である。
ロック図である。
【図２】図１の遅延回路の詳細構成を示す図である。
【図３】別の遅延回路の構成例を示す図である。
【図４】従来の高周波増幅装置の構成を示すブロック図
である。
である。
【符号の説明】 ２１、２３ ３ポートサーキュレータ ２２、２４、３２ 同軸ケーブル ３１ ４ポートサーキュレータ ３３ 終端抵抗器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹永 浩太郎 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 Ｆターム(参考） 5J012 HA04 5J090 AA04 AA41 CA21 FA14 FA19 GN02 GN05 GN07 HA25 HN03 KA15 KA16 KA23 KA26 KA68 MA14 NN16 SA14 TA01
Claims (3)
- 【請求項１】 第一端子へ入力された高周波信号を第２
端子へ出力し、第２端子へ入力された高周波信号を第３
端子へ出力し、第３端子へ入力された高周波信号を第１
端子へ出力するように構成された３ポートサーキュレー
タと、前記第２端子にその一端が接続され他端が開放ま
たは短絡された同軸ケーブルとから成り、前記第１端子
へ入力された高周波信号を、前記第３端子からとり出す
ように構成したことを特徴とする遅延回路。 - 【請求項２】 第一端子へ入力された高周波信号を第２
端子へ出力し、第２端子へ入力された高周波信号を第３
端子へ出力し、第３端子へ入力された高周波信号を第４
端子へ出力し、第４端子へ入力された高周波信号を第１
端子へ出力するように構成された４ポートサーキュレー
タと、前記第２端子にその一端が接続され他端が開放ま
たは短絡された同軸ケーブルと、前記第４端子と接地と
の間に接続された終端抵抗器とから成り、前記第１端子
へ入力された高周波信号を、前記第３端子からとり出す
ように構成したことを特徴とする遅延回路。 - 【請求項３】 入力高周波信号の振幅と位相を第１の調
整回路により調整したのち主増幅器により増幅し、前記
第１の調整回路と主増幅器とで生じる遅延時間を補償す
る第１の遅延回路により前記入力高周波信号を遅延させ
た高周波信号と前記主増幅器の出力高周波信号を比較す
ることにより前記主増幅器で生じた歪み成分を検出し、
さらにこの歪み成分の振幅及び位相を第２の調整回路に
より制御したのち、前記主増幅器出力を前記第２の調整
回路で生じる遅延時間を補償する第２の遅延回路で遅延
した高周波信号と加算することにより前記主増幅器の出
力に含まれる歪み成分を除去するように構成した高周波
増幅装置において、 前記第１及び第２の遅延回路の少なくとも一方を請求項
１または２に記載の遅延回路により構成したことを特徴
とする高周波増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25592199A JP2001085915A (ja) | 1999-09-09 | 1999-09-09 | 高周波増幅装置、遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25592199A JP2001085915A (ja) | 1999-09-09 | 1999-09-09 | 高周波増幅装置、遅延回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085915A true JP2001085915A (ja) | 2001-03-30 |
Family
ID=17285427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25592199A Pending JP2001085915A (ja) | 1999-09-09 | 1999-09-09 | 高周波増幅装置、遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085915A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1133052A2 (en) * | 2000-03-07 | 2001-09-12 | Matsushita Electric Industrial Co., Ltd. | Delay circuit and feedforward amplifier |
-
1999
- 1999-09-09 JP JP25592199A patent/JP2001085915A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1133052A2 (en) * | 2000-03-07 | 2001-09-12 | Matsushita Electric Industrial Co., Ltd. | Delay circuit and feedforward amplifier |
| EP1133052A3 (en) * | 2000-03-07 | 2003-08-20 | Matsushita Electric Industrial Co., Ltd. | Delay circuit and feedforward amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183843B1 (en) | Electronically tuned power amplifier | |
| US8169264B2 (en) | Distributed Doherty amplifiers | |
| US4549152A (en) | Broadband adjustable phase modulation circuit | |
| US6326845B1 (en) | Feedforward amplifier | |
| JP2004173231A (ja) | ドハティ増幅器を用いた信号増幅装置 | |
| JPS5816802B2 (ja) | 高周波増幅器の非線形補償回路 | |
| US5313174A (en) | 2:1 bandwidth, 4-way, combiner/splitter | |
| JP3206722B2 (ja) | 進行波管及び半導体増幅器の増幅と位相の応答を異なる出力レベルで線形化する方法と装置 | |
| US20030034837A1 (en) | Broadband amplifier system having improved linearity and minimum loss | |
| JP2001085915A (ja) | 高周波増幅装置、遅延回路 | |
| US6744314B2 (en) | Wideband power amplifier linearization technique | |
| JPH0787317B2 (ja) | 電力合成形電力増幅装置 | |
| JP2002111395A (ja) | 高周波増幅装置 | |
| JP2001196870A (ja) | 電力増幅器 | |
| JP2001284979A (ja) | 高周波増幅装置 | |
| JP2006261843A (ja) | 可変移相器 | |
| KR102424306B1 (ko) | 커플러 기반 전이중 무선통신 전단부 회로 및 그 제어방법 | |
| JPH01206709A (ja) | マイクロ波ミリ波増幅器 | |
| JPH05315848A (ja) | 低歪増幅回路 | |
| JP2000278054A (ja) | フィードフォワード増幅器 | |
| JP3978919B2 (ja) | リミッタ回路 | |
| US20230088158A1 (en) | Amplifier Protection Circuit and Method | |
| EP1400010B1 (en) | Rf transmitter employing linear and non-linear pre-correctors | |
| JPH08265066A (ja) | 電力合成送信機 | |
| JP2005151185A (ja) | 高出力広帯域信号を合成する方法及び増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040127 |