JP2001077499A - Complex wiring board and manufacture, wiring board used for the same and semiconductor device - Google Patents

Complex wiring board and manufacture, wiring board used for the same and semiconductor device

Info

Publication number
JP2001077499A
JP2001077499A JP25074699A JP25074699A JP2001077499A JP 2001077499 A JP2001077499 A JP 2001077499A JP 25074699 A JP25074699 A JP 25074699A JP 25074699 A JP25074699 A JP 25074699A JP 2001077499 A JP2001077499 A JP 2001077499A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
layer
insulating layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25074699A
Other languages
Japanese (ja)
Inventor
Takeshi Takeda
剛 竹田
Masayuki Taguchi
雅之 田口
Noriaki Sekine
典昭 関根
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25074699A priority Critical patent/JP2001077499A/en
Publication of JP2001077499A publication Critical patent/JP2001077499A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

PROBLEM TO BE SOLVED: To obtain a high reliability wiring board which is adaptable to mounting of extremely highly integrated semiconductor devices. SOLUTION: A first wiring board 1 which is formed by providing both sides of a rigid insulating layer 2 with wiring layers 3 and 4 and a second wiring board 6 which is formed by providing both sides of a rigid insulating layer 7 with conductor plated wiring layers 8 and 9 are layered and integrated via an insulating layer 11. The wiring layer 4 of the first wiring board 1 and the wiring layer 8 of the second wiring board 6, which are opposed to each other are interlayer connected through conductive bumps 12, which are arranged in such a way that they penetrate the insulating layer 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複合配線基板およ
びその製造方法、さらにはそれに用いる配線基板に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite wiring board and a method for manufacturing the same, and further to a wiring board used therefor.

【0002】また、本発明は、複合配線基板上に半導体
素子を搭載した半導体パッケージなどの半導体装置に関
する。
[0002] The present invention also relates to a semiconductor device such as a semiconductor package having a semiconductor element mounted on a composite wiring board.

【0003】[0003]

【従来の技術】近年、半導体素子の高集積化が進み、例
えば、10mm角で数百乃至数千の接続端子を配設したもの
も出現してきている。このため、このような微細なピッ
チで多数の接続端子が配設された半導体素子を搭載可能
なプリント配線基板の開発が求められている。
2. Description of the Related Art In recent years, semiconductor elements have been highly integrated, and, for example, devices having several hundred to several thousand connection terminals in a 10 mm square shape have appeared. For this reason, there is a demand for the development of a printed wiring board on which a semiconductor element having a large number of connection terminals arranged at such a fine pitch can be mounted.

【0004】ところで、高密度な配線や実装が可能なプ
リント配線基板として、ビルドアップ配線板と称するも
のが知られている。すなわち、このビルドアップ配線板
は、リジッドなプリント配線板などからなるコア層の両
面に、薄い樹脂層と導体配線層とを順に1 層乃至複数層
積層してビルドアップ層を形成したもので、樹脂層にフ
ォトリソグラフィー技術などにより微細な層間接続が形
成されるため、従来のスルーホール基板に比べはるかに
高密度の配線設計が可能である。
As a printed wiring board on which high-density wiring and mounting are possible, what is called a build-up wiring board is known. That is, this build-up wiring board is formed by laminating one or more thin resin layers and conductor wiring layers in order on both sides of a core layer made of a rigid printed wiring board or the like, thereby forming a build-up layer. Since fine interlayer connections are formed in the resin layer by a photolithography technique or the like, much higher-density wiring design is possible than in a conventional through-hole substrate.

【0005】しかしながら、現状の技術レベルでは、ビ
ルドアップ配線板の配線幅は最小でも約40μm程度であ
り、前述した数百乃至数千の接続端子を有する半導体素
子に対応することは困難である。
However, at the current technical level, the wiring width of the build-up wiring board is at least about 40 μm, and it is difficult to cope with the semiconductor element having several hundred to several thousand connection terminals described above.

【0006】一方、ポリイミドなどからなる絶縁性フィ
ルムの表面に配線層を形成したフレキシブル基板も、微
細な配線形成が可能なプリント配線基板として知られて
おり、このようなフレキシブル基板を接着層を介して複
数層積層し、その上に半導体素子を搭載した半導体パッ
ケージも開発されている。
On the other hand, a flexible substrate in which a wiring layer is formed on the surface of an insulating film made of polyimide or the like is also known as a printed wiring board on which fine wiring can be formed. Semiconductor packages in which a plurality of layers are stacked and a semiconductor element is mounted thereon are also being developed.

【0007】このようなフレキシブル基板では、絶縁性
フィルムの表面は、ビルドアップ基板のように表面に配
線層の影響などによる凹凸がほとんど形成されずに平坦
であるため、より微細な配線形成が可能である。
[0007] In such a flexible substrate, the surface of the insulating film is flat with almost no irregularities due to the influence of the wiring layer on the surface unlike a build-up substrate, so that finer wiring can be formed. It is.

【0008】しかしながら、絶縁性フィルムの表面に配
線層を形成したフレキシブル基板をさらに複数層積層し
た基板では、絶縁性フィルムの構成材料と、この配線基
板を実装するマザーボードとの線膨張率の差が大きい
(例えば、ポリイミドの線膨張係数が常温で約 8ppm で
あるのに対し、マザーボードの絶縁層材料として一般に
用いられているエポキシ樹脂含浸ガラスクロスの線膨張
係数は常温で約14〜17ppm である。)ため、接続の信頼
性に欠けるなどの問題がある。
However, in a substrate in which a plurality of flexible substrates each having a wiring layer formed on the surface of an insulating film are laminated, the difference in the coefficient of linear expansion between the constituent material of the insulating film and the motherboard on which the wiring substrate is mounted is different. Large (for example, the coefficient of linear expansion of polyimide is about 8 ppm at room temperature, whereas the coefficient of linear expansion of epoxy resin-impregnated glass cloth generally used as an insulating layer material of a motherboard is about 14 to 17 ppm at room temperature. Therefore, there is a problem that connection reliability is lacking.

【0009】そこで、例えば通常のリジッドな配線基板
上に、高密度配線が可能なフレキシブル基板を積層した
複合配線基板が検討されている。
Therefore, for example, a composite wiring board in which a flexible board capable of high-density wiring is laminated on a normal rigid wiring board has been studied.

【0010】しかしながら、このような異種の基板を一
体化する場合、次のような問題を生ずる。
However, when such different kinds of substrates are integrated, the following problems occur.

【0011】すなわち、一般に複数の基板を一体化する
にあたっては、それらの基板をプリプレグなどの接着性
を有する絶縁層を介して重ね合わせ、一体に加熱加圧す
る方法が用いられるが、基板材料が異なると、その接着
強度に差が生じ、一方の基板が剥がれ易いという問題が
ある。
That is, generally, when a plurality of substrates are integrated, a method is used in which the substrates are superimposed via an adhesive insulating layer such as a prepreg and then heated and pressed integrally, but the substrate materials are different. Then, there is a problem that a difference occurs in the adhesive strength and one of the substrates is easily peeled off.

【0012】[0012]

【発明が解決しようとする課題】上述したように、半導
体素子の高集積化が進むなかで、10mm角で数百乃至数千
の接続端子を有するような集積度の非常に高い半導体素
子を搭載することができる配線基板の要求がある。
As described above, as semiconductor devices become more highly integrated, semiconductor devices with a very high degree of integration, such as 10 mm square and having hundreds to thousands of connection terminals, are mounted. There is a need for a wiring board that can do this.

【0013】しかしながら、高密度配線が可能なプリン
ト配線基板として知られるビルドアップ配線板では、最
小配線幅が約40μm程度であり、対応は困難である。ま
た、絶縁性フィルムの表面に配線層を形成したフレキシ
ブル基板をさらに複数層積層した基板では、十分に搭載
可能な配線密度は得られるものの、マザーボードに搭載
した際の接続の信頼性に欠けるなどの問題がある。そこ
で、高密度配線可能なフレキシブル基板と通常のリジッ
ドな配線基板の複合化も検討されているが、一方の基板
が剥がれやすいという問題がある。
However, in a build-up wiring board known as a printed wiring board capable of high-density wiring, the minimum wiring width is about 40 μm, and it is difficult to cope with it. In addition, a flexible board in which a wiring layer is formed on the surface of an insulating film and a plurality of layers are laminated, although a sufficient wiring density can be obtained, but the connection reliability when mounted on the motherboard is lacking. There's a problem. In order to solve this problem, a combination of a flexible substrate capable of high-density wiring and an ordinary rigid wiring substrate has been studied, but there is a problem that one of the substrates is easily peeled off.

【0014】本発明はこのような従来技術の課題に対処
するためになされたもので、集積度の高い半導体素子を
搭載することができる複合配線基板およびその製造方
法、また、それに用いる配線基板、さらには、そのよう
な複合配線基板を用いた高い信頼性を有する半導体装置
を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in order to address the problems of the prior art, and a composite wiring board on which a highly integrated semiconductor element can be mounted, a method of manufacturing the same, a wiring board used for the same, Still another object is to provide a highly reliable semiconductor device using such a composite wiring board.

【0015】[0015]

【課題を解決するための手段】本発明の複合配線基板
は、リジッドな絶縁層の両面に配線層を備えてなる第1
の配線基板と、リジッドな絶縁層の両面に導体めっき配
線層を備えてなる第2の配線基板と、前記第1および第
2の配線基板に挟持され、対向する前記第1の配線基板
の配線層と前記第2の配線基板の配線層とを電気的に接
続する層間接続部を備えてなる絶縁層とを具備すること
を特徴としている。
According to a first aspect of the present invention, there is provided a composite wiring board comprising a rigid insulating layer having wiring layers on both surfaces thereof.
Wiring board, a second wiring board comprising conductor plating wiring layers on both surfaces of a rigid insulating layer, and wiring of the first wiring board opposed to the first and second wiring boards sandwiched between the first and second wiring boards An insulating layer having an interlayer connecting portion for electrically connecting the layer and the wiring layer of the second wiring board is provided.

【0016】ここで、前記第1の配線基板は、複数の配
線層と複数の絶縁層とを有する多層配線基板であっても
よい。
Here, the first wiring board may be a multilayer wiring board having a plurality of wiring layers and a plurality of insulating layers.

【0017】また、前記第2の配線基板は、複数の配線
層と複数の絶縁層とを有する多層配線基板であってもよ
い。
Further, the second wiring board may be a multilayer wiring board having a plurality of wiring layers and a plurality of insulating layers.

【0018】また、前記第1の配線基板の複数の配線層
は、これらの配線層間を絶縁する絶縁層を貫通するよう
に配設された導電性バンプにより層間接続するようにし
てもよい。
Further, the plurality of wiring layers of the first wiring board may be connected to each other by a conductive bump disposed so as to penetrate an insulating layer insulating the wiring layers.

【0019】また、前記第2の配線基板の複数の配線層
は、これらの配線層間を絶縁する絶縁層に配設された導
電性バンプにより層間接続するようにしてもよい。
Further, the plurality of wiring layers of the second wiring board may be connected to each other by conductive bumps provided on an insulating layer for insulating these wiring layers.

【0020】また、前記第1および第2の配線基板に挟
持された前記絶縁層の層間接続部は、前記絶縁層を貫通
するように配設された導電性バンプで構成するようにし
てもよい。
Further, the interlayer connection portion of the insulating layer sandwiched between the first and second wiring boards may be constituted by a conductive bump disposed so as to penetrate the insulating layer. .

【0021】本発明の複合配線基板は、リジッドな絶縁
層の両面に配線層を備えてなる配線基板と、前記配線層
の一方の形成面上に絶縁層を介して一体に配設されると
ともに前記一方の配線層に電気的に接続された導体めっ
き配線層を具備したことを特徴としている。
The composite wiring board of the present invention is provided integrally with a wiring board having a wiring layer provided on both surfaces of a rigid insulating layer, and on one surface of the wiring layer via an insulating layer. A conductor plating wiring layer electrically connected to the one wiring layer is provided.

【0022】ここで、前記配線基板は、複数の配線層と
複数の絶縁層とを有する多層配線基板であってもよい。
Here, the wiring board may be a multilayer wiring board having a plurality of wiring layers and a plurality of insulating layers.

【0023】また、前記導体めっき配線層と前記配線基
板との間に介在する絶縁層は、異方性導電材料で構成し
てもよい。
The insulating layer interposed between the conductive plating wiring layer and the wiring board may be made of an anisotropic conductive material.

【0024】また、前記配線基板の配線層と前記導体め
っき配線層との電気的接続は、これらの配線層間を絶縁
する前記絶縁層を貫通するように配設された導電性バン
プによるようにしてもよい。
Further, the electrical connection between the wiring layer of the wiring board and the conductor plating wiring layer is made by a conductive bump disposed so as to penetrate the insulating layer for insulating these wiring layers. Is also good.

【0025】本発明の半導体装置は、前記複合配線基板
と、この複合配線基板に搭載された少なくとも 1個の半
導体素子を具備することを特徴としている。
A semiconductor device according to the present invention includes the composite wiring board and at least one semiconductor element mounted on the composite wiring board.

【0026】ここで、前記半導体素子は、フリップチッ
プ接続により搭載するようにしてもよい。
Here, the semiconductor element may be mounted by flip-chip connection.

【0027】本発明の配線基板は、リジッドな絶縁層の
両面に導体めっき配線層を備えてなることを特徴として
いる。
[0027] The wiring board of the present invention is characterized in that a conductor plating wiring layer is provided on both surfaces of a rigid insulating layer.

【0028】ここで、前記導体めっき配線層は、これら
の配線層間を絶縁する前記絶縁層に配設された導電性バ
ンプにより層間接続するようにしてもよい。
Here, the conductive plating wiring layers may be connected to each other by conductive bumps provided on the insulating layer for insulating these wiring layers.

【0029】本発明の複合配線基板の製造方法は、リジ
ッドな絶縁層の両面に配線層を備えてなる第1の配線基
板の前記一方の配線層上の所定位置に突起状の導電性バ
ンプを形成する工程と、前記導電性バンプ形成面上に絶
縁シートおよびリジッドな絶縁層の両面に導体めっき配
線層を備えてなる第2の配線基板を順に積層する工程
と、前記積層体を加圧して一体化するとともに、前記導
電性バンプの先端を前記絶縁シートを貫通させて前記第
2の配線基板の対向する導体めっき配線層に接合させる
工程とを有することを特徴としている。
According to the method of manufacturing a composite wiring board of the present invention, a conductive bump having a projecting shape is provided at a predetermined position on the one wiring layer of a first wiring board having a wiring layer on both surfaces of a rigid insulating layer. Forming, sequentially laminating a second wiring substrate comprising a conductive plating wiring layer on both surfaces of an insulating sheet and a rigid insulating layer on the conductive bump forming surface, and pressing the laminate. And bonding the conductive bumps to the opposing conductive plating wiring layer of the second wiring board by penetrating the tip of the conductive bump through the insulating sheet.

【0030】本発明の複合配線基板の製造方法において
は、第1および第2の支持体上にそれぞれ所要の第1お
よび第2の導体めっきパターンを形成する工程と、前記
第1のパターン上の所定位置に突起状の導電性バンプを
形成する工程と、前記導電性バンプ形成面上に絶縁シー
トおよび導体めっきパターンが形成された前記第2の支
持体を導体めっきパターン側を前記導電性バンプ形成面
に向けて順に積層する工程と、前記積層体を加圧して一
体化するとともに、前記導電性バンプの先端を前記絶縁
シートを貫通させて前記第2の支持体の対向する導体め
っきパターンに接合させる工程と、前記一体化された積
層体から第1および第2の支持体を剥離して前記第2の
配線基板を作製する工程とをさらに有するようにしても
よい。
In the method for manufacturing a composite wiring board according to the present invention, a step of forming required first and second conductor plating patterns on the first and second supports, respectively, Forming a protruding conductive bump at a predetermined position; and forming the conductive bump on the second support having an insulating sheet and a conductive plating pattern formed on the conductive bump forming surface. A step of sequentially laminating the laminate toward a surface, and pressing and integrating the laminate, and joining a tip end of the conductive bump to the opposing conductor plating pattern of the second support by penetrating the insulating sheet. The method may further include the steps of: removing the first and second supports from the integrated laminate to produce the second wiring board.

【0031】[0031]

【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。
Embodiments of the present invention will be described below in detail.

【0032】図1は、本発明の複合配線基板の一実施形
態を概略的に示す断面図である。
FIG. 1 is a sectional view schematically showing one embodiment of the composite wiring board of the present invention.

【0033】図1において、1は、リジッドな絶縁層2
と、その両面に銅箔などの導電性金属箔をパターニング
して形成された配線層3、4と、絶縁層2を貫通して対
向する配線層3、4間を電気的に接続する導電性バンプ
5を備えた第1の配線基板を示している。また、6は、
リジッドな絶縁層7と、その両面に銅めっきにより形成
された配線層8、9と、絶縁層7を貫通して対向する配
線層8、9間を電気的に接続する導電性バンプ10を備
えた第2の配線基板を示している。
In FIG. 1, reference numeral 1 denotes a rigid insulating layer 2
And wiring layers 3 and 4 formed by patterning a conductive metal foil such as a copper foil on both surfaces thereof, and a conductive layer that penetrates insulating layer 2 and electrically connects wiring layers 3 and 4 facing each other. 1 shows a first wiring board provided with bumps 5. 6 is
It has a rigid insulating layer 7, wiring layers 8 and 9 formed on both surfaces thereof by copper plating, and conductive bumps 10 penetrating the insulating layer 7 and electrically connecting the wiring layers 8 and 9 facing each other. 2 shows a second wiring board.

【0034】そして、これらの第1および第2の配線基
板1、6は、絶縁層11を介して積層され一体化されて
いるとともに、この絶縁層11を貫通するように設けら
れた導電性バンプ12により、絶縁層11を挟んで対向
する配線層4、8間が電気的に接続されている。
The first and second wiring boards 1 and 6 are laminated and integrated via an insulating layer 11 and are provided with conductive bumps provided so as to penetrate the insulating layer 11. The wiring layer 12 electrically connects the wiring layers 4 and 8 facing each other with the insulating layer 11 interposed therebetween.

【0035】上記各絶縁層2、7、11を形成する材料
としては、厚さ30〜300μm程度の、ポリカーボネート
樹脂、ポリスルホン樹脂、熱可塑性ポリイミド樹脂、4
フッ化ポリエチレン樹脂、6フッ化ポリプロピレン樹
脂、ポリエーテルエーテルケトン樹脂などの熱可塑性樹
脂シートや、半硬化状態に保持されたエポキシ樹脂、ビ
スマレイミドトリアジン樹脂、ポリイミド樹脂、ポリエ
ステル樹脂、メラミン樹脂などの熱硬化性樹脂シート、
ブタジエンゴム、ブチルゴム、天然ゴム、ネオプレンゴ
ム、シリコーンゴムなどの生ゴムからなるシートなどが
あげられる。これらのシートは、有機系あるいは無機系
の絶縁性充填剤を含有していてもよく、また、ガラスク
ロスやガラスマット、合成繊維布や合成繊維マット、あ
るいは紙などとの複合シートであってもよい。本発明に
おいては、なかでも、第1の配線基板1の絶縁層2にガ
ラスエポキシ樹脂シートなどを、第2の配線基板6の絶
縁層7にポリイミド樹脂シートを、さらに、これらの間
に介在させる絶縁層11にポリイミド樹脂シートを使用
することが、絶縁層毎の接着強度が高いことから、好ま
しい。
The material for forming each of the insulating layers 2, 7, 11 may be a polycarbonate resin, a polysulfone resin, a thermoplastic polyimide resin,
Thermoplastic resin sheets such as fluorinated polyethylene resin, hexafluorinated polypropylene resin, and polyetheretherketone resin, and heat generated from semi-cured epoxy resin, bismaleimide triazine resin, polyimide resin, polyester resin, melamine resin, etc. Curable resin sheet,
Examples include sheets made of raw rubber such as butadiene rubber, butyl rubber, natural rubber, neoprene rubber, and silicone rubber. These sheets may contain an organic or inorganic insulating filler, or may be a composite sheet with glass cloth or glass mat, synthetic fiber cloth or synthetic fiber mat, or paper. Good. In the present invention, among others, a glass epoxy resin sheet or the like is placed on the insulating layer 2 of the first wiring board 1, a polyimide resin sheet is placed on the insulating layer 7 of the second wiring board 6, and further, they are interposed therebetween. It is preferable to use a polyimide resin sheet for the insulating layer 11 because the adhesive strength of each insulating layer is high.

【0036】また、導電性バンプ5、10、12は、選
択的な金属めっきなどによって形成し得るが、導電性ペ
ーストなどの導電性組成物による形成が簡便である。こ
のような導電性組成物としては、銀、金、胴、白金、ニ
ッケル、タングステン、モリブデン、パラジウム、ロジ
ウム、半田粉などの導電性粉末と、ポリカーボネート樹
脂、ポリスルホン樹脂、ポリエステル樹脂、フェノキシ
樹脂、フェノール樹脂、ポリイミド樹脂などの樹脂系も
しくはガラスフリット系のバインダー成分とを混合して
調製したものがあげられる。なお、導電性バンプ5、1
0、12の形状は、図示したような、逆クラウン状の円
柱状に限らず、円錐状や球状など他の形状であってもよ
い。
The conductive bumps 5, 10, and 12 can be formed by selective metal plating or the like, but are easily formed by using a conductive composition such as a conductive paste. Examples of such a conductive composition include silver, gold, a body, platinum, nickel, tungsten, molybdenum, palladium, rhodium, a conductive powder such as solder powder, a polycarbonate resin, a polysulfone resin, a polyester resin, a phenoxy resin, and phenol. Examples thereof include those prepared by mixing a resin component such as a resin or a polyimide resin or a glass frit binder component. The conductive bumps 5, 1
The shapes of 0 and 12 are not limited to the inverted crown-shaped columnar shape as shown in the figure, but may be other shapes such as a conical shape or a spherical shape.

【0037】上記構成の複合配線基板においては、第1
の配線基板1の導電性バンプ5の最小径が 200μm程
度、最小配線幅/配線間隔(Line/Space:L/S)が 1
00μm/100 μm程度であるのに対し、第2の配線基板
6の導電性バンプ10の最小径は100μm程度、最小L
/Sは20μm/20μm程度が可能である。したがって接
続端子の配設ピッチが非常に微細な半導体素子を十分に
搭載することができる。
In the composite wiring board having the above structure, the first
The minimum diameter of the conductive bumps 5 of the wiring board 1 is about 200 μm, and the minimum wiring width / interval (Line / Space: L / S) is 1
The minimum diameter of the conductive bumps 10 of the second wiring board 6 is about 100 μm and the minimum L is about 100 μm / 100 μm.
/ S can be about 20 μm / 20 μm. Therefore, it is possible to sufficiently mount a semiconductor element having a very small arrangement pitch of the connection terminals.

【0038】しかも、リジッドな基板同士の接合である
ため、第1の配線基板1の絶縁層4と絶縁層11、絶縁
層11と第2の配線基板6の絶縁層8間の十分な接合強
度が得られる。したがって、フレキシブル基板とリジッ
ド基板を複合した場合のような層間剥離を生ずることも
ない。
In addition, since the rigid boards are joined to each other, sufficient joining strength between the insulating layers 4 and 11 of the first wiring board 1 and between the insulating layers 11 and the insulating layer 8 of the second wiring board 6 is obtained. Is obtained. Therefore, delamination unlike the case where the flexible substrate and the rigid substrate are combined does not occur.

【0039】なお、図1の複合配線基板では、リジッド
な絶縁層2の両面に配線層3、4が形成された配線基板
1と、リジッドな絶縁層7の両面に配線層8、9が形成
された配線基板6とを、絶縁層11と導電性バンプ12
により接合した構成を例示したが、本発明はこれに限る
ことなく、絶縁層11が接続する配線基板1、6として
さらに多層の配線層を備える構成としてもよい。
In the composite wiring board of FIG. 1, the wiring board 1 in which the wiring layers 3 and 4 are formed on both surfaces of the rigid insulating layer 2 and the wiring layers 8 and 9 are formed on both surfaces of the rigid insulating layer 7. Wiring board 6 is separated from insulating layer 11 and conductive bump 12
However, the present invention is not limited thereto, and the wiring boards 1 and 6 to which the insulating layer 11 is connected may be configured to further include a multilayer wiring layer.

【0040】すなわち、図2は、このような多層の配線
層を備えた複合配線基板の一例を概略的に示したもので
ある。
FIG. 2 schematically shows an example of a composite wiring board having such a multilayer wiring layer.

【0041】図2に示すように、この複合配線基板は、
第1の配線基板1が、4層の配線層3、4、13、14
と、3層の絶縁層2a、2b、2cとを有する多層の配
線基板から構成されている。
As shown in FIG. 2, this composite wiring board
The first wiring board 1 has four wiring layers 3, 4, 13, 14
And a multilayer wiring board having three insulating layers 2a, 2b and 2c.

【0042】上記複合配線基板は、例えば次のように製
造することができる。
The composite wiring board can be manufactured, for example, as follows.

【0043】すなわち、図3および図4は、図1に示し
た複合配線基板の製造方法の一例を説明するための図で
ある。
That is, FIGS. 3 and 4 are views for explaining an example of a method of manufacturing the composite wiring board shown in FIG.

【0044】まず、銅箔15の一主面上に、導電ペース
トをスクリーン印刷するなどの方法で突起状(円柱状ま
たは円錐状)の導電性バンプ5を形成し、この突起状の
導電性バンプ5形成面に、例えば厚さ50μmの絶縁性接
着シートまたはプリプレグ16を位置合わせして積層配
置し、加熱加圧して、導電性バンプ5の先端が絶縁性接
着シートまたはプリプレグ16を貫通して突出した積層
体を得た後、この導電性バンプ5の先端が突出した絶縁
性接着シートまたはプリプレグ16上に、前記と同様の
銅箔17を位置合わせして積層配置し、加熱加圧して両
面銅張積層板を得、さらに、この両面銅張積層板の銅箔
15、17にフォトエッチングプロセスなどによりパタ
ーニングを行い、所定の配線層3、4を形成して第1の
配線基板1を得る。(図3(a)) 次に、第1の配線基板1の配線層4上の所定の位置に、
上記の場合と同様に、導電ペーストをスクリーン印刷す
るなどの方法で、突起状(円柱状または円錐状)の導電
性バンプ12を形成する。(図3(b))。
First, a projecting (columnar or conical) conductive bump 5 is formed on one main surface of the copper foil 15 by a method such as screen printing of a conductive paste. For example, an insulating adhesive sheet or prepreg 16 having a thickness of, for example, 50 μm is aligned and laminated on the surface on which the conductive bumps 5 are formed. After obtaining the laminated body, the same copper foil 17 as described above is aligned and laminated on an insulating adhesive sheet or prepreg 16 from which the tips of the conductive bumps 5 protrude. Then, the copper foils 15 and 17 of the double-sided copper-clad laminate are patterned by a photo-etching process or the like to form predetermined wiring layers 3 and 4 to obtain the first wiring board 1. (FIG. 3A) Next, at a predetermined position on the wiring layer 4 of the first wiring substrate 1,
Similarly to the above case, the conductive bumps 12 having a projection shape (columnar or conical shape) are formed by a method such as screen printing of a conductive paste. (FIG. 3 (b)).

【0045】なお、導電性バンプの形状は、用いるマス
クのピット径、厚さ、使用する導電性ペーストなどの諸
物性、印刷回数などを調節することにより所望の形状に
形成することができる。
The shape of the conductive bump can be formed into a desired shape by adjusting the pit diameter and thickness of a mask to be used, various physical properties such as a conductive paste to be used, the number of times of printing, and the like.

【0046】導電性バンプ12を形成した後、この導電
性バンプ12の形成面に、例えば厚さ50μm(または30
μm)の絶縁性接着シートまたはプリプレグ18を位置
合わせして積層配置し、加熱加圧して、導電性バンプ1
2の先端が突出した絶縁層11を形成する。(図3
(c))。
After the conductive bumps 12 are formed, the surface on which the conductive bumps 12 are formed is, for example, 50 μm thick (or 30 μm thick).
μm) of an insulating adhesive sheet or prepreg 18 is aligned and stacked, and heated and pressed to form a conductive bump 1.
An insulating layer 11 having a protruding tip is formed. (FIG. 3
(C)).

【0047】さらに、得られた積層体をプレス板で挟ん
で、絶縁層11から突出した導電性バンプ12の頭部が
圧潰するように塑性変型させる(図3(d))。
Further, the obtained laminate is sandwiched between press plates, and plastically deformed so that the heads of the conductive bumps 12 protruding from the insulating layer 11 are crushed (FIG. 3D).

【0048】一方、これとは別に、第2の配線基板6を
作製する。
On the other hand, a second wiring substrate 6 is manufactured separately.

【0049】まず、例えば厚さ100μmのステンレス(S
US)板からなる支持体20上に、厚さ20μm程度のレジ
スト膜22を全面に形成した後、例えばメタルマスクを
用いた写真食刻法などによりパターン形成部分を開口
し、この開口部に電気めっきにより配線層8となる銅薄
膜21を形成する(図4(a))。銅薄膜21の膜厚
は、レジスト膜22と同程度とすることが望ましい。
First, for example, a 100 μm-thick stainless steel (S
After a resist film 22 having a thickness of about 20 μm is formed on the entire surface of a support 20 made of a US) plate, a pattern forming portion is opened by, for example, a photolithography method using a metal mask. A copper thin film 21 to be the wiring layer 8 is formed by plating (FIG. 4A). It is desirable that the thickness of the copper thin film 21 be substantially equal to that of the resist film 22.

【0050】次いで、レジスト膜22を除去し、この状
態で、配線層8上の所要領域にメタルマスクを用いたス
クリーン印刷法などにより、突起状の導電性バンプ10
を形成する(図4(b))。なお、レジスト膜22を除
去せず、そのままの状態で導電性バンプ10を形成する
ようにしてもよい。その場合には、レジスト膜22と配
線層8にほとんど段差がないため、導電性バンプ10の
印刷が容易となり、寸法精度のよい導電性バンプ10を
形成することが可能となる。レジスト膜22は、導電性
バンプ10形成後、あるいは、支持体20、25剥離後
除去される。配線層8は、導電性バンプ10形成予定部
分のみを所望の大きさ(例えば100μm程度)にしてお
けば、L/Sが20μm/20μm程度まで微細化すること
ができる。
Next, the resist film 22 is removed, and in this state, the projecting conductive bumps 10 are formed in a required area on the wiring layer 8 by a screen printing method using a metal mask or the like.
Is formed (FIG. 4B). Note that the conductive bumps 10 may be formed as they are without removing the resist film 22. In this case, since there is almost no step between the resist film 22 and the wiring layer 8, the printing of the conductive bumps 10 becomes easy, and the conductive bumps 10 with high dimensional accuracy can be formed. The resist film 22 is removed after the conductive bumps 10 are formed or after the supports 20 and 25 are peeled off. If only the portion where the conductive bumps 10 are to be formed has a desired size (for example, about 100 μm), the wiring layer 8 can be miniaturized to an L / S of about 20 μm / 20 μm.

【0051】さらに、この突起状の導電性バンプ10形
成面に、例えば厚さ30μmのプリプレグなどの絶縁シー
ト23を積層し、加熱加圧して、導電性バンプ10の先
端が絶縁シート23を貫通して突出した積層体とする
(図4(c))。
Further, an insulating sheet 23 such as a prepreg having a thickness of, for example, 30 μm is laminated on the surface on which the projecting conductive bumps 10 are formed, and heated and pressed so that the tips of the conductive bumps 10 pass through the insulating sheet 23. (FIG. 4C).

【0052】続いて、この積層体の導電性バンプ10の
先端が突出した側の面に、上記と同様にして、配線層9
を形成した、例えば厚さ100μmのステンレス(SUS)板
からなる支持体25を、配線層9側を導電性バンプ10
形成面側に向けて積層し加熱加圧する(図4(d))。
この加熱加圧により、配線層9が絶縁シート23に埋め
込まれ一体化されるとともに、導電性バンプ10の先端
が配線層9と接触して所望の配線間が電気的に接続され
る。
Subsequently, the wiring layer 9 is formed on the surface of the laminated body where the end of the conductive bump 10 protrudes in the same manner as described above.
A support 25 made of, for example, a stainless steel (SUS) plate having a thickness of 100 μm is formed on the wiring layer 9 side by a conductive bump 10.
The layers are laminated and heated and pressed toward the formation surface side (FIG. 4D).
By this heating and pressurizing, the wiring layer 9 is embedded in the insulating sheet 23 and integrated, and the end of the conductive bump 10 contacts the wiring layer 9 to electrically connect desired wirings.

【0053】この後、支持体20、25を剥離して、第
2の配線基板6が得られる(図4(e))。配線層8、
9はめっきにより形成されているため、支持体20、2
5は容易に剥離することができる。また、支持体20、
25剥離後の表面は平坦であり、フットプリント間が絶
縁物でダム状に形成された状態であることから、部品実
装時にはんだブリッジを防げるなどの、微細ピッチ部品
実装時に利点がある。なお、前述したように、支持体2
0、25剥離後レジスト膜22を除去する場合には、そ
の後再度加熱加圧するようにすればよく、これにより表
面を平坦に仕上げることができる。
Thereafter, the supports 20 and 25 are peeled off to obtain the second wiring board 6 (FIG. 4E). Wiring layer 8,
Since 9 is formed by plating, the supports 20, 2
5 can be easily peeled off. Also, the support 20,
Since the surface after the peeling is flat and the space between the footprints is formed in a dam shape with an insulating material, there is an advantage in mounting a fine pitch component such as preventing a solder bridge at the time of mounting the component. As described above, the support 2
When the resist film 22 is removed after the 0 and 25 peeling, the resist film 22 may be heated and pressurized again thereafter, whereby the surface can be finished flat.

【0054】第2の配線基板6は、図5に示すような方
法で作製することもできる。
The second wiring board 6 can be manufactured by a method as shown in FIG.

【0055】すなわち、上記の場合と同様にして、例え
ば厚さ100μmのステンレス(SUS)板からなる支持体2
0上に、配線層8となる銅薄膜21を形成した後(図5
(a))、球状の導電性バンプ26を形成する(図5
(b))。球状の導電性バンプ26は、導電ペーストを
印刷またはリフローするなどの方法で形成することがで
きる。
That is, in the same manner as in the above case, the support 2 made of a stainless steel (SUS) plate having a thickness of, for example, 100 μm.
After the formation of the copper thin film 21 to be the wiring layer 8 on FIG.
(A)), a spherical conductive bump 26 is formed (FIG. 5).
(B)). The spherical conductive bumps 26 can be formed by a method such as printing or reflowing a conductive paste.

【0056】次いで、この導電性バンプ26を形成した
側の面に、同様にして電気めっきにより配線層9となる
銅薄膜24を形成したステンレス(SUS)板からなる支
持体25を、銅薄膜24形成面を導電性バンプ26形成
面側に向けて積層する(図5(c))。さらに、積層し
た支持体20、25間に射出成型用の枠型27を配置
し、この枠型27内に、例えばポッティング材料として
使用されているような絶縁性樹脂28をモールドする
(図5(d))。
Next, a support 25 made of a stainless steel (SUS) plate on which a copper thin film 24 to be the wiring layer 9 is formed by electroplating on the surface on the side where the conductive bump 26 is formed The formation surface is laminated toward the conductive bump 26 formation surface side (FIG. 5C). Further, a frame mold 27 for injection molding is arranged between the laminated supports 20 and 25, and an insulating resin 28 used as a potting material is molded in the frame mold 27 (FIG. 5 ( d)).

【0057】この後、支持体20、25を剥離し、枠型
27を開放することにより、図5(e)に示すような、
表面が平坦で、導電性バンプ26により所望の配線間が
電気的に接続されたの第2の配線基板6が得られる。な
お、このように作製された第2の配線基板6において
も、配線層8、9は、導電性バンプ10形成予定部分
(接合予定部分)のみを所望の大きさ(例えば100μm
程度)にしておけば、L/Sが20μm/20μm程度まで
微細化することができる。
Thereafter, the supports 20 and 25 are peeled off, and the frame 27 is opened, so that the structure shown in FIG.
A second wiring board 6 having a flat surface and electrically connecting desired wirings with the conductive bumps 26 is obtained. In the second wiring board 6 manufactured as described above, the wiring layers 8 and 9 have only a desired size (for example, 100 μm) where only the conductive bumps 10 are to be formed (joining portions).
), The L / S can be reduced to about 20 μm / 20 μm.

【0058】そして、このように作製した第2の配線基
板6を、第1の配線基板1と絶縁層11との積層体の絶
縁層11側の面に位置合わせして積層し、加熱加圧す
る。これにより、図1に示したような複合配線基板が製
造される。
Then, the second wiring board 6 manufactured in this manner is aligned with the surface of the laminate of the first wiring board 1 and the insulating layer 11 on the insulating layer 11 side, and laminated and pressed. . Thus, a composite wiring board as shown in FIG. 1 is manufactured.

【0059】なお、必要ならば、加熱加圧した後、ソル
ダーレジスト加工、コンポーネントマスキング加工、ま
た金めっき、半田コーティングなどの表面仕上げ加工を
行うようにしてもよい。
If necessary, after heating and pressurizing, solder resist processing, component masking processing, and surface finishing processing such as gold plating and solder coating may be performed.

【0060】このように製造された複合配線基板は、各
層の接合強度も十分であり、配線基板として高い信頼性
を有している。
The composite wiring board thus manufactured has a sufficient bonding strength of each layer, and has high reliability as a wiring board.

【0061】本発明においては、図6に示すように、上
記したような第1の配線基板1の配線層上4に、異方性
の導電ペーストや異方性の導電シートなどの異方性導電
材料からなる絶縁層11を介して、銅めっきにより形成
された配線層29を設ける構成としてもよい。
In the present invention, as shown in FIG. 6, an anisotropic conductive paste or an anisotropic conductive sheet is provided on the wiring layer 4 of the first wiring substrate 1 as described above. The wiring layer 29 formed by copper plating may be provided via the insulating layer 11 made of a conductive material.

【0062】この場合、配線層29と第1の配線基板1
の配線層4間距離を、絶縁層11を形成する異方性導電
材料が含有する金属粉などの導電性粒子の粒径とほぼ同
一にすることにより、所望の配線間の電気的導通を得る
ことができる。なお、図7は、このような異方性導電材
料による配線層29、4間の電気的導通を概念的に示し
たもので、符号Cは、導電性粒子である。
In this case, the wiring layer 29 and the first wiring substrate 1
By making the distance between the wiring layers 4 substantially equal to the particle size of conductive particles such as metal powder contained in the anisotropic conductive material forming the insulating layer 11, desired electrical continuity between the wirings is obtained. be able to. FIG. 7 conceptually shows the electrical continuity between the wiring layers 29 and 4 made of such an anisotropic conductive material, and the symbol C is a conductive particle.

【0063】上記配線基板を製造するには、図8に示す
ように、例えば厚さ100μmのステンレス(SUS)板から
なる支持体30上に、第2の配線基板6の場合と同様に
して、配線層29となる銅薄膜のパターン31を形成し
(図8(a))、これを、前述したような方法で製造し
た第1の配線基板1上に、異方性の導電シート32を挟
んでパターン31形成面側を第1の配線基板1に向けて
積層し、加熱加圧する(図8(b))か、あるいは、パ
ターン31形成面または第1の配線基板1のに配線層4
形成面に異方性の導電ペーストを印刷法などにより塗布
しておき、これを同様に積層し、加熱加圧するようにす
ればよい。
In order to manufacture the above wiring board, as shown in FIG. 8, on a support 30 made of, for example, a stainless steel (SUS) plate having a thickness of 100 μm, as in the case of the second wiring board 6, A pattern 31 of a copper thin film to be the wiring layer 29 is formed (FIG. 8A), and this is sandwiched on the first wiring board 1 manufactured by the method described above with an anisotropic conductive sheet 32 interposed therebetween. Is laminated with the pattern 31 forming surface side facing the first wiring substrate 1 and heated and pressed (FIG. 8B), or the wiring layer 4 is formed on the pattern 31 forming surface or the first wiring substrate 1.
An anisotropic conductive paste may be applied to the surface to be formed by a printing method or the like, and the layers may be similarly laminated and heated and pressed.

【0064】また、図示は省略したが、第1の配線基板
1の配線層4に、異方性の導電ペーストや異方性の導電
シートなどの異方性導電材料からなる絶縁層11を介し
て、第2の配線基板6を設けるようにしてもよい。第1
の配線基板1の配線層4と第2の配線基板6の配線層8
の電気的導通は、異方性導電材料が含有する導電性粒子
により得ることができる。
Although not shown, the wiring layer 4 of the first wiring board 1 is provided with an insulating layer 11 made of an anisotropic conductive material such as an anisotropic conductive paste or an anisotropic conductive sheet. Thus, the second wiring board 6 may be provided. First
The wiring layer 4 of the wiring board 1 and the wiring layer 8 of the second wiring board 6
Can be obtained by the conductive particles contained in the anisotropic conductive material.

【0065】本発明においては、前記第2の配線基板6
や、銅めっき配線層29は、第1の配線基板1上の全面
に積層されている必要はなく、所要の位置にのみ部分的
に積層するようにしてもよい。部分的に積層されたもの
は、マルチチップモジュール(MCM)や、半導体パッ
ケージのいわゆる多面取り用配線基板などとして有用で
ある。
In the present invention, the second wiring board 6
Alternatively, the copper plating wiring layer 29 does not need to be laminated on the entire surface of the first wiring substrate 1, but may be partially laminated only at a required position. The partially laminated structure is useful as a multi-chip module (MCM), a so-called multi-chip wiring board for a semiconductor package, or the like.

【0066】以下、本発明の半導体装置について説明す
る。
Hereinafter, the semiconductor device of the present invention will be described.

【0067】図9は、本発明の半導体装置の一例の半導
体パッケージを概略的に示す図である。
FIG. 9 is a diagram schematically showing a semiconductor package as an example of the semiconductor device of the present invention.

【0068】この半導体パッケージは、図1に示した本
発明の複合配線基板40に半導体素子41をフリップチ
ップ接続により搭載したBGAパッケージである。この
半導体素子41はベアチップであり、半導体素子に造り
こまれた集積回路と接続して半導体素子41上に配設さ
れた接続パッド42を備えている。
This semiconductor package is a BGA package in which a semiconductor element 41 is mounted on the composite wiring board 40 of the present invention shown in FIG. 1 by flip-chip connection. The semiconductor element 41 is a bare chip, and has a connection pad 42 provided on the semiconductor element 41 so as to be connected to an integrated circuit built in the semiconductor element.

【0069】複合配線基板40の第2の配線基板6に配
設された配線層9は、半導体素子41の接続パッド42
と対向する位置に接続パッドまたはビアランドを有して
いる。そして、半導体素子41の接続パッド42との間
には、例えばPb/Snの半田などにより形成された導
電性バンプ43によりフリップチップ接続されている。
一方、複合配線基板40の第1の配線基板1に配設され
た配線層3上には、半田ボール44がグリッドアレイ状
に配列するように設けられており、この半田ボール44
によりこの半導体パッケージはマザーボードなどの外部
回路と接続される。なお、45はソルダーレジストであ
る。
The wiring layer 9 provided on the second wiring board 6 of the composite wiring board 40 is connected to the connection pads 42 of the semiconductor element 41.
And connection vias or via lands at positions opposed to. The semiconductor element 41 is flip-chip connected to the connection pad 42 by, for example, a conductive bump 43 formed of Pb / Sn solder or the like.
On the other hand, on the wiring layer 3 provided on the first wiring board 1 of the composite wiring board 40, solder balls 44 are provided so as to be arranged in a grid array.
Thereby, the semiconductor package is connected to an external circuit such as a motherboard. Incidentally, 45 is a solder resist.

【0070】このような半導体パッケージにおいては、
例えば、接続パッド径150μm、L/Sが5μm/5μm
の半導体素子、接続パッド径200μm、L/Sが 20μm
/20μmの微細なルールの配線層、接続パッド径500μ
m、L/Sが 50μm/50μmの配線層、接続パッド径7
00μm、L/Sが200μm/200μmの実装面のように、
配線ルールが徐々に緩くなる半導体装置を得ることがで
きる。
In such a semiconductor package,
For example, connection pad diameter 150 μm, L / S is 5 μm / 5 μm
Semiconductor element, connection pad diameter 200μm, L / S is 20μm
/ 20μm fine rule wiring layer, connection pad diameter 500μ
m, L / S is 50μm / 50μm wiring layer, connection pad diameter 7
Like the mounting surface of 00 μm and L / S of 200 μm / 200 μm,
A semiconductor device in which wiring rules gradually become loose can be obtained.

【0071】図10(a)は、本発明の半導体装置の他
の例を概略的に示す上面図、また、(b)は、そのB-
B矢視断面図である。
FIG. 10A is a top view schematically showing another example of the semiconductor device of the present invention, and FIG.
FIG.

【0072】これらの図に示すように、この装置は、例
えば300mm〜500mm□の第1の配線基板1上の全面に絶縁
層11を設け、その半導体素子41搭載予定領域にのみ
微細な設計ルールが可能な第2の配線基板6を設け、さ
らにこれらの各第2の配線基板6上に、例えば30mm〜50
mm□の半導体素子41をフリップチップ接続により搭載
した構造となっている。
As shown in these figures, this device provides an insulating layer 11 on the entire surface of a first wiring board 1 of, for example, 300 mm to 500 mm square, and has fine design rules only in a region where a semiconductor element 41 is to be mounted. And a second wiring board 6 capable of being mounted on the second wiring board 6.
The semiconductor device 41 of mm □ is mounted by flip chip connection.

【0073】このような装置においては、微細な設計ル
ールが可能な第2の配線基板6を半導体素子41搭載予
定領域にのみ選択的に設けているので、図9に示した半
導体パッケージを低コストで製造することができる。
In such an apparatus, since the second wiring substrate 6 capable of fine design rules is selectively provided only in the area where the semiconductor element 41 is to be mounted, the semiconductor package shown in FIG. Can be manufactured.

【0074】図11(a)は、本発明の半導体装置のさ
らに他の例を概略的に示す上面図である。
FIG. 11A is a top view schematically showing still another example of the semiconductor device of the present invention.

【0075】この例は、本発明の半導体装置をMCMに
適用した例で、例えば300mm〜500mm□の第1の配線基板
1上の全面に絶縁層11が設けられ、その各MCM形成
領域の半導体素子41搭載予定領域にのみ微細な設計ル
ールが可能な第2の配線基板6が設けられている。そし
て、これらの第2の配線基板6上に半導体素子41がフ
リップチップ接続により搭載されているとともに、他の
所要領域に抵抗器、コンデンサなどの他のチップ部品4
6が搭載されている。なお、図11(b)は、1MCM
形成領域を拡大して示した断面図で、また、符号47は
封止樹脂を示している。
This example is an example in which the semiconductor device of the present invention is applied to an MCM. For example, an insulating layer 11 is provided on the entire surface of a first wiring substrate 1 of 300 mm to 500 mm square, and a semiconductor in each MCM forming region is provided. The second wiring board 6 capable of fine design rules is provided only in the area where the element 41 is to be mounted. The semiconductor element 41 is mounted on the second wiring board 6 by flip-chip connection, and another chip component 4 such as a resistor or a capacitor is mounted on another required area.
6 is mounted. FIG. 11 (b) shows one MCM
FIG. 4 is an enlarged cross-sectional view of a formation region, and reference numeral 47 denotes a sealing resin.

【0076】このような装置においても、微細な設計ル
ールが可能な第2の配線基板6を所要の半導体素子41
搭載予定領域にのみ選択的に設けているので、微細なピ
ッチで多数の接続端子が配設された半導体素子を搭載し
たMCMを低コストで製造することができる。
In such an apparatus as well, the second wiring board 6, which allows fine design rules, is connected to the required semiconductor element 41.
Since it is selectively provided only in the mounting area, it is possible to manufacture at low cost an MCM on which a semiconductor element on which a large number of connection terminals are arranged at a fine pitch is mounted.

【0077】なお、上記の例では、いずれも半導体素子
41がフリップチップ接続により搭載されているが、ワ
イヤボンディングなどの他の方法を用いてもよい。ま
た、図6で説明したような配線基板に半導体素子41を
搭載する構成、すなわち、第1の配線基板1上に、異方
性の導電ペーストや異方性の導電シートなどの異方性導
電材料からなる絶縁層を設け、その上に、銅めっきによ
り形成された配線層を形成して、半導体素子41を搭載
する構成としてもよい。さらに、図10および図11に
示す例においては、接合の問題はあるものの、第2の配
線基板6に代えて、絶縁性フィルムの表面に配線層を形
成したフレキシブル基板を用いるようにしてもよい。
In each of the above examples, the semiconductor element 41 is mounted by flip chip connection, but other methods such as wire bonding may be used. In addition, a configuration in which the semiconductor element 41 is mounted on the wiring board as described in FIG. 6, that is, an anisotropic conductive paste such as an anisotropic conductive paste or an anisotropic conductive sheet is formed on the first wiring board 1. A configuration in which an insulating layer made of a material is provided, and a wiring layer formed by copper plating is formed thereon, and the semiconductor element 41 may be mounted. Further, in the examples shown in FIGS. 10 and 11, although there is a problem of bonding, a flexible substrate having a wiring layer formed on the surface of an insulating film may be used instead of the second wiring substrate 6. .

【0078】このように本発明の複合配線基板では、導
電性バンプ5により、微細なパターンとの層間接続に対
応することができる。したがって、本発明の半導体パッ
ケージでは、より集積度の高い、接続パッド42の配設
密度の高い半導体素子を搭載することができる。
As described above, in the composite wiring board of the present invention, the conductive bumps 5 can cope with an interlayer connection with a fine pattern. Therefore, in the semiconductor package of the present invention, it is possible to mount a semiconductor element having a higher degree of integration and a higher density of arrangement of the connection pads 42.

【0079】[0079]

【実施例】以下、本発明の具体的な実施例を記載する
が、本発明はこのような実施例に限定されるものでない
ことはいうまでもない。
EXAMPLES Hereinafter, specific examples of the present invention will be described. However, it goes without saying that the present invention is not limited to such examples.

【0080】実施例 厚さ35μmの銅箔上に、直径0.3mm の穴が形成されたメ
タルスクリーンを位置合わせして配置し、銀粉およびフ
ェノール樹脂からなる導電性ペーストを印刷し、乾燥さ
せた。この工程を必要に応じてさらに繰り返し、底面の
直径 0.3mm、高さ 0.3mmの円錐状の導電性バンプを形成
した。
Example A metal screen having a hole having a diameter of 0.3 mm was aligned and placed on a copper foil having a thickness of 35 μm, and a conductive paste composed of silver powder and a phenol resin was printed and dried. This step was further repeated as necessary to form a conical conductive bump having a bottom surface diameter of 0.3 mm and a height of 0.3 mm.

【0081】次いで、銅箔の導電性バンプ形成面に、厚
さ0.1mm のガラスエポキシ系プリプレグを位置合わせし
て積層配置し、加熱加圧して、導電性バンプの先端がガ
ラスエポキシ系プリプレグを貫通して突出した積層体を
得た。
Next, a glass epoxy prepreg having a thickness of 0.1 mm was aligned and laminated on the conductive bump forming surface of the copper foil, and heated and pressed so that the tip of the conductive bump penetrated the glass epoxy prepreg. Thus, a protruding laminate was obtained.

【0082】さらに、導電性バンプの先端が突出したガ
ラスエポキシ系プリプレグ上に、厚さ35μmの銅箔を位
置合わせして積層配置し、加熱加圧して、両面銅張積層
板を得た。
Further, a copper foil having a thickness of 35 μm was positioned and laminated on a glass epoxy prepreg from which the tips of the conductive bumps protruded, and heated and pressed to obtain a double-sided copper-clad laminate.

【0083】この両面銅張積層板両面の銅箔に、フォト
エッチング処理を施してパターニングを行い、両面に配
線層(S/H=50μm/50μm)を有する配線基板を得
た。
The copper foil on both sides of this double-sided copper-clad laminate was subjected to photoetching treatment and patterning to obtain a wiring board having a wiring layer (S / H = 50 μm / 50 μm) on both sides.

【0084】続いて、この配線基板上に、銀粉およびフ
ェノール樹脂からなる導電性ペーストを前記と同様にし
てスクリーン印刷して、底面の直径 0.2mm、高さ 0.2mm
の円錐状の導電性バンプを形成した後、この導電性バン
プ形成面に、厚さ0.1mmのガラスエポキシ系プリプレグ
を位置合わせして積層配置し、加熱加圧して、導電性バ
ンプの先端がガラスエポキシ系プリプレグを貫通して突
出した積層体を得た。
Subsequently, a conductive paste composed of silver powder and a phenol resin was screen-printed on the wiring board in the same manner as described above, so that the bottom surface was 0.2 mm in diameter and 0.2 mm in height.
After forming a conical conductive bump, a 0.1 mm thick glass epoxy prepreg is laminated and placed on the conductive bump formation surface, and heated and pressed to make the tip of the conductive bump glass A laminate protruding through the epoxy prepreg was obtained.

【0085】また、これとは別に、厚さ100μmのステ
ンレス(SUS)板からなる支持体上に、めっきレジスト
のパターンを形成した後、厚さ30μm程度の銅めっきを
施し配線パターンを形成した。
Separately from this, a wiring pattern was formed by forming a plating resist pattern on a support made of a stainless steel (SUS) plate having a thickness of 100 μm, and then applying a copper plating having a thickness of about 30 μm.

【0086】次いで、この銅めっきパターン形成面に、
銀粉およびフェノール樹脂からなる導電性ペーストを前
記と同様にしてスクリーン印刷して、底面の直径 0.2m
m、高さ 0.2mmの円錐状の導電性バンプを形成した。
Next, on this copper plating pattern forming surface,
A conductive paste consisting of silver powder and a phenolic resin was screen-printed in the same manner as above, and the bottom diameter was 0.2 m
A conical conductive bump having a height of 0.2 mm and a height of 0.2 mm was formed.

【0087】さらに、この導電性バンプ形成面に、厚さ
0.1mmのガラスエポキシ系プリプレグを位置合わせして
積層配置し、加熱加圧して、導電性バンプの先端がガラ
スエポキシ系プリプレグを貫通して突出した積層体を得
た。
Further, the thickness of the conductive bump formation surface is
A 0.1 mm glass epoxy prepreg was aligned and laminated, and heated and pressed to obtain a laminate in which the tips of the conductive bumps protruded through the glass epoxy prepreg.

【0088】導電性バンプの先端が突出したガラスエポ
キシ系プリプレグ上に、前記と同様にして厚さ20μm程
度の銅めっきパターンを形成した厚さ100μmのステン
レス(SUS)板からなる支持体を、パターン形成面をプ
リプレグ側に向けて、位置合わせして積層し、加熱加圧
した後、支持体を剥離して、両面に配線層(S/H=20
μm/20μm)を有する配線基板を得た。
A support made of a 100 μm-thick stainless steel (SUS) plate having a copper plating pattern having a thickness of about 20 μm formed on After forming and laminating with the forming surface facing the prepreg side, heating and pressurizing, the support is peeled off, and the wiring layers (S / H = 20
μm / 20 μm).

【0089】この後、この配線基板を前記積層体の導電
性バンプの先端が突出したガラスエポキシ系プリプレグ
面上に位置合わせして積層配置し、加熱加圧して、複合
配線基板を作製した。
Thereafter, the wiring substrate was aligned and laminated on the glass epoxy prepreg surface from which the tips of the conductive bumps of the laminate protruded, and heated and pressed to produce a composite wiring substrate.

【0090】得られた複合配線基板は、層間剥離するこ
ともなく、接続パッドが約0.35mmピッチで900 個フルグ
リッドで配設されている半導体素子をフリップチップ接
続により搭載することができた。
In the obtained composite wiring board, a semiconductor element having 900 full-grid connection pads at a pitch of about 0.35 mm could be mounted by flip-chip connection without delamination.

【0091】[0091]

【発明の効果】以上説明したように本発明の複合配線基
板によれば、集積度が高く、接続端子の配設密度が高い
半導体素子を搭載することができ、小型でかつ薄型の半
導体装置を得ることができる。
As described above, according to the composite wiring board of the present invention, a semiconductor element having a high degree of integration and a high density of connection terminals can be mounted, and a small and thin semiconductor device can be provided. Obtainable.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の複合配線基板の一例を概略的に示す断
面図。
FIG. 1 is a sectional view schematically showing an example of a composite wiring board according to the present invention.

【図2】本発明の複合配線基板の他の例を概略的に示す
断面図。
FIG. 2 is a sectional view schematically showing another example of the composite wiring board of the present invention.

【図3】図1に示す複合配線基板の製造方法の一例を説
明するための図。
FIG. 3 is a diagram for explaining an example of a method of manufacturing the composite wiring board shown in FIG.

【図4】本発明の複合配線基板に用いられる配線基板の
一例の製造方法を説明するための図。
FIG. 4 is a view for explaining a method of manufacturing an example of a wiring board used for the composite wiring board of the present invention.

【図5】本発明の複合配線基板に用いられる配線基板の
他の例の製造方法を説明するための図。
FIG. 5 is a diagram illustrating a method of manufacturing another example of a wiring board used for the composite wiring board of the present invention.

【図6】本発明の複合配線基板のさらに他の例を概略的
に示す断面図。
FIG. 6 is a sectional view schematically showing still another example of the composite wiring board of the present invention.

【図7】異方性導電材料による配線層間の電気的導通を
概念的に断面図。
FIG. 7 is a cross-sectional view conceptually showing electrical conduction between wiring layers made of an anisotropic conductive material.

【図8】図6に示す複合配線基板の製造方法の一例を説
明するための図。
FIG. 8 is a view for explaining an example of a method of manufacturing the composite wiring board shown in FIG. 6;

【図9】本発明の半導体パッケージの一例を概略的に示
す図。
FIG. 9 is a view schematically showing an example of a semiconductor package of the present invention.

【図10】本発明の半導体装置の他の例を概略的に示す
図で、(a)は上面図、(b)はそのB-B矢視断面図。
10A and 10B are diagrams schematically showing another example of the semiconductor device of the present invention, wherein FIG. 10A is a top view, and FIG. 10B is a cross-sectional view taken along the line BB.

【図11】本発明の半導体装置のさらに他の例を概略的
に示す図で、(a)は上面図、(b)はその要部拡大断面
図。
FIGS. 11A and 11B are diagrams schematically showing still another example of the semiconductor device of the present invention, wherein FIG. 11A is a top view and FIG.

【符号の説明】[Explanation of symbols]

1………第1の配線基板 2、2a、2b、2c、
7、11………絶縁層 1………絶縁層 3、4、13、14………配線層 5、10、12、26………導電性バンプ 8、9、29………銅めっき配線層 15、17……
…銅箔 16、18、23………絶縁性シート 20、25、
30………支持体 21、24、31………銅めっきパターン 32……
…導電性シート 40………複合配線基板 41………半導体素子
1. First wiring board 2, 2a, 2b, 2c,
7, 11 insulating layer 1 insulating layer 3, 4, 13, 14 wiring layer 5, 10, 12, 26 conductive bump 8, 9, 29 copper plating wiring Layers 15, 17 ...
... Copper foil 16, 18, 23 ... Insulating sheet 20, 25,
30 Supports 21, 24, 31 Copper plating pattern 32
... conductive sheet 40 ... composite wiring board 41 ... semiconductor element

フロントページの続き (72)発明者 関根 典昭 東京都府中市東芝町1番地 株式会社東芝 府中工場内 (72)発明者 福岡 義孝 東京都府中市東芝町1番地 株式会社東芝 府中工場内 Fターム(参考) 5E317 AA24 BB01 BB02 BB03 BB12 BB13 BB14 BB15 BB16 BB17 BB18 BB24 BB25 CC22 CC25 CC31 CD11 CD15 CD18 CD21 CD25 CD32 CD34 GG03 GG14 5E346 AA02 AA06 AA12 AA43 CC02 CC03 CC04 CC09 CC10 CC13 CC21 CC31 CC32 CC35 CC36 CC37 CC38 CC39 CC40 DD22 DD32 DD34 EE31 FF01 FF18 FF22 GG02 GG06 GG09 GG15 GG17 GG19 GG28 HH25 HH26Continued on the front page (72) Inventor Noriaki Sekine 1 Toshiba-cho, Fuchu-shi, Tokyo Inside the Toshiba Fuchu Plant Co., Ltd. (72) Inventor Yoshitaka Fukuoka 1-Toshiba-cho, Fuchu-shi Tokyo Prefecture F-term in the Toshiba Fuchu Plant (reference) ) 5E317 AA24 BB01 BB02 BB03 BB12 BB13 BB14 BB15 BB16 BB17 BB18 BB24 BB25 CC22 CC25 CC31 CD11 CD15 CD18 CD21 CD25 CD32 CD34 GG03 GG14 5E346 AA02 AA06 AA12 AA43 CC02 CC03 CC38 CC38 CC32 CC38 CC38 EE31 FF01 FF18 FF22 GG02 GG06 GG09 GG15 GG17 GG19 GG28 HH25 HH26

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 リジッドな絶縁層の両面に配線層を備え
てなる第1の配線基板と、リジッドな絶縁層の両面に導
体めっき配線層を備えてなる第2の配線基板と、前記第
1および第2の配線基板に挟持され、対向する前記第1
の配線基板の配線層と前記第2の配線基板の配線層とを
電気的に接続する層間接続部を備えてなる絶縁層とを具
備することを特徴とする複合配線基板。
A first wiring board having wiring layers on both surfaces of a rigid insulating layer; a second wiring board having conductor plating wiring layers on both surfaces of the rigid insulating layer; And the first wiring board sandwiched and opposed to the second wiring board.
A composite wiring board comprising: an insulating layer provided with an interlayer connecting portion for electrically connecting the wiring layer of the wiring board to the wiring layer of the second wiring board.
【請求項2】 前記第2の配線基板の複数の配線層は、
これらの配線層間を絶縁する絶縁層に配設された導電性
バンプにより層間接続されていることを特徴とする請求
項1記載の複合配線基板。
2. The method according to claim 1, wherein the plurality of wiring layers of the second wiring board include:
2. The composite wiring board according to claim 1, wherein the wiring layers are connected to each other by conductive bumps provided on an insulating layer insulating the wiring layers.
【請求項3】 前記第1および第2の配線基板に挟持さ
れた前記絶縁層の層間接続部は、前記絶縁層を貫通する
ように配設された導電性バンプからなることを特徴とす
る請求項1または2記載の複合配線基板。
3. An interlayer connecting portion of the insulating layer sandwiched between the first and second wiring boards is made of a conductive bump disposed so as to penetrate the insulating layer. Item 3. The composite wiring board according to item 1 or 2.
【請求項4】 前記第1の配線基板の配線層の配線幅/
配線間(line/space)が50μm/50μm以上であり、前
記第2の配線基板の配線層の配線幅/配線間(Line/Spa
ce)が30μm/30μm以下であることを特徴とする請求
項1乃至3のいずれか 1項記載の複合配線基板。
4. The wiring width of the wiring layer of the first wiring board /
The distance between lines (line / space) is 50 μm / 50 μm or more, and the wiring width / interval (Line / Spa) of the wiring layer of the second wiring board is used.
4. The composite wiring board according to claim 1, wherein ce) is 30 μm / 30 μm or less.
【請求項5】 リジッドな絶縁層の両面に配線層を備え
てなる配線基板と、前記配線層の一方の形成面上に絶縁
層を介して一体に配設されるとともに前記一方の配線層
に電気的に接続された導体めっき配線層を具備したこと
を特徴とする複合配線基板。
5. A wiring board having a wiring layer provided on both surfaces of a rigid insulating layer, and one of the wiring layers is provided integrally on one surface of the wiring layer with an insulating layer interposed therebetween. A composite wiring board comprising a conductor plating wiring layer electrically connected.
【請求項6】 前記導体めっき配線層と前記配線基板と
の間に介在する絶縁層は、異方性導電材料からなること
を特徴とする請求項5記載の複合配線基板。
6. The composite wiring board according to claim 5, wherein the insulating layer interposed between the conductive plating wiring layer and the wiring board is made of an anisotropic conductive material.
【請求項7】 前記配線基板の配線層と前記導体めっき
配線層との電気的接続は、これらの配線層間を絶縁する
前記絶縁層を貫通するように配設された導電性バンプに
よることを特徴とする請求項5記載の複合配線基板。
7. An electrical connection between the wiring layer of the wiring board and the conductive plating wiring layer is provided by a conductive bump disposed so as to penetrate the insulating layer that insulates the wiring layers. The composite wiring board according to claim 5, wherein
【請求項8】 請求項1乃至7のいずれか 1項記載の複
合配線基板と、この複合配線基板に搭載された少なくと
も 1個の半導体素子を具備することを特徴とする半導体
装置。
8. A semiconductor device, comprising: the composite wiring board according to claim 1; and at least one semiconductor element mounted on the composite wiring board.
【請求項9】 リジッドな絶縁層の両面に配線層を備え
てなる第1の配線基板の前記一方の配線層上の所定位置
に突起状の導電性バンプを形成する工程と、 前記導電性バンプ形成面上に絶縁シートおよびリジッド
な絶縁層の両面に導体めっき配線層を備えてなる第2の
配線基板を順に積層する工程と、 前記積層体を加圧して一体化するとともに、前記導電性
バンプの先端を前記絶縁シートを貫通させて前記第2の
配線基板の対向する導体めっき配線層に接合させる工程
とを有することを特徴とする複合配線基板の製造方法。
9. A step of forming a protruding conductive bump at a predetermined position on said one wiring layer of a first wiring substrate having wiring layers on both surfaces of a rigid insulating layer; A step of sequentially laminating a second wiring board comprising a conductive plating wiring layer on both sides of an insulating sheet and a rigid insulating layer on a forming surface; And bonding the leading end of the second wiring board to the opposing conductor plating wiring layer of the second wiring board by penetrating the insulating sheet.
【請求項10】 第1および第2の支持体上にそれぞれ
所要の第1および第2の導体めっきパターンを形成する
工程と、前記第1のパターン上の所定位置に突起状の導
電性バンプを形成する工程と、前記導電性バンプ形成面
上に絶縁シートおよび導体めっきパターンが形成された
前記第2の支持体を導体めっきパターン側を前記導電性
バンプ形成面に向けて順に積層する工程と、前記積層体
を加圧して一体化するとともに、前記導電性バンプの先
端を前記絶縁シートを貫通させて前記第2の支持体の対
向する導体めっきパターンに接合させる工程と、前記一
体化された積層体から第1および第2の支持体を剥離し
て前記第2の配線基板を作製する工程とをさらに有する
ことを特徴とする請求項9記載の複合配線基板の製造方
法。
10. A step of forming required first and second conductor plating patterns on the first and second supports, respectively, and forming projecting conductive bumps at predetermined positions on the first pattern. Forming, and a step of sequentially laminating the second support having an insulating sheet and a conductive plating pattern formed on the conductive bump forming surface with the conductive plating pattern side facing the conductive bump forming surface, Pressurizing and integrating the laminate, joining the tip of the conductive bump through the insulating sheet to join the opposing conductor plating pattern of the second support, 10. The method for manufacturing a composite wiring board according to claim 9, further comprising the step of: peeling the first and second supports from the body to produce the second wiring board.
JP25074699A 1999-09-03 1999-09-03 Complex wiring board and manufacture, wiring board used for the same and semiconductor device Pending JP2001077499A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25074699A JP2001077499A (en) 1999-09-03 1999-09-03 Complex wiring board and manufacture, wiring board used for the same and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25074699A JP2001077499A (en) 1999-09-03 1999-09-03 Complex wiring board and manufacture, wiring board used for the same and semiconductor device

Publications (1)

Publication Number Publication Date
JP2001077499A true JP2001077499A (en) 2001-03-23

Family

ID=17212432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25074699A Pending JP2001077499A (en) 1999-09-03 1999-09-03 Complex wiring board and manufacture, wiring board used for the same and semiconductor device

Country Status (1)

Country Link
JP (1) JP2001077499A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023228A (en) * 2001-07-05 2003-01-24 Sanyo:Kk Component mounting substrate having protrusions and recesses on the surface and its manufacturing method
JPWO2010134511A1 (en) * 2009-05-20 2012-11-12 日本電気株式会社 Semiconductor device and manufacturing method of semiconductor device
JP2014512695A (en) * 2011-04-21 2014-05-22 テセラ インコーポレイテッド Interposer with molded low CTE dielectric

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023228A (en) * 2001-07-05 2003-01-24 Sanyo:Kk Component mounting substrate having protrusions and recesses on the surface and its manufacturing method
JPWO2010134511A1 (en) * 2009-05-20 2012-11-12 日本電気株式会社 Semiconductor device and manufacturing method of semiconductor device
JP2014512695A (en) * 2011-04-21 2014-05-22 テセラ インコーポレイテッド Interposer with molded low CTE dielectric

Similar Documents

Publication Publication Date Title
JP3961092B2 (en) Composite wiring board, flexible substrate, semiconductor device, and method of manufacturing composite wiring board
KR100442215B1 (en) Printed wiring circuit multilayer assembly and manufacturing method thereof
JP3889856B2 (en) Method for manufacturing printed wiring board with protruding electrodes
JP5410660B2 (en) WIRING BOARD AND ITS MANUFACTURING METHOD, ELECTRONIC COMPONENT DEVICE AND ITS MANUFACTURING METHOD
JP3474937B2 (en) Method of manufacturing wiring board for mounting and method of manufacturing semiconductor package
JP4073945B1 (en) Manufacturing method of multilayer wiring board
JPH09116273A (en) Multilayered circuit board and its manufacture
US6147870A (en) Printed circuit assembly having locally enhanced wiring density
JP5172404B2 (en) Multilayer wiring board manufacturing method and multilayer wiring board intermediate product
WO2003032695A1 (en) Electrical circuit and method of formation
US10271430B2 (en) Printed wiring board having support plate and method for manufacturing printed wiring board having support plate
JP2008124459A (en) Manufacturing method of circuit board which has solder paste connection part
JP2001015920A (en) Multilayer printed wiring board and its manufacture
JP4694007B2 (en) Manufacturing method of three-dimensional mounting package
JPH10303561A (en) Multi-layer wiring board and its manufacture
JP2002319750A (en) Printed-wiring board, semiconductor device, and their manufacturing methods
JP3474936B2 (en) Printed wiring board for mounting and manufacturing method thereof
WO2013061500A1 (en) Flexible wiring board and method for manufacturing same
JP5432354B2 (en) Temporary board for manufacturing wiring board and method for manufacturing the same
JP2002151853A (en) Multilayer printed wiring board and manufacturing method thereof
JP2001077499A (en) Complex wiring board and manufacture, wiring board used for the same and semiconductor device
KR20080073648A (en) Multilayer wiring board and method of manufacturing the same
JP5340622B2 (en) Multilayer wiring board
JP2000156566A (en) Manufacture of printed wiring board, and manufacture of electronic parts mounting wiring board
JP2000068620A (en) Circuit substrate and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311