JP2001069677A - 電源供給装置およびその制御方法 - Google Patents
電源供給装置およびその制御方法Info
- Publication number
- JP2001069677A JP2001069677A JP23707199A JP23707199A JP2001069677A JP 2001069677 A JP2001069677 A JP 2001069677A JP 23707199 A JP23707199 A JP 23707199A JP 23707199 A JP23707199 A JP 23707199A JP 2001069677 A JP2001069677 A JP 2001069677A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- low
- circuit
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
対象機器の安定動作を実現した電源供給装置を提供す
る。 【解決手段】CPU20によりボルテージレギュレータ
120の切換回路36による帰還抵抗361の切り換え
を制御することにより、低電圧検出回路120から低電
圧検出信号が出力されている状態においてはボルテージ
レギュレータ30の目標基準電圧を低電圧検出回路12
0の開放電圧以上の電圧に設定し、低電圧検出回路12
0から出力されている低電圧検出信号が開放された場合
は、ボルテージレギュレータ110の目標基準電圧を低
電圧検出回路120の開放電圧以下の電圧に設定する。
Description
電源供給対象機器に安定化した電源を供給する電源供給
装置に関する。
からの給電により動作するように構成されている。そし
て、この種の給電を行う電源供給装置においては、電源
であるバッテリの出力電圧を一定の電圧に安定化して給
電するボルテージレギュレータと、携帯電話機等の誤動
作を防止するために、ボルテージレギュレータの出力電
圧を監視し、該ボルテージレギュレータの出力電圧が第
1の電圧以下に低下したときは低電圧検出信号を出力す
るとともに、該ボルテージレギュレータの出力電圧が前
記第1の電圧より大きい第2の電圧まで回復したときは
前記低電圧検出信号を開放する低電圧検出回路が設けら
れている。
である。
体を図示しない、例えば、携帯電話機に内蔵されるもの
で、電源となるバッテリ10、バッテリ10からの給電
により動作し、この携帯電話機の全体動作を統括制御す
るCPU(中央演算装置)20、バッテリ10の出力電
圧を所定の電圧に安定化してCPU20に供給するボル
テージレギュレータ30、ボルテージレギュレータ30
の出力電圧を監視し、ボルテージレギュレータ30の出
力電圧が所定の電圧(以下、検出電圧という)以下に低
下すると低電圧検出信号を上記CPU20に出力し、ボ
ルテージレギュレータ30の出力電圧が上記検出電圧よ
り大きい所定の電圧(以下、開放電圧という)まで回復
すると上記低電圧検出信号を開放する低電圧検出回路4
0、電源スイッチ50、コンデンサ60を具備して構成
される。
所定の基準電圧を発生する基準電源31、バッテリ10
の出力電圧を制御するFET(電界効果トランジスタ)
32、FET32の出力を帰還する帰還抵抗33a,3
3b、基準電源31から出力される基準電圧と帰還抵抗
33a,33bによる帰還電圧とを入力し、FET32
のゲートに制御信号を出力する差動アンプ34、電源ス
イッチ50のオンによりオンとなるスイッチ35を具備
して構成される。
電圧を発生する基準電源41、FET32の出力を帰還
するとともに、帰還電圧を検出電圧と開放電圧に切り替
えるヒステリシス回路42、基準電源41から出力され
る基準電圧とヒステリシス回路42により切り替えられ
る検出電圧または開放電圧とを比較するコンパレータ4
3、コンパレータ43の出力を入力する第1のインバー
タ44、第2のインバータ45、第2のインバータ45
の出力を入力し、CPU20に対して低電圧検出信号を
出力するFET46、47を具備して構成される。
タ30の差動アンプ34からは、基準電源31から出力
される基準電圧と帰還抵抗33a,33bによる帰還電
圧との差電圧が無くなるような電圧が出力され、この差
電圧がFET32のゲートに加えられ、これにより所定
の電圧に安定化された電圧がCPU20に供給される。
常の状態において、ヒステリシス回路42は、図3に示
すように検出電圧側を選択するように切り替えられてお
り、この状態において、FET32の出力電圧が所定の
検出電圧以上であれば、コンパレータ43からハイレベ
ルの信号が出力されており、これにより第2のインバー
タ45の出力はハイレベルとなって、FET46はオ
ン、FET47はオフになり、CPU20にはハイレベ
ルの開放信号が加えられている。
の検出電圧以下に低下すると、コンパレータ44の出力
はローレベルとなり、これにより第2のインバータ45
の出力はローレベルとなって、FET46はオフ、FE
T47はオンになり、CPU20にはローレベルの低電
圧検出信号が加えられる。
放電圧側を選択するように切り替えられる。そして、こ
の状態において、FET32の出力電圧が所定の開放電
圧まで回復すると、コンパレータ44の出力はローレベ
ルとなり、これにより第2のインバータ47の出力はハ
イレベルとなって、FET46はオンになり、CPU2
0にはハイレベルの開放信号が加えられる。
おいては、電源供給対象機器である携帯電話機等の低消
費電力化設計のために、ボルテージレギュレータ30の
出力電圧は、CPU20が正常に動作する必要最低限の
電圧になるように、帰還抵抗33a,33bの抵抗値が
設定されている。
30から出力される電圧が低電圧検出回路40の開放電
圧より低くなるように設定されると、例えば、電源スイ
ッチ50のオン時に、一旦低電圧検出回路40が低電圧
を検出すると、これを解除することができなくなるとい
う不都合が生じる。
出回路40の開放電圧を下げると、電源10の電圧が十
分に回復していない状態で、低電圧検出が解除されるこ
とになり、この場合は、再び低電圧検出が行われ、これ
が繰り返されるという別の不都合が発生する。
電源供給装置においては、ボルテージレギュレータ30
の出力電圧がCPU20が正常に動作する必要最低限の
電圧になるように、帰還抵抗33a,33bの抵抗値を
設定すると、一旦低電圧検出回路40が低電圧を検出し
た後、これを解除することができなくなるという不都合
が生じ、また、この不都合を解決すべく、低電圧検出回
路40の開放電圧を下げると、電源10の電圧が十分に
回復していない状態で、低電圧検出が解除されることに
なり、この場合は、再び低電圧検出が行われ、これが繰
り返されるという別の不都合が発生するという問題があ
った。そこで、この発明は、低消費電力化を可能にする
とともに、電源供給対象機器の安定動作を実現した電源
供給装置を提供することを目的とする。
め、請求項1記載の発明は、電源から供給される電圧を
所定の目標基準電圧に安定化して対象機器に供給するボ
ルテージレギュレータと、前記ボルテージレギュレータ
の出力電圧を監視し、該ボルテージレギュレータの出力
電圧が検出電圧以下に低下したときは低電圧検出信号を
前記対象機器に出力するとともに該ボルテージレギュレ
ータの出力電圧が前記第1の電圧より大きい開放電圧ま
で回復したときは前記対象機器に出力していた前記低電
圧検出信号を開放する低電圧検出回路とを具備する電源
供給装置において、前記ボルテージレギュレータは、前
記目標基準電圧を前記低電圧検出回路の検出出力に対応
して切り換える基準電圧設定手段を具備することを特徴
とする電源供給装置。
載の発明において、前記基準電圧設定手段は、前記低電
圧検出回路から前記低電圧検出信号が出力されている状
態においては前記目標基準電圧を前記開放電圧以上の電
圧に設定し、前記低電圧検出回路から出力されている前
記低電圧検出信号が開放された場合は、前記目標基準電
圧を前記開放電圧以下の電圧に設定することを特徴とす
る。
載の発明において、前記ボルテージレギュレータは、基
準電圧源と、前記ボルテージレギュレータ出力電圧を帰
還する帰還抵抗と、前記基準電圧源の出力電圧と前記帰
還抵抗を介する帰還電圧との差電圧が無くなるような電
圧を出力する差動増幅器と前記差動増幅器の出力に基づ
き前記電源の出力電圧を制御する電圧制御手段とを具備
し、前記基準電圧設定手段は、前記帰還抵抗を切り換え
る切換回路を具備することを特徴とする。
れる電圧を所定の目標基準電圧に安定化して対象機器に
供給するボルテージレギュレータと、前記ボルテージレ
ギュレータの出力電圧を監視し、該ボルテージレギュレ
ータの出力電圧が検出電圧以下に低下したときは低電圧
検出信号を前記対象機器に出力するとともに該ボルテー
ジレギュレータの出力電圧が前記第1の電圧より大きい
開放電圧まで回復したときは前記対象機器に出力してい
た前記低電圧検出信号を開放する低電圧検出回路とを具
備する電源供給装置の制御方法において、前記低電圧検
出回路から前記低電圧検出信号が出力されている状態に
おいては前記ボルテージレギュレータの前記目標基準電
圧を前記開放電圧以上の電圧に設定し、前記低電圧検出
回路から出力されている前記低電圧検出信号が開放され
た場合は、前記ボルテージレギュレータの前記目標基準
電圧を前記開放電圧以下の電圧に設定することを特徴と
する。
装置の実施の形態を添付図面を参照して詳細に説明す
る。
一実施形態の概略構成を示すブロック図である。なお、
図1において、図3に示した従来装置と同一の機能を有
する部分には説明の便宜上図3に用いた符号と同一の符
号を付する。
は、図3に示した電源供給装置1と同様に、全体を図示
しない、例えば、携帯電話機に内蔵されるもので、電源
となるバッテリ10、バッテリ10からの給電により動
作し、この携帯電話機の全体動作を統括制御するCPU
(中央演算装置)20、バッテリ10の出力電圧を所定
の電圧に安定化してCPU20に供給するボルテージレ
ギュレータ110、ボルテージレギュレータ110の出
力電圧を監視し、ボルテージレギュレータ110の出力
電圧が所定の電圧(検出電圧)以下に低下すると低電圧
検出信号を上記CPU20に出力し、ボルテージレギュ
レータ110の出力電圧が上記検出電圧より大きい所定
の電圧(開放電圧)まで回復すると上記低電圧検出信号
を開放する低電圧検出回路120、電源スイッチ50、
コンデンサ60を具備して構成される。
は、所定の基準電圧を発生する基準電圧源31、バッテ
リ10の出力電圧を制御するFET(電界効果トランジ
スタ)32、FET32の出力を帰還する帰還抵抗36
1およびこの帰還抵抗361の抵抗値を切り換える切換
スイッチ362からなる切換回路36、基準電圧源31
から出力される基準電圧と切換回路36から出力される
帰還電圧とを入力し、FET32のゲートに制御信号を
出力する差動アンプ34、電源スイッチ50のオンによ
りオンとなるスイッチ35を具備して構成される。
準電圧を発生する基準電圧源41、FET32の出力を
帰還するとともに、帰還電圧を検出電圧と開放電圧に切
り替えるヒステリシス回路42、基準電圧源41から出
力される基準電圧とヒステリシス回路42により切り替
えられる検出電圧または開放電圧とを比較するコンパレ
ータ43、コンパレータ43の出力を入力する第1のイ
ンバータ44、第2のインバータ45、第2のインバー
タ45の出力を入力し、CPU20に対して低電圧検出
信号を出力するFET46、47を具備して構成され
る。
タ110の差動アンプ34からは、基準電圧源31から
出力される基準電圧と切換回路36から出力される帰還
電圧との差電圧が無くなるような電圧が出力され、この
電圧がFET32のゲートに加えられる。
ET32により所定の電圧に安定化されてCPU20に
供給される。ここで、切換回路36は、切換スイッチ3
62により帰還抵抗361を切り換えることができるよ
うに構成されているので、この切換回路36による帰還
抵抗361の切り換えにより、ボルテージレギュレータ
110の目標出力電圧を可変することができる。
切換回路36による帰還抵抗361の切り換えがボルテ
ージレギュレータ110の出力を低電圧検出回路120
の開放電圧より低くなるように切り換えられていると、
低電圧検出回路40では低電圧検出信号を開放すること
はできない。
10の切換回路36における帰還抵抗361は、ボルテ
ージレギュレータ110の出力が低電圧検出回路120
の開放電圧より十分高くなるように設定される。
レギュレータ110の出力電圧は高くなって、省電力化
ができない。そこで、低電圧検出回路120からの低電
圧検出信号の開放が行われると、CPU20は、ボルテ
ージレギュレータ110の出力電圧がCPU20が正常
に動作する必要最低限の電圧になるように、切換回路3
6における帰還抵抗361の切り換えを制御する。
PU20によりボルテージレギュレータ120の切換回
路36による帰還抵抗361の切り換えを制御すること
により、低電圧検出回路120から低電圧検出信号が出
力されている状態においてはボルテージレギュレータ3
0の目標基準電圧を低電圧検出回路120の開放電圧以
上の電圧に設定し、低電圧検出回路120から出力され
ている低電圧検出信号が開放された場合は、ボルテージ
レギュレータ110の目標基準電圧を低電圧検出回路1
20の開放電圧以下の電圧に設定するように構成され
る。
還抵抗361および該帰還抵抗361の4箇所に接続さ
れたタップを切り換える切換スイッチ362から構成し
たが、これらの構成を半導体素子を用いて構成するよう
にしてもよい。
シス回路42も、同様に半導体素子を用いて構成するこ
とができる。
ス回路42は、CPU20により切り換え制御するよう
に構成したが、例えば、第1のインバータ44の出力に
基づき切り換えるように構成してもよい。
よび低電圧検出回路120の制御例を示すフローチャー
トである。
まず、低電圧検出回路120のヒステリシス回路42を
開放電圧側に切り換えることにより低電圧検出回路12
0のヒステリシス回路42を開放電圧側に設定する(ス
テップ201)。また、ボルテージレギュレータ110
の切換回路36による帰還抵抗361の切り換えを制御
することによりボルテージレギュレータ110の出力電
圧が低電圧検出回路120の開放電圧より十分に高くな
るように設定する(ステップ202)。
がなくなったか、すなわち、低電圧検出回路120から
開放信号が出力されているかを調べる(ステップ20
5)。ここで、低電圧検出回路120から検出出力がな
くなったと判断された場合は(ステップ203でYE
S)、ステップ204に進む。
110の切換回路36による帰還抵抗361の切り換え
を制御することによりボルテージレギュレータ110の
出力電圧をヒステリシス回路の開放電圧以下に設定す
る。
力が無ければ(ステップ205でNO)ステップ204
の状態を維持し、低電圧検出力があると判断されれば
(ステップ205でYES)ステップ201に戻る。
切換回路36による帰還抵抗361の切り換えにより、
ボルテージレギュレータ110の目標出力電圧を可変す
ることができるように構成したので、ボルテージレギュ
レータ110の出力電圧をCPU20が正常に動作する
必要最低限の電圧に制御することで低消費電力化を可能
にすることができ、また、低電圧検出回路120からの
低電圧検出信号を確実に解除することができるので、電
源供給対象機器の安定動作を実現することが可能にな
る。
ボルテージレギュレータの目標基準電圧を低電圧検出回
路の検出出力に対応して任意に切り換えることができる
ように構成したので、低消費電力化を可能にするととも
に、電源供給対象機器の安定動作を実現することができ
るという効果を奏する。
概略構成を示すブロック図である。
出回路120の制御例を示すフローチャートである。
Claims (4)
- 【請求項1】 電源から供給される電圧を所定の目標基
準電圧に安定化して対象機器に供給するボルテージレギ
ュレータと、 前記ボルテージレギュレータの出力電圧を監視し、該ボ
ルテージレギュレータの出力電圧が検出電圧以下に低下
したときは低電圧検出信号を前記対象機器に出力すると
ともに該ボルテージレギュレータの出力電圧が前記第1
の電圧より大きい開放電圧まで回復したときは前記対象
機器に出力していた前記低電圧検出信号を開放する低電
圧検出回路とを具備する電源供給装置において、 前記ボルテージレギュレータは、 前記目標基準電圧を前記低電圧検出回路の検出出力に対
応して切り換える基準電圧設定手段を具備することを特
徴とする電源供給装置。 - 【請求項2】 前記基準電圧設定手段は、 前記低電圧検出回路から前記低電圧検出信号が出力され
ている状態においては前記目標基準電圧を前記開放電圧
以上の電圧に設定し、前記低電圧検出回路から出力され
ている前記低電圧検出信号が開放された場合は、前記目
標基準電圧を前記開放電圧以下の電圧に設定することを
特徴とする請求項1記載の電源供給装置。 - 【請求項3】 前記ボルテージレギュレータは、 基準電圧源と、 前記ボルテージレギュレータ出力電圧を帰還する帰還抵
抗と、 前記基準電圧源の出力電圧と前記帰還抵抗を介する帰還
電圧との差電圧が無くなるような電圧を出力する差動増
幅器と前記差動増幅器の出力に基づき前記電源の出力電
圧を制御する電圧制御手段とを具備し、 前記基準電圧設定手段は、 前記帰還抵抗を切り換える切換回路を具備することを特
徴とする請求項1記載の電源供給装置。 - 【請求項4】 電源から供給される電圧を所定の目標基
準電圧に安定化して対象機器に供給するボルテージレギ
ュレータと、前記ボルテージレギュレータの出力電圧を
監視し、該ボルテージレギュレータの出力電圧が検出電
圧以下に低下したときは低電圧検出信号を前記対象機器
に出力するとともに該ボルテージレギュレータの出力電
圧が前記第1の電圧より大きい開放電圧まで回復したと
きは前記対象機器に出力していた前記低電圧検出信号を
開放する低電圧検出回路とを具備する電源供給装置の制
御方法において、 前記低電圧検出回路から前記低電圧検出信号が出力され
ている状態においては前記ボルテージレギュレータの前
記目標基準電圧を前記開放電圧以上の電圧に設定し、前
記低電圧検出回路から出力されている前記低電圧検出信
号が開放された場合は、前記ボルテージレギュレータの
前記目標基準電圧を前記開放電圧以下の電圧に設定する
ことを特徴とする電源供給装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23707199A JP3742737B2 (ja) | 1999-08-24 | 1999-08-24 | 電源供給装置およびその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23707199A JP3742737B2 (ja) | 1999-08-24 | 1999-08-24 | 電源供給装置およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001069677A true JP2001069677A (ja) | 2001-03-16 |
JP3742737B2 JP3742737B2 (ja) | 2006-02-08 |
Family
ID=17009997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23707199A Expired - Fee Related JP3742737B2 (ja) | 1999-08-24 | 1999-08-24 | 電源供給装置およびその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3742737B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007110853A (ja) * | 2005-10-14 | 2007-04-26 | Mitsumi Electric Co Ltd | Acアダプタ、電子機器及び電源システム |
US7279879B2 (en) | 2003-07-31 | 2007-10-09 | Ricoh Company, Ltd. | Current waste suppressing power supply apparatus |
JP5921780B1 (ja) * | 2014-08-21 | 2016-05-24 | 三菱電機株式会社 | 電圧供給装置 |
-
1999
- 1999-08-24 JP JP23707199A patent/JP3742737B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7279879B2 (en) | 2003-07-31 | 2007-10-09 | Ricoh Company, Ltd. | Current waste suppressing power supply apparatus |
JP2007110853A (ja) * | 2005-10-14 | 2007-04-26 | Mitsumi Electric Co Ltd | Acアダプタ、電子機器及び電源システム |
JP5921780B1 (ja) * | 2014-08-21 | 2016-05-24 | 三菱電機株式会社 | 電圧供給装置 |
US9784597B2 (en) | 2014-08-21 | 2017-10-10 | Mitsubishi Electric Corporation | Voltage supply apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3742737B2 (ja) | 2006-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7957116B2 (en) | System and method for detection of multiple current limits | |
EP2082244B1 (en) | Current limit detector | |
US20040257151A1 (en) | Method and apparatus for dual output voltage regulation | |
US7512821B2 (en) | Power supply system and method for supplying power to CPU providing power saving mode | |
JP2001069677A (ja) | 電源供給装置およびその制御方法 | |
CN109753100B (zh) | 一种限流输出动态调整电路 | |
US7391343B2 (en) | Input device | |
US6538417B2 (en) | Voltage regulating device and process | |
JP2001236130A (ja) | 電源回路 | |
JP2001069676A (ja) | 電源供給装置 | |
JP2004159410A (ja) | 電源装置および電源制御方法 | |
JP2003271251A (ja) | ボルテージレギュレータ | |
JP2005050055A (ja) | 電源供給装置 | |
US20100295835A1 (en) | Voltage Boosting Circuit and Display Device Including the Same | |
JPH08186944A (ja) | 充電装置 | |
JP2005522142A5 (ja) | ||
JPH1090378A (ja) | 電池電圧検出機能付き携帯端末 | |
JPH07325112A (ja) | 負荷電流検出回路 | |
JPH08205400A (ja) | 電子機器類の電源供給回路 | |
JP2002246883A (ja) | オフセット付コンパレータ | |
JPH04190412A (ja) | マイクロコンピュータの電源供給装置 | |
JP2000209847A (ja) | 半導体集積回路 | |
JPH08102623A (ja) | 電力増幅器のバイアス回路 | |
JP2004259081A (ja) | 定電圧装置 | |
KR200181634Y1 (ko) | 휴대 전화 단말 장치의 전력단 전류 소모 감소 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051114 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
LAPS | Cancellation because of no payment of annual fees |