JP2001068819A - Judging method of defective printed board and mark used therefor - Google Patents

Judging method of defective printed board and mark used therefor

Info

Publication number
JP2001068819A
JP2001068819A JP23997499A JP23997499A JP2001068819A JP 2001068819 A JP2001068819 A JP 2001068819A JP 23997499 A JP23997499 A JP 23997499A JP 23997499 A JP23997499 A JP 23997499A JP 2001068819 A JP2001068819 A JP 2001068819A
Authority
JP
Japan
Prior art keywords
inspection
mark
circuit board
printed circuit
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23997499A
Other languages
Japanese (ja)
Other versions
JP3714828B2 (en
Inventor
Takafumi Ohata
孝文 大畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP23997499A priority Critical patent/JP3714828B2/en
Publication of JP2001068819A publication Critical patent/JP2001068819A/en
Application granted granted Critical
Publication of JP3714828B2 publication Critical patent/JP3714828B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To efficiently judge whether a printed board is defective or not in a manufacturing process and to quickly feed back data on a defective printed board to a production line, by a method wherein the conduction of a check record mark composed of through-hole patterns provided to the outer layer of the printed board and surface patterns which electrically connect the through- hole patterns is measured. SOLUTION: A check record mark 10 is composed of round lands 1 (1a, 1b, 1c, and 1d) formed of through holes pattern formed in blind holes which partially penetrate an insulating layer 5 including an adhesive layer or through holes penetrating through a waste part of a board, and surface patterns 2a, 2b, and 2c which are provided along a prescribed insulating layer 5 so as to electrically connect the adjacent round lands 1 together. The conduction of the check record mark 10 formed on the outer layer of the waste part of a board is measured. At this time, the surface configuration of a drill hole of a drill pit used when through holes are bored in a wiring layer is also tested.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、プリント基板の
製造工程における不良品を最終の電気チェッカーで確実
に検出し、特に工程別の不良品を即座に選別し、不良傾
向の分析、及び製造工程へのフィードバックを迅速に行
い、不良と判定されたプリント基板の流出を防止するプ
リント基板の不良判定方法及びこの判定に用いるマーク
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for detecting defective products in a printed circuit board manufacturing process with a final electric checker. The present invention relates to a method of determining a failure of a printed circuit board which promptly feeds back to a printed circuit board to prevent the printed circuit board determined to be defective from flowing out, and a mark used for this determination.

【0002】[0002]

【従来の技術】絶縁層と配線層を順次重ねて作製される
プリント基板の製造工程における不良品を検出する方法
として、配線層の回路ネットが適正に製造されているこ
とを検査する電気チェッカー検査や拡大鏡や顕微鏡を用
いた外観検査が一般に行われている。これらの検査は、
製造の過程で発覚した不良品については、プリント基板
のワークシート内の表面に、油性マーカーなどで不良該
当個所を示す×印を付けたり、不良を示すシールを貼り
つけたりし、最終の外観検査時に選別する方法がとられ
ている。
2. Description of the Related Art As a method of detecting a defective product in a manufacturing process of a printed circuit board manufactured by sequentially stacking an insulating layer and a wiring layer, an electric checker inspection for checking that a circuit net of the wiring layer is properly manufactured is performed. Inspection using a microscope or a magnifying glass or a microscope is generally performed. These tests are
Defective products discovered during the manufacturing process are marked on the surface of the worksheet of the printed circuit board in the worksheet with an oil mark or the like to indicate the defect, or a sticker indicating the defect is attached. The sorting method is adopted.

【0003】また、該当する不良基板の製品内にドリル
などで穴をあけ、最終の電気チェッカー検査で検出する
方法がとられている。外縁の形状が複雑なプリント基板
の場合、金型打ち抜きによる外形加工を行う外形打ち抜
き工程が2回以上含まれる場合も多くあるが、設定され
たすべての外形打ち抜きが行われずに検査工程に持ちこ
まれ、外観検査の漏れにより不良品が流出する事故が発
生し易い。
Further, a method has been adopted in which a hole is formed in a product of a corresponding defective board with a drill or the like, and a final electric checker inspection is performed. In the case of a printed circuit board with a complex outer edge shape, the outer shape punching step of performing the outer shape processing by die punching is often included twice or more, but it is brought into the inspection process without performing all the set outer shape punching In addition, an accident that a defective product flows out due to a leak in the appearance inspection is likely to occur.

【0004】[0004]

【発明が解決しようとする課題】工程途上で発覚した不
良品は、ワークシート内のプリント基板表面の不良該当
個所に油性マーカーなどで×印等を付けたり、不良を示
すシールを貼りつけたりして最終の外観検査時に選別さ
れる。しかし、このようなマーキングは、マーキング後
の製造工程において、物理的な研磨工程や、酸性または
アルカリ性の薬液、あるいは有機溶剤による処理等のさ
まざまな工程履歴を経ることによって油性マーカーによ
るマークが消去されたり、シールが剥がれ落ちたりし
て、電気回路のネットに影響のない不良品が、電気チェ
ッカー検査、外観検査を合格し、さらに良品として出荷
されるといった事故が発生する。また、油性マーカーに
よるマークやシールが残ったまま最終検査工程まで進ん
だ場合でも、油性マーカーによるマークやシールを外観
検査で見落とすことがあり、そのまま良品として出荷さ
れる事故も発生する。
Defective products discovered in the course of the process are marked with a cross mark or the like using an oil-based marker or the like, or a sticker indicating the defect is attached to a defective portion of the printed circuit board surface in the worksheet. It is sorted at the final appearance inspection. However, such a marking is erased by an oil-based marker through various process histories such as a physical polishing process, a treatment with an acidic or alkaline chemical solution, or an organic solvent in a manufacturing process after the marking. Defective products that do not affect the net of the electric circuit due to peeling or peeling off of the seal may pass the electric checker inspection and the appearance inspection, and may be shipped as non-defective products. Further, even when the process proceeds to the final inspection process with the marks and seals of the oily marker remaining, the marks and seals of the oily marker may be overlooked in the appearance inspection, and an accident of shipping as a non-defective product may occur.

【0005】上記した油性マーカーによるマークやシー
ル以外に、工程不良の基板にドリルなどで穴をあけて最
終の電気チェッカー検査でこのドリル穴の有無を検出す
る方法も用いられている。この場合には、電気チェッカ
ー検査で不良品の選別が確実に行われるが、電気チェッ
カー検査の結果では「オープン不良の多発」という結果
しか出ないため、電気チェッカー検査での検査効率が著
しく低下するばかりでなく、その不良品がどの製造工程
で発生したものかを判別することが困難となり、製造工
程への迅速なフィードバックが行えない。
[0005] In addition to the above-described marks and seals using an oil-based marker, a method is also used in which a hole is drilled in a substrate having a defective process and the presence or absence of the drill hole is detected in a final electric checker inspection. In this case, defective products are surely selected in the electric checker inspection, but the result of the electric checker inspection is only "frequent occurrence of open defects", so that the inspection efficiency in the electric checker inspection is significantly reduced. In addition, it is difficult to determine in which manufacturing process the defective product has occurred, and it is not possible to provide quick feedback to the manufacturing process.

【0006】一方、複数のプリント基板を1枚のキット
に仕上げるいわゆる「キット基板」、例えば、5台が1
キットになったプリント基板において、そのうちの1台
が工程途上で不良品となり、この不良品を判別するため
にキット基板にドリル等で孔をあけた場合、最終電気チ
ェッカー検査では、オープン不良が多発し、残りの4台
が良品かどうか判定できなくなってしまう。これを回避
するためには、キット基板内の5台の基板について、こ
れらを1台ずつ電気チェッカー検査にかけるしかなく、
作業効率が著しく低下する。
On the other hand, a so-called “kit board” for finishing a plurality of printed boards into one kit, for example, five
If one of the printed circuit boards in the kit becomes defective during the process and if a hole is made in the kit board with a drill or the like in order to identify the defective product, open defects occur frequently in the final electrical checker inspection. However, it becomes impossible to determine whether the remaining four units are non-defective. The only way to avoid this is to subject each of the five boards in the kit board to an electrical checker inspection.
Work efficiency is significantly reduced.

【0007】また、金型による外形打ち抜き工程が含ま
れる場合、特に2回以上の外形打ち抜き工程が含まれる
場合に、所定の外形打ち抜き工程が行われずに最終検査
工程まですすんだ基板は、その電気回路に不良個所がな
ければ、電気チェッカー検査には合格する。このような
基板は、その後の外観検査で打ち抜き不良品として選別
されることになるが、目視に頼る検査では、このような
不良品の流出を完全に防止することが困難である。
[0007] Further, when an outer shape punching process using a mold is included, especially when two or more outer shape punching processes are included, a substrate that has been subjected to a final inspection process without performing a predetermined outer shape punching process is subjected to the electrical inspection. If there are no defective parts in the circuit, the electric checker passes. Such a substrate will be selected as a punched defective product in a subsequent appearance inspection, but it is difficult to completely prevent such defective products from leaking out by a visual inspection.

【0008】この発明は、上記の問題点に鑑みてなされ
たものであり、プリント基板の製造の過程において発生
した不良品を確実にかつ効率よく判定するとともに、判
定結果を製造工程へ迅速にフィードバックできる不良判
定のための手法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and it is possible to reliably and efficiently determine a defective product generated in a process of manufacturing a printed circuit board, and to promptly feed back a result of the determination to a manufacturing process. It is an object of the present invention to provide a method for possible defect determination.

【0009】[0009]

【課題を解決するための手段】この発明によれば、絶縁
層と配線層を順次重ねて作製されるプリント基板の不良
判定方法であって、配線層を形成する際に、絶縁層を貫
通する複数のスルホールパターンと、これらのスルホー
ルパターンを絶縁層に沿って選択的に導通させる表面パ
ターンとからなる検査記録用マークを配線層の近傍に導
体パターンで形成し、次いで、各配線層を検査項目毎に
検査した際に、検査項目に対応して検査記録用マーク上
に予め設定された検査項目部位に、その検査結果をパタ
ーンの断線により記録し、作製されたプリント基板を検
査する際に、このプリント基板の外層の検査記録用マー
クの導通を測定することにより、プリント基板の内層の
配線層に関する検査結果を判定するプリント基板の不良
判定方法が提供される。
According to the present invention, there is provided a method for judging a failure of a printed circuit board which is manufactured by sequentially stacking an insulating layer and a wiring layer, wherein the wiring layer is formed by penetrating the insulating layer. A test recording mark composed of a plurality of through-hole patterns and a surface pattern for selectively conducting these through-hole patterns along the insulating layer is formed by a conductor pattern near the wiring layer, and then each wiring layer is inspected. When inspecting each time, when the inspection result is recorded in the inspection item part set in advance on the inspection recording mark corresponding to the inspection item by disconnection of the pattern, and when inspecting the manufactured printed circuit board, By measuring the continuity of the inspection recording mark on the outer layer of the printed circuit board, a method for determining a defect of the printed circuit board which determines the inspection result on the inner wiring layer of the printed circuit board is provided. That.

【0010】すなわち、それぞれの配線層を形成する際
に、検査記録用マークを、配線層の形成と略同時に導体
パターンで形成し、それぞれの検査記録用マークに断線
という容易に消去されない形態で検査結果を検査項目毎
に記録し、作製されたプリント基板の外層の検査記録用
マークから電気チェッカーを用いてプリント基板の内層
に封じ込まれた配線層の検査結果の記録を判定すること
ができる。検査結果は、検査項目毎に確実に記録される
ので、プリント基板の製造の過程において発生した不良
品を確実に選別できる。
That is, when forming each wiring layer, the inspection recording mark is formed by a conductor pattern substantially simultaneously with the formation of the wiring layer, and the inspection recording mark is disconnected so that the inspection recording mark is not easily erased. The result is recorded for each inspection item, and the recording of the inspection result of the wiring layer sealed in the inner layer of the printed circuit board can be determined from the inspection recording mark on the outer layer of the printed circuit board using an electric checker. Inspection results are reliably recorded for each inspection item, so that defective products generated in the course of manufacturing a printed circuit board can be reliably sorted out.

【0011】検査記録用マークが、配線層の形成と略同
時に形成され、さらに配線層の検査に用いる電気チェッ
カーを用いて検査記録用マークを検査できるので、不良
品の選別に要する時間及び検査用の部材を著しく節減す
ることができる。また、プリント基板の内層に封じ込ま
れた検査結果の記録を判定することにより、各製造工程
の不良傾向の分析が可能となり、その分析結果を製造工
程へ迅速にフィードバックできる。さらに、検査記録用
マークを電気チェッカー検査のネットデータに取り込む
ことにより、電気チェッカー検査でこれら不良品の流出
を確実に防止することができる。
The inspection recording mark is formed substantially simultaneously with the formation of the wiring layer, and the inspection recording mark can be inspected using an electric checker used for the inspection of the wiring layer. Can be significantly reduced. Further, by determining the record of the inspection result sealed in the inner layer of the printed circuit board, it is possible to analyze the tendency of failure in each manufacturing process, and the analysis result can be quickly fed back to the manufacturing process. Further, by incorporating the inspection record mark into the net data of the electric checker inspection, it is possible to reliably prevent the outflow of these defective products in the electric checker inspection.

【0012】この発明における検査項目部位のパターン
の断線は、検査結果に応じて検査記録用マーク上に付さ
れる検査記録用の「マーク」として機能するものであ
り、このマークを付すもの(検査員)と付されたマーク
を判定するもの(電気チェッカー検査のネットデータ)
との間で「マーク」としての断線のルールが、予め設定
されていれば、「不良」の項目に対応する部位に断線を
施してもよいし、「異常なし」の項目に対応する部位に
断線を施してもよい。
The disconnection of the pattern of the inspection item part in the present invention functions as an inspection recording "mark" to be added on the inspection recording mark in accordance with the inspection result. To judge the mark marked (member) (net data of electric checker inspection)
If a rule of disconnection as a “mark” is set in advance, a portion corresponding to the item of “defective” may be disconnected, or a portion corresponding to the item of “abnormal” may be disconnected. The wire may be disconnected.

【0013】検査項目部位のパターンの断線がドリル孔
で行われることにより、油性マーカーによるマークやシ
ールのような欠落がなく、かつパターンの断線が配線層
の形成工程に組み込まれることにより迅速なマーキング
が可能となる。さらに、ドリル孔が、各配線層を形成す
る際に用いられたドリルビットにより形成され、穿孔プ
リント基板の外層の検査記録用マークの導通を測定する
際に、このドリル孔の表面形状を観察して配線層のドリ
ル孔を判定することができる。これにより、配線層のド
リル孔の加工品質を判定して、その結果をドリルビット
の寿命の不良判定やドリルビットの材質、形状の改善等
にフィードバックすることができる。
[0013] The disconnection of the pattern at the inspection item portion is performed by the drill hole, so that there is no missing such as a mark or a seal by an oily marker, and the disconnection of the pattern is incorporated in the process of forming the wiring layer, so that quick marking is performed. Becomes possible. Furthermore, the drill hole is formed by the drill bit used when forming each wiring layer, and when measuring the conduction of the inspection record mark on the outer layer of the perforated printed circuit board, the surface shape of the drill hole is observed. Thus, a drill hole in the wiring layer can be determined. Thereby, the processing quality of the drill hole in the wiring layer can be determined, and the result can be fed back to the determination of the defect life of the drill bit, the improvement of the material and shape of the drill bit, and the like.

【0014】この発明における検査項目としては、絶縁
層に対する平面配線パターン形成、スルホール形成、ソ
ルダーレジスト、シンボル印刷、外形加工、表面処理の
工程についての項目を含む。検査項目部位は、配線層形
成用の導体パターンで検査記録用マークの近傍に付され
た識別パターンにより明示されるのが好ましい。
The inspection items according to the present invention include items relating to the steps of forming a plane wiring pattern on an insulating layer, forming through holes, solder resist, symbol printing, external processing, and surface treatment. The inspection item part is preferably specified by an identification pattern provided near the inspection recording mark in the conductor pattern for forming the wiring layer.

【0015】この発明におけるプリント基板は、複数の
プリント基板を1枚のキットに展開したキット板からな
るものが挙げられ、検査記録用マークが、キット板に展
開されたプリント基板のそれぞれに対応して形成される
ことが好ましい。これによって、プリント基板とその検
査記録用マークの対応が明確になり、錯誤のない判定が
可能になる。検査記録用マークのそれぞれが、絶縁層の
積層方向における同一位置に形成されることにより、基
板面に対して直交するスルホールパターンを検査記録用
マークとして形成することができ、電気チェッカー検査
での正確な判定が可能になる。
The printed circuit board according to the present invention includes a kit board in which a plurality of printed boards are developed into one kit, and an inspection record mark corresponds to each of the printed boards developed in the kit board. It is preferable to form it. As a result, the correspondence between the printed circuit board and the inspection record mark is clarified, and a judgment without error can be made. Since each of the inspection recording marks is formed at the same position in the laminating direction of the insulating layer, a through-hole pattern orthogonal to the substrate surface can be formed as the inspection recording mark, and the accuracy of the electric checker inspection can be improved. Judgment can be made.

【0016】この発明によれば、絶縁層と配線層を順次
重ねて作製されるプリント基板の検査結果を記録するた
めの検査記録用マークであって、検査記録用マークが、
各配線層を形成する際に配線層の近傍に導体パターンで
形成された、絶縁層を貫通する複数のスルホールパター
ンと、これらのスルホールパターンを絶縁層に沿って選
択的に導通させる表面パターンとからなり、配線層の検
査項目に対応した検査項目部位が検査記録用マーク上に
設定され、かつ配線層形成後の検査項目に対応する検査
結果が、検査項目部位のパターンの断線により記録され
たとき、作製されたプリント基板の外層の検査記録用マ
ークの導通を測定することにより、プリント基板の内層
の配線層に関する検査結果を判定可能なプリント基板の
検査記録用マークが提供される。
According to the present invention, an inspection recording mark for recording an inspection result of a printed board manufactured by sequentially stacking an insulating layer and a wiring layer, wherein the inspection recording mark is:
When forming each wiring layer, a plurality of through-hole patterns penetrating through the insulating layer formed by the conductor pattern near the wiring layer, and a surface pattern that selectively conducts these through-hole patterns along the insulating layer. When the inspection item part corresponding to the inspection item of the wiring layer is set on the inspection recording mark, and the inspection result corresponding to the inspection item after the wiring layer is formed is recorded by disconnection of the pattern of the inspection item part. By measuring the continuity of the inspection recording mark on the outer layer of the manufactured printed board, an inspection recording mark on the printed board that can determine the inspection result on the wiring layer on the inner layer of the printed board is provided.

【0017】検査記録用マークの具体例としては、スル
ホールパターンが、所定の間隔を有して形成された島状
の導体パターンからなり、表面パターンが、隣接する島
状のパターンを接続する線状の導体パターンからなるも
のが挙げられる。
As a specific example of the inspection recording mark, the through hole pattern is formed of an island-shaped conductor pattern formed at a predetermined interval, and the surface pattern is formed of a linear shape connecting adjacent island-shaped patterns. And a conductor pattern of the following.

【0018】この発明の別の観点によれば、絶縁層と配
線層を順次重ねて作製されるプリント基板の外形打ち抜
き工程を検査する方法であって、配線層を形成する際
に、打ち抜き予定部分を介して導通する打ち抜き検査用
マークを絶縁層上に導体パターンで形成し、打ち抜き工
程終了後に、打ち抜き検査用マークの導通を測定し、打
ち抜き不良を判定するプリント基板の不良判定方法が提
供される。この発明におけるプリント基板の外形打ち抜
き工程は、製品基板を捨て板部分と分離するミシン目状
の分離ラインや製品基板の固定のためのビス孔を形成す
るための打ち抜き、あるいは、製品基板の一部の輪郭を
補助的に修正するための打ち抜き等が含まれる。
According to another aspect of the present invention, there is provided a method for inspecting a contour punching process of a printed circuit board formed by sequentially stacking an insulating layer and a wiring layer, wherein a portion to be punched is formed when forming the wiring layer. The present invention provides a method of determining a printed circuit board defect by forming a punching inspection mark conducting through a conductive pattern on an insulating layer, measuring the continuity of the punching inspection mark after completion of the punching step, and determining a punching defect. . In the present invention, the outer shape punching process of the printed board is performed by punching for forming a perforated separation line for separating the product board from the discarded plate portion, forming a screw hole for fixing the product board, or a part of the product board. Punching for supplementarily correcting the contour of the image.

【0019】また、この発明によれば、絶縁層と配線層
を順次重ねて作製されるプリント基板の外形打ち抜き工
程を検査する検査用マークであって、配線層を形成する
際に、打ち抜き予定部分を介して導通するよう絶縁層上
に導体パターンで形成され、打ち抜き工程終了後に、検
査用マークの導通を測定し、打ち抜き不良を判定するた
めの打ち抜き検査用マークが提供される。打ち抜き検査
用マークの具体例としては、その中間部が打ち抜き予定
部分を通るように形成された形状、例えば、コ字状の導
体パターンからなるものが挙げられる。
Further, according to the present invention, there is provided an inspection mark for inspecting a contour punching step of a printed circuit board produced by sequentially stacking an insulating layer and a wiring layer. A conductive mark is formed on the insulating layer so as to be conductive through the hole, and after the punching step is completed, the conductiveness of the test mark is measured to provide a punching test mark for determining a punching defect. As a specific example of the punching inspection mark, a mark formed by passing an intermediate portion through a portion to be punched, for example, a mark formed of a U-shaped conductor pattern can be given.

【0020】[0020]

【発明の実施の形態】以下、図1から図6を参照して、
本発明によるプリント基板の不良判定方法と、不良判定
に用いられるマークについてその実施の形態を説明す
る。実施例1 まず、図1から図4に基づいて、プリント基板の内層の
配線層に関する検査結果を判定する判定方法と、この不
良判定に用いられる検査記録用マークの一例を説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIGS.
An embodiment of a method for determining a defect of a printed circuit board according to the present invention and a mark used for the defect determination will be described. First Embodiment First, a method of determining an inspection result regarding an inner wiring layer of a printed circuit board and an example of an inspection recording mark used for this failure determination will be described with reference to FIGS.

【0021】この例では、図1に示すように、2台の製
品基板20が1枚の基板上に展開されたキット板30の
捨て板部分25に、本発明の検査記録用マーク10が、
それぞれの製品基板20に対応して設定される。キット
板30は、図2の拡大断面図に示すように、絶縁層5の
表裏(5−1から5−6)に配線層となる導体層を配設
した両面コア基材11、12、13を、絶縁性の接着層
15、16を介して重ねた6配線層仕様のプリント基板
である。製品基板20は、上記の両面コア基材に対する
平面配線パターン形成、スルホール形成、ソルダーレジ
スト、シンボル印刷、外形加工、表面処理等の製造工程
により作製される。配線層は、その1層目から6層目ま
でが、図中の絶縁層表面5−1から5−6のそれぞれに
対応して形成される。
In this example, as shown in FIG. 1, an inspection record mark 10 of the present invention is provided on a discard plate portion 25 of a kit plate 30 in which two product substrates 20 are developed on one substrate.
It is set corresponding to each product substrate 20. As shown in the enlarged cross-sectional view of FIG. 2, the kit plate 30 has double-sided core substrates 11, 12, and 13 having conductor layers serving as wiring layers disposed on the front and back surfaces (5-1 to 5-6) of the insulating layer 5. Is a printed circuit board of a 6-wiring-layer specification in which is laminated via insulating adhesive layers 15 and 16. The product substrate 20 is manufactured by a manufacturing process such as formation of a planar wiring pattern, formation of through holes, solder resist, symbol printing, external processing, and surface treatment on the double-sided core base material. The first to sixth wiring layers are formed corresponding to the respective insulating layer surfaces 5-1 to 5-6 in the drawing.

【0022】検査記録用マーク10は、上記の製造工程
を検査項目として、その検査結果を記録するための検査
記録用マークであって、図2の拡大断面図及び図3の拡
大平面図に示すように、製品基板20の製造工程と、同
時にあるいは前後して製品基板20の裏面となる両面コ
ア基材11から内部の両面コア基材12を経て表面とな
る両面コア基材13にわたって順次、積層して形成され
る。
The inspection recording mark 10 is an inspection recording mark for recording the inspection result using the above-described manufacturing process as an inspection item, and is shown in an enlarged sectional view of FIG. 2 and an enlarged plan view of FIG. As described above, at the same time as or before and after the manufacturing process of the product substrate 20, the double-sided core substrate 11 serving as the back surface of the product substrate 20, the internal double-sided core substrate 12, and the double-sided core substrate 13 serving as the front surface are sequentially laminated. Formed.

【0023】検査記録用マーク10は、接着層15、1
6を含む絶縁層5を部分的に、すなわち盲孔、あるい
は、捨て板部分25の表裏にわたって貫通する貫通孔に
形成されたスルホールパターンからなる複数の丸ランド
1(1a,1b,1c,1d)と、所定の絶縁層5に沿
って隣接する丸ランド1を互いに導通させる表面パター
ン2(2a,2b,2c)とからなる。検査記録用マー
ク10は、製品基板20の回路を形成するのと同じ導体
パターンでエッチング等により形成される。なお、図3
の破線部分が各表面パターン2の形成部位を示す。
The inspection recording mark 10 is made of an adhesive layer 15, 1
A plurality of round lands 1 (1 a, 1 b, 1 c, 1 d) comprising through-hole patterns formed partially in the insulating layer 5 including the through holes, that is, blind holes or through-holes penetrating the front and back of the discard plate portion 25. And a surface pattern 2 (2a, 2b, 2c) for making adjacent round lands 1 conductive along a predetermined insulating layer 5. The inspection record mark 10 is formed by etching or the like using the same conductor pattern as that for forming the circuit of the product substrate 20. Note that FIG.
The broken line portion indicates the formation site of each surface pattern 2.

【0024】検査記録用マーク10の外側には、所定の
幅で形成された帯状の識別パターン3が形成される。識
別パターン3は、丸ランド1及び表面パターン2のそれ
ぞれを識別するために、一端に尖った形状の先鋭端3a
を有する。先鋭端3aとともに、あるいは先鋭端3aを
設ける代わりに、他の識別パターン、例えば、各丸ラン
ド1の近傍にアルファベット「A」、「B」、「C」、
「D」を順に導体パターンで形成してもよい。
A strip-shaped identification pattern 3 having a predetermined width is formed outside the inspection recording mark 10. The identification pattern 3 has a sharp end 3a having a sharp shape at one end in order to identify each of the round land 1 and the surface pattern 2.
Having. With the sharp end 3a or instead of providing the sharp end 3a, other identification patterns, for example, alphabets "A", "B", "C",
“D” may be sequentially formed by a conductor pattern.

【0025】丸ランド1(1a,1b,1c,1d)及
び識別パターン3は、製品基板20の配線層が形成され
る絶縁層表面5−1から5−6までの平面と同一平面を
有する捨て板部分25の絶縁層表面5−1から5−6ま
での平面に形成され、かつ積層方向で完全に重なりあ
う、絶縁層5上の同一位置に設定される。表面パターン
2(2a,2b,2c)は、表面パターン2aが丸ラン
ド1aと1bを、表面パターン2bが丸ランド1bと1
cを、表面パターン2cが丸ランド1cと1dを、それ
ぞれ接続し、各絶縁層5によって丸ランド1を接続する
部位が変わるよう設定される。この例では、表面パター
ン2の設定部位が、図4に示す斜線を施した部位とな
る。
The round lands 1 (1a, 1b, 1c, 1d) and the identification patterns 3 are discarded having the same plane as the plane from the insulating layer surface 5-1 to 5-6 on which the wiring layer of the product substrate 20 is formed. It is formed at the same position on the insulating layer 5 that is formed on a plane from the insulating layer surface 5-1 to 5-6 of the plate portion 25 and completely overlaps in the laminating direction. In the surface pattern 2 (2a, 2b, 2c), the surface pattern 2a is the round lands 1a and 1b, and the surface pattern 2b is the round lands 1b and 1b.
c is set so that the surface pattern 2c connects the round lands 1c and 1d, respectively, and the insulating layer 5 changes the portion where the round lands 1 are connected. In this example, the set portion of the surface pattern 2 is a portion indicated by oblique lines shown in FIG.

【0026】すなわち、絶縁層表面5−1に形成される
1層目が丸ランド1のみの設定〔図4(a)〕、絶縁層
表面5−2に形成される2層目が丸ランド1と表面パタ
ーン2aの設定〔図4(b)〕、絶縁層表面5−3に形
成される3層目が丸ランド1と表面パターン2bの設定
〔図4(c)〕、絶縁層表面5−4に形成される4層目
が丸ランド1のみの設定〔図4(d)〕、絶縁層表面5
−5に形成される5層目が丸ランド1と表面パターン2
cの設定〔図4(e)〕、絶縁層表面5−6に形成され
る6層目が丸ランド1のみの設定〔図4(f)〕となっ
ている。なお、検査記録用マーク10の外層パターン、
すなわち、1層目と6層目は、ソルダーレジスト等に被
覆されないような形成及び扱いをすることが好ましい。
That is, the first layer formed on the insulating layer surface 5-1 is set to the round land 1 only (FIG. 4A), and the second layer formed on the insulating layer surface 5-2 is the round land 1 And the setting of the surface pattern 2a [FIG. 4 (b)]. The third layer formed on the insulating layer surface 5-3 is the setting of the round land 1 and the surface pattern 2b [FIG. 4 (c)]. The fourth layer formed on the fourth layer 4 has only the round land 1 (FIG. 4D), and the insulating layer surface 5
The fifth layer formed in -5 is the round land 1 and the surface pattern 2
The setting of c (FIG. 4E) is such that the sixth layer formed on the insulating layer surface 5-6 is the setting of only the round land 1 (FIG. 4F). Note that the outer layer pattern of the inspection recording mark 10,
That is, the first and sixth layers are preferably formed and handled so as not to be covered with a solder resist or the like.

【0027】次に、上記の製造工程の過程における検査
記録用マーク10へ、各検査項目毎に検査結果を記録す
る手順について説明する。なお、この例では、最終完成
品のプリント基板について、丸ランド1a〜1b、1b
〜1c、1c〜1dはいずれも電気的に導通した状態に
なる(1a〜1dも導通している)。製品基板20の製
造工程で不良が発生した場合、各配線層に対応する検査
記録用マーク10の検査項目部位に検査結果を記録す
る。検査項目部位は、各配線層の検査項目に対応して検
査記録用マーク10上に設定され、検査結果に応じてド
リル孔によって断線可能な部位である。
Next, a procedure for recording an inspection result for each inspection item on the inspection recording mark 10 in the course of the manufacturing process will be described. Note that, in this example, the printed circuit board of the final finished product has the round lands 1a to 1b, 1b
1c to 1d are all electrically conductive (1a to 1d are also conductive). When a defect occurs in the manufacturing process of the product substrate 20, an inspection result is recorded in an inspection item portion of the inspection recording mark 10 corresponding to each wiring layer. The inspection item part is a part that is set on the inspection recording mark 10 corresponding to the inspection item of each wiring layer and can be disconnected by a drill hole according to the inspection result.

【0028】検査項目と検査項目に対応する検査記録用
マーク10の検査項目部位の一例を以下に示す。 1層目及び6層目の回路形成工程の不良:丸ランド1c 2層目の回路形成工程の不良:表面パターン2aの中央
部分 3層目及び4層目の回路形成工程の不良:表面パターン
2bの中央部分 5層目の回路形成工程の不良:表面パターン2cの中央
部分 スルホール孔あけ工程の不良:丸ランド1b ソルダーレジストあるいは、シンボル印刷の不良:丸ラ
ンド1c 外形加工、表面処理及びその他の不良:丸ランド1d
An example of the inspection item and the inspection item part of the inspection recording mark 10 corresponding to the inspection item is shown below. Defective circuit forming process of first and sixth layers: round land 1c Defective circuit forming process of second layer: central portion of surface pattern 2a Defective circuit forming process of third and fourth layers: surface pattern 2b 5th layer circuit forming process defect: center portion of surface pattern 2c defective through hole drilling process: round land 1b Solder resist or symbol printing defect: round land 1c external processing, surface treatment and other defects : Maru Land 1d

【0029】断線に用いられるドリル孔は、各丸ランド
1の直径よりも一回り大きなドリル径のドリルビットに
よって形成する。上記した検査項目と検査記録用マーク
10の検査項目部位は、それらの割り振りのルールが、
各製造工程における検査員、最終の電気チェッカー検査
員及び製造工程に関与する者の間で約束されておれば、
任意に設定してもよい。また、検査項目の増加に対応し
て、検査項目部位を表面パターン2の中央から両端寄り
の部位に設定したり、丸ランド1及び表面パターン2を
増やすことにより検査項目部位を増設できる。また、こ
の例では、6層ブラインドバイアホール仕様のプリント
基板に4つの丸ランド1を有する検査記録用マーク10
を設定したが、積層数の増減に応じて、設定する丸ラン
ド1及び表面パターン2を増減することもできる。
The drill hole used for the disconnection is formed by a drill bit having a diameter slightly larger than the diameter of each round land 1. The above-described inspection item and the inspection item part of the inspection record mark 10 are determined according to the rule of their allocation.
If promised between the inspectors in each manufacturing process, the final electrical checker inspectors and those involved in the manufacturing process,
It may be set arbitrarily. Further, in response to the increase in the number of inspection items, the number of inspection item portions can be increased by setting the inspection item portion to a portion near both ends from the center of the surface pattern 2 or increasing the number of the round lands 1 and the surface pattern 2. In this example, the inspection recording mark 10 having four round lands 1 on a printed circuit board of a 6-layer blind via hole specification is used.
Is set, but the round lands 1 and the surface patterns 2 to be set can be increased or decreased according to the increase or decrease in the number of layers.

【0030】最終の電気チェッカー検査工程では、最終
完成品のプリント基板について、配線層の回路ネットの
検査と同時に、検査記録用マーク10の外層パターンの
検査が行われる。この検査工程において、検査記録用マ
ーク10の外層パターンを介してオープン不良が検出さ
れたとき、そのオープン個所を示すチェッカーネットア
ドレスからどの工程の不良であるかを即座に検出でき
る。
In the final electric checker inspection step, the outer layer pattern of the inspection recording mark 10 is inspected simultaneously with the inspection of the circuit net of the wiring layer on the printed circuit board of the final product. In this inspection step, when an open defect is detected via the outer layer pattern of the inspection recording mark 10, it is possible to immediately detect which step is defective from the checker net address indicating the open position.

【0031】検査記録用マーク10の仕様の一例を以下
に示す。 識別パターン3の外寸:11.5×3.0mm 丸ランド1の直径:φ0.75mm 表面パターン2の線幅:0.15mm スルホール4の孔径:φ0.35mm 丸ランド1のピッチ:2.5mm
An example of the specification of the inspection recording mark 10 is shown below. Outer dimension of identification pattern 3: 11.5 x 3.0 mm Diameter of round land 1: φ0.75 mm Line width of surface pattern 2: 0.15 mm Hole diameter of through hole 4: φ0.35 mm Pitch of round land 1: 2.5 mm

【0032】次に、この検査記録用マーク10を、配線
層に形成されたスルホールの加工品質を判定するために
用いる方法について説明する。この例では、捨て板部分
25の外層に形成された検査記録用マーク10の導通を
測定する際に、配線層のスルホールを形成する際に用い
られたドリルビットによるドリル孔の表面形状を併せて
検査する。まず、チェックの対象となるドリル孔を検査
するための検査部位を検査記録用マーク10の近傍に設
定する。検査部位は、識別パターン3内であってもよ
い。また、チェックの対象となるスルホールの位置に対
応する検査部位を丸ランド1に割り振ってもよい。
Next, a method of using the inspection recording mark 10 to determine the processing quality of the through hole formed in the wiring layer will be described. In this example, when measuring the continuity of the inspection record mark 10 formed in the outer layer of the discard plate portion 25, the surface shape of the drill hole formed by the drill bit used in forming the through hole in the wiring layer is also added. inspect. First, an inspection part for inspecting a drill hole to be checked is set near the inspection record mark 10. The inspection site may be within the identification pattern 3. In addition, the inspection site corresponding to the position of the through hole to be checked may be allocated to the round land 1.

【0033】次に、NCドリルによるスルホール孔あけ
加工を行うプログラムに基づいて、製品基板20内を孔
あけした後、新しいドリルビットに交換する直前のドリ
ルビットで、検査記録用マーク10近傍の対応する検査
部位を穿孔する。これにより、検査部位に形成されたス
ルホールが、ドリルビットの切れが一番悪い状態であけ
られた孔となり、この孔をサンプルとして、その断面等
を観察することにより、製品基板20内の孔の加工品質
を分析することができる。
Next, after drilling the inside of the product substrate 20 based on a program for drilling a through hole with an NC drill, the drill bit immediately before being replaced with a new drill bit is used in the vicinity of the inspection record mark 10. The inspection site to be drilled. As a result, the through hole formed in the inspection site becomes a hole drilled in the state where the drill bit is cut at the worst. By using this hole as a sample and observing the cross section or the like, the hole in the product substrate 20 is formed. Processing quality can be analyzed.

【0034】実施例2 図5及び図6に基づいて、外形加工を行う際に2回以上
の金型打ち抜きを行うプリント基板において、所定の打
ち抜き加工が適正に行われたか否かを判定する不良判定
方法及びこの不良判定に用いられる打ち抜き検査用マー
クの一例を説明する。図5は、上記検査前の打ち抜き検
査用マークの状態を示す拡大平面図であり、図6は、上
記検査後の打ち抜き検査用マークの状態を示す拡大平面
図である。
Embodiment 2 Based on FIGS. 5 and 6, a failure to judge whether or not a predetermined punching process has been properly performed on a printed circuit board on which a die is punched twice or more when performing an outer shape process. An example of a judgment method and a punching inspection mark used for this defect judgment will be described. FIG. 5 is an enlarged plan view showing a state of the punching inspection mark before the inspection, and FIG. 6 is an enlarged plan view showing a state of the punching inspection mark after the inspection.

【0035】この例では、キット板90が、断続して矩
形状に形成された打ち抜き用のスリット8(8a,8
b,8c・・・・)を介して内・外に区画形成される製
品基板80と捨て板部分85とからなり、スリット8
が、製品基板80と捨て板部分85とを分離する分離ラ
インとなる。また、スリット8は、打ち抜き時に適正な
外形打ち抜きが行われる等の条件を満たすスリット形成
用金型の設計上の制約により、この外形打ち抜きを行う
とき、各コーナー部分に形成されるスリット部8bのみ
が、2回目の金型打ち抜き工程で打ち抜かれるようプロ
グラムの設定がなされているものとする。
In this example, the kit plate 90 is provided with a slit 8 (8a, 8a) for punching which is formed in an intermittent and rectangular shape.
b, 8c,...), a product substrate 80 and a discarded plate portion 85 partitioned inside and outside through the slit 8
Is a separation line for separating the product substrate 80 and the waste plate portion 85. In addition, the slit 8 is limited to a slit portion 8b formed at each corner portion when performing the external punching due to design restrictions of a slit forming die that satisfies conditions such as appropriate external punching at the time of punching. However, it is assumed that a program is set so as to be punched in the second die punching step.

【0036】打ち抜き検査用マーク70は、このスリッ
ト部8bの打ち抜きが適正に行われているか否かを判定
するために、キット板90の外層に形成された導体パタ
ーンであり、図5に示すように、捨て板部分85に2つ
の丸ランド71、72を設定し、丸ランド71、72が
両端となる「コ」字を描くようにスリット形成予定部8
b−1をまたいで丸ランド71と丸ランド72を接続す
る。一方、電気チェッカーのネットデータは、その接続
端子となる丸ランド71、72間がオープンになった場
合に良品と判定するように編集しておく。
The punching inspection mark 70 is a conductor pattern formed on the outer layer of the kit board 90 in order to determine whether or not the slit 8b is properly punched out, as shown in FIG. Then, two round lands 71, 72 are set on the discard plate portion 85, and the slit forming scheduled portions 8 are drawn so that the round lands 71, 72 have both ends in a U-shape.
The round land 71 and the round land 72 are connected across b-1. On the other hand, the net data of the electric checker is edited so that when the connection between the round lands 71 and 72 serving as the connection terminals is open, the net data is determined to be good.

【0037】所定の製造工程を経たプリント基板90に
対して、電気チェッカーで丸ランド71と丸ランド72
の導通を測定する。2回目の外形打ち抜きが適正に実施
されておれば、図6に示すように、形成されたスリット
8bによって打ち抜き検査用マーク70が切断されて良
品の判定となるが、万一、2回目の打ち抜き加工が忘れ
られていたような場合には、完全な形で残された打ち抜
き検査用マーク70によって丸ランド71、72間が導
通して不良品の判定となる。したがって、スリット形成
予定部分8b−1の打ち抜き不良を、目視に頼ることな
く、電気チェッカーで確実に検出することができる。
A round land 71 and a round land 72 are applied to the printed circuit board 90 having undergone a predetermined manufacturing process by an electric checker.
Is measured. If the second outer shape punching is properly performed, as shown in FIG. 6, the punching inspection mark 70 is cut by the formed slit 8b and a good product is determined. In the case where the processing has been forgotten, the round lands 71 and 72 are electrically connected by the punching inspection mark 70 left in a perfect form, and the defective product is determined. Therefore, it is possible to reliably detect a punching failure of the portion 8b-1 to be formed by the electric checker without relying on visual observation.

【0038】打ち抜き検査用マーク70は、打ち抜き予
定部分を介して導通しておれば、その形状及び形成され
る位置は特に限定されない。また、電気チェッカーとの
接続端子(丸ランド71、72)は、製品基板80内の
外層に形成されてもよいし、製品基板80と捨て板部分
85にまたがるようにこれらの外層に形成されてもよ
い。
The shape and position of the punching inspection mark 70 are not particularly limited as long as it is conductive through the portion to be punched out. Further, the connection terminals (round lands 71 and 72) with the electric checker may be formed on an outer layer in the product substrate 80, or may be formed on these outer layers so as to extend over the product substrate 80 and the waste plate portion 85. Is also good.

【0039】[0039]

【発明の効果】本発明により、以下の効果が得られる。 (1)製造工程の過程で発生した不良品を最終の電気チ
ェッカー検査工程で確実に検出することができる。 (2)どの工程で発生した不良であるかを、電気チェッ
カーのアドレスネットから直ちに検出することができる
ため、露光用フィルムの欠陥など、不良内容の速やかな
フィードバックを加工工程に反映させることが可能であ
り、連続不良の発生を最小限に抑えることができる。 (3)最終外観検査工程で油性マーカーやシールによる
マークを見て判定する代わりに、電気チェッカー検査に
て選別することができるため、不良マークを付けた品物
が良品として出荷される事故が防止される。 (4)プリント基板の製品の外側に検査記録用マークを
設定することにより、従来の不良基板への穿孔によるマ
ーキングと比べて、電気チェッカー検査時のオープン不
良のモードでのポイント数が少なく、電気チェッカー検
査の作業効率が向上する。 (5)複数の基板を展開したキット基板においては、不
良基板の特定が容易になる。特に、従来のように不良基
板への穿孔を製品基板内に施したときに、不良基板が特
定できなくなるといった問題を防止できる。 (6)検査記録用マークを、さらに製品内のスルホール
の品質確認のために用いることにより、スルホールの品
質確認のための部位を別途設ける必要がなく、検査記録
用マークがプリント基板内で占有する面積を削減するこ
とができる。さらに、検査すべきポイントを検査記録用
マークに集中させることができ、チェック作業を指導す
るような場合にも、簡単かつ的確に検査項目部位を教示
することができる。 (7)外形加工を2回以上の金型打ち抜きで加工する工
程が含まれるプリント基板において、外形打ち抜き加工
に欠落が発生した場合でも、漏れの多い外観検査に頼ら
ず、電気チェッカー検査で確実に不良品を選別すること
ができる。
According to the present invention, the following effects can be obtained. (1) Defective products generated during the manufacturing process can be reliably detected in the final electric checker inspection process. (2) Since it is possible to immediately detect in which process the defect has occurred from the address net of the electric checker, prompt feedback of the defect content such as a defect of the exposure film can be reflected in the processing process. Therefore, the occurrence of continuous failure can be minimized. (3) Instead of judging by looking at the oil-based marker or the seal mark in the final appearance inspection process, it is possible to sort by an electric checker inspection, thereby preventing an article with a defective mark from being shipped as a non-defective product. You. (4) By setting the inspection record mark on the outside of the product of the printed circuit board, the number of points in the open failure mode at the time of the electric checker inspection is reduced as compared with the conventional marking by punching on the defective board, and The work efficiency of the checker inspection is improved. (5) In a kit board in which a plurality of boards are developed, it becomes easy to specify a defective board. In particular, it is possible to prevent a problem that a defective substrate cannot be identified when a hole is formed in a product substrate as in the related art. (6) The inspection record mark is further used for checking the quality of the through hole in the product, so that there is no need to separately provide a portion for checking the quality of the through hole, and the inspection record mark occupies the printed circuit board. The area can be reduced. Further, the points to be inspected can be concentrated on the inspection record marks, and even when the check operation is to be instructed, the inspection item site can be easily and accurately taught. (7) In the case of a printed circuit board that includes a step of performing outer shape processing by die punching two or more times, even if a missing part occurs in the outer shape punching process, without relying on the appearance inspection with much leakage, it is ensured by the electric checker inspection. Defective products can be sorted out.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるプリント基板及びプリント基板検
査用の検査記録用マークの一例を説明する平面図。
FIG. 1 is a plan view illustrating an example of a printed board and an inspection recording mark for inspecting the printed board according to the present invention.

【図2】図1のプリント基板の構成及び検査記録用マー
クを説明する拡大断面図。
FIG. 2 is an enlarged cross-sectional view illustrating a configuration of the printed circuit board of FIG. 1 and an inspection recording mark.

【図3】図1の検査記録用マークの拡大平面図。FIG. 3 is an enlarged plan view of the inspection recording mark of FIG. 1;

【図4】図1の検査記録用マークの構成の詳細を説明す
る拡大平面図。
FIG. 4 is an enlarged plan view illustrating details of the configuration of the inspection recording mark of FIG. 1;

【図5】本発明によるプリント基板及びプリント基板検
査用の打ち抜き検査用マークの一例を説明する平面図。
FIG. 5 is a plan view illustrating an example of a printed board and a punching inspection mark for printed board inspection according to the present invention.

【図6】図5の打ち抜き検査用マークの機能を説明する
平面図。
FIG. 6 is a plan view illustrating the function of the punching inspection mark in FIG. 5;

【符号の説明】[Explanation of symbols]

1(1a〜1d) 丸ランド(検査記録用マーク) 2(2a〜2c)表面パターン(検査記録用マーク) 3 識別パターン 3a 先鋭端(識別パターン) 5 絶縁層 10 検査記録用マーク 20 製品基板 30 キット基板 70 打ち抜き検査用マーク 80 製品基板 90 キット基板 Reference Signs List 1 (1a to 1d) Round land (inspection record mark) 2 (2a to 2c) Surface pattern (inspection record mark) 3 Identification pattern 3a Sharp end (identification pattern) 5 Insulating layer 10 Inspection record mark 20 Product substrate 30 Kit board 70 Mark for punching inspection 80 Product board 90 Kit board

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 絶縁層と配線層を順次重ねて作製される
プリント基板の不良判定方法であって、 配線層を形成する際に、絶縁層を貫通する複数のスルホ
ールパターンと、これらのスルホールパターンを絶縁層
に沿って選択的に導通させる表面パターンとからなる検
査記録用マークを配線層の近傍に導体パターンで形成
し、 次いで、各配線層を検査項目毎に検査した際に、検査項
目に対応して検査記録用マーク上に予め設定された検査
項目部位に、その検査結果をパターンの断線により記録
し、 作製されたプリント基板を検査する際に、このプリント
基板の外層の検査記録用マークの導通を測定することに
より、プリント基板の内層の配線層に関する検査結果を
判定するプリント基板の不良判定方法。
1. A method for determining a defect of a printed circuit board which is manufactured by sequentially stacking an insulating layer and a wiring layer, comprising: forming a plurality of through-hole patterns penetrating the insulating layer when forming the wiring layer; And a surface pattern that selectively conducts along the insulating layer is formed by a conductor pattern near the wiring layer, and then when each wiring layer is inspected for each inspection item, Correspondingly, the inspection result is recorded in the inspection item portion set in advance on the inspection recording mark by disconnection of the pattern, and when inspecting the produced printed circuit board, the inspection recording mark on the outer layer of the printed circuit board is inspected. A method for determining a failure of a printed circuit board, which determines an inspection result on an inner wiring layer of the printed circuit board by measuring conduction of the printed circuit board.
【請求項2】 検査項目部位のパターンの断線が、ドリ
ル孔による請求項1に記載のプリント基板の不良判定方
法。
2. The method according to claim 1, wherein the disconnection of the pattern of the inspection item portion is caused by a drill hole.
【請求項3】 ドリル孔が、各配線層を形成する際に用
いられたドリルビットにより形成された孔部であり、穿
孔プリント基板の外層の検査記録用マークの導通を測定
する際に、このドリル孔の表面形状を観察して配線層の
ドリル孔の加工品質を判定する請求項2に記載のプリン
ト基板の不良判定方法。
3. A drill hole is a hole formed by a drill bit used for forming each wiring layer, and is used to measure the continuity of an inspection record mark on an outer layer of a perforated printed circuit board. 3. The method according to claim 2, wherein the processing quality of the drill hole in the wiring layer is determined by observing the surface shape of the drill hole.
【請求項4】 検査項目が、絶縁層における平面配線パ
ターンの形成、スルホールの形成、ソルダーレジスト、
シンボル印刷、外形加工、表面処理のいずれかの工程に
ついての項目を含み、検査項目部位が、配線層形成用の
導体パターンで検査記録用マークの近傍に付された識別
パターンにより明示される請求項1から3のいずれか1
つに記載のプリント基板の不良判定方法。
4. Inspection items include formation of a plane wiring pattern in an insulating layer, formation of a through hole, solder resist,
Claims include items related to any one of the steps of symbol printing, outer shape processing, and surface treatment, and the inspection item part is clearly indicated by an identification pattern attached near the inspection recording mark with a conductor pattern for forming a wiring layer. Any one of 1 to 3
4. A method for determining a failure of a printed circuit board according to any one of the above.
【請求項5】 プリント基板が、複数のプリント基板を
1枚のキットに展開したキット板からなり、検査記録用
マークが、キット板に展開されたプリント基板のそれぞ
れに対応して形成される請求項1から4のいずれか1つ
に記載のプリント基板の不良判定方法。
5. The printed board according to claim 1, wherein the printed board is formed of a kit board in which a plurality of printed boards are developed into one kit, and an inspection record mark is formed corresponding to each of the printed boards developed in the kit board. Item 5. The method for determining a failure of a printed circuit board according to any one of Items 1 to 4.
【請求項6】 検査記録用マークのそれぞれが、絶縁層
の積層方向における同一位置に形成される請求項1から
5のいずれか1つに記載のプリント基板の不良判定方
法。
6. The method according to claim 1, wherein each of the inspection recording marks is formed at the same position in the laminating direction of the insulating layer.
【請求項7】 絶縁層と配線層を順次重ねて作製される
プリント基板の検査結果を記録するための検査記録用マ
ークであって、 検査記録用マークが、各配線層を形成する際に配線層の
近傍に導体パターンで形成された、絶縁層を貫通する複
数のスルホールパターンと、これらのスルホールパター
ンを絶縁層に沿って選択的に導通させる表面パターンと
からなり、 配線層の検査項目に対応した検査項目部位が検査記録用
マーク上に設定され、かつ配線層形成後の検査項目に対
応する検査結果が、検査項目部位のパターンの断線によ
り記録されたとき、作製されたプリント基板の外層の検
査記録用マークの導通を測定することにより、プリント
基板の内層の配線層に関する検査結果を判定可能なプリ
ント基板の検査記録用マーク。
7. An inspection recording mark for recording an inspection result of a printed circuit board formed by sequentially stacking an insulating layer and a wiring layer, wherein the inspection recording mark is used for forming a wiring when forming each wiring layer. It consists of a plurality of through-hole patterns that penetrate through the insulating layer formed of conductor patterns near the layer, and a surface pattern that selectively conducts these through-hole patterns along the insulating layer. When the inspection item portion is set on the inspection record mark and the inspection result corresponding to the inspection item after the wiring layer is formed is recorded by disconnection of the pattern of the inspection item portion, the outer layer of the produced printed circuit board is An inspection recording mark for a printed circuit board that can determine the inspection result for an inner wiring layer of the printed circuit board by measuring the conduction of the inspection recording mark.
【請求項8】 スルホールパターンが、所定の間隔を有
して形成された島状の導体パターンからなり、表面パタ
ーンが、隣接する島状のパターンを接続する線状の導体
パターンからなる請求項7に記載のプリント基板の検査
記録用マーク。
8. The through hole pattern comprises an island-shaped conductor pattern formed at a predetermined interval, and the surface pattern comprises a linear conductor pattern connecting adjacent island-shaped patterns. Mark for inspection record of printed circuit board described in 1.
【請求項9】 絶縁層と配線層を順次重ねて作製される
プリント基板の外形打ち抜き工程を検査する方法であっ
て、配線層を形成する際に、打ち抜き予定部分を介して
導通する打ち抜き検査用マークを絶縁層上に導体パター
ンで形成し、打ち抜き工程終了後に、打ち抜き検査用マ
ークの導通を測定し、打ち抜き不良を判定するプリント
基板の不良判定方法。
9. A method for inspecting a contour punching step of a printed circuit board formed by sequentially stacking an insulating layer and a wiring layer, the method being used for a punching inspection conducted through a portion to be punched when forming a wiring layer. A defect determination method for a printed circuit board in which a mark is formed in a conductive pattern on an insulating layer, and after the punching step is completed, the continuity of the punching inspection mark is measured to determine a punching defect.
【請求項10】 絶縁層と配線層を順次重ねて作製され
るプリント基板の外形打ち抜き工程を検査する検査用マ
ークであって、配線層を形成する際に、打ち抜き予定部
分を介して導通するよう絶縁層上に導体パターンで形成
され、打ち抜き工程終了後に、検査用マークの導通を測
定し、打ち抜き不良を判定するための打ち抜き検査用マ
ーク。
10. An inspection mark for inspecting an outer shape punching step of a printed circuit board manufactured by sequentially stacking an insulating layer and a wiring layer, the conductive mark being formed through a portion to be punched when forming a wiring layer. A punching inspection mark formed of a conductor pattern on an insulating layer and measuring the continuity of the inspection mark after completion of the punching step to determine a punching defect.
【請求項11】 検査用マークは、その中間部が打ち抜
き予定部分を通るように形成されたコ字状の導体パター
ンからなる請求項10に記載の打ち抜き検査用マーク。
11. The punching inspection mark according to claim 10, wherein the inspection mark comprises a U-shaped conductor pattern formed so that an intermediate portion thereof passes through a portion to be punched.
JP23997499A 1999-08-26 1999-08-26 Defective method for printed circuit board and mark used for this determination Expired - Fee Related JP3714828B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23997499A JP3714828B2 (en) 1999-08-26 1999-08-26 Defective method for printed circuit board and mark used for this determination

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23997499A JP3714828B2 (en) 1999-08-26 1999-08-26 Defective method for printed circuit board and mark used for this determination

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005207593A Division JP2005354094A (en) 2005-07-15 2005-07-15 Method for judging defective printed board and mark used therefor

Publications (2)

Publication Number Publication Date
JP2001068819A true JP2001068819A (en) 2001-03-16
JP3714828B2 JP3714828B2 (en) 2005-11-09

Family

ID=17052610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23997499A Expired - Fee Related JP3714828B2 (en) 1999-08-26 1999-08-26 Defective method for printed circuit board and mark used for this determination

Country Status (1)

Country Link
JP (1) JP3714828B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234890A (en) * 2006-03-01 2007-09-13 Matsushita Electric Ind Co Ltd Test coupon
CN103743991A (en) * 2013-12-27 2014-04-23 广州兴森快捷电路科技有限公司 Method and apparatus for testing conductive-hole electrical property of PCB plate
CN106501706A (en) * 2016-11-03 2017-03-15 昆山万像光电有限公司 A kind of blind hole detection method of printed circuit board (PCB)
KR102108369B1 (en) * 2019-10-11 2020-05-07 (주)티케이씨 An apparatus of inner board marking for multi printed circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234890A (en) * 2006-03-01 2007-09-13 Matsushita Electric Ind Co Ltd Test coupon
CN103743991A (en) * 2013-12-27 2014-04-23 广州兴森快捷电路科技有限公司 Method and apparatus for testing conductive-hole electrical property of PCB plate
WO2015096666A1 (en) * 2013-12-27 2015-07-02 广州兴森快捷电路科技有限公司 Method and device for testing electrical properties of electrically-conductive via of pcb
CN106501706A (en) * 2016-11-03 2017-03-15 昆山万像光电有限公司 A kind of blind hole detection method of printed circuit board (PCB)
KR102108369B1 (en) * 2019-10-11 2020-05-07 (주)티케이씨 An apparatus of inner board marking for multi printed circuit board

Also Published As

Publication number Publication date
JP3714828B2 (en) 2005-11-09

Similar Documents

Publication Publication Date Title
CN103293170B (en) Territorial classification device, base board checking device and territorial classification method
CN110475432B (en) PCB and manufacturing and back drilling method thereof
KR101572089B1 (en) Method of defect inspection for printed circuit board
JP3714828B2 (en) Defective method for printed circuit board and mark used for this determination
CN109029225A (en) A kind of Microvia laser pore-forming quality periodic sensing approach
JP2005354094A (en) Method for judging defective printed board and mark used therefor
CN105430869B (en) The high hole position precision processing method of IC test boards and production method
CN112714541B (en) Multi-layer PCB structure and test method
US20220252660A1 (en) System and method for detecting defective back-drills in printed circuit boards
KR20080004988A (en) Printed circuit board
JP3252085B2 (en) Multilayer wiring board and method of manufacturing the same
JPH07240583A (en) Multilayer printed wiring board and its manufacture
KR100645645B1 (en) Printed circuit board where the test coupon of the micro-via is had and the manufacturing method
KR101039775B1 (en) Evaluation method of via hole for printed circuit board and test board thereof
JP2001007480A (en) Method for managing multilayer printed circuit board
CN117858348A (en) Back drilling depth detection method
CN115979871A (en) Drilling test evaluation method
JPH05235557A (en) Measuring system for amount of positional deviation
CN111343779B (en) Back drilling hole performance detection method
KR100633055B1 (en) Probe Card
KR200217494Y1 (en) A pcb
JP5404113B2 (en) Circuit board pass / fail judgment method
JP2008191106A (en) Testing method of soldered state
JP2002100845A (en) Circuit pattern for inspecting blind via hole misregistration
JPH0421104Y2 (en)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130902

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees