JP2001068783A - Surface-emission laser and manufacture thereof - Google Patents

Surface-emission laser and manufacture thereof

Info

Publication number
JP2001068783A
JP2001068783A JP23790499A JP23790499A JP2001068783A JP 2001068783 A JP2001068783 A JP 2001068783A JP 23790499 A JP23790499 A JP 23790499A JP 23790499 A JP23790499 A JP 23790499A JP 2001068783 A JP2001068783 A JP 2001068783A
Authority
JP
Japan
Prior art keywords
conductivity
type
refractive
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23790499A
Other languages
Japanese (ja)
Other versions
JP3541350B2 (en
Inventor
Koji Otsubo
孝二 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
REAL WORLD COMPUTING PARTNERSH
Fujitsu Ltd
Real World Computing Partnership
Original Assignee
REAL WORLD COMPUTING PARTNERSH
Fujitsu Ltd
Real World Computing Partnership
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by REAL WORLD COMPUTING PARTNERSH, Fujitsu Ltd, Real World Computing Partnership filed Critical REAL WORLD COMPUTING PARTNERSH
Priority to JP23790499A priority Critical patent/JP3541350B2/en
Publication of JP2001068783A publication Critical patent/JP2001068783A/en
Application granted granted Critical
Publication of JP3541350B2 publication Critical patent/JP3541350B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a surface-emission laser having a high gain active layer and a high reflectance DBR mirror in a smaller number of steps, by adhering a second low reflectance semiconductor layer of one conducting type to the vertex of a mesa structure of a first distributing Bragg reflector. SOLUTION: A mesa structure 7 is formed on a first distributed Bragg reflector 2, and a current constricting structure is formed of an oxide film 9 that is formed by oxidizing part of a first low reflectance semiconductor layer of one conducting type constituting the structure 7, whereby current injecting efficiency can be improved. Further, a second distributed Bragg reflector 3 is monolithic with a double heterojunction structure including a stressed quantum well active layer 5, whereby the distributed Bragg reflectors can be adhered by a single heating step. Since the stop of adhering a DBR mirror and the oxidation step of forming the current constricting mechanism are performed as a series of processes within the same apparatus, the number of steps can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は面発光レーザ及びそ
の製造方法に関するものであり、特に、高利得活性層と
高反射率の分布ブラッグ反射器(DBRミラー)を有す
る面発光レーザ及びその製造方法に関するものである。
The present invention relates to a surface emitting laser and a method of manufacturing the same, and more particularly, to a surface emitting laser having a high gain active layer and a distributed Bragg reflector (DBR mirror) having a high reflectance and a method of manufacturing the same. It is about.

【0002】[0002]

【従来の技術】従来より各種の構造の面発光半導体レー
ザの研究・開発がなされているが、近年、低消費電力光
インターコネクションのキーデバイスとして面発光半導
体レーザが注目されており、特に、欧米で盛んに研究さ
れている。
2. Description of the Related Art Surface-emitting semiconductor lasers having various structures have been researched and developed. Recently, surface-emitting semiconductor lasers have been attracting attention as key devices for low power consumption optical interconnection. It is actively researched.

【0003】この面発光半導体レーザは、成長基板に垂
直に光を取り出す構造であるので、高密度二次元アレー
化が容易であるという特長があり、また、共振器体積が
小さいので原理的にμA(マイクロアンペア)オーダー
での極低しきい値動作が可能であることや、ビーム拡が
りがストライプ型レーザに比べて狭く、光ファイバとの
光結合が容易である等の利点を有している。
The surface emitting semiconductor laser has a feature that it has a structure in which light is taken out perpendicular to the growth substrate, so that it is easy to form a high-density two-dimensional array. It has advantages such as being able to operate at an extremely low threshold value on the order of (microamps), having a narrower beam spread than a stripe laser, and being easily optically coupled to an optical fiber.

【0004】現在、850nm帯のGaAs系の面発光
レーザが短距離光リンクの光源として実用化されている
が、同時に、光通信波長帯の1.3〜1.55μm帯の
面発光レーザの研究も行われている。この1.3〜1.
55μm帯では、その波長からビルトイン電圧を低くす
ることができるので、850nm帯のレーザと比較して
駆動電圧を小さくできるという利点があり、したがっ
て、極低しきい値で温度特性の優れた面発光レーザが実
現できれば、CMOSで直接駆動可能になるため、別個
のドライバー回路が不要になる。
At present, GaAs surface emitting lasers in the 850 nm band have been put into practical use as light sources for short-distance optical links, but at the same time, studies on surface emitting lasers in the 1.3 to 1.55 μm band in the optical communication wavelength band have been made. Has also been done. This 1.3-1.
In the 55 μm band, since the built-in voltage can be lowered from the wavelength, there is an advantage that the driving voltage can be reduced as compared with the laser in the 850 nm band. If a laser can be realized, since it can be directly driven by CMOS, a separate driver circuit is not required.

【0005】この様な面発光レーザを実現するために
は、1.3〜1.55μm帯で発光する活性層と99%
以上の高反射率のDBRミラーが必要不可欠となる。ま
た、共振器の波長を光の波長オーダーまで小さくするた
めには、電流注入機構の形成手段等の観点からDBRミ
ラーとして多層絶縁膜ではなく半導体多層膜を用いるこ
とが望ましい。
In order to realize such a surface emitting laser, an active layer emitting light in a band of 1.3 to 1.55 μm and a 99%
The DBR mirror having the above high reflectance is indispensable. Further, in order to reduce the wavelength of the resonator to the order of the wavelength of light, it is desirable to use a semiconductor multilayer film instead of a multilayer insulating film as the DBR mirror from the viewpoint of means for forming a current injection mechanism.

【0006】従来、この様な半導体DBRミラーと光の
波長のオーダーの共振器を同時に得る方法として、大き
な屈折率差によって高反射率が実現できるGaAs/A
lAs多層膜からなる半導体DBRミラーと、InP基
板上に成長させたInGaAsPを活性層とするInG
aAsP/InP系のダブルヘテロ接合構造とを直接接
着させる方法が提案されている(必要ならば、特開平7
−335967号公報参照)。
Conventionally, as a method of simultaneously obtaining such a semiconductor DBR mirror and a resonator of the order of the wavelength of light, GaAs / A which can realize a high reflectance by a large difference in refractive index.
a semiconductor DBR mirror composed of a multi-layered As layer and an InG layer having an active layer of InGaAsP grown on an InP substrate.
A method has been proposed in which an aAsP / InP-based double heterojunction structure is directly bonded (see Japanese Unexamined Patent Application Publication No.
-335967).

【0007】また、成長基板としてInPより格子定数
の小さなInGaAs基板を用いることにより、1.3
μm帯で発光するポテンシャルの深い高利得の歪量子井
戸活性層を用いることも提案されている。本発明者等
は、この歪量子井戸活性層をストライプ型レーザに適用
することによって、特性温度140Kという高い値を得
ており、また、レーザのスロープ効率の温度依存性も非
常に小さいことが確認されている(必要ならば、K.O
tsubo et al.,Electron.Let
t.,vol.33,p.1795,1997、及び、
K.Otsuboet al.,IEEE Photo
n.Technol.Lett.,vol.10,p.
1073,1998参照)。
Further, by using an InGaAs substrate having a lattice constant smaller than that of InP as a growth substrate, 1.3 is obtained.
It has also been proposed to use a high-gain strained quantum well active layer having a deep potential and emitting light in the μm band. The present inventors have obtained a high characteristic temperature of 140 K by applying this strained quantum well active layer to a stripe type laser, and confirmed that the temperature dependence of the slope efficiency of the laser is very small. (If necessary, KO
tsubo et al. , Electron. Let
t. , Vol. 33, p. 1795, 1997, and
K. Otsubo et al. , IEEE Photo
n. Technol. Lett. , Vol. 10, p.
1073, 1998).

【0008】また、DBRミラー材料としては、GaA
s/AlAs多層膜の代わりに、InGaAs/InA
lAs多層膜を用いることができ、この場合、InGa
AsとInAlAsの屈折率差は約0.4と、GaAs
/AlAsに比べてやや劣るものの、InP基板上に設
ける、InPと格子整合するInGaAsP/InPの
屈折率差の2倍以上であり、より少ないペア数で高反射
率を実現することが可能になる。
Further, GaAs is used as a DBR mirror material.
Instead of the s / AlAs multilayer film, InGaAs / InA
An lAs multilayer film can be used, in which case InGa
The refractive index difference between As and InAlAs is about 0.4, and GaAs
Although slightly inferior to / AlAs, the refractive index difference of InGaAsP / InP provided on the InP substrate and lattice-matched to InP is twice or more, and high reflectance can be realized with a smaller number of pairs. .

【0009】一方、極低しきい値を実現するためには、
電流を微小な領域に注入することができるように電流狭
窄構造を用いる必要があるが、近年、レーザの層構造を
構成するAlAs層を酸化してその自己酸化膜によって
電流を狭窄する面発光レーザが開発されており、それに
よって、優れた特性が得られたことが多数報告されてい
る。
On the other hand, in order to realize an extremely low threshold value,
It is necessary to use a current confinement structure so that a current can be injected into a minute region. However, recently, a surface emitting laser in which an AlAs layer constituting a laser layer structure is oxidized and the current is confined by a self-oxidized film is used. It has been reported many times that excellent properties were obtained thereby.

【0010】[0010]

【発明が解決しようとする課題】しかし、上述の半導体
DBRミラーとダブルヘテロ接合構造とを直接接着させ
た面発光レーザの場合には、ダブルヘテロ接合構造の上
下に半導体DBRミラーを接着するためのウェハ接着を
2回行わなければならず、さらに、自己酸化膜による電
流狭窄機構を作製する場合には、ウェハ接着工程を含め
て計3回の熱処理工程を要することになり、その都度、
ウェハを出し入れするとプロセスの工数が大幅に増えて
スループットが低下するという問題がある。
However, in the case of the above-described surface emitting laser in which the semiconductor DBR mirror and the double hetero junction structure are directly bonded, a semiconductor DBR mirror for bonding the semiconductor DBR mirror above and below the double hetero junction structure is used. Wafer bonding must be performed twice, and when a current confinement mechanism using a self-oxidized film is manufactured, a total of three heat treatment steps including a wafer bonding step are required.
When a wafer is taken in and out, there is a problem that the number of process steps is greatly increased and the throughput is reduced.

【0011】また、この従来の半導体DBRミラーとダ
ブルヘテロ接合構造とを直接接着させた面発光レーザの
場合には、基板としてInPを用いているため、活性層
としてもInPに格子整合するInGaAsP/InP
系MQW活性層を用いているが、この場合、障壁層と井
戸層との間のバンドオフセット、即ち、バンド不連続が
小さく、キャリアのオーバーフローが起こりやすくな
り、したがって光学利得が小さくなるために特性の改善
が困難であるという問題がある。
In the case of this conventional surface emitting laser in which a semiconductor DBR mirror and a double heterojunction structure are directly bonded to each other, since InP is used as a substrate, InGaAsP / L which is lattice-matched to InP also as an active layer. InP
In this case, a system MQW active layer is used. In this case, the band offset between the barrier layer and the well layer, that is, the band discontinuity is small, the carrier overflow easily occurs, and the optical gain is reduced. There is a problem that it is difficult to improve.

【0012】この様な障壁層と井戸層との間のバンド不
連続の大きさによるキャリアのオーバーフローの問題
は、上述のように本発明者等による研究によってInG
aAs基板を用いることによって基本的には解決可能で
あるが、この場合、InGaAs基板を用いて面発光レ
ーザを構成しようとすると、面発光レーザを構成する各
半導体層は、InGaAs基板との格子整合を取るため
に、3元混晶或いは4元混晶となり、それによって、熱
抵抗が大きくなるという懸念がある。
The problem of carrier overflow due to the size of the band discontinuity between the barrier layer and the well layer has been investigated by the present inventors as described above.
Basically, the problem can be solved by using an aAs substrate. In this case, when an attempt is made to form a surface emitting laser using an InGaAs substrate, each semiconductor layer constituting the surface emitting laser is lattice-matched with the InGaAs substrate. Therefore, there is a concern that a ternary mixed crystal or a quaternary mixed crystal may be formed, thereby increasing the thermal resistance.

【0013】したがって、本発明は、高利得の活性層と
高反射率のDBRミラーを有する面発光レーザを、より
少ない工程数で製造することを目的とする。
Accordingly, it is an object of the present invention to manufacture a surface emitting laser having a high gain active layer and a high reflectivity DBR mirror in a smaller number of steps.

【0014】[0014]

【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。なお、図1は、
面発光レーザをヒートシンクにマウントした状態の概略
的断面図である。 図1参照 (1)本発明は、面発光レーザにおいて、一導電型半導
体基板1上に設けられるとともに、この一導電型半導体
基板1に格子整合する第1の一導電型低屈折率半導体層
と一導電型高屈折率半導体層とからなる多層膜の一導電
型半導体基板1と離れた側にメサ構造7を構成し、この
メサ構造7を構成する第1の一導電型低屈折率半導体層
の一部を酸化して形成した酸化膜9により電流狭窄構造
を構成するとともに、メサ構造7以外の露出平坦部に第
1の一導電型低屈折率半導体層を酸化した酸化膜10を
設けた第1の分布ブラッグ反射器2と、一導電型クラッ
ド層6、歪量子井戸活性層5、及び、逆導電型クラッド
層4からなるダブルヘテロ接合構造を構成する逆導電型
クラッド層4に接するように、逆導電型低屈折率半導体
層と逆導電型高屈折率半導体層とからなる第2の分布ブ
ラッグ反射器3を設けるとともに、一導電型クラッド層
6に接するように第2の一導電型低屈折率半導体層8を
設け、この第2の一導電型低屈折率半導体層8と第1の
分布ブラッグ反射器2のメサ構造7の頂面とを接合させ
たことを特徴とする。
FIG. 1 is an explanatory view of the principle configuration of the present invention. Referring to FIG. 1, means for solving the problems in the present invention will be described. In addition, FIG.
FIG. 2 is a schematic cross-sectional view of a state where the surface emitting laser is mounted on a heat sink. See FIG. 1 (1) The present invention relates to a surface-emitting laser, comprising a first one-conductivity-type low-refractive-index semiconductor layer provided on one-conductivity-type semiconductor substrate 1 and lattice-matched to this one-conductivity-type semiconductor substrate 1. A mesa structure 7 is formed on a side of the multilayer film including the one-conductivity-type high-refractive-index semiconductor layer away from the one-conductivity-type semiconductor substrate 1, and a first one-conductivity-type low-refractive-index semiconductor layer forming the mesa structure 7 A current confinement structure is formed by an oxide film 9 formed by oxidizing a part of the semiconductor layer, and an oxide film 10 obtained by oxidizing a first one-conductivity-type low-refractive-index semiconductor layer is provided on an exposed flat portion other than the mesa structure 7. The first distributed Bragg reflector 2 is in contact with the opposite conductivity type cladding layer 4 constituting the double hetero junction structure including the one conductivity type cladding layer 6, the strained quantum well active layer 5, and the opposite conductivity type cladding layer 4. And reverse conductivity type low refractive index semiconductor layer A second distributed Bragg reflector 3 comprising an electric high refractive index semiconductor layer is provided, and a second one conductive low refractive index semiconductor layer 8 is provided so as to be in contact with the one conductive clad layer 6. And the top surface of the mesa structure 7 of the first distributed Bragg reflector 2 is bonded.

【0015】この様に、第1の分布ブラッグ反射器2に
メサ構造7を構成するとともに、このメサ構造7を構成
する第1の一導電型低屈折率半導体層の一部を酸化して
形成した酸化膜9により電流狭窄構造を構成することに
よって電流注入効率を改善することができ、また、第2
の分布ブラッグ反射器3は歪量子井戸活性層5を含むダ
ブルヘテロ接合構造とモノリシックに一体に構成してい
るので、分布ブラッグ反射器を接着するための熱工程は
一回で済むことになる。
As described above, the mesa structure 7 is formed in the first distributed Bragg reflector 2 and a part of the first one conductivity type low refractive index semiconductor layer forming the mesa structure 7 is formed by oxidation. The current injection efficiency can be improved by forming a current confinement structure with the oxide film 9 thus formed.
Is monolithically integrated with the double heterojunction structure including the strained quantum well active layer 5, so that only one heat step is required for bonding the distributed Bragg reflector.

【0016】特に、第2の分布ブラッグ反射器3を、G
aAsとInPとの間の格子定数を有する互いに格子整
合する半導体で構成することとによって、逆導電型低屈
折率半導体層と逆導電型高屈折率半導体層との屈折率差
を大きくすることができ、それによって、第2の分布ブ
ラッグ反射器3を高反射率にすることができる。
In particular, the second distributed Bragg reflector 3 is
By using semiconductors that have a lattice constant between aAs and InP and that are lattice-matched to each other, it is possible to increase the refractive index difference between the low-refractive-index semiconductor layer and the high-refractive-index semiconductor layer. It is possible to make the second distributed Bragg reflector 3 high reflectivity.

【0017】また、歪量子井戸活性層5を構成する障壁
層をGaAsとInPとの間の格子定数を有する半導体
で構成することにより、歪量子井戸活性層5における障
壁層と井戸層との間のバンド不連続を大きくすることが
でき、それによって、キャリアのオーバーフローを抑制
することができるので、光学利得を大きくすることがで
きる。なお、伝導帯側のバンド不連続は、200meV
以上であることが望ましく、また、価電子帯側のバンド
不連続は、50meV以上であることが望ましい。
Further, by forming the barrier layer constituting the strained quantum well active layer 5 from a semiconductor having a lattice constant between GaAs and InP, the barrier layer between the strained quantum well active layer 5 and the well layer is formed. Can be increased, and the carrier overflow can be suppressed, so that the optical gain can be increased. The band discontinuity on the conduction band side is 200 meV
The band discontinuity on the valence band side is desirably 50 meV or more.

【0018】(2)また、本発明は、面発光レーザの製
造方法において、一導電型半導体基板1上に、この一導
電型半導体基板1に格子整合する第1の一導電型低屈折
率半導体層と一導電型高屈折率半導体層とを交互に積層
して第1の分布ブラッグ反射器2を形成する工程、メサ
構造7の段差下側の露出面が第1の一導電型低屈折率半
導体層になるようにメサエッチングを行ってメサ構造7
を形成する工程、次いで、第2の半導体基板上に、逆導
電型低屈折率半導体層と逆導電型高屈折率半導体層とを
交互に積層した第2の分布ブラッグ反射器3、逆導電型
クラッド層4、歪量子井戸活性層5、一導電型クラッド
層6、及び、第2の一導電型低屈折率半導体層8を順次
積層する工程、この第2の一導電型低屈折率半導体層8
と第1の分布ブラッグ反射器2のメサ構造7の頂面とを
対向させて、接触した状態で熱処理を行うことによって
両者を接着する工程、次いで、酸化性雰囲気中で熱処理
することによってメサ構造7を構成する第1の一導電型
低屈折率半導体層の一部を酸化して電流狭窄構造を構成
するとともに、メサ構造7の段差下側に露出する第1の
一導電型低屈折率半導体層も酸化する工程、次いで、第
2の半導体基板及び第2の半導体基板と接する逆導電型
低屈折率半導体層を選択的に除去する工程を有すること
を特徴とする。
(2) Further, according to the present invention, in the method for manufacturing a surface emitting laser, a first one conductivity type low refractive index semiconductor lattice-matched to the one conductivity type semiconductor substrate 1 is provided on the one conductivity type semiconductor substrate 1. Forming the first distributed Bragg reflector 2 by alternately laminating the layers and the one-conductivity-type high-refractive-index semiconductor layers. The exposed surface below the step of the mesa structure 7 is the first one-conductivity-type low-refractive-index. A mesa structure is formed by performing a mesa etching so as to form a semiconductor layer.
Forming a second distributed Bragg reflector 3 in which oppositely conductive low refractive index semiconductor layers and oppositely conductive high refractive index semiconductor layers are alternately laminated on a second semiconductor substrate; A step of sequentially laminating the cladding layer 4, the strained quantum well active layer 5, the one conductivity type cladding layer 6, and the second one conductivity type low refractive index semiconductor layer 8; 8
A heat treatment in a state where the top surface of the mesa structure 7 of the first distributed Bragg reflector 2 and the top surface of the mesa structure 7 are in contact with each other, and then the mesa structure 7 is heat-treated in an oxidizing atmosphere. The first one-conductivity-type low-refractive-index semiconductor that forms a current confinement structure by oxidizing a part of the first one-conductivity-type low-refractive-index semiconductor layer that constitutes the first mesa structure 7 is exposed below the step of the mesa structure 7. A step of oxidizing the layer, and a step of selectively removing the second semiconductor substrate and the low-refractive-index semiconductor layer in contact with the second semiconductor substrate.

【0019】この様な工程を採用することによって、分
布ブラッグ反射器を接着するための熱処理工程と、電流
狭窄機構を形成するための熱処理工程は、2度になり、
且つ、同じ熱処理装置内で連続して行うことができるの
で、ウェハの出し入れの回数も低減することができ、そ
れによってスループットが向上する。また、第2の基板
をInGaAs等のGaAsとInPとの中間の格子定
数を有する基板を用いた場合には、第2の分布ブラッグ
反射器3を高効率に、且つ、歪量子井戸活性層5の利得
を高利得することができるが、このInGaAsは上述
のように熱抵抗が大きいので、最終的にこの第2の半導
体基板を除去することによって熱抵抗を低減することが
でき、それによって、熱特性を向上することができる。
By adopting such a process, the heat treatment process for bonding the distributed Bragg reflector and the heat treatment process for forming the current confinement mechanism are performed twice.
Further, since the heat treatment can be performed continuously in the same heat treatment apparatus, the number of times of loading and unloading of the wafer can be reduced, thereby improving the throughput. When a substrate having a lattice constant between GaAs and InP, such as InGaAs, is used as the second substrate, the second distributed Bragg reflector 3 can be efficiently formed and the strained quantum well active layer 5 can be used. However, since InGaAs has a large thermal resistance as described above, the thermal resistance can be reduced by finally removing the second semiconductor substrate. Thermal characteristics can be improved.

【0020】また、第2の半導体基板を除去したのち、
第2の分布ブラッグ反射器3乃至第2の一導電型低屈折
率半導体層8の周辺部を選択的に除去することが望まし
く、それによって、無効電流を低減することができる。
なお、この除去工程において、メサ構造7の段差下側に
露出する第1の一導電型低屈折率半導体層を酸化した酸
化膜10がエッチングストッパ層として作用するので、
エッチング工程が簡素化される。
After removing the second semiconductor substrate,
It is desirable to selectively remove the peripheral portions of the second distributed Bragg reflector 3 to the second one-conductivity-type low-refractive-index semiconductor layer 8, whereby the reactive current can be reduced.
In this removal step, the oxide film 10 obtained by oxidizing the first one-conductivity-type low-refractive-index semiconductor layer exposed below the step of the mesa structure 7 acts as an etching stopper layer.
The etching process is simplified.

【0021】また、メサエッチングする工程において、
まず、第1の分布ブラッグ反射器2を構成する第1の一
導電型低屈折率半導体層と一導電型高屈折率半導体層と
からなる多層膜を(n+1.5)ペア分だけ除去してメ
サ構造7を形成したのち、全面にエッチングマスク用膜
を塗布し、第1の分布ブラッグ反射器2を構成する多層
膜が1ペア露出するようにエッチングマスク用膜を減膜
し、次いで、1ペア分の多層膜を除去することが望まし
く、それによって、メサエッチング工程に伴う選択エッ
チングマスクの除去工程において、第1の一導電型低屈
折率半導体層が不所望にエッチングされることがない。
In the step of performing mesa etching,
First, the multilayer film composed of the first one-conductivity-type low-refractive-index semiconductor layer and the one-conductivity-type high-refractive-index semiconductor layer constituting the first distributed Bragg reflector 2 is removed by (n + 1.5) pairs. After the mesa structure 7 is formed, a film for an etching mask is applied to the entire surface, and the film for the etching mask is reduced so that one pair of multilayer films constituting the first distributed Bragg reflector 2 is exposed. It is desirable to remove the multilayer film for the pair, so that the first one-conductivity-type low-refractive-index semiconductor layer is not undesirably etched in the step of removing the selective etching mask accompanying the mesa etching step.

【0022】(3)また、本発明は、上記(2)におい
て、第2の一導電型低屈折率半導体層8と第1の分布ブ
ラッグ反射器2のメサ構造7の頂面とを接着する熱処理
工程を水素ガス雰囲気中で行うとともに、酸化性雰囲気
中で熱処理を、窒素ガスをキャリアガスとした水蒸気雰
囲気中で行うことを特徴とする。
(3) In the present invention, in the above (2), the second one-conductivity-type low-refractive-index semiconductor layer 8 and the top surface of the mesa structure 7 of the first distributed Bragg reflector 2 are bonded. The heat treatment step is performed in a hydrogen gas atmosphere, and the heat treatment is performed in an oxidizing atmosphere in a steam atmosphere using nitrogen gas as a carrier gas.

【0023】この様に、第2の一導電型低屈折率半導体
層8と第1の分布ブラッグ反射器2のメサ構造7の頂面
とを接着する熱処理工程を行う雰囲気としては、水素ガ
ス雰囲気が好適であり、それによって強固な接着が可能
になり、また、酸化性雰囲気を、窒素ガスをキャリアガ
スとした水蒸気雰囲気とすることによって短時間で電流
狭窄機構を構成することができる。
As described above, the heat treatment step of bonding the second one-conductivity-type low-refractive-index semiconductor layer 8 to the top surface of the mesa structure 7 of the first distributed Bragg reflector 2 is performed in a hydrogen gas atmosphere. Is preferable, whereby strong adhesion can be achieved, and a current confinement mechanism can be configured in a short time by setting the oxidizing atmosphere to a steam atmosphere using nitrogen gas as a carrier gas.

【0024】[0024]

【発明の実施の形態】ここで、本発明の実施の形態の面
発光レーザの製造工程を図2乃至図7を参照して説明す
る。なお、各図は概略的断面図である。 図2(a)参照 まず、Si濃度が2×1018cm-3のn型GaAs基板
11上に、MOVPE法(有機金属気相成長法)を用い
て、Si濃度が2×1018cm-3のn型AlAsλ/4
膜12及びSi濃度が2×1018cm-3のn型GaAs
λ/4膜13を交互に積層させ、最上層がn型GaAs
λ/4膜13になるように、例えば、25ペア(なお、
図においては、図示を簡単にするために6ペアのみを図
示している)設けることによって第1の分布ブラッグ反
射器、即ち、DBRミラーを形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Here, a manufacturing process of a surface emitting laser according to an embodiment of the present invention will be described with reference to FIGS. Each figure is a schematic sectional view. Referring to FIG. 2A, first, on an n-type GaAs substrate 11 having a Si concentration of 2 × 10 18 cm −3 , the Si concentration is 2 × 10 18 cm using MOVPE (metal organic chemical vapor deposition). 3 n-type AlAs λ / 4
Film 12 and n-type GaAs having a Si concentration of 2 × 10 18 cm −3
λ / 4 films 13 are alternately laminated, and the uppermost layer is n-type GaAs.
For example, 25 pairs (here, λ / 4 film 13)
Only six pairs are shown in the figure for simplicity of illustration) to form a first distributed Bragg reflector, ie a DBR mirror.

【0025】図2(b)参照 次いで、全面に、厚さが、例えば、200nmのSiO
2 膜を堆積させたのち、直径10μmの円状にパターニ
ングすることによってSiO2 膜パターン14を形成
し、次いで、このSiO2 膜パターン14をマスクとし
て、NH4 OH+H2 2 +H2 Oからなる混合エッチ
ャントでn型GaAsλ/4膜13を選択的にエッチン
グするとともに、フッ酸を用いてn型AlAsλ/4膜
12を選択的にエッチングし、合計2.5ペア分エッチ
ングすることによって円筒状メサ15を形成する。
Next, as shown in FIG. 2B, an SiO 2 layer having a thickness of, for example, 200 nm is formed on the entire surface.
After depositing the two films, an SiO 2 film pattern 14 is formed by patterning the film into a circle having a diameter of 10 μm, and then, using this SiO 2 film pattern 14 as a mask, it is composed of NH 4 OH + H 2 O 2 + H 2 O. The n-type GaAs λ / 4 film 13 is selectively etched with a mixed etchant, and the n-type AlAs λ / 4 film 12 is selectively etched with hydrofluoric acid. 15 are formed.

【0026】図2(c)参照 次いで、全面にレジスト膜16を塗布したのち、O2
ッシングによって、最上部のn型GaAsλ/4膜13
/n型AlAsλ/4膜12が1ペア分露出するように
レジスト膜16を減膜する。
Next, after a resist film 16 is applied to the entire surface, the uppermost n-type GaAs λ / 4 film 13 is formed by O 2 ashing (see FIG. 2C).
The resist film 16 is reduced so that the / n-type AlAs λ / 4 film 12 is exposed by one pair.

【0027】図3(d)参照 次いで、レジスト膜16をマスクとしてフッ酸とフッ化
アンモニウムとの混合液に浸漬することによって、Si
2 膜パターン14を除去するとともに、露出したn型
AlAsλ/4膜12のサイドエッチングが進行し、リ
フトオフ的にDBRミラーが1ペア分除去される。次い
で、再びO2 アッシングを行って、レジスト膜16を除
去し、ウェハ全体を純水に浸漬して洗浄する。なお、こ
のO2 によるアッシングにより、露出した円筒状メサ1
5の頂部のpn型GaAsλ/4膜12の親水性が高ま
り、後の接着工程における接着性が高まるので、O2
よるアッシングはウェハ接着工程のための前処理も兼ね
たものとなる。
Next, as shown in FIG. 3D, the resist film 16 is immersed in a mixed solution of hydrofluoric acid and ammonium fluoride using the resist film 16 as a mask.
As the O 2 film pattern 14 is removed, the side etching of the exposed n-type AlAs λ / 4 film 12 proceeds, and one pair of DBR mirrors is removed in a lift-off manner. Next, O 2 ashing is performed again to remove the resist film 16, and the entire wafer is immersed in pure water for cleaning. Note that the cylindrical mesa 1 exposed by the ashing with O 2
Since the hydrophilicity of the pn-type λ / 4 film 12 at the top of the layer 5 is enhanced and the adhesiveness in the subsequent bonding step is increased, the ashing with O 2 also serves as a pretreatment for the wafer bonding step.

【0028】図3(e)参照 一方、このDBRミラー用ウェハとは別に、レーザ用ウ
ェハとして、まず、In組成比が0.26のInGaA
s基板21上に、MOVPE法を用いて、Zn濃度が2
×1018cm-3でIn組成比が0.245のp型InA
lAsλ/4膜22及びZn濃度が2×1018cm-3
In組成比が0.26のp型InGaAsλ/4膜23
を交互に積層させて、25.5ペア(なお、図において
は、図示を簡単にするために3.5ペアのみを図示して
いる)からなる第2のDBRミラーを構成する。この場
合、基板としてInGaAs基板21を用いているの
で、従来のInGaAsP/InP系によるDBRミラ
ーに比べて屈折率差を大きくすることができるので、少
ないペア数で反射率を高めることができる。なお、図示
を省略しているが、p型InAlAsλ/4膜22とp
型InGaAsλ/4膜23との間には、禁制帯幅差及
びバンドオフセットにともなう抵抗を低減するために、
例えば、Zn濃度が2×1018cm-3、厚さが5nmの
p型In0.256 Al0.21Ga0.534 As層を挿入してい
る。
Referring to FIG. 3E, on the other hand, apart from the DBR mirror wafer, as a laser wafer, first, InGaAs having an In composition ratio of 0.26 is used.
On the s substrate 21, the Zn concentration was 2
× 10 18 cm -3 and p-type InA with an In composition ratio of 0.245
lAsλ / 4 film 22 and p-type InGaAs λ / 4 film 23 having a Zn concentration of 2 × 10 18 cm -3 and an In composition ratio of 0.26
Are alternately stacked to form a second DBR mirror composed of 25.5 pairs (only 3.5 pairs are shown in the figure for simplicity). In this case, since the InGaAs substrate 21 is used as the substrate, the refractive index difference can be increased as compared with a conventional InGaAsP / InP-based DBR mirror, so that the reflectance can be increased with a small number of pairs. Although not shown, the p-type InAlAs λ / 4 film 22 and the p-type InAlAs
In order to reduce the resistance due to the bandgap difference and the band offset between the InGaAs type λ / 4 film 23 and
For example, a p-type In 0.256 Al 0.21 Ga 0.534 As layer having a Zn concentration of 2 × 10 18 cm −3 and a thickness of 5 nm is inserted.

【0029】引き続いて、Zn濃度が5×1017
-3、厚さが178.2nmで、In組成比が0.25
6、Al組成比が0.21のp型InAlGaAsクラ
ッド層24、歪量子井戸活性層25、Si濃度が5×1
17cm-3、厚さが178.2nmで、In組成比が
0.256、Al組成比が0.21のn型InAlGa
Asクラッド層26、及び、Si濃度が2×1018cm
-3で、In組成比が0.736のn型InGaPλ/4
膜27を順次積層させる。なお、この場合のn型InG
aPλ/4膜27は、ウェハの成長表面に酸化性が強く
且つ潮解性の高いAl含有層が露出しないようにするた
めに設けるものである。
Subsequently, when the Zn concentration is 5 × 10 17 c
m −3 , thickness 178.2 nm, In composition ratio 0.25
6, p-type InAlGaAs cladding layer 24 with Al composition ratio of 0.21, strained quantum well active layer 25, Si concentration of 5 × 1
N-type InAlGa of 0 17 cm -3 , a thickness of 178.2 nm, an In composition ratio of 0.256, and an Al composition ratio of 0.21
As clad layer 26 and Si concentration of 2 × 10 18 cm
-3 , n-type InGaP λ / 4 having an In composition ratio of 0.736
The films 27 are sequentially laminated. In this case, the n-type InG
The aPλ / 4 film 27 is provided in order to prevent the Al-containing layer having high oxidizability and high deliquesce from being exposed on the growth surface of the wafer.

【0030】図3(f)参照 図3(f)は、図3(e)の破線で示す円内を模式的に
拡大したものであり、この場合の歪量子井戸活性層25
としては、厚さが、10nm、In組成比が0.25
6、Al組成比が0.21で、ノン・ドープのi型In
AlGaAs障壁層28を3層と、厚さが7nm、In
組成比が0.47でノン・ドープのi型InGaAs歪
井戸層29を2層とを交互に積層させて構成する。次い
で、n型InGaAsλ/4膜27乃至p型InAlA
sλ/4膜22を形成したInGaAs基板21を、H
2 SO4 +H2 2 の混合液で処理して洗浄したのち、
純水洗浄を行い、スピン乾燥させる。
FIG. 3 (f) is a schematic enlarged view of the circle shown by the broken line in FIG. 3 (e). In this case, the strained quantum well active layer 25 is shown.
The thickness is 10 nm and the In composition ratio is 0.25
6. Non-doped i-type In with Al composition ratio of 0.21
Three AlGaAs barrier layers 28, a thickness of 7 nm,
A non-doped i-type InGaAs strain well layer 29 having a composition ratio of 0.47 is formed by alternately stacking two layers. Next, the n-type InGaAs λ / 4 film 27 to the p-type InAlA
The InGaAs substrate 21 having the sλ / 4 film 22 formed thereon is
After treatment with a mixed solution of 2 SO 4 + H 2 O 2 and washing,
Wash with pure water and spin dry.

【0031】この場合の歪量子井戸活性層25における
バンドオフセット、即ち、エネルギー不連続は、伝導帯
側で327meVとなり、また、価電子帯側で180m
eVとなり、従来のInGaAsP/InP系の歪量子
井戸活性層におけるバンドオフセットに比べて大きくな
るので、キャリアのオーバフローが抑制され、それによ
って、利得を高めることができる。なお、この歪量子井
戸活性層25の発光波長は1.3μmとなる。
In this case, the band offset in the strained quantum well active layer 25, that is, the energy discontinuity is 327 meV on the conduction band side and 180 mV on the valence band side.
eV, which is larger than the band offset in the conventional InGaAsP / InP-based strained quantum well active layer, so that carrier overflow can be suppressed, thereby increasing the gain. The emission wavelength of the strained quantum well active layer 25 is 1.3 μm.

【0032】図4参照 次いで、InGaAs基板21上に形成したn型InG
aPλ/4膜27と、n型GaAs基板11上に形成し
た第1のDBRミラーを構成する円筒状メサ15の頂面
とを対向させて接触させ、加重をかけて熱処理炉30内
に導入する。この熱処理炉30内に、H2 ガス31を導
入し、例えば、650℃の温度において、例えば、10
分間熱処理することによって両ウェハを接着させる。
Next, an n-type InG film formed on the InGaAs substrate 21 is formed.
The aPλ / 4 film 27 and the top surface of the cylindrical mesa 15 constituting the first DBR mirror formed on the n-type GaAs substrate 11 are brought into contact with each other, and are introduced into the heat treatment furnace 30 under a load. . An H 2 gas 31 is introduced into the heat treatment furnace 30 and, for example, at a temperature of 650 ° C.,
The two wafers are bonded by heat treatment for a minute.

【0033】図5参照 引き続いて、熱処理炉30の温度を400℃まで下げる
とともに、熱処理炉30内のH2 ガス21を真空排気ポ
ンプによって完全に引ききったのち、熱処理炉30内に
2 ガス33をキャリアガスとして水蒸気32を導入
し、400℃において、10分間熱処理を行うことによ
って、円筒状メサ15を構成するn型AlAs層12が
側面から2.5μm程度酸化されてAlAs酸化膜17
となり、直径が5μmの開口部、即ち、電流通路が形成
される。なお、同時に、平坦面に露出するn型AlAs
λ/4膜12も完全に酸化されてAlAs酸化膜18と
なる。
[0033] Figure 5 continuing reference, along with lowering the temperature of the heat treatment furnace 30 to 400 ° C., after which completely pulled completely by vacuum pumps H 2 gas 21 in the heat treatment furnace 30, N 2 gas into the heat treatment furnace 30 The n-type AlAs layer 12 constituting the cylindrical mesa 15 is oxidized by about 2.5 μm from the side by performing a heat treatment for 10 minutes at 400 ° C.
Thus, an opening having a diameter of 5 μm, that is, a current path is formed. At the same time, the n-type AlAs exposed on the flat surface
The λ / 4 film 12 is also completely oxidized to become the AlAs oxide film 18.

【0034】図6(a)参照 次いで、ウェハを熱処理炉30から取り出したのち、N
4 OH+H2 2 +H2 Oの混合液を用いてInGa
As基板21を除去し、次いで、露出した一層目のp型
InAlAsλ/4膜22をフッ酸を用いて選択的に除
去する。次いで、露出したp型InGaAsλ/4膜2
3の円筒状メサ15に投影的に対応する領域に、レジス
トパターンを用いたリフトオフ法によって、例えば、厚
さが10nmのAu膜、厚さが1nmのZn膜、及び、
厚さが100nmのNi膜を順次堆積させて、直径が1
5μmのp側電極34を形成する。
Next, after the wafer is taken out of the heat treatment furnace 30,
Using a mixed solution of H 4 OH + H 2 O 2 + H 2 O, InGa
The As substrate 21 is removed, and the exposed first p-type InAlAs λ / 4 film 22 is selectively removed using hydrofluoric acid. Next, the exposed p-type InGaAs λ / 4 film 2
For example, an Au film having a thickness of 10 nm, a Zn film having a thickness of 1 nm, and a lift-off method using a resist pattern in a region corresponding to the cylindrical mesa 15 projectively.
A Ni film having a thickness of 100 nm is sequentially deposited to a thickness of 1 nm.
A 5 μm p-side electrode 34 is formed.

【0035】図6(b)参照 次いで、このp側電極34をマスクとして塩素系のガス
を用いたドライ・エッチングを施すことによって、p型
InGaAsλ/4膜23乃至n型InGaPλ/4膜
27をエッチングして円筒状にする。この様に、発光に
寄与しない部分を除去して円筒状にすることによって、
無効電流を低減することができるので、利得を向上する
ことができる。なお、この工程において、平坦面に形成
されているAlAs酸化膜18が、ドライ・エッチング
におけるエッチングストッパ層となるので、エッチング
時間にマージンを取ることができ、製造歩留りが向上す
る。
Next, referring to FIG. 6B, the p-side electrode 34 is used as a mask to perform dry etching using a chlorine-based gas to form the p-type InGaAs λ / 4 film 23 to the n-type InGaP λ / 4 film 27. Etch into a cylinder. In this way, by removing the portion that does not contribute to light emission and making it cylindrical,
Since the reactive current can be reduced, the gain can be improved. In this step, since the AlAs oxide film 18 formed on the flat surface serves as an etching stopper layer in dry etching, a margin can be provided for the etching time, and the manufacturing yield is improved.

【0036】図7参照 次いで、n型GaAs基板11の裏面の円筒状メサ15
に対応する領域にSiNλ/4膜を堆積させたのちパタ
ーニングすることによって、直径15μmの反射防止膜
19を形成し、次いで、反射防止膜19の周囲に、レジ
ストパターンを用いたリフトオフ法によって、厚さが3
0nmで13%のGeを含有するAu・Ge層及び厚さ
2μmのAu膜を順次堆積させて環状のn側電極20を
形成することによって面発光レーザの基本構成が完成す
る。最後に、接着用導電部材としてAuSnを用いてp
側電極34をCuヒートシンク35にボンディングする
ことによって、n型GaAs基板11が上向きとなるn
サイドアップの状態にする。
Next, a cylindrical mesa 15 on the back surface of the n-type GaAs substrate 11 is shown in FIG.
An antireflection film 19 having a diameter of 15 μm is formed by depositing a SiNλ / 4 film in a region corresponding to the antireflection film, and then forming a film around the antireflection film 19 by a lift-off method using a resist pattern. Saga 3
The basic configuration of the surface emitting laser is completed by sequentially depositing an Au.Ge layer containing 13% Ge at 0 nm and an Au film having a thickness of 2 μm to form an annular n-side electrode 20. Finally, AuSn is used as a conductive member for bonding, and p
By bonding the side electrode 34 to the Cu heat sink 35, the n-type GaAs substrate 11 faces n
Set up side up.

【0037】この本発明の実施の形態においては、活性
層を成長させる基板として、InPより格子定数の小さ
なInGaAs基板21を用いているので、InGaA
s基板21に格子整合するInGaAs/InAlAs
多層膜によって高反射率のDBRミラーをモノリシック
に形成することができ、DBRミラーの接着工程を一回
にすることができる。
In this embodiment of the present invention, an InGaAs substrate 21 having a smaller lattice constant than InP is used as a substrate on which an active layer is grown.
InGaAs / InAlAs lattice-matched to the s substrate 21
The DBR mirror having a high reflectance can be formed monolithically by the multilayer film, and the bonding process of the DBR mirror can be performed only once.

【0038】また、電流狭窄機構を形成するための熱酸
化工程を、ウェハ接着工程と同じ熱処理炉内で引き続い
て行っているので、ウェハを一度も取り出さずに、ウェ
ハ接着と熱酸化を行うことができ、それによって、製造
工程数を低減することができるので、スループットが向
上する。
Further, since the thermal oxidation process for forming the current confinement mechanism is continuously performed in the same heat treatment furnace as the wafer bonding process, the wafer bonding and the thermal oxidation must be performed without taking out the wafer once. The number of manufacturing steps can be reduced, thereby improving the throughput.

【0039】また、本発明の実施の形態においては、A
lAs酸化膜を積極的にエッチングストッパ層として利
用することによって、ドライ・エッチング工程における
プロセスの制御性を高めることができる。
In the embodiment of the present invention, A
By actively using the lAs oxide film as an etching stopper layer, the controllability of the process in the dry etching step can be improved.

【0040】また、素子特性の観点からは、InGaA
s基板21上に歪量子井戸活性層25を成長させている
ので、従来のInGaAsP/InP系に比べてバンド
オフセットを大きくすることができるので、キャリアの
オーバーフローを防止することができ、それによって、
高利得にすることができる。
From the viewpoint of device characteristics, InGaAs
Since the strained quantum well active layer 25 is grown on the s-substrate 21, the band offset can be increased as compared with the conventional InGaAsP / InP system, so that carrier overflow can be prevented.
High gain can be achieved.

【0041】また、熱抵抗の高いInGaAs基板21
を除去するとともに、熱抵抗の低いn型GaAs基板1
1を上にしてCuヒートシンク35上にマウントしてい
るので、放熱特性が良好となり、したがって、特性温度
や、スロープ効率の温度依存性を改善することができ
る。
Further, the InGaAs substrate 21 having a high thermal resistance
And an n-type GaAs substrate 1 having a low thermal resistance.
Since the heat sink is mounted on the Cu heat sink 35 with the number 1 upward, the heat radiation characteristics are improved, so that the characteristic temperature and the temperature dependency of the slope efficiency can be improved.

【0042】以上、本発明の実施の形態を説明してきた
が、本発明は実施の形態に記載した構成及び条件に限ら
れるものではなく、各種の変更が可能である。例えば、
上記の実施の形態における各数値は、その一例を示すも
のであり、記載されている数値に限られるものでないこ
とは言うまでもないことである。
Although the embodiments of the present invention have been described above, the present invention is not limited to the configurations and conditions described in the embodiments, and various changes can be made. For example,
Each numerical value in the above embodiment is an example, and it is needless to say that the numerical value is not limited to the described numerical value.

【0043】また、上記の実施の形態においては、レー
ザ用ウェハを円筒状にエッチングしているが、必ずしも
必要ではなく、p側電極34を円形状に小さく形成すれ
ば、電流の拡がりは小さくなるので、そのままの状態で
マウントしても良いものである。
In the above embodiment, the laser wafer is etched into a cylindrical shape, but this is not always necessary. If the p-side electrode 34 is formed small in a circular shape, the spread of the current is reduced. Therefore, it may be mounted as it is.

【0044】また、上記の実施の形態においては、円筒
状メサ15を形成する工程において、SiO2 膜パター
ン14の除去にともなって、平坦部に露出するn型Al
Asλ/4膜12の不所望なエッチングによる消失を防
止するために、まず、2.5ペアのGaAs/AlAs
膜によって円筒状メサ15を形成し、次いで、レジスト
膜16を用いて、SiO2 膜パターン14と1ペアのG
aAs/AlAs膜を除去しているが、SiO2 膜パタ
ーン14の表面及び側面の一部のみが露出するように、
より平坦化したレジスト膜を設け、最初から1.5ペア
のGaAs/AlAs膜によって円筒状メサ15を形成
し、SiO2 膜パターン14のみを除去するようにして
も良い。
In the above embodiment, in the step of forming the cylindrical mesa 15, the n-type Al exposed on the flat portion is removed with the removal of the SiO 2 film pattern 14.
In order to prevent the Asλ / 4 film 12 from being lost by undesired etching, first, 2.5 pairs of GaAs / AlAs
A cylindrical mesa 15 is formed by the film, and then, a resist film 16 is used to form a pair of G 2 with the SiO 2 film pattern 14.
Although the aAs / AlAs film is removed, only a part of the surface and side surface of the SiO 2 film pattern 14 is exposed.
A more planarized resist film may be provided, a cylindrical mesa 15 may be formed from a 1.5 pair GaAs / AlAs film from the beginning, and only the SiO 2 film pattern 14 may be removed.

【0045】また、上記の実施の形態においては、最終
的に残る円筒状メサ15を1.5ペアのGaAs/Al
As膜によって構成しているが、1.5ペアに限られる
ものでなく、nを整数とした場合、(n+0.5)ペア
のGaAs/AlAs膜であっても良く、その場合に
は、AlAs酸化膜17による電流狭窄機構は多重に形
成されることになる。
In the above embodiment, the cylindrical mesa 15 that is finally left is replaced with 1.5 pairs of GaAs / Al
Although it is composed of an As film, it is not limited to 1.5 pairs, and if n is an integer, a (n + 0.5) pair GaAs / AlAs film may be used. The current confinement mechanism by the oxide film 17 is formed in multiple.

【0046】また、上記の実施の形態においては、歪量
子井戸活性層25を2層の井戸層によって構成している
が、1層のみであっても良く、或いは、3層以上の井戸
層からなる歪量子井戸活性層としても良いものである。
In the above embodiment, the strained quantum well active layer 25 is composed of two well layers. However, the strain quantum well active layer 25 may be composed of only one well layer or three or more well layers. It can be used as a strained quantum well active layer.

【0047】また、上記の実施の形態においては、歪量
子井戸活性層25を構成する障壁層として、i型In
0.256 Al0.21Ga0.534 As層を用いているが、この
様な組成比に限られるものではなく、波長組成として1
μm以下の波長組成であれば良い。また、歪量子井戸活
性層25におけるバンドオフセットも、伝導帯側で32
7meV、価電子帯側で180meVとしているが、こ
の値に限られるものではなく、伝導帯側においては20
0meV以上、価電子帯側においては50meV以上で
あれば良く、それによって、従来のInGaAsP/I
nP系より優れた特性を得ることができる。
In the above embodiment, the barrier layer constituting the strained quantum well active layer 25 is formed as an i-type In
Although a 0.256 Al 0.21 Ga 0.534 As layer is used, the composition ratio is not limited to such a composition ratio.
Any wavelength composition of less than μm may be used. Also, the band offset in the strained quantum well active layer 25 is 32 on the conduction band side.
7 meV and 180 meV on the valence band side, but are not limited to these values.
0 meV or more, and 50 meV or more on the valence band side, so that the conventional InGaAsP / I
Characteristics superior to those of the nP type can be obtained.

【0048】また、上記の実施の形態においては、p型
InAlAsλ/4膜22とp型InGaAsλ/4膜
23との間に、p型In0.256 Al0.21Ga0.534 As
層を挿入しているが、この様な層は、禁制帯幅がIn
0.245 Al0.755 AsからIn 0.26Ga0.74Asに変化
するグレーデッド層を用いても良いものであり、場合に
よっては、省略しても良いものである。
In the above embodiment, the p-type
InAlAs λ / 4 film 22 and p-type InGaAs λ / 4 film
23 and p-type In0.256Al0.21Ga0.534As
Although a layer is inserted, such a layer has a forbidden band width of In.
0.245Al0.755As to In 0.26Ga0.74Change to As
Graded layer may be used.
Therefore, it may be omitted.

【0049】また、上記の実施の形態においては、第1
のDBRミラーをAlAs/GaAs多層膜で構成して
いるが、AlGaAs/GaAs多層膜を用いても良い
ものである。但し、AlGaAsにおけるGa組成比の
増加とともに、屈折率差が小さくなり、反射率が低下す
ることになる。
In the above embodiment, the first
Is composed of an AlAs / GaAs multilayer film, but an AlGaAs / GaAs multilayer film may be used. However, as the Ga composition ratio in AlGaAs increases, the difference in refractive index decreases, and the reflectance decreases.

【0050】また、上記の実施の形態における熱酸化工
程において、N2 ガスをキャリアガスとしているが、A
rガス或いはHeガスをキャリアガスとしても良いもの
であり、また、酸化剤としても水蒸気に限られるもので
はなく、wetO2 を用いても良いものである。
In the thermal oxidation step in the above embodiment, N 2 gas is used as the carrier gas.
The r gas or the He gas may be used as the carrier gas, and the oxidizing agent is not limited to water vapor, and wetO 2 may be used.

【0051】[0051]

【発明の効果】本発明によれば、一方のDBRミラーの
接着工程と電流狭窄機構の形成のための酸化工程を同じ
装置内において一連の工程として行っているので、工程
数を低減することができ、また、他方のDBRミラーを
従来より相対的に反射率の高い多層膜で構成するととも
に、歪量子井戸活性層におけるバンドオフセットを大き
くしているので高利得の面発光レーザを構成することが
でき、それによって、極低しきい値化が可能になるの
で、低消費電力光インターコネクションの普及・実用化
に寄与するところが大きい。
According to the present invention, the step of bonding one DBR mirror and the step of oxidizing for forming the current confinement mechanism are performed as a series of steps in the same apparatus, so that the number of steps can be reduced. In addition, the other DBR mirror is formed of a multilayer film having relatively higher reflectivity than the conventional one, and the band offset in the strained quantum well active layer is increased, so that a high gain surface emitting laser can be formed. This makes it possible to lower the threshold value, which greatly contributes to the spread and practical use of low power consumption optical interconnections.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.

【図2】本発明の実施の形態の途中までの製造工程の説
明図である。
FIG. 2 is an explanatory diagram of a manufacturing process partway through an embodiment of the present invention.

【図3】本発明の実施の形態の図2以降の途中までの製
造工程の説明図である。
FIG. 3 is an explanatory diagram of a manufacturing process of the embodiment of the present invention up to the middle of FIG. 2 and thereafter.

【図4】本発明の実施の形態の図3以降の途中までの製
造工程の説明図である。
FIG. 4 is an explanatory view of a manufacturing process of the embodiment of the present invention up to the middle after FIG. 3;

【図5】本発明の実施の形態の図4以降の途中までの製
造工程の説明図である。
FIG. 5 is an explanatory view of a manufacturing process of the embodiment of the present invention up to the middle after FIG. 4;

【図6】本発明の実施の形態の図5以降の途中までの製
造工程の説明図である。
FIG. 6 is an explanatory diagram of a manufacturing process of the embodiment of the present invention up to the middle of FIG. 5;

【図7】本発明の実施の形態の図6以降の製造工程の説
明図である。
FIG. 7 is an explanatory diagram of a manufacturing process of the embodiment of the present invention after FIG. 6;

【符号の説明】[Explanation of symbols]

1 一導電型半導体基板 2 第1の分布ブラッグ反射器 3 第2の分布ブラッグ反射器 4 逆導電型クラッド層 5 歪量子井戸活性層 6 一導電型クラッド層 7 メサ構造 8 第2の一導電型低屈折率半導体層 9 酸化膜 10 酸化膜 11 n型GaAs基板 12 n型GaAsλ/4膜 13 n型AlAsλ/4膜 14 SiO2 膜パターン 15 円筒状メサ 16 レジスト膜 17 AlAs酸化膜 18 AlAs酸化膜 19 反射防止膜 20 n側電極 21 InGaAs基板 22 p型InAlAsλ/4膜 23 p型InGaAsλ/4膜 24 p型InAlGaAsクラッド層 25 歪量子井戸活性層 26 n型InAlGaAsクラッド層 27 n型InGaPλ/4膜 28 i型InAlGaAs障壁層 29 i型InGaAs歪井戸層 30 熱処理炉 31 H2 ガス 32 水蒸気 33 N2 ガス 34 p側電極 35 CuヒートシンクREFERENCE SIGNS LIST 1 one conductivity type semiconductor substrate 2 first distributed Bragg reflector 3 second distributed Bragg reflector 4 reverse conductivity type cladding layer 5 strained quantum well active layer 6 one conductivity type cladding layer 7 mesa structure 8 second one conductivity type Low refractive index semiconductor layer 9 Oxide film 10 Oxide film 11 n-type GaAs substrate 12 n-type GaAs λ / 4 film 13 n-type AlAs λ / 4 film 14 SiO 2 film pattern 15 cylindrical mesa 16 resist film 17 AlAs oxide film 18 AlAs oxide film Reference Signs List 19 antireflection film 20 n-side electrode 21 InGaAs substrate 22 p-type InAlAs λ / 4 film 23 p-type InGaAs λ / 4 film 24 p-type InAlGaAs cladding layer 25 strained quantum well active layer 26 n-type InAlGaAs cladding layer 27 n-type InGaP λ / 4 film 28 i-type InAlGaAs barrier layer 29 i-type InGaAs strain well layer 30 heat treatment furnace 1 H 2 gas 32 steam 33 N 2 gas 34 p-side electrode 35 Cu heatsink

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F073 AA09 AA51 AA63 AA74 AA81 AB17 CA15 DA05 DA16 DA23 DA24 DA27 DA35  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F073 AA09 AA51 AA63 AA74 AA81 AB17 CA15 DA05 DA16 DA23 DA24 DA27 DA35

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一導電型半導体基板上に設けられるとと
もに、前記一導電型半導体基板に格子整合する第1の一
導電型低屈折率半導体層と一導電型高屈折率半導体層と
からなる多層膜の前記一導電型半導体基板と離れた側に
メサ構造を構成し、前記メサ構造を構成する前記第1の
一導電型低屈折率半導体層の一部を酸化して形成した酸
化膜により電流狭窄構造を構成するとともに、前記メサ
構造以外の露出平坦部に前記第1の一導電型低屈折率半
導体層を酸化した酸化膜を設けた第1の分布ブラッグ反
射器と、一導電型クラッド層、歪量子井戸活性層、及
び、逆導電型クラッド層からなるダブルヘテロ接合構造
を構成する前記逆導電型クラッド層に接するように、逆
導電型低屈折率半導体層と逆導電型高屈折率半導体層と
からなる第2の分布ブラッグ反射器を設けるとともに、
前記一導電型クラッド層に接するように第2の一導電型
低屈折率半導体層を設け、前記第2の一導電型低屈折率
半導体層と前記第1の分布ブラッグ反射器のメサ構造の
頂面とを接合させたことを特徴とする面発光レーザ。
1. A multilayer comprising a first one-conductivity-type low-refractive-index semiconductor layer and a one-conductivity-type high-refractive-index semiconductor layer provided on a one-conductivity-type semiconductor substrate and lattice-matched to the one-conductivity-type semiconductor substrate. A mesa structure is formed on a side of the film remote from the one-conductivity-type semiconductor substrate, and a current is generated by an oxide film formed by oxidizing a part of the first one-conductivity-type low-refractive-index semiconductor layer forming the mesa structure. A first distributed Bragg reflector comprising a constriction structure, an oxide film obtained by oxidizing the first one-conductivity-type low-refractive-index semiconductor layer on an exposed flat portion other than the mesa structure, and a one-conductivity-type clad layer , A strained quantum well active layer, and a reverse conductivity type low refractive index semiconductor layer and a reverse conductivity type high refractive index semiconductor so as to be in contact with the reverse conductivity type cladding layer forming a double hetero junction structure comprising a reverse conductivity type cladding layer. And a second distribution layer comprising In addition to providing a Lag reflector,
A second one-conductivity-type low-refractive-index semiconductor layer is provided so as to be in contact with the one-conductivity-type clad layer, and a top of the mesa structure of the second one-conductivity-type low-refractive-index semiconductor layer and the first distributed Bragg reflector is provided. A surface-emitting laser having a surface joined.
【請求項2】 一導電型半導体基板上に、前記一導電型
半導体基板と格子整合する第1の一導電型低屈折率半導
体層と一導電型高屈折率半導体層とを交互に積層して第
1の分布ブラッグ反射器を形成する工程、メサ構造の段
差下側の露出面が前記第1の一導電型低屈折率半導体層
になるようにメサエッチングを行ってメサ構造を形成す
る工程、次いで、第2の半導体基板上に、逆導電型低屈
折率半導体層と逆導電型高屈折率半導体層とを交互に積
層した第2の分布ブラッグ反射器、逆導電型クラッド
層、歪量子井戸活性層、一導電型クラッド層、及び、第
2の一導電型低屈折率半導体層を順次積層する工程、前
記第2の一導電型低屈折率半導体層と前記第1の分布ブ
ラッグ反射器のメサ構造の頂面とを対向させて、接触し
た状態で熱処理を行うことによって両者を接着する工
程、次いで、酸化性雰囲気中で熱処理することによって
前記メサ構造を構成する前記第1の一導電型低屈折率半
導体層の一部を酸化して電流狭窄構造を構成するととも
に、前記メサ構造の段差下側に露出する前記第1の一導
電型低屈折率半導体層も酸化する工程、次いで、前記第
2の半導体基板及び第2の半導体基板と接する前記逆導
電型低屈折率半導体層を選択的に除去する工程を有する
ことを特徴とする面発光レーザの製造方法。
2. A semiconductor device according to claim 1, wherein a first low-refractive-index semiconductor layer and a high-refractive-index semiconductor layer, which are lattice-matched with the one-conductive semiconductor substrate, are alternately stacked on the one-conductive-type semiconductor substrate. Forming a first distributed Bragg reflector, forming a mesa structure by performing mesa etching such that an exposed surface below a step of the mesa structure becomes the first one-conductivity-type low-refractive-index semiconductor layer, Next, a second distributed Bragg reflector, a reverse conductivity type clad layer, a strained quantum well, and a reverse conductivity type low refractive index semiconductor layer and a reverse conductivity type high refractive index semiconductor layer alternately stacked on a second semiconductor substrate. Sequentially stacking an active layer, a one-conductivity-type cladding layer, and a second one-conductivity-type low-refractive-index semiconductor layer, wherein the second one-conductivity-type low-refractive-index semiconductor layer and the first distributed Bragg reflector Heat treatment with the top surface of the mesa structure facing and in contact A step of bonding the two, and then a heat treatment in an oxidizing atmosphere to oxidize a part of the first one-conductivity-type low-refractive-index semiconductor layer forming the mesa structure to form a current confinement structure. A step of oxidizing the first one-conductivity-type low-refractive-index semiconductor layer exposed below the step of the mesa structure, and then the reverse-conductivity-type low-refractive-index layer in contact with the second semiconductor substrate and the second semiconductor substrate. A method for manufacturing a surface emitting laser, comprising a step of selectively removing a refractive index semiconductor layer.
【請求項3】 上記第2の一導電型低屈折率半導体層と
第1の分布ブラッグ反射器のメサ構造の頂面とを接着す
る熱処理工程を、水素ガス雰囲気中で行うとともに、上
記酸化性雰囲気中で熱処理を、窒素ガスをキャリアガス
とした水蒸気雰囲気中で行うことを特徴とする請求項2
記載の面発光レーザの製造方法。
3. A heat treatment step of bonding the second one-conductivity-type low-refractive-index semiconductor layer to the top surface of the mesa structure of the first distributed Bragg reflector is performed in a hydrogen gas atmosphere. 3. The heat treatment in an atmosphere is performed in a steam atmosphere using nitrogen gas as a carrier gas.
A manufacturing method of the surface emitting laser according to the above.
JP23790499A 1999-08-25 1999-08-25 Surface emitting laser and manufacturing method thereof Expired - Lifetime JP3541350B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23790499A JP3541350B2 (en) 1999-08-25 1999-08-25 Surface emitting laser and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23790499A JP3541350B2 (en) 1999-08-25 1999-08-25 Surface emitting laser and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001068783A true JP2001068783A (en) 2001-03-16
JP3541350B2 JP3541350B2 (en) 2004-07-07

Family

ID=17022164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23790499A Expired - Lifetime JP3541350B2 (en) 1999-08-25 1999-08-25 Surface emitting laser and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3541350B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115635A (en) * 2001-08-03 2003-04-18 Furukawa Electric Co Ltd:The Surface emitting semiconductor laser element
JP2003283052A (en) * 2002-03-22 2003-10-03 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2006351798A (en) * 2005-06-15 2006-12-28 Fuji Xerox Co Ltd Tunnel junction type surface emitting semiconductor laser device and method of manufacturing same
JP2009253022A (en) * 2008-04-07 2009-10-29 Sony Corp Method of manufacturing semiconductor device
JP2012253271A (en) * 2011-06-06 2012-12-20 Denso Corp Surface-emitting laser element
JP2014167993A (en) * 2013-02-28 2014-09-11 Nippon Telegr & Teleph Corp <Ntt> Semiconductor multilayer film reflecting mirror structure
JP2014167994A (en) * 2013-02-28 2014-09-11 Nippon Telegr & Teleph Corp <Ntt> Semiconductor multilayer film reflecting mirror structure
JP2017118034A (en) * 2015-12-25 2017-06-29 スタンレー電気株式会社 Vertical resonator type light-emitting element
CN107527967A (en) * 2017-08-22 2017-12-29 南昌凯迅光电有限公司 A kind of high-efficiency three-joint cascade gallium arsenide solar cell and its manufacture method with Flouride-resistani acid phesphatase structure
CN110534644A (en) * 2019-08-30 2019-12-03 华中科技大学 A kind of preparation method and phase transition storage of the superlattices phase change cells of two-way growth

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115635A (en) * 2001-08-03 2003-04-18 Furukawa Electric Co Ltd:The Surface emitting semiconductor laser element
JP2003283052A (en) * 2002-03-22 2003-10-03 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2006351798A (en) * 2005-06-15 2006-12-28 Fuji Xerox Co Ltd Tunnel junction type surface emitting semiconductor laser device and method of manufacturing same
US8288247B2 (en) 2008-04-07 2012-10-16 Sony Corporation Method of manufacturing semiconductor device
JP4721017B2 (en) * 2008-04-07 2011-07-13 ソニー株式会社 Manufacturing method of semiconductor device
US8148238B2 (en) 2008-04-07 2012-04-03 Sony Corporation Method of manufacturing semiconductor device
JP2009253022A (en) * 2008-04-07 2009-10-29 Sony Corp Method of manufacturing semiconductor device
JP2012253271A (en) * 2011-06-06 2012-12-20 Denso Corp Surface-emitting laser element
JP2014167993A (en) * 2013-02-28 2014-09-11 Nippon Telegr & Teleph Corp <Ntt> Semiconductor multilayer film reflecting mirror structure
JP2014167994A (en) * 2013-02-28 2014-09-11 Nippon Telegr & Teleph Corp <Ntt> Semiconductor multilayer film reflecting mirror structure
JP2017118034A (en) * 2015-12-25 2017-06-29 スタンレー電気株式会社 Vertical resonator type light-emitting element
CN107527967A (en) * 2017-08-22 2017-12-29 南昌凯迅光电有限公司 A kind of high-efficiency three-joint cascade gallium arsenide solar cell and its manufacture method with Flouride-resistani acid phesphatase structure
CN107527967B (en) * 2017-08-22 2023-08-25 南昌凯迅光电股份有限公司 High-efficiency three-junction cascading gallium arsenide solar cell with anti-radiation structure and manufacturing method thereof
CN110534644A (en) * 2019-08-30 2019-12-03 华中科技大学 A kind of preparation method and phase transition storage of the superlattices phase change cells of two-way growth

Also Published As

Publication number Publication date
JP3541350B2 (en) 2004-07-07

Similar Documents

Publication Publication Date Title
US6320893B1 (en) Surface emitting semiconductor laser
JP4265875B2 (en) Manufacturing method of surface emitting semiconductor laser
US6044100A (en) Lateral injection VCSEL
JPH10173294A (en) Multilayered compound semiconductor film mirror containing nitrogen and surface type light emitting device
JP2002299742A (en) Vertical cavity surface-emitting laser, manufacturing method therefor, and communication system
WO2006100975A1 (en) Tunnel junction light emitting element
JP2002185079A (en) Surface-emitting laser, optical module using the same, and optical system
US8611392B2 (en) Semiconductor laser
US7907653B2 (en) Vertical cavity surface emitting laser device and vertical cavity surface emitting laser array
JP3541350B2 (en) Surface emitting laser and manufacturing method thereof
JPWO2007135772A1 (en) Light emitting element
JP4134366B2 (en) Surface emitting laser
JP2005051124A (en) Plane light emitting semiconductor element
JPH07202162A (en) Optical integrated circuit and manufacture thereof
JP2004063634A (en) Semiconductor distributed bragg reflector, surface emitting laser element, surface emitting laser array, optical communication system, and optical interconnection system
JP2002217492A (en) Surface-emitting semiconductor laser and its manufacturing method
JP2006253340A (en) Surface emission laser element, manufacturing method thereof, surface emission laser array, electrophotographic system, optical communication system, and optical interconnection system
JP2689694B2 (en) Manufacturing method of surface emitting semiconductor laser
JP2002094187A (en) Semiconductor laser and optical communication system using it
JP2875929B2 (en) Semiconductor laser device and method of manufacturing the same
WO2022097513A1 (en) Vertical resonator type surface-emitting laser element and method for manufacturing vertical resonator type surface-emitting laser element
WO2000027003A1 (en) Surface-emitting semiconductor laser
JPH11186653A (en) Semiconductor laser device and manufacture thereof
JP2955250B2 (en) Semiconductor light emitting device and method of manufacturing the same
JPH11261157A (en) Surface emitting type semiconductor laser device and manufacture thereof

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3541350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term