JP2001060558A - Inert barrier for high-cleanliness epitaxial deposition system - Google Patents
Inert barrier for high-cleanliness epitaxial deposition systemInfo
- Publication number
- JP2001060558A JP2001060558A JP2000201162A JP2000201162A JP2001060558A JP 2001060558 A JP2001060558 A JP 2001060558A JP 2000201162 A JP2000201162 A JP 2000201162A JP 2000201162 A JP2000201162 A JP 2000201162A JP 2001060558 A JP2001060558 A JP 2001060558A
- Authority
- JP
- Japan
- Prior art keywords
- barrier
- ring
- processing
- seal
- dome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 188
- 230000008021 deposition Effects 0.000 title claims abstract description 55
- 238000000151 deposition Methods 0.000 claims abstract description 60
- 239000000463 material Substances 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 47
- 239000010703 silicon Substances 0.000 claims abstract description 47
- 239000000356 contaminant Substances 0.000 claims abstract description 18
- 239000000126 substance Substances 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 claims description 159
- 238000000034 method Methods 0.000 claims description 49
- 230000008569 process Effects 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 23
- 239000010453 quartz Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 claims description 5
- 230000003405 preventing effect Effects 0.000 claims description 4
- 229910001220 stainless steel Inorganic materials 0.000 claims description 4
- 239000010935 stainless steel Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 abstract description 51
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 15
- 239000002245 particle Substances 0.000 abstract description 8
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000007795 chemical reaction product Substances 0.000 abstract 1
- 238000001764 infiltration Methods 0.000 abstract 1
- 230000008595 infiltration Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 29
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 20
- 235000012431 wafers Nutrition 0.000 description 16
- 238000012360 testing method Methods 0.000 description 10
- 238000011109 contamination Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 230000035882 stress Effects 0.000 description 7
- 238000007789 sealing Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 5
- 239000004810 polytetrafluoroethylene Substances 0.000 description 5
- 239000000376 reactant Substances 0.000 description 5
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000005049 silicon tetrachloride Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003749 cleanliness Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000012459 cleaning agent Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229920002449 FKM Polymers 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- -1 but not limited to Chemical compound 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4409—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber characterised by sealing means
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/08—Reaction chambers; Selection of materials therefor
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体処理装置に
関し、より詳しくは、不活性のバリアを使用してOリン
グを絶縁し、処理領域のOリング汚染を防止することに
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor processing apparatus, and more particularly, to insulating an O-ring by using an inert barrier to prevent O-ring contamination in a processing area.
【0002】[0002]
【従来の技術】今日の半導体工業の装置は、200mmの
基板からもっと大きな直径、例えば300mmへ移行する
ことにより、高いスループットを得ようとする。基板直
径が大きくなれば、小さな直径の基板で実現されると同
じ処理の結果を可能にするには、大きなガス流量と大き
なエネルギーのインプットが必然的に要求される。同時
に、堆積サイクルが増えれば、高いスループットが求め
られる。しかし、堆積サイクルが増加すれば、定期的な
クリーニングサイクルを利用するこのような処理の分野
ではとりわけ、クリーニングサイクルも正比例で増加す
る。定期的なクリーニングを利用するプロセスの一例と
しては、エピタキシャルシリコンの堆積を挙げることが
できる。エピタキシャルシリコンリアクタでは、代表的
なクリーニングサイクルは特に困難であり、なぜなら、
処理領域を約1200℃に加熱しHClを注入するという
工程を有するからである。大型の基板に必要とされる大
きなエネルギーの要請と、長いクリーニングサイクルに
対する欲求の組合わせは、既存のリアクタの設計に緊張
を与えてきた。露出された構成要素、例えば一番内側の
Oリングやプロセス領域に最も近接するこれらOリング
は、上記の大きな要請に特に害を被りやすい。代表的な
リアクタでは、これらOリングは、処理チャンバのため
の圧力シールを提供し、堆積及びクリーニングのサイク
ルの熱と化学反応にさらされる。2. Description of the Related Art Today's semiconductor industry equipment seeks to achieve high throughput by transitioning from a 200 mm substrate to a larger diameter, eg, 300 mm. Larger substrate diameters necessitate higher gas flow rates and higher energy inputs to enable the same process results to be achieved with smaller diameter substrates. At the same time, higher deposition cycles require higher throughput. However, as the number of deposition cycles increases, the number of cleaning cycles increases in direct proportion, especially in those areas of processing that utilize periodic cleaning cycles. One example of a process that utilizes periodic cleaning is the deposition of epitaxial silicon. In an epitaxial silicon reactor, a typical cleaning cycle is particularly difficult because
This is because there is a step of heating the processing region to about 1200 ° C. and injecting HCl. The combination of the large energy demands of large substrates and the desire for long cleaning cycles has put strain on existing reactor designs. Exposed components, such as the innermost O-rings and those closest to the process area, are particularly vulnerable to the great demands described above. In a typical reactor, these O-rings provide a pressure seal for the processing chamber and are exposed to the heat and chemical reactions of the deposition and cleaning cycle.
【0003】図1は、米国カリフォルニア州サンタクラ
ラのアプライドマテリアルズ社で入手可能なEPIチャン
バ等のシリコン膜の化学気相堆積(CVD)に適したダ
ブルドーム処理リアクタの代表的な例である。この図で
は、CVDリアクタ10は、頂部ドーム12と、底部ド
ーム16と、側壁14、15とを有し、これら側壁は、
シリコンウエハ20等の基板を単一又は多数で搬入する
ことができる処理領域18を一緒になって画する。円筒
状に左右対称であるウエハ20のため時間平均化環境を
提供するため、ウエハ20は、駆動23によって回転可
能なサセプタ22の上に配置される。クォーツリング1
18が、側壁14と15とサセプタ22の間に配置され
る。予熱リング24が、クォーツリング118によって
支持されサセプタ22を囲む。FIG. 1 is a representative example of a double dome processing reactor suitable for chemical vapor deposition (CVD) of silicon films, such as an EPI chamber available from Applied Materials, Inc. of Santa Clara, California, USA. In this figure, the CVD reactor 10 has a top dome 12, a bottom dome 16, and side walls 14, 15, which are
Together, they define a processing area 18 into which a single or multiple substrates, such as silicon wafers 20, can be loaded. The wafer 20 is placed on a susceptor 22 that can be rotated by a drive 23 to provide a time-averaging environment for the cylindrically symmetric wafer 20. Quartz ring 1
18 is located between the side walls 14 and 15 and the susceptor 22. A preheating ring 24 is supported by the quartz ring 118 and surrounds the susceptor 22.
【0004】ウエハ20、予熱リング24とサセプタ2
2は、処理領域18の外側に装備される複数のランプ2
6により加熱される。頂部ドーム12、底部ドーム16
とインサート118は、典型的にはクォーツ製である
が、それは、可視振動数とIR振動数の両方の光に対して
透過性を有しているからであり、また、比較的高い強度
を示すからであり、そして、チャンバの処理環境内で化
学的に安定であるからである。側壁14及び15は、ベ
ースリング44に頂部ドーム12と底部ドーム16を固
定するために用いられるクランプリング40及び42を
有する。クランプリング40及び42とベースリング4
4は、典型的にはステンレス鋼製である。[0004] Wafer 20, preheating ring 24 and susceptor 2
2 is a plurality of lamps 2 provided outside the processing area 18.
Heated by 6. Top dome 12, bottom dome 16
And insert 118 are typically made of quartz, because they are transparent to both visible and IR frequencies of light and also exhibit relatively high strength. And is chemically stable within the processing environment of the chamber. Side walls 14 and 15 have clamping rings 40 and 42 used to secure top dome 12 and bottom dome 16 to base ring 44. Clamp rings 40 and 42 and base ring 4
4 is typically made of stainless steel.
【0005】側壁14及び15の構造と、これらと処理
領域18との関係は、図2を参照することによってより
良く理解することができる。図2は、側壁14、15と
インサート118の拡大図を例示する。Oリング50、
52、54及び56は、上側のクランプリング40とベ
ースリング44の間でシールを形成するために用いら
れ、頂部ドーム12と処理領域18の間の圧力シールを
可能にする。さらに、Oリング50、52、54及び5
6は、構造的に頂部ドーム12を支えまた、荷重と熱応
力を打ち消すように構成される。Oリング50と54の
間の、またOリング52と56の間のほぼ垂直なアライ
ンメントは、頂部ドーム12が、わずかにカンチレバー
荷重だけの圧縮状態にあることを示している。頂部ドー
ム12は、上側のクランプリング40又はベースリング
44とは接触してない。このように、頂部ドーム12と
上側のクランプリング40とベースリング44の間にギ
ャップが存在する。The structure of the side walls 14 and 15 and their relationship to the processing area 18 can be better understood with reference to FIG. FIG. 2 illustrates an enlarged view of the side walls 14, 15 and the insert 118. O-ring 50,
52, 54 and 56 are used to form a seal between the upper clamp ring 40 and the base ring 44 to allow a pressure seal between the top dome 12 and the processing area 18. Further, O-rings 50, 52, 54 and 5
6 is configured to structurally support the top dome 12 and counteract loads and thermal stresses. The substantially vertical alignment between the O-rings 50 and 54 and between the O-rings 52 and 56 indicates that the top dome 12 is in compression with only a slight cantilever load. Top dome 12 is not in contact with upper clamp ring 40 or base ring 44. Thus, there is a gap between the top dome 12, the upper clamp ring 40 and the base ring 44.
【0006】下側のドーム16は、同様に支持される。
Oリング58と60は、下側のクランプリング42とベ
ースリング44と底部ドーム16の間のシールを形成す
るために用いられる。頂部ドーム12のように、底部ド
ーム16は、それを支持する側壁要素と接触していな
い。底部ドーム16とリング42と44の間にギャップ
が存在する。また、クォーツインサート118と頂部ド
ーム12と底部ドーム16の間にギャップが存在する。[0006] The lower dome 16 is similarly supported.
O-rings 58 and 60 are used to form a seal between the lower clamp ring 42, base ring 44 and bottom dome 16. Like the top dome 12, the bottom dome 16 is not in contact with the side wall elements that support it. There is a gap between the bottom dome 16 and the rings 42 and 44. Also, there is a gap between the quartz insert 118, the top dome 12, and the bottom dome 16.
【0007】図1を参照すれば、処理ガス(反応物又は
ドーパント又はクリーニングに拘わらず)は、外部のソ
ースから処理領域18に供給され、これは概略的に2つ
のタンク28によって表される。ガスは、ガスサプライ
28から、ガス供給ライン30に沿って、ガス吸気口3
2を介して処理領域18内に流れ込む。ガスは、ポート
32から、側壁14及び15の流路とクォーツインサー
ト118の流路の中を流れる。インサート118から、
ガスは、矢印34の方向に、サセプタ22とウエハ20
を横切り、予熱リング24を横切って流れ、排気ポート
36を介して領域18から排気される。ポンピングソー
スまたは他の排気配管系は、処理領域18からガスと副
生成物を排気する目的で、排気ポート36に結合され
る。ウエハ20の回転とランプ26からの熱に起因する
熱の勾配が、流れプロファイルにわずかに影響するもの
の、ガスの流れプロファイルの支配的な形態は、ガス入
力ポート32から、そして、予熱リング24とウエハ2
0を横切って排気口36に至る層流である。Referring to FIG. 1, process gas (whether reactant or dopant or cleaning) is supplied from an external source to the process area 18, which is represented schematically by two tanks 28. Gas is supplied from gas supply 28 along gas supply line 30 to gas inlet 3.
2 and flows into the processing area 18. From the port 32, gas flows through the flow paths of the side walls 14 and 15 and the flow path of the quartz insert 118. From insert 118,
The gas flows in the direction of arrow 34 between susceptor 22 and wafer 20.
, Flows across the preheat ring 24 and is exhausted from the region 18 via an exhaust port 36. A pumping source or other exhaust piping system is coupled to the exhaust port 36 for exhausting gases and by-products from the processing area 18. Although the thermal gradient due to the rotation of the wafer 20 and the heat from the lamps 26 has a small effect on the flow profile, the dominant form of the gas flow profile is from the gas input port 32 and from the preheating ring 24 Wafer 2
This is a laminar flow that crosses zero and reaches the exhaust port 36.
【0008】上述のCVD処理チャンバは、多数の異な
るプロセスに適応することが可能である。各プロセス
は、要望された最終結果に従い相違し、これに関して別
々の考察を有する。ポリシリコン堆積プロセスでは典型
的には、ドープロセス又はノンドープのシリコン層が、
低圧化学気相堆積(CVD)等のプロセスを用い、ウエ
ハ上に堆積される。このプロセスでは、シリコンソース
(シラン、ジシラン、ジクロルシラン、トリクロロシラ
ンや四塩化ケイ素等)を含む反応物ガス混合物と、随意
ドーパントガス(ホスフィン、アルシンやジボラン等)
とが加熱され、ウエハも上を通過し、その面上にシリコ
ン膜を堆積する。実施例によっては、水素等の非反応性
キャリヤガスが、反応ガス又はドーパントガスの一方又
は両方と共に、処理チャンバに注入される。このプロセ
スでは、堆積されたシリコンの結晶学的な性質は堆積温
度に依存する。約600℃の低い反応温度で堆積された
シリコンは、大部分はアモルファスであり、これよりも
高い約650℃〜800℃の堆積温度を用いた場合は、
アモルファスシリコンとポリシリコンの混合体又はポリ
シリコンのみが堆積される。[0008] The above-described CVD processing chamber can accommodate a number of different processes. Each process differs according to the desired end result and has separate considerations in this regard. In a polysilicon deposition process, typically a dope process or an undoped silicon layer
It is deposited on the wafer using a process such as low pressure chemical vapor deposition (CVD). In this process, a reactant gas mixture containing a silicon source (such as silane, disilane, dichlorosilane, trichlorosilane, and silicon tetrachloride) and an optional dopant gas (such as phosphine, arsine, and diborane)
Is heated, the wafer also passes over, and a silicon film is deposited on its surface. In some embodiments, a non-reactive carrier gas, such as hydrogen, is injected into the processing chamber along with one or both of the reactive gas and the dopant gas. In this process, the crystallographic properties of the deposited silicon depend on the deposition temperature. Silicon deposited at a low reaction temperature of about 600 ° C. is largely amorphous, and using a higher deposition temperature of about 650 ° C. to 800 ° C.,
A mixture of amorphous silicon and polysilicon or only polysilicon is deposited.
【0009】各堆積シーケンスを行った後、または一連
の堆積シーケンスを行った後、処理領域18をクリーニ
ングしてもよい。代表的なHClベースの定期的なクリー
ニングサイクルでは、チャンバクリーニングサイクル
は、リアクタ10内でシリコン10〜20μmを堆積す
る毎に行われる。クリーニングサイクルは、該シーケン
スの最後のウエハをチャンバ10から取り除いた後に行
われる。チャンバ内にウエハを存在させず、HClとH2の
混合物を処理領域18に提供しつつ、サセプタ温度を約
1200℃まで上げる。HClは、処理領域18内に形成
されるシリコン堆積物を分解して揮発性副生成物にし、
これは排気ポート36を介して処理領域18から排気さ
れる。After each deposition sequence, or after a series of deposition sequences, the processing region 18 may be cleaned. In a typical HCl-based periodic cleaning cycle, a chamber cleaning cycle is performed each time 10-20 μm of silicon is deposited in the reactor 10. The cleaning cycle is performed after removing the last wafer of the sequence from the chamber 10. With no wafer present in the chamber, the susceptor temperature is increased to about 1200 ° C. while providing a mixture of HCl and H 2 to the processing area 18. HCl decomposes the silicon deposits formed in processing area 18 into volatile by-products,
This is exhausted from the processing area 18 via the exhaust port 36.
【0010】[0010]
【発明が解決しようとする課題】現在のCVDリアクタ
における問題の一つに、Oリング50、52、54、5
6、58及び60が、堆積プロセス及びクリーニングプ
ロセスの間処理領域18内に使用される化学物質、温度
及び圧力に長く曝露されることにより劣化することが挙
げられる。上記のHCl クリーニングプロセスの代表的な
除去速度は、約2μm/min.である。クリーニングとク
リーニングの間で約20μmの堆積を行う等、長い堆積
シーケンスを行えば、高いスループットが得られるが、
HClに1200℃で曝露される長さを増大させ、Oリン
グの劣化故障の可能性を増大させる。Oリングが劣化し
たり切断されたりすれば、圧力制御の損失等、プロセス
環境制御の損失が生じる他に、処理領域18が汚染さ
れ、そこには膜が形成される。One of the problems with current CVD reactors is that the O-rings 50, 52, 54, 5
6, 58 and 60 may be degraded by prolonged exposure to the chemicals, temperatures and pressures used in processing area 18 during the deposition and cleaning processes. A typical removal rate for the above HCl cleaning process is about 2 μm / min. If a long deposition sequence is performed, for example, a deposition of about 20 μm is performed between cleanings, a high throughput can be obtained.
Increase the length of exposure to HCl at 1200 ° C., increasing the likelihood of O-ring degradation failure. If the O-ring is deteriorated or cut, loss of process environment control such as loss of pressure control is caused, and the processing region 18 is contaminated and a film is formed thereon.
【0011】処理領域18内に汚染がないこと又は清浄
度のレベルの指標の一つに、領域18の中に堆積される
ノンドープのエピタキシャルシリコン膜の比抵抗率を測
定することが挙げられる。シリコンは、800Ω-cm以
上のオーダーのイントリンジックに高い比抵抗率を有す
るため、比抵抗率測定値が800Ω-cm以下であれば、
処理領域内が若干汚染されていることを示している。特
定の比抵抗率を有するドープシリコン膜を提供するため
ドーパントがより高い確率で含有されるよう、先ず領域
18内に高い清浄度が要望される。Oリング、例えば図
1及び図2の場合のように利用されるそれら等は、典型
的には約20μmの堆積サイクルまたは1200℃、HC
lで約30分未満のクリーニングサイクルに制限され
る。領域18に直接曝露されるため、これらのOリング
(56及び58)の劣化又は破損があればこれが処理領
域の汚染につながり、これにより比抵抗率が20-30
Ω-cmのオーダーになる。One indication of the lack of contamination or cleanliness level in the processing region 18 is to measure the resistivity of a non-doped epitaxial silicon film deposited in the region 18. Silicon has a high resistivity in the intrinsic of the order of 800Ω-cm or more, so if the measured specific resistivity is 800Ω-cm or less,
This indicates that the inside of the processing area is slightly contaminated. First, a high degree of cleanliness in the region 18 is desired so that the dopant is more likely to be included to provide a doped silicon film having a specific resistivity. O-rings, such as those utilized as in FIGS. 1 and 2, typically have a deposition cycle of about 20 μm or 1200 ° C., HC
l is limited to cleaning cycles of less than about 30 minutes. Because of the direct exposure to region 18, any deterioration or breakage of these O-rings (56 and 58) will lead to contamination of the processing region, thereby increasing the resistivity to 20-30.
It is on the order of Ω-cm.
【0012】Oリングシール型リアクタのスループット
能力がクリーニングとクリーニングの間で堆積20μm
より大きくなることにより、先行技術の欠点を克服する
ことができる処理装置が必要である。そのようなリアク
タは、約20μm以上の膜を堆積することができるよう
な、長い高温エピタキシャル堆積サイクルを可能とする
だろう。このリアクタは、Oリングに基づく汚染が処理
領域に達するのも妨げつつ、HClクリーニングの継続時
間を延ばすだろう。The O-ring seal type reactor has a throughput capability of 20 μm between cleanings.
There is a need for processing equipment that can overcome the shortcomings of the prior art by being larger. Such a reactor would allow for a long high temperature epitaxial deposition cycle, such that films of about 20 μm or more could be deposited. This reactor will extend the duration of HCl cleaning while also preventing O-ring based contamination from reaching the processing area.
【0013】[0013]
【課題を解決するための手段】本発明の一側面は、改良
された半導体基板処理装置であり、これは、第1の部材
と、第2の部材と、処理領域とを有する処理チャンバ
と、前記処理領域内に圧力制御された環境を可能にす
る、前記第1の部材と前記第2の部材の間の真空タイト
シールと、前記シールを前記処理領域から隔てる、前記
第1の部材と第2の部材の間に配置され前記処理領域の
中に行われるプロセスに対して実質的に非反応性のバリ
アとを有している。One aspect of the present invention is an improved semiconductor substrate processing apparatus that includes a processing chamber having a first member, a second member, and a processing region. A vacuum tight seal between the first member and the second member to enable a pressure controlled environment within the processing region; and a first member and a second member separating the seal from the processing region. A barrier disposed between the two members and substantially non-reactive to processes performed in the processing region.
【0014】本発明の別の側面は、シリコンを堆積する
ための改良された装置であり、この装置は、第1の要素
と、第2の要素と、処理領域とを有する処理チャンバ
と、前記処理領域内に圧力制御されたプロセスを可能に
する、前記第1の要素と第2の要素の間のOリングと、
前記処理領域内の温度、圧力及び化学環境に実質的に不
活性である膨張したテトラフルオロエチレン樹脂前記材
料を備える線形形状の材料とを備え、前記材料は、第1
のノッチ付き端部と、前記第1のノッチ付き端部に適合
可能に結合される第2のノッチ付き端部と、厚さと、長
さとを有し、前記線形材料は、前記第1のノッチ付き端
部が前記第2のノッチ付き端部に結合されたとき、前記
処理領域に外接し、それにより、前記不活性の材料が、
前記処理領域を前記Oリングから隔てる。[0014] Another aspect of the invention is an improved apparatus for depositing silicon, the apparatus comprising: a processing chamber having a first element, a second element, and a processing area; An O-ring between the first and second elements to enable a pressure controlled process in the processing area;
An expanded tetrafluoroethylene resin that is substantially inert to temperature, pressure and chemical environment within the processing region; a linear shaped material comprising the material;
And a second notched end adapted to be mated with the first notched end, a thickness and a length, wherein the linear material comprises the first notch. When the scored end is joined to the second notched end, it circumscribes the processing area, whereby the inert material
Separate the processing area from the O-ring.
【0015】本発明の別の側面は、シリコンを堆積する
ための改良された装置であり、この装置は、処理チャン
バと、シールと、バリアとを備え、前記処理チャンバ
は、頂部ドームと、底部ドームと、ベースリングに結合
し前記頂部ドームと前記底部ドームを切り離すクランプ
リングとを有し、前記頂部ドームと底部ドームとベース
リングとクランプリングが処理領域を画し、またこの処
理チャンは、前記処理領域内に配置されるサセプタと、
前記サセプタを照らす複数のランプと、そして、前記サ
セプタに隣接して配置されるクォーツライナとを備え、
前記シールには、前記ベースリングと前記ドームの各々
の間で配置されるシールと、前記クランプリングと前記
ドームの各々の間のシールとが含まれ、前記ドームと、
前記ベースリングと前記クランプリングが前記シールと
接触して圧縮可能な状態で前記処理領域内に圧力制御環
境を実現し、前記バリアは、前記シールのそれぞれと前
記処理領域の間に配置され、前記バリアは、前記シール
からの汚染物質が前記処理領域に達することを防止し、
前記シールと前記バリアは、前記クランプリングと前記
ベースリングに形成されるグルーブ内に配置される。[0015] Another aspect of the invention is an improved apparatus for depositing silicon, the apparatus comprising a processing chamber, a seal, and a barrier, the processing chamber comprising a top dome, a bottom dome, and a bottom dome. A dome, and a clamp ring coupled to the base ring to separate the top dome and the bottom dome, wherein the top dome, the bottom dome, the base ring, and the clamp ring define a processing area; A susceptor arranged in the processing area;
A plurality of lamps illuminating the susceptor, and a quartz liner arranged adjacent to the susceptor,
The seal includes a seal disposed between the base ring and each of the domes, and a seal between the clamp ring and each of the domes.
The base ring and the clamp ring contact the seal to provide a pressure controlled environment within the processing region in a compressible state, wherein the barrier is disposed between each of the seals and the processing region; The barrier prevents contaminants from the seal from reaching the processing area;
The seal and the barrier are disposed in a groove formed in the clamp ring and the base ring.
【0016】[0016]
【発明の実施の形態】本発明は、主要なチャンバOリン
グの寿命を伸ばし、Oリング汚染物質が半導体処理リア
クタの処理領域に達することを防止するための不活性の
バリア材の使用に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to the use of an inert barrier material to extend the life of a primary chamber O-ring and prevent O-ring contaminants from reaching the processing area of a semiconductor processing reactor.
【0017】本発明の特定の詳細は、本発明に従って、
不活性バリア62、64、66及び68を有する処理リ
アクタ15の側壁の横断面図である図3を参照すること
により、良く理解できる。プロセスリアクタ15は、先
行技術処理リアクタ10に同様のダブルドームCVDリ
アクタであり、このように、共通の構成要素は同じ照合
符号によって参照される。Specific details of the invention are set forth in accordance with the invention.
This can be better understood with reference to FIG. 3, which is a cross-sectional view of the side wall of the processing reactor 15 having the inert barriers 62, 64, 66 and 68. Process reactor 15 is a double dome CVD reactor similar to prior art process reactor 10, thus common components are referenced by the same reference numerals.
【0018】頂部ドーム12は、上側のクランプリング
40とベースリング44によってOリング50、52、
54及び56に作用される圧縮力によって、適所に保持
される。Oリングは、上側クランプリング40、下側ク
ランプリング42及びベースリング44の各表面に形成
されるグルーブの中に配置される。Oリングは、半導体
プロセスと様々な荷重状況に対して最も適合性の高い材
料で製造される。代表的なOリング材料はシリコーンで
あり、また、テフロン(登録商標)、ビトン、Kalrez
や、テフロンで包んだ多様なOリング組成物等のフルオ
ロ化合物である。頂部ドーム12は、上側クランプリン
グ40又はベースリング44と接触していない。The top dome 12 has O-rings 50, 52,
It is held in place by the compressive forces acting on 54 and 56. The O-ring is disposed in a groove formed on each surface of the upper clamp ring 40, the lower clamp ring 42, and the base ring 44. O-rings are made of materials that are most compatible with semiconductor processes and various load situations. A typical O-ring material is silicone and also Teflon®, Viton, Kalrez
And various fluoro compounds such as various O-ring compositions wrapped in Teflon. Top dome 12 is not in contact with upper clamp ring 40 or base ring 44.
【0019】頂部ドーム12は、クォーツリング118
と接触するが、シールを形成するわけではない。不活性
バリア62はOリング52に隣接して配置され、不活性
バリア64はOリング56に隣接して配置される。不活
性バリア62及び64は、設置の際に、プロセス領域1
8に外接する。クォーツインサート118と頂部ドーム
12の間にシールが存在しないため、不活性バリア64
は、プロセス領域18の処理ガスと化学物質に曝露され
る。しかし、バリア64が頂部ドーム12とベースリン
グ44の間に立っているので、Oリング56は領域18
内に存在するプロセス化学に曝露されない。さらに、O
リング56によって放出されるあらゆる汚染物質は、バ
リア64を通過することができず、従って処理領域18
を汚染することが防止される。特にOリング56に関し
て、バリア材64は、Oリング56に隣接して配置さ
れ、処理領域18に外接し、プロセス領域18とOリン
グ56の間にある。The top dome 12 has a quartz ring 118
But does not form a seal. An inert barrier 62 is located adjacent to the O-ring 52, and an inert barrier 64 is located adjacent to the O-ring 56. The inert barriers 62 and 64 are installed in the process area 1 during installation.
Circumscribe 8; Since there is no seal between the quartz insert 118 and the top dome 12, the inert barrier 64
Are exposed to process gases and chemicals in the process area 18. However, because the barrier 64 stands between the top dome 12 and the base ring 44, the O-ring 56
Not exposed to process chemistry present within. Furthermore, O
Any contaminants released by the ring 56 cannot pass through the barrier 64 and therefore the processing area 18
Is prevented from being contaminated. Particularly with respect to the O-ring 56, the barrier material 64 is disposed adjacent to the O-ring 56, circumscribes the processing region 18, and is between the process region 18 and the O-ring 56.
【0020】底部ドーム16は、下側クランプリング4
2とベースリング44によってOリング58及び60に
作用する圧縮力によって、適所に保持される。下側ドー
ム16は、下側クランプリング42又はベースリング4
4と接触してない。クォーツリング118は、下側ドー
ムと接触するものの、下側ドーム16でシール面を形成
しない。不活性バリア66はOリング58に隣接して配
置され、不活性バリア68はOリング60に隣接して配
置される。不活性のバリア66及び68は、設置の際
に、プロセス領域18に外接する。クォーツインサート
118と底部ドーム16の間にはシールが存在しないた
め、不活性バリア66はプロセス領域18の処理ガスと
化学物質に曝露される。しかし、バリア66が底部ドー
ム16とベースリング44の間に立っているため、Oリ
ング58は領域18内に存在するプロセス化学物質に曝
露されない。さらに、Oリング58によって放出される
あらゆる汚染物質がバリア64を通過せず、従って処理
領域18を汚染することを防止する。特にOリング58
に関して、バリア材66は、Oリング58に隣接して配
置され、処理領域18に外接し、プロセス領域18とO
リング58の間にある。The bottom dome 16 is connected to the lower clamp ring 4.
It is held in place by the compressive force acting on the O-rings 58 and 60 by the base ring 44 and the base ring 44. The lower dome 16 is connected to the lower clamp ring 42 or the base ring 4.
No contact with 4. Although the quartz ring 118 contacts the lower dome, it does not form a sealing surface with the lower dome 16. Inert barrier 66 is located adjacent to O-ring 58, and inert barrier 68 is located adjacent to O-ring 60. Inactive barriers 66 and 68 circumscribe process area 18 during installation. Because there is no seal between the quartz insert 118 and the bottom dome 16, the inert barrier 66 is exposed to process gases and chemicals in the process area 18. However, O-ring 58 is not exposed to process chemicals present in region 18 because barrier 66 stands between bottom dome 16 and base ring 44. Further, it prevents any contaminants emitted by the O-ring 58 from passing through the barrier 64 and thus contaminating the processing area 18. Especially O-ring 58
The barrier material 66 is disposed adjacent to the O-ring 58 and circumscribes the processing region 18 and
It is between the rings 58.
【0021】Oリング56及び58は、各Oリングに隣
接するチャンバ部材間で主要な真空タイトシールを形成
する。Oリング56は上側ドーム12とベースリング4
4の間でシールを形成する一方、Oリング58は下側ド
ーム16とベースリング44の間でシールを形成する。
Oリング56及び58によって形成されるシールは、処
理領域18内で真空、大気圧及び高圧の操作を行うこと
を可能にする。エピタキシャルシリコンの堆積では、プ
ロセス圧力は、約10トール〜1000トールのいずれ
の値をとることができる。代表的な圧力は、大気圧プロ
セスに対しては760トール、そして、減圧圧力プロセ
スに対しては約20トール〜100トールである。O-rings 56 and 58 form a primary vacuum tight seal between chamber members adjacent each O-ring. The O-ring 56 is connected to the upper dome 12 and the base ring 4.
The O-ring 58 forms a seal between the lower dome 16 and the base ring 44 while forming a seal between the four.
The seal formed by the O-rings 56 and 58 allows vacuum, atmospheric and high pressure operations to be performed within the processing area 18. For epitaxial silicon deposition, the process pressure can take anywhere from about 10 Torr to 1000 Torr. Typical pressures are 760 Torr for atmospheric processes and about 20-100 Torr for reduced pressure processes.
【0022】Oリング50、52、54及び60を用い
て、上側ドーム12と下側ドーム16全面に均一にクラ
ンプリングとベースリングの圧縮力及び荷重力を分布さ
せる。また、Oリング50、52、54及び60は、処
理領域18のための二次圧力シールとしても作用する。
このように、全てのシーリング力と荷重力は、Oリング
50、52、54、56、58及び60によって支えら
れる。また、本発明のOリングとバリア材料を適応させ
るために上側クランプリング40と下側クランプリング
42とベースリング44の中に形成される別個のグルー
ブは、本発明の代表的なダブルドームリアクタの具体例
に例示される。ベースリング44は、グルーブ72が支
持体と二次のシールOリング54を適応させる間に主要
なシールOリング56とバリア64を適応させるグルー
ブ70等の、別々の支持OリングとシーリングOリング
を提供する。また、ベースリング44は、支持及び二次
のシールOリング58とバリア66を適応させるグルー
ブ78で見い出せるように、シール及び支持の結合Oリ
ングを提供する。支持及びシールOリング50を適応さ
せるグルーブ76と主要シールOリング52とバリア6
2を適応させるグルーブ74とを有する別個の支持及び
シールOリングのデザインを、上側クランプリング40
は例示する。シール及び支持体Oリング60とバリア6
8を適応させる単一のグルーブ80を有する、シール及
び支持体結合Oリングを、下側クランプリング42を例
示する。図3の具体例で例示されるOリングとバリアの
配置とグルーブの構成は、Oリング、バリア配置とグル
ーブ構成デザインを単に代表するだけである。当業者
は、多種多様なこのOリングとバリアの配置を理解する
だろうし、そして、グルーブサイズのデザインは、本発
明の本質から離れることなく用いることができる。それ
らの代替的な設計と構成は、本発明のバリアが使用され
るリアクタのサイズ及びタイプによって変化する。Using the O-rings 50, 52, 54 and 60, the compressive force and the load force of the clamp ring and the base ring are uniformly distributed over the entire surface of the upper dome 12 and the lower dome 16. O-rings 50, 52, 54 and 60 also act as secondary pressure seals for processing area 18.
Thus, all sealing and loading forces are supported by O-rings 50,52,54,56,58 and 60. Also, separate grooves formed in the upper clamp ring 40, the lower clamp ring 42 and the base ring 44 to accommodate the O-ring and barrier material of the present invention are provided in a typical double dome reactor of the present invention. This is exemplified in a specific example. The base ring 44 includes separate supporting and sealing O-rings, such as a groove 70 that accommodates the primary sealing O-ring 56 and barrier 64 while the groove 72 accommodates the support and the secondary sealing O-ring 54. provide. The base ring 44 also provides a combined seal and support O-ring, as can be found in the groove 78 that accommodates the support and secondary seal O-ring 58 and barrier 66. Groove 76, main seal O-ring 52 and barrier 6 to accommodate support and seal O-ring 50
2 with a separate support and seal O-ring design with a groove 74 to accommodate
Is exemplified. Seal and support O-ring 60 and barrier 6
8 illustrates a seal and support coupling O-ring with a single groove 80 to accommodate the lower clamp ring 42. The arrangement of the O-ring and barrier and the configuration of the groove illustrated in the specific example of FIG. 3 are merely representative of the O-ring, barrier arrangement and groove configuration design. Those skilled in the art will appreciate a wide variety of this O-ring and barrier arrangements, and groove-sized designs can be used without departing from the essence of the invention. These alternative designs and configurations will vary depending on the size and type of reactor in which the barrier of the present invention is used.
【0023】不活性バリア62、64、66及び68
は、圧縮力の下にあるものの、上側ドーム12と下側ド
ーム16のための荷重、分布又は支持の部分としては考
慮されていない。さらに、処理領域18のために圧力シ
ールを提供することに対して、不活性バリア62、6
4、66及び68は当てにされていない。事実、バリア
62、64、66と68を単独で(即ちOリングなし
で)用いたリアクタ15と同様の処理リアクタで行われ
た試験では、適切な圧力制御を処理領域18内に維持す
るに十分なシールを提供することができなかった。不活
性バリア材62、64、66及び68は単独ではシール
半導体処理リアクタに不適当であるので、処理領域18
のための圧力シールは、クランプリング40及び42と
ベースリング44の圧縮力の下で、上側ドーム12と下
側のドーム16の間に配置されるシール及び支持Oリン
グによって提供される。Inert barriers 62, 64, 66 and 68
Is under compression, but is not considered as a load, distribution or support portion for the upper dome 12 and the lower dome 16. In addition, the provision of a pressure seal for the processing area 18 provides for inert barriers 62,6.
4, 66 and 68 are not relied upon. In fact, tests performed in a processing reactor similar to reactor 15 using barriers 62, 64, 66 and 68 alone (i.e., without O-rings) were sufficient to maintain proper pressure control within processing area 18. Could not provide a good seal. Since the inert barrier materials 62, 64, 66 and 68 alone are unsuitable for sealed semiconductor processing reactors, the processing area 18
Pressure seal is provided by a seal and support O-ring disposed between the upper dome 12 and the lower dome 16 under the compressive forces of the clamp rings 40 and 42 and the base ring 44.
【0024】不活性のバリア62、64、66及び68
は、処理領域18内に発生する対流熱から、Oリングを
絶縁する。処理領域18とOリングの間にバリアを配置
する理由の一つに、処理領域18からの熱ガスがバリア
だけに接触し、隣接のOリングには接触しないだろうと
いうことが挙げられる。Oリングは、側壁14のステン
レス鋼構成要素からの伝導加熱だけではなく、ドーム1
2及び16を通過して送られるランプ28からの放射に
より、かなりの熱エネルギーを受け取る。更に、ギャッ
プがクォーツドーム12と16とインサート118の間
に存在するため、不活性バリア64及び66は、処理領
域18内に用いられる堆積とクリーニングガスに接触す
る。不活性バリア64及び66が、ベースリング44と
頂部ドーム12と底部ドーム16の間に有効バリアを形
成するので、Oリング58、54及び56は、堆積プロ
セス中に用いる高温エピタキシャルシリコン堆積化学物
質に曝露されず、より重要には、クリーニングプロセス
中に用いる高温のHClに基づく化学物質に曝露されな
い。Inert barriers 62, 64, 66 and 68
Insulates the O-ring from convective heat generated in the processing region 18. One reason for placing the barrier between the processing region 18 and the O-ring is that the hot gas from the processing region 18 will only contact the barrier and not the adjacent O-ring. The O-ring not only conducts heat from the stainless steel components of the side wall 14, but also the dome 1
Significant heat energy is received by the radiation from lamp 28 sent through 2 and 16. Further, because a gap exists between the quartz domes 12 and 16 and the insert 118, the inert barriers 64 and 66 come into contact with the deposition and cleaning gases used in the processing area 18. O-rings 58, 54 and 56 are provided for the high temperature epitaxial silicon deposition chemistries used during the deposition process because inert barriers 64 and 66 form an effective barrier between base ring 44 and top and bottom domes 12 and 16. No exposure, and more importantly, no exposure to the hot HCl-based chemicals used during the cleaning process.
【0025】不活性バリア62、64、66と68のた
めに用いる材料は、処理領域18内に利用される化学物
質、温度と圧力に対し、実質的に非反応性又は不活性で
なければならない。このような材料は、950℃〜12
50℃のサセプタ温度とエピタキシャルシリコン堆積中
に典型的に使用される反応性のソースガスに対して、曝
露を継続することができるだろう。更に、このような材
料は1200℃のサセプタ温度及びHClベースのクリー
ニング化学物質への長時間曝露を可能にするだろう。こ
のような材料は、劣化や汚染の発生がなく、エピタキシ
ャルシリコン堆積とクリーニングサイクルの両方に対す
る長時間の曝露に耐えるだろう。図3のチャンバ15で
は典型的には、サセプタ温度が1200℃の場合は、バ
リア材62、64、66及び68の近傍の温度は約28
0℃〜480℃となる。更に、バリア材は、Oリングと
処理領域18の間のあらゆる経路に対し相対的に、Oリ
ング汚染物質が処理領域18に達しないような配置がな
されなければならない。例えば、バリア64は、Oリン
グ54及び56から頂部ドーム12とクォーツインサー
ト118の間のギャップへの通路と、処理領域18への
閉路をブロックするように配置される。The materials used for the inert barriers 62, 64, 66 and 68 must be substantially non-reactive or inert to the chemicals, temperature and pressure utilized within the processing area 18. . Such materials have a temperature between 950 ° C and 12 ° C.
Exposure could be continued to a susceptor temperature of 50 ° C. and a reactive source gas typically used during epitaxial silicon deposition. Further, such a material would allow a susceptor temperature of 1200 ° C. and prolonged exposure to HCl-based cleaning chemistries. Such materials will not suffer from degradation or contamination and will withstand prolonged exposure to both epitaxial silicon deposition and cleaning cycles. In the chamber 15 of FIG. 3, typically, when the susceptor temperature is 1200 ° C., the temperature near the barrier materials 62, 64, 66 and 68 is about 28
It becomes 0 degreeC-480 degreeC. Further, the barrier material must be arranged such that O-ring contaminants do not reach the processing area 18 relative to any path between the O-ring and the processing area 18. For example, the barrier 64 is arranged to block the passage from the O-rings 54 and 56 to the gap between the top dome 12 and the quartz insert 118 and the closing to the processing area 18.
【0026】バリア材として使用するために適した、優
れた熱耐性及び化学耐性を有する材料としては、テトラ
フルオロエチレン樹脂(PTFE)を挙げることができ
る。Goreに1976年4月27日発行される米国特許第
3,953、566で教示されるように、PTFEは膨
張したポーラスの形態で生成されてもよい。また、共に
W.L. Gore Associatesに譲渡される米国特許5,49
4,301と米国特許5,492,336の中に議論さ
れるように、適当なバリア材は、また、膨張PTFEの
高力膜で細長ないし膨張PTFEの芯を覆うことによ
り、長期間クリープを制限したものが生成されてもよ
い。適当なバリア材の材料の1つに、高い多方向引張強
さを有する膨張テトラフルオロエチレン樹脂があり、こ
れは製品名GoreBGでW.L. Gore Associatesから入手可能
である。A material having excellent heat resistance and chemical resistance suitable for use as a barrier material includes tetrafluoroethylene resin (PTFE). As taught in U.S. Pat. No. 3,953,566 issued Apr. 27, 1976 to Gore, PTFE may be produced in an expanded porous form. Also, together
US Patent 5,495 assigned to WL Gore Associates
As discussed in US Pat. No. 4,301 and US Pat. No. 5,492,336, suitable barrier materials also provide long term creep by covering the elongated or expanded PTFE core with a high strength membrane of expanded PTFE. A restricted version may be generated. One suitable barrier material is expanded tetrafluoroethylene resin having high multi-directional tensile strength, which is available from WL Gore Associates under the trade name GoreBG.
【0027】図4は、本発明の具体例に従った膨張PT
FEバリア材を例示する。以下の例示的な具体例はバリ
ア64に関して説明されるが、バリア62、66及び6
8はこれと同様に形成され、本発明に従った処理リアク
タ15内に使用される。図4で示すように、バリア64
は全長(l)、幅(w)及び厚さ(t)と順応可能に結合
された端部AとBを有する線形形状の連続的片に切断され
ている。本発明に従った処理リアクタに使用される場
合、PTFEバリアは収縮を示す。従って、バリアの大
きさl、wとtは、処理チャンバ操作の結果のバリア寸法
の変化を補償するよう有利に選択される。例えば、長さ
lに沿った収縮は、滑り可能かつ順応可能に結合された
端部AとBによって適応する。FIG. 4 shows an expanded PT according to an embodiment of the present invention.
The FE barrier material is exemplified. The following illustrative example is described with reference to barrier 64, but with barriers 62, 66 and 6
8 is formed similarly and used in the processing reactor 15 according to the invention. As shown in FIG.
Is cut into a linearly shaped continuous piece having ends A and B adaptively connected to the overall length (l), width (w) and thickness (t). When used in a processing reactor according to the present invention, the PTFE barrier exhibits shrinkage. Thus, the barrier sizes l, w, and t are advantageously selected to compensate for changes in barrier dimensions as a result of processing chamber operation. For example, length
Shrinkage along l is accommodated by ends A and B slidably and adaptively connected.
【0028】順応可能に結合された端部AとBは、両側に
ノッチを付けられ、ノッチ付き幅はバリア64の全幅の
約半分ないし1/2wとなる.幅wは、1/2 wが有効バ
リアとなるよう、十分に広くする。幅1/2 wは、図8
に関して説明されるように、順応可能に結合された端部
AとBとともに用いられる。有効バリアを形成するために
十分な接触がバリアと隣接の要素との間に残存するよ
う、厚さtが選択される。バリアが設置される処理リア
クタの操作条件の下で、バリア材が有効Oリングバリア
を与えるよう、バリア材の大きさl、w及びtが選択され
る。Adaptably joined ends A and B are notched on both sides, the notched width being about half to 1/2 w of the full width of barrier 64. Width w is 1/2 w Make it wide enough to be an effective barrier. The width 1/2 w is shown in FIG.
Adaptably coupled end as described with respect to
Used with A and B. The thickness t is selected such that sufficient contact remains between the barrier and adjacent elements to form an effective barrier. Under operating conditions of the processing reactor in which the barrier is installed, the sizes l, w and t of the barrier material are selected such that the barrier material provides an effective O-ring barrier.
【0029】図4のバリア64の長さは、第1の温度で
の又は約85Fないし29.4℃の雰囲気温度で、また
はリアクタ15が運転中でない時のウエハ処理装置内の
雰囲気条件での、バリア64の当初の収縮前長さを表
す。リアクタ15が300mmの基板を処理できるダブル
ドームCVDリアクタである好ましい具体例では、バリ
ア64は方形断面で当初長さが約64インチ、あるいは
厚さ(t)と幅(w)がそれぞれ0.285のインチであ
る断面を有する。以下に説明する具体例ではOリング5
6に対するバリア64の配置に関して説明するが、以下
の記載は、バリア62、66及び68並びにOリング5
2、58及び60にも適用できる。The length of the barrier 64 in FIG. 4 is at a first temperature or at an ambient temperature of about 85 F to 29.4 ° C., or at ambient conditions in the wafer processing apparatus when the reactor 15 is not operating. , The initial pre-shrink length of the barrier 64. In a preferred embodiment, where reactor 15 is a double dome CVD reactor capable of processing 300 mm substrates, barrier 64 has a square cross section and an initial length of about 64 inches, or a thickness (t) and width (w) of 0.285 each. Having a cross-section that is inches. In the specific example described below, the O-ring 5
6, the following description describes the barriers 62, 66 and 68 and the O-ring 5
Also applicable to 2, 58 and 60.
【0030】図5は、雰囲気条件のリアクタ15内に設
置された場合の本発明の代表的なバリア64の上面図を
例示する。リアクタ15の中に設置される際、バリア6
4は処理領域に外接する。内径Dは、300mmの基板の
処理が可能な代表的な処理リアクタ15に対して約2
0.3インチである。図6は、図5のAA図であり、代表
的なバリア64の長方形の断面形状を例示する。ここで
は方形の断面形状が例示されるが、円、楕円、多角形そ
の他の適当な他の断面形状を本発明の本質から離れるこ
となく使用してもよいことが当業者に理解されよう。FIG. 5 illustrates a top view of a representative barrier 64 of the present invention when installed in a reactor 15 under atmospheric conditions. When installed in the reactor 15, the barrier 6
Reference numeral 4 circumscribes the processing area. The inner diameter D is about 2 for a typical processing reactor 15 capable of processing 300 mm substrates.
0.3 inches. FIG. 6 is an AA diagram of FIG. 5, illustrating a rectangular cross-sectional shape of a representative barrier 64. Although a rectangular cross-section is illustrated here, those skilled in the art will recognize that circles, ellipses, polygons, and other suitable other cross-sections may be used without departing from the essence of the invention.
【0031】図7は、図5の拡大図Bを例示する。雰囲
気条件で又はバリア64の収縮前に、順応可能に結合さ
れた端部AとBの間のオーバラップの初期長さ(Loi)は、
端部AとBのノッチ付き部分の長さと共存する。換言すれ
ば、雰囲気又はの収縮前の状態では、バリア64は、バ
リア64の全長又は処理領域18の全周にわたって幅w
だけ処理領域18を隣接のOリングから隔てるだろう。
代表的なバリア64では、初期のオーバラップ(Loi)
の長さは約3インチであり、これは、順応可能に結合さ
れた端部A及びBの各々の長さと一致する。FIG. 7 illustrates an enlarged view B of FIG. At ambient conditions or before the barrier 64 shrinks, the initial length of overlap (Loi) between the adaptively joined ends A and B is:
Co-exists with the length of the notched portions at ends A and B. In other words, in the atmosphere or the state before the contraction, the barrier 64 has the width w over the entire length of the barrier 64 or the entire circumference of the processing region 18.
Only the processing area 18 will be separated from the adjacent O-ring.
In a typical barrier 64, the initial overlap (Loi)
Is about 3 inches, which corresponds to the length of each of the flexibly connected ends A and B.
【0032】図8は、処理領域18内で行われる堆積及
びクリーニング操作にバリア64が曝露された後の、図
5の拡大図Bを例示する。バリア64に沿って収縮の結
果、図8の中に例示されるオーバラップ領域は、Lof又
はオーバラップの最終長さに小さくなった。オーバラッ
プの最終の長さは、順応可能なノッチ付き端部A及びBの
オーバーラップしたままの部分を表すので、これが処理
領域18と隣接のOリングの間の全幅wを与える。順応
可能に結合された端部A及びBが、図7に示される初期位
置から図8に示される代表的な最終位置に移動する際、
Lr又は低減された幅がつくられる。このように、LrA
は、順応可能に結合された端部Aと関連する長さ低減の
量を表す。同様に、LrBは、順応可能に結合された端部B
と関連する長さ低減の量を表す。バリア64のLrA及びL
rBに関連する部分は、処理領域18と隣接のOリングの
間にはバリア64の最初の幅の約半分しか残らなくなっ
たバリア64の部分を表す。このように、バリア材の最
初の幅wは、wの約半分に減じた厚さがまだ適当なバリア
材能力を提供するように十分でなければならない。チャ
ンバ15がダブルの300mmのドームCVDリアクタで
あり、そして、バリア64の初期の未収縮長さ(l)が
約64のインチである代表的な具体例では、初期のオー
バラップ(Loi)は約3インチである。FIG. 8 illustrates the enlarged view B of FIG. 5 after the barrier 64 has been exposed to the deposition and cleaning operations performed in the processing area 18. As a result of the contraction along the barrier 64, the overlap region illustrated in FIG. 8 has been reduced to the Lof or the final length of the overlap. This gives the overall width w between the processing area 18 and the adjacent O-ring, as the final length of the overlap represents the remaining overlapping portions of the adaptable notched ends A and B. As the adaptively coupled ends A and B move from the initial position shown in FIG. 7 to the representative final position shown in FIG.
Lr or reduced width is created. Thus, LrA
Represents the amount of length reduction associated with the end A that is adaptively connected. Similarly, LrB is the compliantly connected end B
Represents the amount of length reduction associated with LrA and L of barrier 64
The portion associated with rB represents the portion of the barrier 64 where only about half of the initial width of the barrier 64 remains between the processing region 18 and the adjacent O-ring. Thus, the initial width w of the barrier material must be sufficient that a thickness reduced to about half of w still provides adequate barrier material capability. In an exemplary embodiment where chamber 15 is a double 300 mm dome CVD reactor and the initial unshrink length (l) of barrier 64 is about 64 inches, the initial overlap (Loi) is about 64 inches. 3 inches.
【0033】収縮がバリア材64に生じた後、オーバラ
ップ(Lof)の最終長さは約1.5インチである。ある
いは、順応可能に結合された端部AとBに関連する各Lrの
合計を表す減じた厚さ(Lr)の全長は、約1.5インチ
である。バリア材64の望ましい別の品質は、長さに沿
った収縮が優先的に生じ、厚さ及び幅に沿った収縮は最
小〜ゼロであることである。上述及び図7と8に例示さ
れるように、バリア64は、収縮の主軸が処理領域18
に対して外接するように並べられて設置されるため、バ
リア64の長さに沿った全収縮が順応可能に結合された
端部AとBで補償される。After shrinkage has occurred in the barrier material 64, the final length of the overlap (Lof) is about 1.5 inches. Alternatively, the total length of the reduced thickness (Lr), representing the sum of each Lr associated with the compliantly joined ends A and B, is about 1.5 inches. Another desirable quality of the barrier material 64 is that shrinkage along the length occurs preferentially and shrinkage along the thickness and width is minimal to zero. As described above and illustrated in FIGS. 7 and 8, the barrier 64 has a principal axis of shrinkage that is
, So that the total shrinkage along the length of the barrier 64 is compensated by the flexibly joined ends A and B.
【0034】代表的なバリア64の使用法及び設置法
は、図9と10を参照することによってよりよく理解さ
れる。図9は、クォーツドーム12の配置と上側クラン
プリング40の設置の前の、ベースリング44上のOリ
ング54及び56とバリア64の配置を表す。ベースリ
ング44と上側のドーム12で例示されるけれども、同
様の手法と大きさの要求が、上側クランプリング40の
Oリング50及び52とバリア62、ベースリング44
の下面のOリング58とバリア66、そして、下側クラ
ンプリング42のOリング60とバリア68に、それぞ
れ適用される。バリア64は、ステンレスベースリング
44内に形成されるグルーブ70の中に、Oリング56
に隣接して配置される。ベースリング44又はOリング
56へバリア64を接着する際、接着剤は用いない。よ
り重要なことは、バリア64のノッチ付きの滑り可能に
結合された端部で採用された自由度を接着剤が損ねるた
め、接着剤を用いるべきではないということである。バ
リア64の滑り可能に結合された端部A及びBには、グル
ーブ70内で処理領域18の円周に沿って自由に移動す
るため、その長さに沿ったバリア64の収縮を補償し、
隣接のOリングと処理領域18の間に適切な離隔距離を
確保する、という意図がある。他の荷重及びシールのO
リング及びバリアを収容するために、追加のグルーブが
提供される。例えば、支持及びシールOリング54がグ
ルーブ72内に配置され、Oリング56がバリア64に
隣接してグルーブ70内に配置される。グルーブ72及
び70が、ベースリング44内に形成される。The use and placement of an exemplary barrier 64 can be better understood with reference to FIGS. FIG. 9 illustrates the placement of O-rings 54 and 56 and barrier 64 on base ring 44 prior to placement of quartz dome 12 and installation of upper clamp ring 40. Although illustrated with the base ring 44 and the upper dome 12, similar techniques and size requirements apply to the O-rings 50 and 52 of the upper clamp ring 40, the barrier 62, and the base ring 44.
Are applied to the O-ring 58 and barrier 66 on the lower surface of the lower clamp ring 42 and the O-ring 60 and barrier 68 of the lower clamp ring 42, respectively. The barrier 64 includes an O-ring 56 in a groove 70 formed in the stainless base ring 44.
It is arranged adjacent to. When bonding the barrier 64 to the base ring 44 or the O-ring 56, no adhesive is used. More importantly, no adhesive should be used because the adhesive impairs the degrees of freedom employed at the notched, slidably coupled end of the barrier 64. The slidably coupled ends A and B of the barrier 64 are free to move along the circumference of the processing area 18 within the groove 70 to compensate for shrinkage of the barrier 64 along its length,
The intention is to ensure a suitable separation between the adjacent O-ring and the processing area 18. O of other loads and seals
Additional grooves are provided to accommodate rings and barriers. For example, a support and seal O-ring 54 is located in groove 72 and an O-ring 56 is located in groove 70 adjacent to barrier 64. Grooves 72 and 70 are formed in base ring 44.
【0035】グルーブ70は、リアクタ15のサイズ、
ベースリング44の全厚、Oリング54、56の断面の
直径に対して、適合する深さ(d)を有する。グルーブ
深さを決めた後、頂部と底部バリア面とバリアが間に配
置される部材との間に十分な接触を確保するよう、バリ
アの当初厚さないし無負荷の厚さtを選択する。バリア
材の荷重条件は、バリアがOリングを処理領域から確実
に切り離せるように十分な圧縮力を提供する。また、当
初厚さ又は無負荷厚さtは、t方向で生じるバリア収縮を
補償する。収縮がt方向で生じた場合に、有効バリアを
提供するために十分な接触でバリア材が各部材の間に割
り当てられた隙間を充てんするように、厚さtが選択さ
れる。その結果、バリア材のt方向の収縮に限っては、
バリアは損なわれないままでありまた処理領域から隣接
のOリングを隔てる。The groove 70 has the size of the reactor 15,
It has a depth (d) that matches the overall thickness of the base ring 44 and the diameter of the cross-section of the O-rings 54,56. After determining the groove depth, the initial thickness of the barrier or the unloaded thickness t is selected to ensure sufficient contact between the top and bottom barrier surfaces and the member between which the barrier is located. The loading conditions of the barrier material provide sufficient compressive force to ensure that the barrier can separate the O-ring from the processing area. Also, the initial thickness or unloaded thickness t compensates for the barrier shrinkage that occurs in the t direction. The thickness t is selected such that, when shrinkage occurs in the t direction, the barrier material fills the allotted space between the members with sufficient contact to provide an effective barrier. As a result, as far as the barrier material shrinks in the t direction,
The barrier remains intact and separates the adjacent O-ring from the processing area.
【0036】リアクタ15が処理300mmの直径ワーク
ピースを処理できるCVDダブルドームリアクタであり
バリア64の無負荷の厚さ(t)が0.285インチで
ある代表的な具体例では、グルーブ70の深さは、約
0.215インチである。適当なバリア材は、それが設
置されるグルーブ70深さの1.3〜1.5倍のオーダ
ーの当初ないし無負荷の厚さを有するだろう。このよう
に、図9の代表的な具体例は、0.215のインチのグ
ルーブ深さと0.285インチの当初バリア厚さを例示
し、それはバリアの厚さがその関連するグルーブの深さ
の約1.32倍となるということになる。Oリング5
0、52、54、58及び60とバリア材62、66及
び68を同様に位置させるために、追加のグルーブが、
頂部クランプ40、ベースリング44及び底部クランプ
42に形成される。In a typical embodiment where the reactor 15 is a CVD double dome reactor capable of processing 300 mm diameter workpieces and the unloaded thickness (t) of the barrier 64 is 0.285 inch, the depth of the groove 70 is The height is about 0.215 inches. A suitable barrier material will have an initial or unloaded thickness on the order of 1.3 to 1.5 times the depth of the groove 70 in which it is installed. Thus, the exemplary embodiment of FIG. 9 illustrates a groove depth of 0.215 inches and an initial barrier thickness of 0.285 inches, where the thickness of the barrier is less than the associated groove depth. This means that it becomes about 1.32 times. O-ring 5
To position the 0, 52, 54, 58 and 60 and barrier materials 62, 66 and 68 similarly, additional grooves are
Formed on top clamp 40, base ring 44 and bottom clamp 42.
【0037】図10の中に例示される荷重状態では、上
側クランプリング40とベースリング44は、頂部ドー
ム12を支持するため、Oリング50、52、54及び
56に圧縮力を提供する。図10の荷重状態では、ステ
ンレスベースリング44と頂部クォーツドーム12の間
にスペーシング75が維持される。図10の代表的な具
体例では、スペーシング75は0.02インチのオーダ
ーである。同様のスペーシングが、上側クランプリング
40と頂部ドーム12の間に存在する。図10の中には
示されないが、底部ドーム16と両方のベースリング4
4と下側クランプリング42の間にスペーシングが存在
する。クランプリング40とベースリング44の間の圧
縮荷重の結果、上側ドーム12は、Oリング50、5
2、54及び56によって支持される。処理領域18の
圧力シールを可能にするために用いられないが、バリア
62及び64も当初厚さより圧縮される。例えば、図1
0のバリア64は、最初の無負荷の厚さ約0.285の
インチから約0.235インチの厚さになる。これは、
圧縮力がわずかであることを表す。In the load condition illustrated in FIG. 10, the upper clamp ring 40 and the base ring 44 provide a compressive force on the O-rings 50, 52, 54 and 56 to support the top dome 12. 10, the spacing 75 is maintained between the stainless steel base ring 44 and the top quartz dome 12. In the exemplary embodiment of FIG. 10, spacing 75 is on the order of 0.02 inches. Similar spacing exists between the upper clamp ring 40 and the top dome 12. Although not shown in FIG. 10, the bottom dome 16 and both base rings 4
There is spacing between 4 and lower clamp ring 42. As a result of the compressive load between the clamp ring 40 and the base ring 44, the upper dome 12
2, 54 and 56. Although not used to enable pressure sealing of the processing region 18, the barriers 62 and 64 are also compressed from their original thickness. For example, FIG.
The zero barrier 64 goes from an initial unloaded thickness of about 0.285 inches to a thickness of about 0.235 inches. this is,
Indicates a small compression force.
【0038】この力は、シールのために不十分である
が、有効バリアをOリング56と処理領域18の間に確
実に形成するよう、グルーブ70を介して頂部ドーム1
2とベースリング44の間でバリア64の幅方向に完全
な接触を確保するに十分である。Although this force is insufficient for the seal, the top dome 1 through the groove 70 ensures that an effective barrier is formed between the O-ring 56 and the processing area 18.
It is sufficient to ensure complete contact between the base ring 44 and the base ring 44 in the width direction of the barrier 64.
【0039】本発明のバリア層を使用する処理チャンバ
は高いスループットと改良された処理ウィンドウを有す
ることが、例証された。例えば、Oリングのみを利用し
た先行技術システム(すなわちチャンバ10)では、2
0μmの堆積サイクルを3回連続で行った後1200
℃、 HClのクリーニングを1回行うという制限を受け
る。更に、上記の堆積及びクリーニングシーケンスを行
った後に先行技術リアクタで生成したエピタキシャルシ
リコンの抵抗率は、20-30Ω-cmのオーダーである。
通常、200Ω-cm以下のイントリンシックシリコン抵
抗率では、ほとんどの商業上のエピタキシャルシリコン
操業条件に容認されない。この場合の低い抵抗率は、O
リング劣化と、処理領域18内に見込まれる破損又は他
の汚染を示している。It has been demonstrated that processing chambers using the barrier layers of the present invention have high throughput and improved processing windows. For example, in a prior art system utilizing only O-rings (ie, chamber 10), 2
After three consecutive 0 μm deposition cycles, 1200
There is a limitation that cleaning of HCl is performed once at ℃. Furthermore, the resistivity of epitaxial silicon produced in prior art reactors after performing the above deposition and cleaning sequences is on the order of 20-30 ohm-cm.
Typically, intrinsic silicon resistivity below 200 ohm-cm is unacceptable for most commercial epitaxial silicon operating conditions. The low resistivity in this case is O
It indicates ring degradation and possible damage or other contamination in the processing area 18.
【0040】図11、12及び13に移れば、本発明の
バリア層を利用する処理リアクタの絶縁性及び汚染物質
防止性は、より良く理解されることができる。図11
は、本発明のバリア材の改良された絶縁性質を評価する
ためにリアクタ15で行われるストレステストを例示す
る。このグラフは、バリア材64に隣接して配置され処
理領域18から隔てられるOリング56で測定された温
度読み出しを表す。試験では、6回連続のエピタキシャ
ルシリコン堆積プロセスを約2600回まで行い、次い
で、1200℃、 HClの長時間のクリーニングを約26
00〜4600回又は約33分行った操作含まれる。こ
の長時間のHClクリーニングのすぐ後、追加的なエピタ
キシャルシリコンの堆積サイクルを6回行った。グラフ
により示されるように、本発明のバリア材とともに用い
たOリングは、長時間の1200℃クリーニングの後に
約235℃の最高温度に曝露された。Turning to FIGS. 11, 12 and 13, the insulating and contaminant preventing properties of a processing reactor utilizing the barrier layer of the present invention can be better understood. FIG.
Illustrates a stress test performed in reactor 15 to evaluate the improved insulating properties of the barrier material of the present invention. This graph represents a temperature reading measured at an O-ring 56 located adjacent to the barrier material 64 and spaced from the processing region 18. In the test, six consecutive epitaxial silicon deposition processes were performed up to about 2600 times, followed by an extended cleaning of 1200 ° C., HCl for about 26 hours.
This includes operations performed between 00 and 4600 times or for about 33 minutes. Immediately after this extended HCl cleaning, six additional epitaxial silicon deposition cycles were performed. As shown by the graph, the O-ring used with the barrier material of the present invention was exposed to a maximum temperature of about 235 ° C. after an extended 1200 ° C. cleaning.
【0041】図12と13は、図3に関して説明したよ
うに設置した本発明のバリアを有するリアクタ15内で
堆積されるイントリンシックエピタキシャルシリコン膜
の抵抗率を表す。図12と13で例示される試験の各々
では、3枚のウエハが連続的に処理され、それぞれの処
理では、それぞれのウエハはエピタキシャルシリコン堆
積を少なくとも10μm受けた。抵抗率又は清浄度の測定
値は、膜の厚さ(μm)の関数としてΩ-cmで提供され
る。堆積されたエピタキシャル膜の表面の抵抗率は、0
μm深さ計測で示される。抵抗率測定技術に関連する面
の影響により、測定膜の表面での実際の抵抗率測定値よ
り低く出ることがある。これらの面影響の効果を認識
し、抵抗率は正確に計った表面抵抗率「を超える」と一
般に参照される。FIGS. 12 and 13 show the resistivity of an intrinsic epitaxial silicon film deposited in a reactor 15 having the barrier of the present invention installed as described with respect to FIG. In each of the tests illustrated in FIGS. 12 and 13, three wafers were processed sequentially, with each wafer receiving at least 10 μm of epitaxial silicon deposition in each process. Measurements of resistivity or cleanliness are provided in Ω-cm as a function of film thickness (μm). The resistivity of the surface of the deposited epitaxial film is 0
Indicated by μm depth measurement. Due to aspects related to resistivity measurement techniques, the actual resistivity measurement at the surface of the measurement film may be lower. Recognizing the effects of these surface effects, the resistivity is commonly referred to as "exceeding" the accurately measured surface resistivity.
【0042】図12は、少なくとも10μmのエピタキシ
ャルシリコンが各基板の上で堆積された3回の連続的エ
ピタキシャルシリコン堆積シーケンスの抵抗率測定を表
す。図12で処理及び測定が行われた3枚の基板は、図
11に関して上述したストレステストを行う前に処理さ
れた。最低の抵抗率又は最低の清浄度のエピタキシャル
膜が3回目のシーケンス中に堆積され、生成した膜の抵
抗率は550Ω-cmを超えた。非常に良い品質のシリコ
ンが、1回目の堆積シーケンスと2回目の堆積シーケン
スで堆積され、そこでは、5000Ω-cmを超える抵抗
率と7500Ω-cmを超える抵抗率が測定された。FIG. 12 represents the resistivity measurements of three consecutive epitaxial silicon deposition sequences where at least 10 μm of epitaxial silicon was deposited on each substrate. The three substrates processed and measured in FIG. 12 were processed before performing the stress test described above with respect to FIG. The lowest resistivity or lowest clean epitaxial film was deposited during the third sequence and the resulting film had a resistivity greater than 550 Ω-cm. Very good quality silicon was deposited in the first and second deposition sequences, where resistivity greater than 5000 ohm-cm and resistivity greater than 7500 ohm-cm were measured.
【0043】図13は、図11に例示され上述されたス
トレステストを行った後に実行される3連続の10μm
堆積シーケンスに対する抵抗率測定を例示する。図13
に例示されるように、最低の抵抗率又は最低の清浄度の
シリコンは、約450Ω-cm以上であり、また、ストレ
ステストの後行われた1回目の堆積シーケンス中に堆積
したものである。2つめの堆積膜及び3つめの堆積膜の
抵抗率は順に、1300Ω-cm以上及び6500Ω-cm以
上であった。FIG. 13 shows three successive 10 μm steps performed after performing the stress test illustrated in FIG. 11 and described above.
4 illustrates a resistivity measurement for a deposition sequence. FIG.
The lowest resistivity or lowest cleanness silicon, as illustrated in Example 1, is greater than about 450 Ω-cm and was deposited during the first deposition sequence performed after the stress test. The resistivity of the second deposited film and the resistivity of the third deposited film were 1300 Ω-cm or more and 6500 Ω-cm or more, respectively.
【0044】図11、12及び13に例示される結果に
よって示されるように、本発明に従ったバリア材を用い
る処理リアクタは、主要Oリングシールの寿命を伸ばす
ことが可能であり、なぜなら、バリア材によってOリン
グに絶縁の利点が提供され、そのバリア材は、最も要求
の高い30分の1200℃ HClクリーニングサイクルの
最中でも、Oリング温度を250℃以下に保つことに役
立つからである。Oリング劣化が生じた場合でも、処理
領域18内に堆積された膜の清浄度が高いままなので、
ストレステストの後に測定された抵抗率は、汚染物が処
理領域18に達しないようバリア材が防止したことを示
す。本発明のバリアの反汚染の品質の証明は、図13に
よって提供され、また、図11に関して上述したストレ
ステストをリアクタが行った後本発明のバリアを有する
リアクタで堆積される膜から得られる高い電気抵抗率測
定値によて提供される。As shown by the results illustrated in FIGS. 11, 12 and 13, processing reactors using a barrier material according to the present invention can extend the life of the primary O-ring seal because The material provides the insulation benefits to the O-ring, as the barrier material helps to keep the O-ring temperature below 250 ° C. even during the most demanding 1200 ° C. HCl cleaning cycle. Even if O-ring deterioration occurs, the cleanness of the film deposited in the processing region 18 remains high.
The resistivity measured after the stress test indicates that the barrier material prevented contaminants from reaching the processing area 18. Proof of the anti-contamination quality of the barriers of the present invention is provided by FIG. 13 and is obtained from films deposited in reactors having barriers of the present invention after the reactors have undergone the stress test described above with respect to FIG. Provided by electrical resistivity measurements.
【0045】通常、プロセス膜抵抗率の要求(図12及
び13で測定される等)は典型的には、所与の用途のた
めの設計抵抗率の要求の約5〜10倍である。従って、
約10〜20Ω-cmの抵抗率を必要とするデバイス又は
用途では、約50〜200Ω-cmのプロセス膜抵抗率測
定値を必要とするだろう。ストレステストを行った後で
も、本発明のバリアを有するリアクタ15は、400Ω
-cmより大きな抵抗率で、高純度エピタキシャル膜を堆
積した。Typically, the process film resistivity requirements (as measured in FIGS. 12 and 13) are typically about 5 to 10 times the design resistivity requirements for a given application. Therefore,
Devices or applications that require a resistivity of about 10-20 Ω-cm will require a process film resistivity measurement of about 50-200 Ω-cm. Even after performing the stress test, the reactor 15 having the barrier of the present invention has a resistance of 400 Ω.
High-purity epitaxial films were deposited with resistivity greater than -cm.
【0046】本発明のバリアを有する上述の処理リアク
タ15は、多数の異なるプロセスに適応することが可能
である。本発明の利点は、エピタキシャルシリコン堆積
とクリーニングシーケンスの面における例示により、良
く理解される。堆積操作とクリーニング操作の両方が1
000℃より上の温度、更に通常は約1100〜120
0℃の温度で行われるので、エピタキシャルシリコン処
理操作は特に困難である.クリーニングシーケンスは1
225℃もの高温のプロセスステップを採用している場
合もある。このように、なされた堆積及びクリーニング
のサイクルがエピタキシャル処理装置のために継続され
た高温操作の要求を形成するため、エピタキシャルシリ
コンの堆積は特殊な問題を起こす。The above-described processing reactor 15 having the barrier of the present invention can accommodate a number of different processes. The advantages of the present invention are better understood by way of illustration in terms of epitaxial silicon deposition and cleaning sequence. 1 for both deposition and cleaning operations
Temperatures above 000 ° C, more usually about 1100-120
The epitaxial silicon processing operation is particularly difficult because it is performed at a temperature of 0 ° C. The cleaning sequence is 1
In some cases, process steps as high as 225 ° C may be employed. Thus, the deposition of epitaxial silicon poses particular problems because the deposition and cleaning cycles made create the demands of continued high temperature operation for the epitaxial processing equipment.
【0047】代表的なエピタキシャルシリコン化学気相
堆積サイクルでは、本発明に従った不活性バリアを有す
るダブルドーム処理リアクタ15内のサセプタ22上に
基板20が配置される。基板をサセプタ22に配置した
後に、サセプタ22、基板20と予熱リング24は複数
の高輝度ランプ26によって、妥当な堆積温度にまで加
熱される。代表的なエピタキシャルシリコン堆積プロセ
スは、使用されるソースガスによるが約950℃〜12
50℃で行われる。例えば、四塩化ケイ素(SiCl4)の
堆積温度は約1150℃〜1250℃であり、他方、シ
ラン(SiH4)の堆積温度は約950℃〜1050℃であ
る。駆動23は、円筒状に左右対称である基板20に時
間平均化環境を与えるため、回転することが可能であ
る。堆積ガスは、供給ライン30とチャンバ入口32を
介して外部のソースから処理領域18に導入される。ガ
ス混合物がシリコンのソース、例えばシラン、ジシラ
ン、ジクロルシラン、トリクロロシランや四塩化ケイ素
等を典型的には有するが、これに限定されるものではな
い。水素等の非反応性のキャリヤガスが、反応物ガスと
共に処理チャンバに注入される。In a typical epitaxial silicon chemical vapor deposition cycle, a substrate 20 is placed on a susceptor 22 in a double dome reactor 15 having an inert barrier according to the present invention. After placing the substrate on the susceptor 22, the susceptor 22, substrate 20 and preheat ring 24 are heated by a plurality of high intensity lamps 26 to a reasonable deposition temperature. A typical epitaxial silicon deposition process is between about 950 ° C. and 12 ° C. depending on the source gas used.
Performed at 50 ° C. For example, the deposition temperature of silicon tetrachloride (SiCl4) is about 1150-1250C, while the deposition temperature of silane (SiH4) is about 950-1050C. The drive 23 can rotate to provide a time-averaging environment to the cylindrically symmetrical substrate 20. Deposition gas is introduced into processing region 18 from an external source via supply line 30 and chamber inlet 32. The gas mixture typically has a source of silicon, such as, but not limited to, silane, disilane, dichlorosilane, trichlorosilane, silicon tetrachloride, and the like. A non-reactive carrier gas, such as hydrogen, is injected into the processing chamber along with the reactant gases.
【0048】堆積ガスは、入口32から排気口36、予
熱リング24、サセプタ22、基板20と、これらを横
切って流れ、その後は排気システムに流れる。基板20
上だけの堆積を意図しているのだが、堆積反応を引き起
こすために十分に高温である他のチャンバ面にも堆積は
生じる。例えば堆積は、予熱リング24、基板20によ
ってカバーされないサセプタ22の端部、頂部、そし
て、底部ドーム12及び16等の面に生じ、またリアク
タの設計によりサセプタ22と予熱リング24の裏側等
の面に生じる。堆積サイクルの間、ライナ118と頂部
ドーム12の間のギャップに進入する処理領域18内の
加熱堆積反応物がOリング56に到達することを、バリ
ア64は防止する。同様に、ライナ118と底部ドーム
16の間のギャップに進入する処理領域18内の加熱堆
積反応物がOリング58に到達することを、バリア66
は防止する。バリア62、64、66及び68は、エピ
タキシャルシリコン堆積中に処理領域18内に存在する
高温からの熱的絶縁を提供する。The deposition gas flows from the inlet 32 to the exhaust port 36, the preheating ring 24, the susceptor 22, the substrate 20, and the like, and then to the exhaust system. Substrate 20
Although intended only for deposition on top, deposition also occurs on other chamber surfaces that are hot enough to cause a deposition reaction. For example, deposition can occur on surfaces such as the preheating ring 24, the end, top, and bottom domes 12 and 16 of the susceptor 22 that are not covered by the substrate 20, and depending on the design of the reactor, such as the backside of the susceptor 22 and the preheating ring 24. Occurs. During the deposition cycle, the barrier 64 prevents heated deposition reactants in the processing region 18 entering the gap between the liner 118 and the top dome 12 from reaching the O-ring 56. Similarly, barriers 66 prevent heat deposition reactants in the processing region 18 from entering the gap between the liner 118 and the bottom dome 16 from reaching the O-ring 58.
Prevent. Barriers 62, 64, 66 and 68 provide thermal isolation from the high temperatures present in processing region 18 during epitaxial silicon deposition.
【0049】更に、バリア64及び66が各Oリングと
処理領域18の間に有利に配置されるため、各Oリング
によって発生する粒子又はその他の汚染物質が処理領域
18に進入し基板20上に堆積された膜を汚染すること
が防止される。同様にバリア62は、Oリング50と5
2によって生じた汚染物質又は粒子が、処理領域18に
到達し又はコーティングする可能性を防止し、あるいは
リアクタ15の頂部部分のランプ26から処理領域18
への放射エネルギーの伝達に不利な影響を与えることを
防止する。同様に、バリア68は、Oリング60によっ
て生じた汚染物質又は粒子が、処理領域18に到達し又
はコーティングする可能性を防止し、あるいはリアクタ
15の底部部分のランプ26から処理領域18への放射
エネルギーの伝達に不利な影響を与えることを防止す
る。Further, because the barriers 64 and 66 are advantageously located between each O-ring and the processing area 18, particles or other contaminants generated by each O-ring enter the processing area 18 and fall on the substrate 20. Contamination of the deposited film is prevented. Similarly, the barrier 62 includes O-rings 50 and 5
2 to prevent the possibility that contaminants or particles generated by the reactor 2 may reach or coat the processing area 18 or from the lamp 26 at the top of the reactor 15 to the processing area 18.
To prevent adverse effects on the transfer of radiant energy to the Similarly, the barrier 68 may prevent contaminants or particles generated by the O-ring 60 from reaching or coating the processing area 18 or radiating the lamp 26 from the bottom portion of the reactor 15 to the processing area 18. Prevents adverse effects on energy transfer.
【0050】堆積サイクルは、処理される各基板に対し
て繰り返される。代表的なエピタキシャル堆積シーケン
スでは、多数の基板が処理され、次いで、クリーニング
シーケンスを処理領域18の内部で1回行い、堆積サイ
クル中に蓄積された堆積物を取り除く。商業上現実的な
堆積及びクリーニングシーケンスが、特に考慮される
が、そこでは、エピタキシャルシリコンを約20μm堆積
する工程に続いて、HClベースの長時間のクリーニング
サイクルが1回約5〜10分続けられる。堆積シーケン
スの最後の基板が処理されて、処理領域から取り出され
た後、処理領域18の温度(サセプタ22で測定され
る)は約1200℃まで上げられる。次に、HClが入口
32を介して処理領域18内に導入される。気相のHCl
は、処理領域18内部で解離し、シリコン堆積物と他の
蓄積物と反応して揮発性物質副生成物を形成する。その
後、これらの揮発性の副生成物は、排気口36を介して
処理領域18から排気される。The deposition cycle is repeated for each substrate to be processed. In a typical epitaxial deposition sequence, a number of substrates are processed, and then a cleaning sequence is performed once inside the processing area 18 to remove deposits that have accumulated during the deposition cycle. Commercially realistic deposition and cleaning sequences are particularly contemplated, wherein a step of depositing about 20 μm of epitaxial silicon is followed by a long, HCl-based cleaning cycle lasting about 5-10 minutes once. . After the last substrate in the deposition sequence has been processed and removed from the processing area, the temperature of the processing area 18 (measured at the susceptor 22) is increased to about 1200 ° C. Next, HCl is introduced into the processing region 18 via the inlet 32. HCl in the gas phase
Dissociates within the processing region 18 and reacts with silicon deposits and other deposits to form volatile by-products. Thereafter, these volatile by-products are exhausted from the processing region 18 through the exhaust port 36.
【0051】堆積プロセスの場合と同様に、バリア64
及び66は、クリーニングプロセス中に用いられる高温
ガスとの直接接触による劣化から、シールOリング56
及び58を保護する。特にクリーニングプロセスに関し
て、バリア64及び66は、Oリング56及び58とク
リーニングサイクル中に処理領域18内で使用される反
応性のクリーニング剤と間の接触により生じる化学侵食
を防止する。エピタキシャルリアクタに代表的な120
0℃ HClクリーニングでは、使用される反応性の高い洗
浄剤の1つに、塩素を挙げることができる。As in the case of the deposition process, the barrier 64
And 66 are seal O-rings 56 due to degradation due to direct contact with the hot gases used during the cleaning process.
And 58 are protected. Particularly with respect to the cleaning process, barriers 64 and 66 prevent chemical erosion caused by contact between O-rings 56 and 58 and reactive cleaning agents used in processing area 18 during a cleaning cycle. 120 typical for epitaxial reactors
For 0 ° C. HCl cleaning, chlorine is one of the highly reactive cleaning agents used.
【0052】クリーニングサイクル中は、ライナ118
と頂部ドーム12の間のギャップに進入する処理領域1
8内の加熱クリーニングガスがOリング56に到達する
ことを、バリア64は防止する。During the cleaning cycle, the liner 118
Treatment area 1 entering the gap between the dome 12 and the top dome 12
The barrier 64 prevents the heated cleaning gas in 8 from reaching the O-ring 56.
【0053】同様に、ライナ118と底部ドーム16の
間のギャップに進入する処理領域18内の加熱クリーニ
ングガスがOリング58に到達することを、バリア66
は防止する。また、バリア62、64、66及び68
は、処理領域18内に使用される高いHClクリーニング
温度から、熱絶縁を提供する。更に、バリア64及び6
6がOリングと処理領域18の間に有利に配置されるた
め、Oリングによって発生する粒子又はその他の汚染物
質が処理領域18を進入してクリーニングプロセスを妨
げることを防止する。Oリング50及び52が劣化され
て、粒子又は汚染物質を生成する場合は、バリア62
は、これら粒子又は汚染物質が、処理領域18に到達し
又はコーティングする可能性を防止し、あるいはリアク
タ15の頂部部分のランプ26から処理領域18への放
射エネルギーの伝達に不利な影響を与えることを防止す
る。Oリング60が劣化され粒子又は汚染物質を生成す
る場合は、バリア68は、これら粒子又は汚染物質が、
処理領域18に到達し又はコーティングする可能性を防
止し、あるいはリアクタ15の底部部分のランプ26か
ら処理領域18への放射エネルギーの伝達に不利な影響
を与えることを防止する。Similarly, the barrier 66 prevents the heated cleaning gas in the processing region 18 from entering the gap between the liner 118 and the bottom dome 16 from reaching the O-ring 58.
Prevent. Also, barriers 62, 64, 66 and 68
Provides thermal insulation from the high HCl cleaning temperatures used in the processing region 18. Further, barriers 64 and 6
6 is advantageously positioned between the O-ring and the processing region 18 to prevent particles or other contaminants generated by the O-ring from entering the processing region 18 and interfering with the cleaning process. If the O-rings 50 and 52 deteriorate to produce particles or contaminants, the barrier 62
Prevents the particles or contaminants from reaching or coating the processing area 18 or adversely affecting the transfer of radiant energy from the lamp 26 to the processing area 18 at the top of the reactor 15. To prevent If the O-rings 60 are degraded to produce particles or contaminants, the barrier 68 will
It prevents the possibility of reaching or coating the processing area 18 or adversely affecting the transfer of radiant energy from the lamp 26 to the processing area 18 at the bottom portion of the reactor 15.
【0054】ここまでエピタキシャルシリコン堆積に関
して説明してきたが、他の処理操作は本発明のバリア層
を有利に利用することが可能である。例えば、アモルフ
ァスシリコン、ドープシリコンやポリシリコンの堆積プ
ロセスは、上述と同様の1200℃ HClクリーニングサ
イクルを採用する。これらのタイプの堆積リアクタは同
様に、本発明のバリアを使用して、Oリングの劣化なし
に、長時間の1200℃ HClクリーニングサイクルを行
う能力を実現することができる。本発明のバリアが塩化
物にyる化学侵食を防止すると同様に、バリアを他のク
リーニング化学物質と共に用いて、他のタイプの化学侵
食も同様に防止する。例えば、本発明のバリアは、NF3
を用いる等フッ素ベースのクリーニング化学物質を使用
するこれら処理チャンバ内で、フッ素による化学侵食を
防止するために用いることができる。Although described above with respect to epitaxial silicon deposition, other processing operations can advantageously utilize the barrier layer of the present invention. For example, the deposition process of amorphous silicon, doped silicon or polysilicon employs the same 1200 ° C. HCl cleaning cycle as described above. These types of deposition reactors can also use the barriers of the present invention to achieve the ability to perform long 1200 ° C. HCl cleaning cycles without O-ring degradation. Just as the barriers of the present invention prevent chemical attack to chloride, the barrier is used with other cleaning chemistries to prevent other types of chemical attack as well. For example, the barrier of the present invention comprises NF3
In these processing chambers that use fluorine-based cleaning chemistries, such as with, can be used to prevent chemical attack by fluorine.
【0055】ここまで本発明の特定の具体例を示し説明
してきたが、当業者には更なる修正と改善ができるだろ
う。従って、本発明は、ここに示した特定の形態に限定
されないことを理解することが要望され、特許請求の範
囲については、本発明の本質及び範囲から離れない全て
の修正をカバーすることが意図される。While particular embodiments of the present invention have been shown and described, further modifications and improvements will occur to those skilled in the art. Therefore, it is desired to understand that the invention is not limited to the specific forms shown herein, and the claims are intended to cover all modifications that do not depart from the essence and scope of the invention. Is done.
【図1】図1は、先行技術のCVD処理リアクタの横断
面図である。FIG. 1 is a cross-sectional view of a prior art CVD processing reactor.
【図2】図2は、先行技術のCVDリアクタの側壁の横
断面図である。FIG. 2 is a cross-sectional view of a sidewall of a prior art CVD reactor.
【図3】図3は、本発明に従ったCVD処理リアクタの
側壁の横断面図である。FIG. 3 is a cross-sectional view of a sidewall of a CVD processing reactor according to the present invention.
【図4】図4は、本発明に従った不活性バリアの斜視図
である。FIG. 4 is a perspective view of an inert barrier according to the present invention.
【図5】図5は、本発明の不活性バリアの上面図であ
る。FIG. 5 is a top view of the inert barrier of the present invention.
【図6】図6は、図5の不活性バリアのA-A断面図であ
る。FIG. 6 is an AA cross-sectional view of the inert barrier of FIG. 5;
【図7】図7は、本発明に従った不活性バリアのオーバ
ラップ領域の初期の拡大図Bである。FIG. 7 is an initial enlarged view B of the overlap region of the inert barrier according to the present invention.
【図8】図8は、本発明に従った不活性バリアのオーバ
ラップ領域の最終の拡大図Bである。FIG. 8 is a final enlarged view B of the overlap region of the inert barrier according to the present invention.
【図9】図9は、無負荷の位置にある側壁の横断面図で
ある。FIG. 9 is a cross-sectional view of the side wall in an unloaded position.
【図10】図10は、搬入ないし設置の位置にある側壁
の横断面図である。FIG. 10 is a cross-sectional view of a side wall at a loading or installation position.
【図11】図11は、本発明に従ってバリア層を有して
いるチャンバ内に設置されるOリングに対し、Oリング
の温度を時間の関数として例示するグラフである。FIG. 11 is a graph illustrating the temperature of an O-ring as a function of time for an O-ring placed in a chamber having a barrier layer in accordance with the present invention.
【図12】図12は、本発明によって不活性バリアを有
するリアクタで処理される一連のウエハに対する膜厚対
比抵抗率のグラフである。FIG. 12 is a graph of film thickness versus resistivity for a series of wafers processed in a reactor having an inert barrier according to the present invention.
【図13】図13は、本発明によって不活性バリアを有
するリアクタで処理される一連のウエハのための膜厚対
比抵抗率のグラフである。FIG. 13 is a graph of film thickness versus resistivity for a series of wafers processed in a reactor having an inert barrier according to the present invention.
12…頂部ドーム、40…上側クランプリング、44…
ベースリング、50,52,54,56…Oリング。12 Top dome, 40 Upper clamp ring, 44
Base ring, 50, 52, 54, 56 ... O-ring.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロメイン ビュ デ ロミニー アメリカ合衆国, カリフォルニア州, メンロ パーク, モンテ ロサ ドライ ヴ 675, ナンバー813 (72)発明者 デイヴィッド ケイ カールソン アメリカ合衆国, カリフォルニア州, サンタ クララ, ダンディー ドライヴ 3408 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Romaine Bude Rominy United States, California, Menlo Park, Monte Rosa Drive 675, Number 813 (72) Inventor David Cay Carlson United States of America, California, Santa Clara, Dundee Drive 3408
Claims (17)
処理チャンバと、 (b)前記処理領域内に圧力制御された環境を可能にす
る、前記第1の部材と前記第2の部材の間の真空タイト
シールと、 (c)前記シールを前記処理領域から切り離す、前記第1
の部材と第2の部材の間に配置され前記処理領域内で行
われるプロセスに対して実質的に非反応性のバリアとを
備える半導体基板装置。1. A semiconductor substrate processing apparatus, comprising: (a) a processing chamber having a first member, a second member, and a processing region; and (b) a pressure-controlled environment in the processing region. A vacuum tight seal between the first member and the second member, and (c) separating the seal from the processing region;
And a barrier disposed between the second member and the second member and substantially non-reactive with respect to a process performed in the processing region.
るエピタキシャルシリコン堆積プロセスに対して実質的
に非反応性である請求項1に記載の装置。2. The apparatus of claim 1, wherein said barrier is substantially non-reactive with an epitaxial silicon deposition process performed in said processing region.
00℃の温度を有するプロセスに対して実質的に非反応
性である請求項1に記載の装置。3. The method according to claim 1, wherein the barrier has a thickness of about 12 in the processing area.
The apparatus of claim 1, wherein the apparatus is substantially non-reactive for processes having a temperature of 00C.
00℃の温度でHClを有するプロセスに実質的に非反応
性である請求項1に記載の装置。4. The method according to claim 1, wherein the barrier comprises about 12
The apparatus of claim 1, wherein the apparatus is substantially non-reactive in processes having HCl at a temperature of 00C.
ロエチレン樹脂を備える請求項1に記載の装置。5. The device of claim 1, wherein said inert barrier comprises an expanded tetrafluoroethylene resin.
に、バリアが前記第1の部材と前記第2の部材の間に割
り当てられたギャップを充てんするよう、前記バリアが
十分に厚い請求項1に記載の装置。6. The barrier of claim 1, wherein the barrier is sufficiently thick so that when shrinkage occurs in the thickness of the barrier, the barrier fills an allotted gap between the first member and the second member. An apparatus according to claim 1.
域に外接する請求項1に記載の装置。7. The apparatus according to claim 1, wherein the barrier is a continuum and circumscribes the processing area.
部と、第1の温度での第1の長さと、第2の温度での第
2の長さと備え、前記第1の温度は前記第2の温度より
低く、前記第2の長さは前記第1の長さより短く、前記
バリアが継続して前記シールを前記処理領域から隔てつ
つ、前記滑り可能に結合された端部により、前記バリア
が前記第1の長さから前記第2の長さまで収縮すること
を可能にする請求項7に記載の装置。8. The barrier comprising a slidably coupled end, a first length at a first temperature, and a second length at a second temperature, wherein the first temperature is Lower than the second temperature, the second length is less than the first length, and the barrier is slidably coupled to the end while the barrier continues to separate the seal from the processing area; The apparatus of claim 7, wherein the barrier allows the barrier to contract from the first length to the second length.
2の長さまで収縮した後、前記シールは、前記バリアの
厚さの約半分だけ領域を前記処理から隔てたままにする
請求項8に記載の装置。9. The seal, after the barrier has contracted from the first length to the second length, leaves the area separated from the process by about half the thickness of the barrier. An apparatus according to claim 8.
て、 (a)第1の要素と、第2の要素と、処理領域とを有する
処理チャンバと、 (b)前記処理領域内に圧力制御されたプロセスを可能に
する、前記第1の要素と前記第2の要素の間のOリング
と、 (c)膨張テトラフルオロエチレン樹脂を備える線形形状
材料であって、前記材料は、前記処理領域内の温度、圧
力及び化学環境に実質的に不活性であり、前記材料は、
第1のノッチ付き端部と、前記第1のノッチ付き端部に
順応可能に結合される第2のノッチ付き端部と、厚さ
と、長さとを有し、前記線形材料は、前記第1のノッチ
付き端部が前記第2のノッチ付き端部に結合される際に
前記処理領域に外接することにより、前記不活性材料が
前記処理領域を前記Oリングから隔てる、前記線形形状
材料とを備える装置。10. An apparatus for depositing silicon, comprising: (a) a processing chamber having a first element, a second element, and a processing area; and (b) a pressure control in the processing area. An O-ring between the first element and the second element to enable the process to be performed; and (c) a linear shaped material comprising expanded tetrafluoroethylene resin, wherein the material comprises the processing region Substantially inert to the temperature, pressure and chemical environment within the material;
A first notched end, a second notched end compliantly coupled to the first notched end, a thickness and a length, wherein the linear material comprises the first notched end; Circumscribing the processing region when the notched end of the second notched end is joined to the second notched end, such that the inert material separates the processing region from the O-ring, Equipment to be equipped.
厚さの約半分だけ前記Oリングから隔てられるように、
前記第1のノッチ付き端部が前記第2のノッチ付き端部
と同じ線上に並ぶ請求項10に記載の装置。11. The process area is separated from the O-ring by about half the thickness of the inert material,
11. The apparatus of claim 10, wherein the first notched end is on the same line as the second notched end.
のノッチ付き端部が、前記処理領域内に温度と材料の収
縮に関係なくオーバーラップするよう、前記材料の長さ
が十分に長い請求項10に記載の装置。12. The first notched end and the second notched end.
11. The apparatus of claim 10, wherein the length of the material is long enough such that the notched ends of the material overlap within the processing area regardless of temperature and material shrinkage.
て、 (a) 第1の要素と、第2の要素と、イントリンシックシ
リコンの堆積のために適当な処理領域とを有する処理チ
ャンバと、 (b)前記第1の要素と第2の要素の間に形成され前記処
理領域内に圧力制御環境を提供する圧力シールと、 (c)前記処理領域から前記圧力シールを隔てる前記第1
の要素と前記第2の要素の間で形成されるバリア層とを
備え、前記バリア層は前記シールからの汚染物質が前記
処理領域に達することを防止し、前記バリアは、前記処
理領域内で用いる熱と化学物質からの前記シールのため
に絶縁を提供し、前記バリアは、前記処理領域内で用い
る熱及び化学物質に実質的に不活性である装置。13. An improved silicon deposition apparatus, comprising: (a) a processing chamber having a first element, a second element, and a processing area suitable for deposition of intrinsic silicon; b) a pressure seal formed between the first and second elements to provide a pressure controlled environment within the processing region; and (c) the first seal separating the pressure seal from the processing region.
A barrier layer formed between the second element and the second element, the barrier layer preventing contaminants from the seal from reaching the processing area, and the barrier is disposed within the processing area. An apparatus that provides insulation for the seal from heat and chemicals used, and wherein the barrier is substantially inert to heat and chemicals used in the processing area.
記頂部ドームと前記底部ドームに結合してこれらを隔て
るクランプリングと、前記頂部ドームと前記底部ドーム
と前記ベースリングとクランプリングによって画される
処理領域内に配置されるサセプタと、前記サセプタを照
らす複数のランプと、前記サセプタに隣接して配置され
るクォーツライナとを備える処理チャンバと、 (b)前記ベースと各前記ドームの間に配置されるシール
及び前記クランプリングと各前記ドームの間のシールで
あって、前記ドームと前記ベースリングと前記クランプ
リングが各前記シールと圧縮可能に接触して、前記処理
領域内に圧力制御環境を可能にする、各前記シールと、
(c)前記シールと前記処理領域の各々の間で配置される
バリアであって、前記バリアは、前記シールからの汚染
物質が前記処理領域に達することから防止し、そこで前
記シールと前記バリアは、前記クランプリングと前記ベ
ースリングの中に形成されるグルーブ内に配置される、
前記バリアとを備える装置。14. A semiconductor substrate processing apparatus, comprising: (a) a top dome, a bottom dome, a base ring, a clamp ring coupled to and separating the top dome and the bottom dome, and A processing chamber comprising a susceptor disposed within a processing area defined by the bottom dome, the base ring, and the clamp ring; a plurality of lamps illuminating the susceptor; and a quartz liner disposed adjacent to the susceptor. (B) a seal disposed between the base and each dome and a seal between the clamp ring and each dome, wherein the dome, the base ring, and the clamp ring are compressible with each seal. Each of said seals, contacting the seal to enable a pressure controlled environment within the processing region;
(c) a barrier disposed between the seal and each of the processing regions, the barrier preventing contaminants from the seal from reaching the processing region, wherein the seal and the barrier are Disposed in a groove formed in the clamp ring and the base ring;
An apparatus comprising the barrier.
グが、ステンレスで形成される請求項14に記載の装
置。15. The apparatus according to claim 14, wherein said base ring and said clamp ring are formed of stainless steel.
リアは方形断面を有する請求項14に記載の装置。16. The apparatus of claim 14, wherein said seal has a circular cross section and said barrier has a square cross section.
さの2倍未満である請求項14に記載の装置。17. The apparatus of claim 14, wherein the thickness of the barrier is less than twice the depth of the groove.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/346646 | 1999-07-01 | ||
US09/346,646 US6245149B1 (en) | 1999-07-01 | 1999-07-01 | Inert barrier for high purity epitaxial deposition systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001060558A true JP2001060558A (en) | 2001-03-06 |
JP4824851B2 JP4824851B2 (en) | 2011-11-30 |
Family
ID=23360382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000201162A Expired - Lifetime JP4824851B2 (en) | 1999-07-01 | 2000-07-03 | Semiconductor substrate processing equipment |
Country Status (6)
Country | Link |
---|---|
US (1) | US6245149B1 (en) |
EP (1) | EP1065701B1 (en) |
JP (1) | JP4824851B2 (en) |
KR (1) | KR100755548B1 (en) |
DE (1) | DE60038412T2 (en) |
TW (1) | TW476097B (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063779A (en) * | 2002-07-29 | 2004-02-26 | Komatsu Electronic Metals Co Ltd | Epitaxial wafer manufacturing apparatus and susceptor structure |
JP2006066432A (en) * | 2004-08-24 | 2006-03-09 | Shin Etsu Handotai Co Ltd | Quartz jig and semiconductor manufacturing apparatus |
JP2009200329A (en) * | 2008-02-22 | 2009-09-03 | Denso Corp | Semiconductor manufacturing device |
JP2018170514A (en) * | 2013-03-13 | 2018-11-01 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | EPI base ring |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6383330B1 (en) * | 1999-09-10 | 2002-05-07 | Asm America, Inc. | Quartz wafer processing chamber |
US6786935B1 (en) | 2000-03-10 | 2004-09-07 | Applied Materials, Inc. | Vacuum processing system for producing components |
WO2002049529A1 (en) * | 2000-12-18 | 2002-06-27 | Dentsply International Inc. | Improved dental handpiece components |
US20060191336A1 (en) * | 2002-03-28 | 2006-08-31 | Dentsply Research & Development Corp. | Method and apparatus for balancing the rotating elements of a dental handpiece |
EP1488076B1 (en) * | 2002-03-28 | 2016-07-13 | DENTSPLY International Inc. | Method for balancing the rotating turbine element of a dental handpiece |
CN100423179C (en) | 2002-06-21 | 2008-10-01 | 应用材料股份有限公司 | Transfer chamber for vacuum processing system |
US7169233B2 (en) * | 2003-11-21 | 2007-01-30 | Asm America, Inc. | Reactor chamber |
US7021888B2 (en) * | 2003-12-16 | 2006-04-04 | Universities Research Association, Inc. | Ultra-high speed vacuum pump system with first stage turbofan and second stage turbomolecular pump |
US7784164B2 (en) | 2004-06-02 | 2010-08-31 | Applied Materials, Inc. | Electronic device manufacturing chamber method |
KR100600584B1 (en) * | 2004-10-25 | 2006-07-13 | 삼성전자주식회사 | Processing chamber for making semiconductor |
US20060273277A1 (en) * | 2005-06-02 | 2006-12-07 | Heller Mark J | Plasma resistant seal assembly with replaceable barrier shield |
US20070012251A1 (en) * | 2005-07-07 | 2007-01-18 | Martin Zucker | Seal arrangement with corrosion barrier and method |
JP4779644B2 (en) * | 2005-12-27 | 2011-09-28 | 株式会社Sumco | Epitaxial equipment |
US7993457B1 (en) * | 2007-01-23 | 2011-08-09 | Novellus Systems, Inc. | Deposition sub-chamber with variable flow |
WO2009055507A1 (en) * | 2007-10-26 | 2009-04-30 | Applied Materials, Inc. | Methods and apparatus for sealing a slit valve door |
JP5308679B2 (en) * | 2008-01-22 | 2013-10-09 | 東京エレクトロン株式会社 | Seal mechanism, seal groove, seal member, and substrate processing apparatus |
JP5431901B2 (en) * | 2008-12-26 | 2014-03-05 | キヤノンアネルバ株式会社 | Inline vacuum processing apparatus, control method for inline vacuum processing apparatus, and method for manufacturing information recording medium |
SG10201501824XA (en) * | 2010-03-12 | 2015-05-28 | Applied Materials Inc | Atomic layer deposition chamber with multi inject |
US9499905B2 (en) * | 2011-07-22 | 2016-11-22 | Applied Materials, Inc. | Methods and apparatus for the deposition of materials on a substrate |
US9869392B2 (en) | 2011-10-20 | 2018-01-16 | Lam Research Corporation | Edge seal for lower electrode assembly |
US9859142B2 (en) | 2011-10-20 | 2018-01-02 | Lam Research Corporation | Edge seal for lower electrode assembly |
US20140175310A1 (en) | 2012-12-07 | 2014-06-26 | Parker-Hannifin Corporation | Slit valve assembly having a spacer for maintaining a gap |
US10344380B2 (en) | 2013-02-11 | 2019-07-09 | Globalwafers Co., Ltd. | Liner assemblies for substrate processing systems |
US9353439B2 (en) | 2013-04-05 | 2016-05-31 | Lam Research Corporation | Cascade design showerhead for transient uniformity |
JP6457498B2 (en) * | 2013-05-23 | 2019-01-23 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Coated liner assembly for a semiconductor processing chamber |
KR102178150B1 (en) * | 2013-08-16 | 2020-11-12 | 어플라이드 머티어리얼스, 인코포레이티드 | Sealing groove methods for semiconductor equipment |
US10090211B2 (en) | 2013-12-26 | 2018-10-02 | Lam Research Corporation | Edge seal for lower electrode assembly |
US10023959B2 (en) | 2015-05-26 | 2018-07-17 | Lam Research Corporation | Anti-transient showerhead |
DE102016211614A1 (en) * | 2016-06-28 | 2017-12-28 | Siltronic Ag | Method and apparatus for producing coated semiconductor wafers |
JP7337321B1 (en) | 2022-07-13 | 2023-09-04 | 株式会社アクア機械工業 | Mixed pulverized material sorting device and sorting method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6435175A (en) * | 1987-07-31 | 1989-02-06 | Tokyo Electron Ltd | Semiconductor processing device |
WO1991004847A1 (en) * | 1989-09-26 | 1991-04-18 | Asberit Ltda. | Seal joint and process of forming the same |
JPH04245420A (en) * | 1990-09-07 | 1992-09-02 | Applied Materials Inc | Wafer reaction vessel window having pressure-thermal compensation function |
JPH0778808A (en) * | 1993-07-30 | 1995-03-20 | Applied Materials Inc | Low-temperature etching in cold wall cvd system |
JPH08227876A (en) * | 1994-04-29 | 1996-09-03 | Applied Materials Inc | Protective collar for vacuum seal in plasma etching reactor |
JPH112326A (en) * | 1997-06-11 | 1999-01-06 | Seiko Epson Corp | O ring and device provided with this o ring |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE392582B (en) | 1970-05-21 | 1977-04-04 | Gore & Ass | PROCEDURE FOR THE PREPARATION OF A POROST MATERIAL, BY EXPANDING AND STRETCHING A TETRAFLUORETENE POLYMER PREPARED IN AN PASTE-FORMING EXTENSION PROCEDURE |
JPH05106042A (en) * | 1991-10-18 | 1993-04-27 | Fujitsu Ltd | Apparatus for producing semiconductor device and production of semicondcutor device |
JPH06244269A (en) * | 1992-09-07 | 1994-09-02 | Mitsubishi Electric Corp | Semiconductor manufacturing apparatus, wafer vacuum chuck device thereof, and gas cleaning and nitride film formation therefor |
US5494301A (en) | 1993-04-20 | 1996-02-27 | W. L. Gore & Associates, Inc. | Wrapped composite gasket material |
US5492336A (en) | 1993-04-20 | 1996-02-20 | W. L. Gore & Associates, Inc. | O-ring gasket material and method for making and using same |
US5788799A (en) * | 1996-06-11 | 1998-08-04 | Applied Materials, Inc. | Apparatus and method for cleaning of semiconductor process chamber surfaces |
US5914050A (en) * | 1997-09-22 | 1999-06-22 | Applied Materials, Inc. | Purged lower liner |
-
1999
- 1999-07-01 US US09/346,646 patent/US6245149B1/en not_active Expired - Lifetime
-
2000
- 2000-06-30 DE DE60038412T patent/DE60038412T2/en not_active Expired - Fee Related
- 2000-06-30 EP EP00113952A patent/EP1065701B1/en not_active Expired - Lifetime
- 2000-07-01 KR KR1020000037546A patent/KR100755548B1/en active IP Right Grant
- 2000-07-01 TW TW089113085A patent/TW476097B/en not_active IP Right Cessation
- 2000-07-03 JP JP2000201162A patent/JP4824851B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6435175A (en) * | 1987-07-31 | 1989-02-06 | Tokyo Electron Ltd | Semiconductor processing device |
WO1991004847A1 (en) * | 1989-09-26 | 1991-04-18 | Asberit Ltda. | Seal joint and process of forming the same |
JPH04245420A (en) * | 1990-09-07 | 1992-09-02 | Applied Materials Inc | Wafer reaction vessel window having pressure-thermal compensation function |
JPH0778808A (en) * | 1993-07-30 | 1995-03-20 | Applied Materials Inc | Low-temperature etching in cold wall cvd system |
JPH08227876A (en) * | 1994-04-29 | 1996-09-03 | Applied Materials Inc | Protective collar for vacuum seal in plasma etching reactor |
JPH112326A (en) * | 1997-06-11 | 1999-01-06 | Seiko Epson Corp | O ring and device provided with this o ring |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063779A (en) * | 2002-07-29 | 2004-02-26 | Komatsu Electronic Metals Co Ltd | Epitaxial wafer manufacturing apparatus and susceptor structure |
JP2006066432A (en) * | 2004-08-24 | 2006-03-09 | Shin Etsu Handotai Co Ltd | Quartz jig and semiconductor manufacturing apparatus |
JP2009200329A (en) * | 2008-02-22 | 2009-09-03 | Denso Corp | Semiconductor manufacturing device |
JP2018170514A (en) * | 2013-03-13 | 2018-11-01 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | EPI base ring |
Also Published As
Publication number | Publication date |
---|---|
EP1065701A2 (en) | 2001-01-03 |
KR100755548B1 (en) | 2007-09-06 |
EP1065701B1 (en) | 2008-03-26 |
DE60038412T2 (en) | 2009-04-09 |
DE60038412D1 (en) | 2008-05-08 |
TW476097B (en) | 2002-02-11 |
US6245149B1 (en) | 2001-06-12 |
KR20010015131A (en) | 2001-02-26 |
EP1065701A3 (en) | 2001-07-11 |
JP4824851B2 (en) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001060558A (en) | Inert barrier for high-cleanliness epitaxial deposition system | |
US5810936A (en) | Plasma-inert cover and plasma cleaning process and apparatus employing same | |
US20050188923A1 (en) | Substrate carrier for parallel wafer processing reactor | |
US8696814B2 (en) | Film deposition apparatus and film deposition method | |
EP2396450B1 (en) | A chemical vapour deposition system and process | |
JP4838083B2 (en) | Substrate processing apparatus and semiconductor device manufacturing method | |
US6283175B1 (en) | Enveloping device and vertical heat-treating apparatus for semiconductor process system | |
KR100281218B1 (en) | Semiconductor device manufacturing apparatus and method | |
US10907252B2 (en) | Horizontal heat choke faceplate design | |
JPH07176484A (en) | Method of uniformly depositing tungsten silicide on semiconductor wafer by treating suscepter having surface of aluminum nitride after purification of susceptor | |
EP1463093A2 (en) | Thermal treatment system for semiconductors | |
KR20190054958A (en) | Cleaning method and film forming method | |
TW202221158A (en) | Apparatus and method for depositing a layer of semiconductor material on a substrate wafer | |
JP2006080101A (en) | Semiconductor manufacturing device | |
US20220254634A1 (en) | Chamber body feedthrough for in chamber resistive heating element | |
JP4404666B2 (en) | Substrate support, substrate processing apparatus, and semiconductor device manufacturing method | |
EP1154038A1 (en) | Method of conditioning a chamber for chemical vapor deposition | |
WO2023181405A1 (en) | Substrate processing device, processing vessel, substrate holding jig, and semiconductor device manufacturing method | |
CN1459832A (en) | Manufacturing method of dielectric layer | |
JP2008078179A (en) | Method of cleaning member | |
KR20060040854A (en) | Semiconductor apparatus having ring boat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101130 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110520 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110525 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110620 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4824851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |