JP2001060540A - 電子線リソグラフィ・シミュレーション方法および電子線リソグラフィ・シミュレーションシステム - Google Patents
電子線リソグラフィ・シミュレーション方法および電子線リソグラフィ・シミュレーションシステムInfo
- Publication number
- JP2001060540A JP2001060540A JP23250399A JP23250399A JP2001060540A JP 2001060540 A JP2001060540 A JP 2001060540A JP 23250399 A JP23250399 A JP 23250399A JP 23250399 A JP23250399 A JP 23250399A JP 2001060540 A JP2001060540 A JP 2001060540A
- Authority
- JP
- Japan
- Prior art keywords
- point
- incident
- resist
- calculating
- stored energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electron Beam Exposure (AREA)
Abstract
ィ・シミュレーション方法およびEBリソグラフィ・シ
ミュレーションシステムを構築する。 【解決手段】 レジスト膜が施された基板上の一点に入
射した電子線によりレジスト中に蓄積される蓄積エネル
ギーを計算し、入射点から半径方向への蓄積エネルギー
分布を用いて、上記入射点に及ぼす蓄積エネルギーの寄
与率が一定となるように半径方向の分割位置を決定し、
上記分割位置で分割された異なるリング幅の複数のリン
グに対して、上記入射点から半径方向への単位体積あた
りの蓄積エネルギー分布を求めるステップS1、ステッ
プS1で得られた蓄積エネルギー分布を用いて、ある点
における単一または複数の描画領域からの累積蓄積エネ
ルギーを求め、レジスト膜全域にわたって上記累積蓄積
エネルギー分布を計算するステップS2、およびステッ
プS2が終了後、現像工程を計算し、レジストパターン
形状を予測するステップS3を施す。
Description
Bと記す)リソグラフィ・シミュレーションに関するも
のであり、とくに高速性と高精度を兼ね備えたEBリソ
グラフィ・シミュレーション方法およびシステムに関す
るものである。
度を向上させることは、動作可能な素子をつくるために
不可欠である。微細パターン形成技術のひとつであるE
B描画技術では、近接効果と呼ばれるレジストや基板中
での電子線散乱現象があり、この影響でパターンを正確
に形成することが難しい。この影響を最小化する方策、
あるいは回避する方策を検討するにはEBリソグラフィ
・シミュレーションの活用が有効である。
ョンは、まず図10に示すように、ある加速エネルギー
を有するEBがレジスト表面の一点から入射し、レジス
トやその下にある基板の原子と衝突する。この時にはエ
ネルギーを失わない弾性散乱現象や、エネルギーを失う
非弾性散乱現象により、元の方向とは違う方向へ散乱
し、また違う原子に衝突するといったことを繰り返して
いく。レジストの下にあるシリコン基板やその他の下地
構造はレジストより密度が高く、また原子番号も大きい
ため、EBが散乱しやすく、中には基板からレジストに
再入射するものもある。この様子はベーテのエネルギー
損失式とラザフォードの散乱式などを用いて、モンテカ
ルロ法により計算する。計算の与条件は、入射する電子
の加速エネルギーとビームの広がり(ビーム径)および
電子の数、レジストの膜厚および組成、下地の組成およ
び厚さおよび構造である。
その軌跡においてレジストや下地膜に与えられたと考え
ることができる。これを図11に示すような、入射点を
中心としたある大きさの計算領域(半径r=0〜
rmax、膜厚z=0〜zmax)を設定し、半径方向および
膜厚(深さ)方向に、各々分割の大きさdr、dzのド
ーナッツ状の微小要素に分割し、各要素あたりの蓄積エ
ネルギーを求める。通常は、レジスト内部での蓄積エネ
ルギーに着目しているためと計算時間の節約のためにレ
ジスト内部だけを計算領域としているが、レジスト内部
以外の領域を計算しても構わない。この計算例を図12
に示す。これはレジスト膜厚方向のある深さz iでの半
径方向の蓄積エネルギー分布であり、半径rにおける単
位体積あたりの蓄積エネルギーは下記の式(1)で表さ
れる。 f(r)z=zi (1) この分布をレジスト膜厚方向のすべてのz位置の各層に
対して求める。
(x,y)に描画領域Aが及ぼす蓄積エネルギーE
(P)pattern=A,z=ziを計算する。この計算には文献
(J.Vac.Sci.Technol.B10
(6),Nov/Dec 1992 p.2771−2
775)に述べられているように「相反定理」を用い
る。これは「領域Aを描画することによりある点Pに蓄
積されるエネルギーEは、点Pを描画したことにより領
域Aに蓄積されるエネルギーE’と等しい」という定理
である。これにより点Pにおける蓄積エネルギーは、点
Pを中心とした複数のリングの各々において、描画領域
Aと各リング(半径rj、分割幅drj)との重なり部分
の面積dArjと、各リングの単位体積あたりの蓄積エ
ネルギとを掛け合わせたものを、重なり部分を有するす
べてのリング(半径rj)に対して積分することにな
り、以下の式(2)で表される。 E(P)pattern=A 、 z=zi= Σ f(rj)z=zi・dArj (2)
の各層に対して計算する。さらに複数の描画領域がある
場合には、点Pに影響を及ぼす複数の描画領域に関して
累積計算し、さらに点P(x、y)を移動させながらX
−Y平面上の計算領域全域で計算する。図14はこのよ
うにして得られた、あるz位置での計算例である。図1
4(a)は設計パターンを示し、図14(b)は蓄積エ
ネルギー分布を示す。なお、図14(b)では一部分を
拡大し、蓄積エネルギー分布を等高線で表したものを併
せて示す。
における蓄積エネルギー分布を元に、現像工程を計算
し、レジストパターン形状を予測する。
Bリソグラフィ・シミュレーション方法では分割幅d
z、drが一定であるために計算領域を大きくとると計
算時間が長くなってしまうという問題があった。これを
解決するために、文献(J.Vac.Sci.Tech
nol.B10(6)、Nov/Dec 1992
p.2771−2775)および特開平4−25201
7号公報においては、図15、図16に示すように、半
径方向の計算メッシュ幅を中心から近い領域と遠い領域
で2種類にする方法が示されている。しかしながら、こ
の場合でも、計算時間が数分の1になるのみで、大きく
計算時間を短縮することができないという問題があっ
た。また、計算時間を短縮するために計算メッシュ幅を
大幅に変えると精度が劣化するという問題も生じた。
ロファイルを急峻にしなければならない。このためにE
Bの加速エネルギーが従来の20kVから50kV、1
00kVと上昇し、基板中での散乱半径が大きくなるた
めに、図17に示すように蓄積エネルギー分布が広が
る。また、パターンの微細化のために描画工程の計算で
は、計算点の間隔を小さくする必要がある。これらの事
項のために高加速EBを用いたパターン描画工程を計算
するには、ますます時間がかかるという問題があった。
ためになされたもので、高速性と高精度を兼ね備えたE
Bリソグラフィ・シミュレーション方法およびEBリソ
グラフィ・シミュレーションシステムを構築することを
目的とする。
るEBリソグラフィ・シミュレーション方法は、レジス
ト膜が施された基板上の一点に入射した電子線により上
記レジスト中に蓄積される蓄積エネルギーを計算し、入
射点から半径方向への蓄積エネルギー分布を用いて、上
記入射点に及ぼす蓄積エネルギーの寄与率が一定となる
ように半径方向の分割位置を決定し、上記分割位置で分
割された異なるリング幅の複数のリングに対して、上記
入射点から半径方向への単位体積あたりの蓄積エネルギ
ー分布を求めるステップS1、ステップS1で得られた
上記蓄積エネルギー分布を用いて、ある点における単一
または複数の描画領域からの累積蓄積エネルギーを求
め、レジスト膜全域にわたって上記累積蓄積エネルギー
分布を計算するステップS2、およびステップS2が終
了後、現像工程を計算し、レジストパターン形状を予測
するステップS3を備えたものである。
グラフィ・シミュレーション方法は、第1の方法におい
て、レジスト膜厚方向のそれぞれの深さにおいて、異な
るリング幅の複数のリングに対する蓄積エネルギー分布
を設定したものである。
グラフィ・シミュレーションシステムは、レジスト膜が
施された基板上の一点に入射した電子線により上記レジ
スト中に蓄積される蓄積エネルギーを計算し、入射点か
ら半径方向への蓄積エネルギー分布を用いて、上記入射
点に及ぼす蓄積エネルギーの寄与率が一定となるように
半径方向の分割位置を決定し、上記分割位置で分割され
た異なるリング幅の複数のリングに対して、上記入射点
から半径方向への単位体積あたりの蓄積エネルギー分布
を求める第1の手段、第1の手段で得られた上記蓄積エ
ネルギー分布を用いて、ある点における単一または複数
の描画領域からの累積蓄積エネルギーを求め、レジスト
膜全域にわたって上記累積蓄積エネルギー分布を計算す
る第2の手段、および第2の手段における計算が終了
後、現像工程を計算し、レジストパターン形状を予測す
る第3の手段を備えたものである。
施の形態1を図を用いて説明する。図1および図2は本
発明の実施の形態1によるEBリソグラフィ・シミュレ
ーション方法に係わる計算領域を示す説明図である。本
実施の形態では、計算領域を半径方向に分割する際に、
入射点に及ぼす蓄積エネルギーの寄与率が一定になるよ
うな、あるいは一定に近づけるようなリング幅を有する
複数のリングで分割するようにしており、図1および図
2に示すように、分割幅は中心より遠いところほど大き
くなっている。これを以下では”等寄与分割”と称す
る。なお、図1においては、等寄与分割された各リング
の半径をRj、リング幅をdRjで表す。図1および図2
においては中央部の非常に微細なリングは描けていな
い。本実施の形態の計算領域にはこのように極端に分割
幅に差がある。
異なるリング幅の複数のリングを用いて、中心点に描画
領域が及ぼす累積蓄積エネルギーを計算すれば、従来よ
りはるかに少ない分割数で高精度の計算が可能となり、
その結果、高精度なEBリソグラフィ・シミュレーショ
ンを高速に計算できるため、数多くの試行錯誤を繰り返
すことが可能となり、半導体プロセスの最適化に大いに
役立つ。
フィ・シミュレーション方法を示すフローチャートであ
る。図3において、ステップS1では、まず、従来例と
同様に、ある与えられた条件下で、レジスト表面の一点
に入射した電子線がレジストや下地基板により散乱し、
エネルギーを失っていく過程をモンテカルロ法により計
算する。これからある位置(r,z)での単位体積当た
りの損失エネルギー(これはレジストや基板側から見れ
ば蓄積される蓄積エネルギーに相当する)を計算する。
ある位置(r,zi)での蓄積エネルギー分布は前記の
式(1)で表され、これは上記一点を中心点とした一定
のリング幅の複数のリングに対する蓄積エネルギー分布
である。
入射点に及ぼす蓄積エネルギーの寄与率が一定となるよ
うに半径方向の分割位置を決定して異なるリング幅を有
する複数のリングに分割領域を設定し、設定された各分
割領域での単位体積あたりの蓄積エネルギーを求める。
得られた蓄積エネルギーを用いて、異なるリング幅の複
数のリングに対する、入射点から半径方向への蓄積エネ
ルギー分布を求める。ある位置(R,zi)での上記蓄
積エネルギー分布は下記の式(3)で表される。 f(R)z=zi (3)
た蓄積エネルギー分布を用いて描画領域Aがある点P
(x,y)に及ぼす累積蓄積エネルギーE(P)
pattern=A,z= ziを計算する。累積蓄積エネルギーE
(P)pattern=A,z=ziは、点Pを中心とした上記複数の
リングの各々において、描画領域Aと各リング(半径R
j、幅dRj)との重なり部分の面積dARjと、半径Rj
での単位体積あたりの蓄積エネルギーとを掛け合わせた
ものを、重なり部分を有するすべてのリングに対して積
分することになり、以下の式(4)で表される。 E(P)pattern=A,z=zi= Σ f(Rj)z=zi・dARj (4)
y)で繰り返し計算し、あるzi位置でのパターン描画
工程を計算し、ある深さz=ziでの累積蓄積エネルギ
ー分布E(x,y)z=ziを求める。さらに、レジストの
膜厚方向全層にわたって上記パターン描画工程を実行し
て、レジスト膜全域の累積蓄積エネルギー分布E(x,
y,z)を求める。
上記累積蓄積エネルギー分布E(x,y,z)を用いて
現像工程を計算し、レジストパターン形状を予測する。
このような計算処理はコンピュータのハードウェアにお
いて実行される。
割方法の違いによるシミュレーションへの効果を説明す
る。図17に示したように高加速EBによる描画では、
その影響の及ぶ範囲は半径70ミクロン以上にも及び、
0.01ミクロンの固定分割幅で局所の蓄積エネルギー
データを持つ場合には、7000個以上のデータを保持
する必要がある。図4に分割幅と半径方向での分割位置
の関係を示す。図4において、縦軸は分割幅であり、こ
の場合、0.01ミクロンの固定分割幅である。横軸は
0.01ミクロンの固定分割幅のときの、半径方向での
分割位置を対数座標で示している。0.1μm以上では
分割幅が非常に細かいことが分かる。また、図5に、2
つの分割幅(0.01μmと0.1μm)で2段階不等
分割した場合の、分割幅と半径方向での分割位置の関係
を示す。この場合においても分割幅が、0.1〜1μm
と10〜100μmの範囲で非常に細かくなっているこ
とが分かる。
計算条件の元で無限大パターンを描画した場合に、中心
から半径Rまでの領域が中心に与える蓄積エネルギーの
影響を計算してみると、図6に示す結果が得られる。図
6において、横軸は無限大パターン中心からの半径、縦
軸は、高加速EBにおいてその影響の及ぶ範囲を半径7
0ミクロンとし、中心から半径70ミクロンまでの領域
が中心に与える蓄積エネルギーを1としたときの蓄積エ
ネルギーを示す。なお、図中には全蓄積エネルギーを2
0等分割した場合の半径方向での分割位置も示してい
る。図6の横軸は対数座標であり、分割幅は中心より遠
いところほど大きくなっていることが分かる。これを図
4、図5と同様の座標系により図7に示す。図7におい
ては破線で2段階不等分割の分割幅についても示してい
る。
階不等分割の分割幅のものとを比較すると、図7におい
て、2段階不等分割の場合、半径0.01μm付近では
分割幅が0.01μmでも等寄与分割のものより粗く、
計算精度を劣化させていることが分かる。これとは逆
に、半径0.01μm付近以外の領域では分割幅が細か
すぎるために必要以上に計算時間がかかることになる。
即ち、本実施の形態の等寄与分割の場合は、必要な個所
で、必要な分割幅を使うために必要最小限の計算量で高
精度に蓄積エネルギーを求めることが可能となる。
等寄与分割した場合と2段階不等分割(約2000分
割)との比較であるが、さらに等寄与分割における分割
数を増やせば、より精度の高い計算が可能となる。
2によるEBリソグラフィ・シミュレーション方法に係
わる計算領域を示す説明図である。本実施の形態では、
計算領域を半径方向および膜厚方向に分割する際に、膜
厚方向のそれぞれの深さにおいて、半径方向に実施の形
態1と同様の方法により等寄与分割を行い、膜厚方向の
それぞれの深さにおいて異なるリング幅の複数のリング
に対する蓄積エネルギー分布を設定し、累積蓄積エネル
ギーを計算するものである。図9にレジスト表面と底面
での蓄積エネルギー分布を示す。底面ではレジスト中の
EBの散乱や基板からの反射電子により中央付近で蓄積
エネルギーの分布が広がっている。このために底面と表
面で各々別々に同じ分割数で等寄与分割した場合、図8
に示すように分割位置が異なる。このためにレジスト膜
厚方向のそれぞれの層で最適な分割幅を選定できるた
め、より精度の高い計算が同じ計算時間で可能となる。
ソグラフィ・シミュレーション方法によれば、レジスト
膜が施された基板上の一点に入射した電子線により上記
レジスト中に蓄積される蓄積エネルギーを計算し、入射
点から半径方向への蓄積エネルギー分布を用いて、上記
入射点に及ぼす蓄積エネルギーの寄与率が一定となるよ
うに半径方向の分割位置を決定し、上記分割位置で分割
された異なるリング幅の複数のリングに対して、上記入
射点から半径方向への単位体積あたりの蓄積エネルギー
分布を求めるステップS1、ステップS1で得られた上
記蓄積エネルギー分布を用いて、ある点における単一ま
たは複数の描画領域からの累積蓄積エネルギーを求め、
レジスト膜全域にわたって上記累積蓄積エネルギー分布
を計算するステップS2、およびステップS2が終了
後、現像工程を計算し、レジストパターン形状を予測す
るステップS3を備えたので、高い予測精度と高速計算
性を両立させることが可能となり、従来、時間不足で実
施できなかった各種の条件での計算が実行可能になり、
半導体プロセスの最適化に大いに役立つ効果がある。
ュレーション方法によれば、第1の方法において、レジ
スト膜厚方向のそれぞれの深さにおいて、異なるリング
幅の複数のリングに対する蓄積エネルギー分布を設定し
たので、さらに高精度と高速計算を両立した計算が可能
となる。
ュレーションシステムによれば、レジスト膜が施された
基板上の一点に入射した電子線により上記レジスト中に
蓄積される蓄積エネルギーを計算し、入射点から半径方
向への蓄積エネルギー分布を用いて、上記入射点に及ぼ
す蓄積エネルギーの寄与率が一定となるように半径方向
の分割位置を決定し、上記分割位置で分割された異なる
リング幅の複数のリングに対して、上記入射点から半径
方向への単位体積あたりの蓄積エネルギー分布を求める
第1の手段、第1の手段で得られた上記蓄積エネルギー
分布を用いて、ある点における単一または複数の描画領
域からの累積蓄積エネルギーを求め、レジスト膜全域に
わたって上記累積蓄積エネルギー分布を計算する第2の
手段、および第2の手段における計算が終了後、現像工
程を計算し、レジストパターン形状を予測する第3の手
段を備えたので、高精度と高速計算を両立した計算が可
能なシステムが得られる。
フィ・シミュレーション方法に係わる計算領域を示す説
明図である。
フィ・シミュレーション方法に係わる計算領域を示す説
明図である。
フィ・シミュレーション方法を示すフローチャートであ
る。
方法における分割幅と半径方向での分割位置を示す図で
ある。
ョン方法における分割幅と半径方向での分割位置を示す
図である。
までの蓄積エネルギーが中心に及ぼす影響を示した図で
ある。
ィ・シミュレーション方法における分割幅と半径方向で
の分割位置を示す図である。
フィ・シミュレーション方法に係わる計算領域を示す説
明図である。
を示す図である。
状態を示すシミュレーション結果である。
ン方法に係わる計算領域を示す説明図である。
図である。
ン方法に係わる計算領域を示す説明図である。
描画時の蓄積エネルギー分布を示す図である。
ション方法に係わる計算領域を示す説明図である。
ション方法に係わる計算領域を示す説明図である。
蓄積エネルギー分布を示す図である。
Claims (3)
- 【請求項1】 レジスト膜が施された基板上の一点に入
射した電子線により上記レジスト中に蓄積される蓄積エ
ネルギーを計算し、入射点から半径方向への蓄積エネル
ギー分布を用いて、上記入射点に及ぼす蓄積エネルギー
の寄与率が一定となるように半径方向の分割位置を決定
し、上記分割位置で分割された異なるリング幅の複数の
リングに対して、上記入射点から半径方向への単位体積
あたりの蓄積エネルギー分布を求めるステップS1、ス
テップS1で得られた上記蓄積エネルギー分布を用い
て、ある点における単一または複数の描画領域からの累
積蓄積エネルギーを求め、レジスト膜全域にわたって上
記累積蓄積エネルギー分布を計算するステップS2、お
よびステップS2が終了後、現像工程を計算し、レジス
トパターン形状を予測するステップS3を備えたことを
特徴とする電子線リソグラフィ・シミュレーション方
法。 - 【請求項2】 レジスト膜厚方向のそれぞれの深さにお
いて、異なるリング幅の複数のリングに対する蓄積エネ
ルギー分布を設定したことを特徴とする請求項1記載の
電子線リソグラフィ・シミュレーション方法。 - 【請求項3】 レジスト膜が施された基板上の一点に入
射した電子線により上記レジスト中に蓄積される蓄積エ
ネルギーを計算し、入射点から半径方向への蓄積エネル
ギー分布を用いて、上記入射点に及ぼす蓄積エネルギー
の寄与率が一定となるように半径方向の分割位置を決定
し、上記分割位置で分割された異なるリング幅の複数の
リングに対して、上記入射点から半径方向への単位体積
あたりの蓄積エネルギー分布を求める第1の手段、第1
の手段で得られた上記蓄積エネルギー分布を用いて、あ
る点における単一または複数の描画領域からの累積蓄積
エネルギーを求め、レジスト膜全域にわたって上記累積
蓄積エネルギー分布を計算する第2の手段、および第2
の手段における計算が終了後、現像工程を計算し、レジ
ストパターン形状を予測する第3の手段を備えたことを
特徴とする電子線リソグラフィ・シミュレーションシス
テム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23250399A JP4206576B2 (ja) | 1999-08-19 | 1999-08-19 | 電子線リソグラフィ・シミュレーション方法および電子線リソグラフィ・シミュレーションシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23250399A JP4206576B2 (ja) | 1999-08-19 | 1999-08-19 | 電子線リソグラフィ・シミュレーション方法および電子線リソグラフィ・シミュレーションシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001060540A true JP2001060540A (ja) | 2001-03-06 |
JP4206576B2 JP4206576B2 (ja) | 2009-01-14 |
Family
ID=16940357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23250399A Expired - Fee Related JP4206576B2 (ja) | 1999-08-19 | 1999-08-19 | 電子線リソグラフィ・シミュレーション方法および電子線リソグラフィ・シミュレーションシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4206576B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7685556B2 (en) | 2004-02-23 | 2010-03-23 | Kabushiki Kaisha Toshiba | Mask data correction method, photomask manufacturing method, computer program, optical image prediction method, resist pattern shape prediction method, and semiconductor device manufacturing method |
-
1999
- 1999-08-19 JP JP23250399A patent/JP4206576B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7685556B2 (en) | 2004-02-23 | 2010-03-23 | Kabushiki Kaisha Toshiba | Mask data correction method, photomask manufacturing method, computer program, optical image prediction method, resist pattern shape prediction method, and semiconductor device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP4206576B2 (ja) | 2009-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5916657B2 (ja) | 半導体装置の製造方法及び露光用マスクへのパターン形成方法 | |
TWI605302B (zh) | 使用帶電粒子束微影術之用於臨界尺寸一致性之方法 | |
US7939246B2 (en) | Charged particle beam projection method | |
JP5749905B2 (ja) | フラクチャリングまたはマスクデータ作成または近接効果補正のための方法、パターンセット形成方法、半導体素子製造方法、およびフラクチャリングまたはマスクデータ作成または近接効果補正のための装置 | |
JP4871536B2 (ja) | 近接効果補正を制御するためのプロセス | |
US10431422B2 (en) | Method and system for dimensional uniformity using charged particle beam lithography | |
US7861210B2 (en) | Exposure data generator and method thereof | |
EP3264442B1 (en) | Bias correction for lithography | |
TWI595325B (zh) | 用於使用帶電粒子束微影術之尺寸均勻性的方法及系統 | |
KR100319672B1 (ko) | 전자빔을사용하는패턴노광방법 | |
US20210116884A1 (en) | Method and system of reducing charged particle beam write time | |
JP2000098584A (ja) | マスクパタ―ン補正方法及びマスクパタ―ン補正プログラムを記録した記録媒体 | |
JP7474787B2 (ja) | 局所パターン密度に対する荷電粒子ビーム露光を判定するための方法とシステム | |
KR100459697B1 (ko) | 가변적인 후방 산란 계수를 이용하는 전자빔 노광 방법 및이를 기록한 컴퓨터로 읽을 수 있는 기록 매체 | |
JP2001060540A (ja) | 電子線リソグラフィ・シミュレーション方法および電子線リソグラフィ・シミュレーションシステム | |
JP2781941B2 (ja) | 電子ビーム描画方法 | |
US9448473B2 (en) | Method for fracturing and forming a pattern using shaped beam charged particle beam lithography | |
US9424372B1 (en) | System and method for data path handling, shot count minimization, and proximity effects correction related to mask writing process | |
JPH11260694A (ja) | 近接効果パラメータの測定方法 | |
JP2002008970A (ja) | 電子線露光における近接効果補正方法及び半導体装置の製造方法 | |
JPH09213598A (ja) | 電子線描画における臨界照射量の決定方法 | |
JP2002353087A (ja) | 荷電粒子リソグラフィ・シミュレーション方法、荷電粒子リソグラフィ・シミュレーションを行うコンピュータプログラムおよび装置 | |
JPH088205B2 (ja) | 電子ビーム露光方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040629 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081007 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |