JP2001059752A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JP2001059752A
JP2001059752A JP11235400A JP23540099A JP2001059752A JP 2001059752 A JP2001059752 A JP 2001059752A JP 11235400 A JP11235400 A JP 11235400A JP 23540099 A JP23540099 A JP 23540099A JP 2001059752 A JP2001059752 A JP 2001059752A
Authority
JP
Japan
Prior art keywords
signal
circuit
flow
sampling pulse
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11235400A
Other languages
English (en)
Other versions
JP3366291B2 (ja
Inventor
Makoto Kirihara
誠 桐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP23540099A priority Critical patent/JP3366291B2/ja
Publication of JP2001059752A publication Critical patent/JP2001059752A/ja
Application granted granted Critical
Publication of JP3366291B2 publication Critical patent/JP3366291B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Details Of Flowmeters (AREA)
  • Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
  • Power Sources (AREA)
  • Executing Machine-Instructions (AREA)
  • Microcomputers (AREA)
  • Measuring Volume Flow (AREA)

Abstract

(57)【要約】 【課題】流用計、流向計の低消費電化に有効なマイクロ
コンピュータを提供する。 【解決手段】サンプリングパルス生成回路１４、流向検
出回路１５、ＭＲモードレジスタ１７をＣＰＵ１２とと
もに搭載し、クロック生成回路１１でクロックを生成し
て供給する。第１のセンサ２，第２のセンサ３からの信
号を入力すると流向検出回路１５がセンス信号の位相関
係から正流／逆流を判定し、ＭＲモードレジスタ１７に
正逆判定結果を送るとともにＭＲ割込み信号を発生し、
ＣＰＵ１２をメインクロックが停止した待機状態から動
作状態へと移行させる。ＣＰＵ１２はＭＲモードレジス
タの内容を読み取り、所定の処理を実行する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータに関し、特にガス、水道などの流体の流れ方向を検
知する流向計、流量を測定する流量計を、少ない消費電
力で実現できるマイクロコンピュータに関する。
【０００２】
【従来の技術】ガスメータ、水道メータ等に用いられる
流向計、流量計は一般に商用電源から離れて接地される
ために、電源部は電池が使用されるために、消費電力を
低減する必要がある。
【０００３】図５は、特開平１１−８３５６３号公報に
開示された従来の流量計のブロック図である。図５にお
いて、第１のセンサ５２と第２のセンサ５３は電気角で
ほぼ９０度位相がずれるように配置され、被計量流体の
流量に比例して回転する永久磁石の極性の変化を検出し
ている。第１のセンサ５２および第２のセンサ５３に
は、消費電力低減のためにサンプリングパルス生成部５
４から間欠的に電源電圧が供給される。
【０００４】第１のサンプリング波形整形部５５は、第
１のセンサ５２から出力されたパルス波形を整形し、正
逆判定部５７に伝達する。第２のサンプリング波形整形
部５６は、第２のセンサから出力されたパルス波形を整
形し、正逆判定部５７およびマイクロコンピュータ５１
に伝達する。
【０００５】正逆判定部５７は、第２のサンプリング波
形整形部の出力信号の立ち上がりエッジを検出するエッ
ジ検出回路５９と、検出されたエッジの時点で第１サン
プリング波形整形部５５の出力が０レベルであるか１レ
ベルであるかにより正流か逆流かを判別する正流／逆流
判定回路６０とを備えている。第２のサンプリング波形
整形回路５６の出力の立ち上がりを検出するたびにマイ
クロコンピュータ５１内の流量積算回路６１の積算値を
変化させる。積算時には、正逆判定部５７が判別した正
流または逆流の結果に基づいて積算値を加算または減算
する。積算結果はマイクロコンピュータ５１から表示部
５８へ出力されて表示される。
【０００６】
【発明が解決しようとする課題】図５の従来の技術によ
る流量計では、第１のセンサ５２および第２のセンサ５
３の電源としてサンプリングパルスを供給して間欠的に
動作させることにより低電力化を図っている。しかしな
がら、流量計が多数の部品で構成されるために、マイク
ロコンピュータ５１、第１，第２のサンプリング整形部
５５，５６等のクロック信号またはサンプリングパルス
の如き周期的に変化する信号を必要とする部品には、こ
れらの信号を各部品内で生成するかまたは部品間を配線
を介して供給する必要があり、周期的信号による部品間
の配線容量の充放電が電力消費増加の主要因となってい
ることが推測された。特開平１０−４８０１２号公報に
はサンプリング整形部、正逆反転部等を含めて一つの部
品としてゲートアレイで形成して部品数を削減したもの
が記載されているものの、ＣＰＵは別部品なのでクロッ
ク信号、サンプリングパルスの如き周期的に変化する信
号の供給方法に限れば大差はなく、消費電力の低減にお
いては効果が小さかった。
【０００７】さらに、流向計または流量計においては、
ＣＰＵは、流体に流れが発生したときに動作すればよ
く、常に動作状態にある必要はないにもかかわらず、従
来はいつ流れが発生しても追随して測定できるようにＣ
ＰＵを常に動作状態としていたために、ＣＰＵ内のクロ
ック信号の供給される信号線およびゲートの充放電によ
る電力消費が発生していた。
【０００８】本発明の目的は、これらの要因に着眼して
改良することにより、消費電力を大幅に低減できるマイ
クロコンピュータを提供することにある。
【０００９】
【課題を解決するための手段】本発明の第１の発明のマ
イクロコンピュータは、原クロックを分周してメインク
ロックとサブクロックとを生成するクロック生成回路
と、前記サブクロックを入力して所定倍数の周期のサン
プリングパルスを生成し出力するとともに第１の出力ポ
ートを介して外部へも出力するサンプリングパルス生成
回路と、外部に設けられ互いに位相差を有して流体の流
れを検出する第１のセンサおよび第２のセンサからの信
号をそれぞれに対応する入力ポートを介して入力し前記
サンプリングパルスで同期化し位相を比較して流れの向
きを検出する流向検出回路と、前記メインクロックに同
期して動作し前記流向検出回路の検出結果が逆流を示す
ときに逆流検知信号を第２の出力ポートを介して外部へ
出力するＣＰＵと、前記ＣＰＵの動作プログラムを格納
するプログラムメモリとを有している。前記流向検出回
路はさらに前記第２のセンサからの信号が前記サンプリ
ングパルスにより同期化された後の信号の立ち上がりタ
イミングに同期してＭＲ割込み信号を出力し、前記ＭＲ
割込み信号により前記ＣＰＵは前記メインクロックが停
止した待機状態から動作状態に移行するように構成して
もよい。
【００１０】本発明の第２の発明のマイクロコンピュー
タは、原クロックを分周してメインクロックとサブクロ
ックとを生成するクロック生成回路と、データ転送のた
めのデータバスと、前記データバスに接続され前記メイ
ンクロックに同期して動作するＣＰＵと、前記データバ
スに接続され前記ＣＰＵの動作プログラムを格納するプ
ログラムメモリと、前記サブクロックを入力し前記ＣＰ
Ｕにより予め設定された周期のサンプリングパルスを生
成し出力するとともに第１の出力ポートを介して外部へ
も出力するサンプリングパルス生成回路と、外部に設け
られ互いに位相差を有して流体の流れを検出する第１の
センサおよび第２のセンサからの信号をそれぞれに対応
する入力ポートを介して入力し前記サンプリングパルス
で同期整形し位相を比較し流れの向きを検出して正流／
逆流検出結果を出力するとともに前記第２のセンサから
の信号の同期化後の信号の立ち上がりタイミングに同期
してＭＲ割込み信号パルスを出力する流向検出回路と、
前記データバスに接続され前記正流／逆流検出結果を入
力して正逆判定データとして格納するＭＲレジスタと、
前記ＭＲ割込み信号に応答して前記メインクロックの停
止を解除し前記ＣＰＵに前記プログラムメモリに予め格
納されたＭＲ割込み処理の実行を開始させる割込み制御
回路とを有している。また、前記ＭＲ割込み処理は前記
ＣＰＵが前記バスを介して前記ＭＲモードレジスタに格
納された前記正逆判定データを読み取り該データが逆流
を示すときには逆流検知信号を第２の出力ポートを介し
て外部へ出力する処理を有してもよい。さらに、前記サ
ンプリングパルス生成回路が、前記データバスに接続さ
れたコンペアレジスタと、前記サブクロックのパルスを
入力する毎にカウント数に１を加え前記コンペアレジス
タに予めセットした値と前記カウント数が一致する毎に
オーバーフローパルスを発生するとともに前記カウント
数をリセットするカウンタと、前記オーバーフローパル
スを入力して前記サンプリングパルスを出力するバッフ
ァ回路とを有する構成としてもよく、または、前記サン
プリングパルス生成回路が、前記データバスに接続され
た選択用レジスタと、前記サブクロックを入力とし分周
周波数の異なる複数の分周回路と、前記複数の分周回路
の出力の中から前記選択用レジスタに格納された選択情
報により１つを選択出力するセレクタと、前記セレクタ
の出力を入力して前記サンプリングパルスを出力するバ
ッファ回路とを有する構成としてもよい。また、前記流
向検出回路が、前記第１のセンサからの信号を入力し前
記サンプリングパルスにより同期化した第１の整形済セ
ンス信号を出力する第１のサンプリング整形回路と、前
記第２のセンサからの信号を入力し前記サンプリングパ
ルスにより同期化した第２の整形済センス信号を出力す
る第２のサンプリング整形回路と、前記第２の整形済セ
ンス信号の立ち上がりエッジまたは立ち下がりエッジを
検出し前記ＭＲ割込み信号として出力するエッジ検出回
路と、前記第１の整形済センス信号が前記ＭＲ割込み信
号の立ち上がりタイミングで１レベルにあるか又は０レ
ベルにあるかにより正流又は逆流を検出する正流／逆流
検出回路とを有する構成としてもよく、さらには、前記
流向検出回路が前記第２の整形済センス信号の変化点を
計測し前記ＭＲレジスタの正逆判定フラグの指示値が正
流ならば加算し逆流ならば減算して積算流量を算出しデ
ータバスに出力する前記積算回路をさらに有する構成と
してもよい。
【００１１】
【発明の実施の形態】図１は、本発明のマイクロコンピ
ュータのブロック図である。マイクロコンピュータ１に
は、外部に設けられた第１のセンサ２から入力ポート４
を介して第１のセンス信号Ｓ１が入力され、同様に外部
に第１のセンサと電気角でほぼ９０度位相をずらして設
けられた第２のセンサ３から入力ポート５を介して第２
のセンス信号Ｓ２が入力される。マイクロコンピュータ
１は、内部にクロック生成回路１１と、ＣＰＵ１２と、
プログラムメモリ１３と、サンプリングパルス生成回路
１４と、流向検出回路１５と、割込み制御回路１６と、
ＭＲモードレジスタ１７と、データバスＤＢとを有して
いる。
【００１２】次に各回路ブロックの動作について、図２
の動作タイミング図を参照して説明する。クロック生成
回路１１は、内蔵する発振回路または外部から供給され
た原クロックを分周し、ＣＰＵ１２に供給するメインク
ロックＭＣＬＫとＣＰＵ１２以外の各回路への基本クロ
ックとなるサブクロックＳＣＬＫとを生成する。メイン
クロックＭＣＬＫは、ＣＰＵ１２からのメインクロック
停止信号ＭＣＳＴによりローレベルの状態で停止し、Ｃ
ＰＵ１２を待機状態とすることができ、これによりＣＰ
Ｕは処理を実行した後に自動的に待機状態となるように
プログラムすることができる。
【００１３】サンプリングパルス生成回路１４は、サブ
クロックＳＣＬＫを入力し、所定の倍数の周期のサンプ
リングパルスＳＡＭＰを出力する。サンプリングパルス
ＳＡＭＰのサブクロックＳＣＬＫに対する倍数を決める
データは、予めプログラムメモリ１３に記録しておき、
マイクロコンピュータの電源投入時にＣＰＵ１２が読み
出してデータバスを介してサンプリングパルス生成回路
に設けられた専用レジスタに格納される。サンプリング
パルスＳＡＭＰは、流向検出回路１５に供給されるとと
もに出力ポート６を介して出力され、第１のセンサ２お
よび第２のセンサ３の電源としても使用される。
【００１４】流向検出回路１５は、第１のセンス信号Ｓ
１および第２のセンス信号Ｓ２を入力してサンプリング
パルスＳＡＭＰの立ち下がりタイミングで同期化し、波
形を整形した後に両者の位相を比較し、流れの向きを検
出して正流であるか逆流であるかを判定し、正逆判定デ
ータをＭＲモードレジスタ１７へ出力する。また同時
に、流向検出回路１５は、第２のセンス信号の波形整形
後の信号である第２の整形済センス信号ＳＳ２の立ち上
がりに同期してＭＲ割込み信号ＩＭＲを発生する。
【００１５】割込み制御回路１６は、ＭＲ割込み信号Ｉ
ＭＲを受けるとクロック生成回路１１に向けてメインク
ロックＭＣＬＫの停止を解除しＣＰＵ１２への供給を再
開させる信号ＭＣＲＳを出力するとともに、ＣＰＵにＭ
Ｒ割込み処理の実行を開始させる。
【００１６】ＭＲモードレジスタ１７は、流向検出回路
１５からの正逆反転データを受けて特定ビットに格納す
る。ＭＲモードレジスタの特定ビットのフラグは、例え
ば図２に示すように、正流であれば０とし、逆流であれ
ば１とする。ＭＲモードレジスタ１７はデータバスＤＢ
に接続されていて、ＣＰＵ１２からＭＲモードレジスタ
の内容を読み取り、また書き込むなどの操作をすること
ができる。
【００１７】図２の動作タイミング図において、サンプ
リングパルスＳＡＭＰはサブクロックＳＣＬＫの２倍の
周期となっていて、サンプリングパルスＳ１にほぼ同期
して第１のセンス信号Ｓ１および第２のセンス信号Ｓ２
が発生している。第１の整形済センス信号ＳＳ１は第１
のセンス信号Ｓ１をサンプリングパルスＳＡＭＰの立ち
下がりで同期化し整形した信号であり、第２の整形済セ
ンス信号ＳＳ２は第２のセンス信号Ｓ２をサンプリング
パルスＳＡＭＰの立ち下がりで同期化し整形した信号で
ある。
【００１８】区間Ａは正流の場合であり、まず第１のセ
ンサ２からの第１のセンス信号Ｓ１が発生し、これに遅
れて第２センサ３からの第２のセンス信号Ｓ２が発生し
ている。流向検出回路１５は、第２の整形済センス信号
ＳＳ２の立ち上がりタイミングでＭＲ割込み信号ＩＭＲ
を発生すると同時に、第２の整形済センス信号ＳＳ２の
立ち上がりタイミングで第１の整形済センス信号ＳＳ１
のレベルが１レベルであることを判別して正流であると
判定し、ＭＲモードレジスタ１７に正流を示す信号レベ
ルを送る。これを受けてＭＲモードレジスタの特定ビッ
トは正流を示す０を格納し保持する。ＭＲ割込み信号Ｉ
ＭＲは、割込み制御回路１６を介してメインクロックＭ
ＣＬＫの停止を解除するので、メインクロックの供給が
再開されたＣＰＵ１２は待機状態から動作状態に移り、
ＭＲ割込み処理を開始し、ＭＲモードレジスタの内容を
読み取り、また積算流量を読み取って通信用出力ポート
８、表示用出力ポート９を介して外部出力するなどの処
理を実行した後に、ＣＰＵ１２はメインクロック停止信
号ＭＣＳＴをクロック生成回路１１に送り、再び待機状
態に戻る。
【００１９】区間Ｂは逆流の場合であり、第２のセンス
信号Ｓ２が先行して発生し、これに遅れて第１のセンス
信号Ｓ１が発生している。流向検出回路１５は、区間Ａ
の場合と同様に、第２の整形済センス信号ＳＳ２の立ち
上がりタイミングでＭＲ割込み信号ＩＭＲを発生すると
同時に、第２の整形済センス信号ＳＳ２の立ち上がりタ
イミングで第１の整形済センス信号ＳＳ１のレベルを判
別し、第１の整形済センス信号ＳＳ１のレベルが０レベ
ルであるので逆流と判断し、ＭＲモードレジスタ１７に
逆流を示す信号レベルを送る。これを受けてＭＲモード
レジスタの特定ビットは逆流を示す１を格納し保持す
る。区間Ａの場合と同様に、ＭＲ割込み信号ＩＭＲは、
割込み制御回路１６を介してメインクロックＭＣＬＫの
停止を解除するので、メインクロックの供給が再開され
たＣＰＵ１２は待機状態から動作状態に移り、ＭＲ割込
み処理を開始し、ＭＲモードレジスタの内容を読み取
り、逆流であるので逆流検知信号ＢＣを出力ポート７を
介して出力するなどの処理を実行した後に、ＣＰＵ１２
はメインクロック停止信号ＭＣＳＴをクロック生成回路
１１に送り、再び待機状態に戻る。
【００２０】流向判定回路１５の正流／逆流判定からＣ
ＰＵ１２の動作開始までの時間差による信号送受タイミ
ングのズレは、ＭＲモードレジスタの設置により解消さ
れている。正逆判定結果をＭＲモードレジスタ１７の特
定ビット（例えばビット７）に書込み、ＣＰＵ１２は動
作を再開してからデータバスを介してＭＲモードレジス
タ１７の内容を読み取り、ビット７の正逆判定結果を抽
出する。
【００２１】図１のマイクロコンピュータ１では、第１
に、単一のクロック生成回路からのクロック信号をもと
に、同一チップ上に搭載したＣＰＵ、サンプリングパル
ス発生回路、流向検出回路にクロック信号、サンプリン
グパルスを供給するようにしたので、これら周期的信号
による回路ブロック間の配線容量の充放電に起因する電
力を大幅に低減できるという効果がある。
【００２２】また第２に、サブクロック信号とサンプリ
ングパルスとの周期比をプログラムにより指定できるの
で、アプリケーションに即して検出の時間間隔が許容し
うる範囲で最大の周期となるように周期比を指定するこ
とによりマイクロコンピュータ内の流向検出回路での電
力消費の低減とともに、外部の第１および第２のセンサ
での電力消費をも低減することができるという効果があ
る。
【００２３】さらに第３に、センサが流体の流れを検出
したとき以外はＣＰＵはクロック信号を停止した待機状
態にあるのでＣＰＵでの電力消費を大幅に低減できると
いう効果がある。
【００２４】以上に上げた第１，第２および第３の効果
により、本発明のマイクロコンピュータを用いて構成し
た流向計は、図５の従来の構成の流向計に比較して、消
費電力を約１／１００に低減することができた。
【００２５】図３（ａ），（ｂ）は、サンプリングパル
ス生成回路１４の構成を示す詳細なブロック図である。
図３（ａ）においては、サンプリングパルス生成回路１
４は、データバスＤＢを介してＣＰＵから書込み／読出
しが可能なコンペアレジスタ３１と、サブクロックＳＣ
ＬＫのパルスを入力する毎にカウント数に１を加え、カ
ウント数がコンペアレジスタに予めセットされた値に達
するとオーバーフローパルスＯＶＦを発生するとともに
カウント数をリセットするカウンタ３２と、オーバーフ
ローパルスＯＶＦを入力してサンプリングパルスＳＡＭ
Ｐを出力するバッファ回路３３とを備えてる。
【００２６】図３（ｂ）においては、サンプリングパル
ス生成回路１４は、データバスＤＢを介してＣＰＵから
書込み／読出しが可能な選択用レジスタ３４と、サブク
ロックＳＣＬＫをそれぞれ異なる分周比に分周するＬ分
周回路３５ａ，Ｍ分周回路３５ｂ，Ｎ分周回路３５ｃ
と、これら分周回路の出力の中から選択用レジスタ３４
にセットされた選択情報に基づいて一つを選択出力する
セレクタ３６と、セレクタ３６の出力を入力してサンプ
リングパルスＳＡＭＰを出力するバッファ回路３７とを
備えている。
【００２７】図３（ａ）の構成では、コンペアレジスタ
３１にセットする値によりサブクロックＳＬＣＫとサン
プリングパルスＳＡＭＰの周期比を設定でき、図３
（ｂ）の構成では、選択用レジスタ３４にセットする選
択情報によりサブクロックＳＬＣＫとサンプリングパル
スＳＡＭＰの周期比を選択できる。
【００２８】図４は、流向検出回路１５の構成を示す詳
細なブロック図である。図４において、流向検出回路１
５は、第１のセンス信号Ｓ１を入力し、サンプリングパ
ルスＳＡＭＰの立ち下がりに同期して第１の整形済セン
ス信号ＳＳ１を出力する第１のサンプリング波形整形回
路４１と、第２のセンス信号Ｓ２を入力し、サンプリン
グパルスＳＡＭＰの立ち下がりに同期して第２の整形済
センス信号ＳＳ２を出力する第２のサンプリング波形整
形回路４２と、第２の整形済センス信号ＳＳ２の立ち上
がりエッジを検出してパルス信号をＭＲ割込み信号ＩＭ
Ｒとして出力するとともに正流／逆流判定回路４４へも
出力するエッジ検出回路４３と、ＭＲ割込み信号ＩＭＲ
の立ち上がりタイミングで第１の整形済センス信号ＳＳ
１が１レベルにあるときは正流を示す信号レベル（例え
ば０レベル）を、第１の整形済センス信号ＳＳ１が０レ
ベルにあるときは逆流を示す信号レベル（１レベル）を
ＭＲモードレジスタ１７へ出力する正流／逆流判定回路
４４を有しており、さらに流量計を構成する場合に必要
なハードウェアとして、第２の整形済センス信号ＳＳ２
の立ち上がり、立ち下がりまたは立ち上がりと立ち下が
りの変化点を計測し、ＭＲモードレジスタ１７の正逆判
定フラグＢＣＦが正流を示す０レベルならばそれまでの
積算値に変化点の計測値を加算し、正逆判定フラグＢＣ
Ｆが逆流を示す１レベルならばそれまでの積算値から変
化点の計測値を減算する流量積算回路４５を含む積算部
を有していてもよい。
【００２９】なお、エッジ検出回路４３は、第２の整形
済センス信号ＳＳ２の立ち下がりエッジを検出してＭＲ
割込み信号ＩＭＲを生成するようにしてもよく、この場
合には、正流／逆流判定回路４４は、ＭＲ割込み信号Ｉ
ＭＲの立ち上がりタイミングで第１の整形済センス信号
ＳＳ１が０レベルにあるときを正流と判定し、第１の整
形済センス信号ＳＳ１が１レベルにあるときを逆流と判
定する回路とする。
【００３０】
【発明の効果】本発明のマイクロコンピュータは、第１
に、単一のクロック生成回路からのクロック信号をもと
に、同一チップ上に搭載したＣＰＵ、サンプリングパル
ス発生回路、流向検出回路にクロック信号、サンプリン
グパルスを供給するようにしたので、これら周期的信号
による回路ブロック間の配線容量の充放電に起因する電
力を大幅に低減でき、第２に、サブクロック信号とサン
プリングパルスとの周期比をプログラムにより指定でき
るので、アプリケーションに即して検出の時間間隔が許
容しうる範囲で最大の周期となるように周期比を指定す
ることによりマイクロコンピュータ内の流向検出回路で
の電力消費の低減とともに、外部の第１および第２のセ
ンサでの電力消費をも低減することができ、第３に、セ
ンサが流体の流れを検出したとき以外はＣＰＵはクロッ
ク信号を停止した待機状態にあるのでＣＰＵでの電力消
費を大幅に低減できるので、本発明のマイクロコンピュ
ータを用いることにより流向計、流量計の大幅な低電力
化が可能となる。
【図面の簡単な説明】
【図１】本発明のマイクロコンピュータのブロック図で
ある。
【図２】図１のマイクロコンピュータの動作タイミング
図である。
【図３】（ａ），（ｂ）はそれぞれサンプリングパルス
生成回路の構成例の詳細なブロック図である。
【図４】流向検出回路の構成を示す詳細なブロック図で
ある。
【図５】従来の流量計のブロック図である。
【符号の説明】
１，５１ マイクロコンピュータ ２，５２ 第１のセンサ ３，５３ 第２のセンサ ４，５ 入力ポート ６，７，８，９ 出力ポート １１ クロック生成回路 １２ ＣＰＵ １３ プログラムメモリ １４ サンプリングパルス生成回路 １５ 流向検出回路 １６ 割込み制御回路 １７ ＭＲモードレジスタ ３１ コンペアレジスタ ３２ カウンタ ３３，３７ バッファ回路 ３４ 選択用レジスタ ３５ａ，３５ｂ，３５ｃ 分周回路 ３６ セレクタ ４１ 第１のサンプリング波形整形回路 ４２ 第２のサンプリング波形整形回路 ４３，５９ エッジ検出回路 ４４，６０ 正流／逆流判定回路 ４５，６１ 流量積算回路 ５４ サンプリングパルス生成部 ５５ 第１のサンプリング波形整形部 ５６ 第２のサンプリング波形整形部 ５７ 正逆判定部 ５８ 表示部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 9/30 ３３０ Ｇ０６Ｆ 9/30 ３３０Ｂ ５Ｂ０７９ 15/78 ５１０ 15/78 ５１０Ｐ ５１０Ｇ Ｆターム(参考） 2F030 CB07 CC02 CC13 CE02 CE04 CE25 CE32 2F031 AA01 AF04 2F034 AA02 AA03 DB04 DB15 EA04 EA10 EA21 5B033 AA05 BC01 5B062 AA05 CC01 DD10 HH02 HH07 5B079 AA07 BA02 BA11 BB01 BB10 BC01 DD02 DD03 DD20

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 原クロックを分周してメインクロックと
    サブクロックとを生成するクロック生成回路と、前記サ
    ブクロックを入力して所定倍数の周期のサンプリングパ
    ルスを生成し出力するとともに第１の出力ポートを介し
    て外部へも出力するサンプリングパルス生成回路と、外
    部に設けられ互いに位相差を有して流体の流れを検出す
    る第１のセンサおよび第２のセンサからの信号をそれぞ
    れに対応する入力ポートを介して入力し前記サンプリン
    グパルスで同期化し位相を比較して流れの向きを検出す
    る流向検出回路と、前記メインクロックに同期して動作
    し前記流向検出回路の検出結果が逆流を示すときに逆流
    検知信号を第２の出力ポートを介して外部へ出力するＣ
    ＰＵと、前記ＣＰＵの動作プログラムを格納するプログ
    ラムメモリとを有することを特徴とするマイクロコンピ
    ュータ。
  2. 【請求項２】 前記流向検出回路はさらに前記第２のセ
    ンサからの信号が前記サンプリングパルスにより同期化
    された後の信号の立ち上がりタイミングに同期してＭＲ
    割込み信号を出力し、前記ＭＲ割込み信号により前記Ｃ
    ＰＵは前記メインクロックが停止した待機状態から動作
    状態に移行する請求項１記載のマイクロコンピュータ。
  3. 【請求項３】 原クロックを分周してメインクロックと
    サブクロックとを生成するクロック生成回路と、データ
    転送のためのデータバスと、前記データバスに接続され
    前記メインクロックに同期して動作するＣＰＵと、前記
    データバスに接続され前記ＣＰＵの動作プログラムを格
    納するプログラムメモリと、前記サブクロックを入力し
    前記ＣＰＵにより予め設定された周期のサンプリングパ
    ルスを生成し出力するとともに第１の出力ポートを介し
    て外部へも出力するサンプリングパルス生成回路と、外
    部に設けられ互いに位相差を有して流体の流れを検出す
    る第１のセンサおよび第２のセンサからの信号をそれぞ
    れに対応する入力ポートを介して入力し前記サンプリン
    グパルスで同期整形し位相を比較し流れの向きを検出し
    て正流／逆流検出結果を出力するとともに前記第２のセ
    ンサからの信号の同期化後の信号の立ち上がりタイミン
    グに同期してＭＲ割込み信号パルスを出力する流向検出
    回路と、前記データバスに接続され前記正流／逆流検出
    結果を入力して正逆判定データとして格納するＭＲレジ
    スタと、前記ＭＲ割込み信号に応答して前記メインクロ
    ックの停止を解除し前記ＣＰＵに前記プログラムメモリ
    に予め格納されたＭＲ割込み処理の実行を開始させる割
    込み制御回路とを有することを特徴とするマイクロコン
    ピュータ。
  4. 【請求項４】 前記ＭＲ割込み処理は前記ＣＰＵが前記
    バスを介して前記ＭＲモードレジスタに格納された前記
    正逆判定データを読み取り該データが逆流を示すときに
    は逆流検知信号を第２の出力ポートを介して外部へ出力
    する処理を有する請求項３記載のマイクロコンピュー
    タ。
  5. 【請求項５】 前記サンプリングパルス生成回路が、前
    記データバスに接続されたコンペアレジスタと、前記サ
    ブクロックのパルスを入力する毎にカウント数に１を加
    え前記コンペアレジスタに予めセットした値と前記カウ
    ント数が一致する毎にオーバーフローパルスを発生する
    とともに前記カウント数をリセットするカウンタと、前
    記オーバーフローパルスを入力して前記サンプリングパ
    ルスを出力するバッファ回路とを有する請求項３または
    請求項４記載のマイクロコンピュータ。
  6. 【請求項６】 前記サンプリングパルス生成回路が、前
    記データバスに接続された選択用レジスタと、前記サブ
    クロックを入力とし分周周波数の異なる複数の分周回路
    と、前記複数の分周回路の出力の中から前記選択用レジ
    スタに格納された選択情報により１つを選択出力するセ
    レクタと、前記セレクタの出力を入力して前記サンプリ
    ングパルスを出力するバッファ回路とを有する請求項３
    または請求項４記載のマイクロコンピュータ。
  7. 【請求項７】 前記流向検出回路が、前記第１のセンサ
    からの信号を入力し前記サンプリングパルスにより同期
    化した第１の整形済センス信号を出力する第１のサンプ
    リング整形回路と、前記第２のセンサからの信号を入力
    し前記サンプリングパルスにより同期化した第２の整形
    済センス信号を出力する第２のサンプリング整形回路
    と、前記第２の整形済センス信号の立ち上がりエッジま
    たは立ち下がりエッジを検出し前記ＭＲ割込み信号とし
    て出力するエッジ検出回路と、前記第１の整形済センス
    信号が前記ＭＲ割込み信号の立ち上がりタイミングで１
    レベルにあるか又は０レベルにあるかにより正流又は逆
    流を検出する正流／逆流検出回路とを有する請求項３ま
    たは請求項４記載のマイクロコンピュータ。
  8. 【請求項８】 前記流向検出回路が前記第２の整形済セ
    ンス信号の変化点を計測し前記ＭＲレジスタの正逆判定
    フラグの指示値が正流ならば加算し逆流ならば減算して
    積算流量を算出しデータバスに出力する前記積算回路を
    さらに有する請求項７記載のマイクロコンピュータ。
JP23540099A 1999-08-23 1999-08-23 マイクロコンピュータ Expired - Fee Related JP3366291B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23540099A JP3366291B2 (ja) 1999-08-23 1999-08-23 マイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23540099A JP3366291B2 (ja) 1999-08-23 1999-08-23 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
JP2001059752A true JP2001059752A (ja) 2001-03-06
JP3366291B2 JP3366291B2 (ja) 2003-01-14

Family

ID=16985540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23540099A Expired - Fee Related JP3366291B2 (ja) 1999-08-23 1999-08-23 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JP3366291B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005257273A (ja) * 2004-03-09 2005-09-22 Ricoh Elemex Corp 電子式流量計
US7696867B2 (en) 2006-08-29 2010-04-13 Hitachi, Ltd. Sensor node
CN111089624A (zh) * 2019-12-12 2020-05-01 浙江金卡智能水表有限公司 一种实现双向计量的仪表及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005257273A (ja) * 2004-03-09 2005-09-22 Ricoh Elemex Corp 電子式流量計
US7696867B2 (en) 2006-08-29 2010-04-13 Hitachi, Ltd. Sensor node
CN111089624A (zh) * 2019-12-12 2020-05-01 浙江金卡智能水表有限公司 一种实现双向计量的仪表及方法

Also Published As

Publication number Publication date
JP3366291B2 (ja) 2003-01-14

Similar Documents

Publication Publication Date Title
US8566627B2 (en) Adaptive power control
JP3153102B2 (ja) モニターの電源制御回路
US20090222683A1 (en) Synchronization of Processor Time Stamp Counters to Master Counter
JPH10153989A (ja) ドットクロック回路
US5631592A (en) Pulse generation/sensing arrangement for use in a microprocessor system
KR100704349B1 (ko) 신호 에지 사이의 간격을 측정하는 장치
CN100547933C (zh) 用于时钟信号同步的系统和方法
JP2001059752A (ja) マイクロコンピュータ
JP2004125574A (ja) 試験装置、及び試験方法
JP2001013179A (ja) リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ
JP2711111B2 (ja) データ処理装置、計測方法及び制御方法
JP3347987B2 (ja) シリアル通信制御装置
US6715017B2 (en) Interruption signal generating apparatus
JP4122128B2 (ja) エッジ検出回路
JPH0727804A (ja) パルス幅測定回路
JPH10255489A (ja) マイクロコンピュータ
KR100271636B1 (ko) 저전력용주파수검출기
JP2645197B2 (ja) 流量計測装置
JP3044972B2 (ja) 流量計
KR960012470B1 (ko) 프로그램 가능한 타임아웃 타이머
CN118311320A (zh) 一种基于时钟边沿对齐检测的时钟频率检测装置
JP3047699B2 (ja) 流量計
JPH0933579A (ja) 周期測定回路
JPH0235262B2 (ja)
JPS63120320A (ja) マイクロプロセツサおよびマイクロコントロ−ラ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021008

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131101

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees