JP2001057651A

JP2001057651A - 画像入力装置

Info

Publication number: JP2001057651A
Application number: JP11231326A
Authority: JP
Inventors: Hidekazu Funatsu; 英一船津; Soichiro Kuramochi; 宗一郎倉持; Yoji Nagabuchi; 洋二長渕
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-08-18
Filing date: 1999-08-18
Publication date: 2001-02-27

Abstract

(57)【要約】【課題】出力条件の設定により、画像データの変化し
ている部分（ＡＣ成分）のレンジを調整可能な、すなわ
ち、ＡＣ成分を強調可能な画像入力装置を得ること。【解決手段】画素アレイ部１から出力されるアナログ
信号を増幅する増幅率調整機構８をもちいて、Ａ／Ｄ変
換における入力範囲を最大限に利用可能な画像処理装置
において、前記アナログ信号のＡＣ成分を強調可能な出
力条件として、前記増幅率、アナログ信号出力の原点、
およびオフセット量を演算する出力条件演算部７と、前
記アナログ信号出力の原点を設定する出力値原点調整機
構９と、前記オフセット量を設定するオフセット量調整
機構１０と、を備える構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イメージセンサ上
に投影された画像からＤＣ成分を除去することによっ
て、コントラスト情報を強調した読み出しが可能な画像
入力装置に関するものである。

【０００２】

【従来の技術】以下、従来の画像入力装置について説明
する。たとえば、図１２は、特開平５−６３９７５号公
報に記載された従来の画像入力装置の構成を示す図であ
る。図１２において、１０１は、光電変換素子がアレイ
状に配置され、入力光量に応じたアナログ信号を時系列
で出力する光電変換素子アレイであり、１０２はディジ
タルの制御信号により増幅率を変更可能な可変ゲイン増
幅器であり、１０３はディジタルの制御信号によりオフ
セット電圧を変更可能な可変オフセット増幅器であり、
１０４は可変ゲイン増幅器１０２および可変オフセット
増幅器１０３によって増幅されたアナログ信号をディジ
タル信号に変換するＡ／Ｄ変換器であり、１０５はＡ／
Ｄ変換器１０４から出力されるディジタル信号を記憶す
るメモリであり、１０６はディジタルデータにおける四
則演算を行うディジタルデータ演算器であり、１０７は
ディジタルデータ群の最大データを求める最大値検出器
であり、１０８はディジタルデータ群の最小データを求
める最小値検出器であり、１０９は第１の出力メモリで
あり、１１０は第２の出力メモリである。

【０００３】上記のように構成される画像入力装置にお
いて、メモリ１０５、ディジタルデータ演算器１０６、
最大値検出器１０７、および最小値検出器１０８は、入
出力が互いに双方向に接続され、各出力は、上記可変ゲ
イン増幅器１０２および可変オフセット増幅器１０３に
それぞれ接続されている。なお、ここでは、Ａ／Ｄ変換
器１０４が４ビット以上の分解能を有することとして説
明を行う。

【０００４】以下、上記従来の画像入力装置の動作につ
いて説明する。まず、従来の画像入力装置においては、
動作の開始にあたり、光電変換素子アレイ１０１に光を
入射していない状態で、１サイクルのスキャンを行う。
なお、光入射をしていない状態では、光電変換素子アレ
イ１０１からダークレベルＶ_Dのアナログ信号が出力さ
れるものとする。また、このとき、可変ゲイン増幅器１
０２には、たとえば、一定のゲインＡ₁が設定されてお
り、可変オフセット増幅器１０３には、たとえば、一定
のオフセット電圧Ｖ₁が設定されている。

【０００５】この状態で、光電変換素子アレイ１０１か
ら出力されたダークレベルＶ_Dのアナログ信号は、上記
のように、可変オフセット増幅器１０３でオフセットさ
れ、さらに、可変ゲイン増幅器１０２でゲイン設定さ
れ、そして、Ａ／Ｄ変換器１０４に入力される。Ａ／Ｄ
変換器１０４では、受け取ったアナログ信号をディジタ
ル信号に変換して、その後、このディジタル信号を最小
値検出器１０８に対して送出する。

【０００６】ここで、最小値検出器１０８では、光電変
換素子アレイ１０１の１ライン分に相当する出力データ
列から最小値Ｄ_DMINを検出する。そして、この最小値に
基づいて、ディジタルデータ演算器１０６では、Ｄ_OFF＝（Ｄ_DMIN−Ｖ₁）／Ａ₁ に示すような演算を行い、この演算結果を、オフセット
補正データＤ_OFFとして、可変オフセット増幅器１０３
に対して設定処理を行う。なお、このとき、ディジタル
データ演算器１０６では、前記最小値がＡ／Ｄ変換器１
０４の入力範囲の最小値Ｄ_ADMINとなるように、ゲイン
の演算を行い、この演算結果をメモリ１０５に記憶して
おく。

【０００７】つぎに、従来の画像入力装置では、光電変
換素子アレイ１０１に最大入力光を入射した状態で、次
サイクルのスキャンを行う。この状態で、光電変換素子
アレイ１０１からは、白レベルＶ_Wのアナログ信号が出
力される。なお、ここでは、可変ゲイン増幅器１０２の
ゲインをＡ₂に設定し、この状態においてＡ／Ｄ変換器
１０４から出力される出力データ列を、最大値検出器１
０７に対して送出する。

【０００８】ここで、最大値検出器１０７では、光電変
換素子アレイ１０１の１ライン分に相当する出力データ
列から最大値Ｄ_WMAXを検出する。そして、ディジタルデ
ータ演算器１０６では、この最大値がＡ／Ｄ変換器１０
４の入力範囲の最大値Ｄ_ADMA _Xとなるように、Ａ＝Ａ₂Ｄ_ADMAX／Ｄ_WMAX に示すような演算を行い、この演算結果Ａを、ゲインＡ
として、メモリ１０５に記憶する。

【０００９】このように、図１２に示す従来の画像入力
装置では、２つのサイクルの処理により、すなわち、入
力光が白レベルＶ_Wであるときに、可変ゲイン増幅器１
０２からＡ／Ｄ変換器１０４の入力範囲の最大値Ｄ
_ADMAXが出力され、一方、入力光がダークレベルＶ_Dであ
るときに、可変ゲイン増幅器１０２からＡ／Ｄ変換器１
０４の入力範囲の最小値Ｄ_ADMINが出力されるように、
ゲイン補正およびオフセット補正を行う。

【００１０】そして、従来の画像入力装置では、ゲイン
補正およびオフセット補正の後に、実際の画像読み出し
処理を行うことで、Ａ／Ｄ変換器１０４における使用可
能な入力範囲を最大限に利用して、与えられた性能をフ
ルに活用している。

【００１１】また、図１３は、上記図１２とは異なる従
来の画像入力装置の構成を示す図である。ここでは、ビ
デオカメラ等に用いられるＡＧＣ（Auto Gain Contro
l）回路の基本的な構成を示すことにより従来の画像入
力装置の動作を説明する。

【００１２】図１３に示す画像入力装置では、光電変換
素子アレイ１１１からのアナログ信号出力が、ディジタ
ルの制御信号により増幅率を変更する可変ゲイン増幅器
１１２にて増幅され、Ａ／Ｄ変換器１１３が、増幅され
たアナログ信号をディジタル信号に変換する。同時に、
増幅されたアナログ信号は、バッファ１１４を介してア
ナログメモリ１１５に記憶される。なお、このバッファ
１１４とアナログメモリ１１５の組み合わせについて
は、長い時定数を持つように設計されており、たとえ
ば、過去数フレームのアナログ信号の平均値が記憶され
る。

【００１３】この状態で、１フレームに一度、アナログ
メモリ１１５に記憶された値がＡ／Ｄ変換器１１３にて
ディジタル信号に変換され、その信号がディジタルデー
タ演算器１１６に入力される。そして、ディジタルデー
タ演算器１１６では、過去数フレームの平均値と、目標
とされる出力のレベルとから、最適なゲインをその都度
計算し、可変ゲイン増幅器１１２に対してゲインの設定
処理を行う。

【００１４】このように、図１３に示す従来の画像入力
装置においては、過去数フレームの画像データの平均レ
ベルを用いて、出力される所望のデータのレンジが、Ａ
／Ｄ変換器１１３の入力範囲に対して最適となるよう
に、常にゲインを変更しながら画像データの読み出しを
行う。そして、ゲインを常に最適な値に変更すること
で、Ａ／Ｄ変換器１１３における使用可能な入力範囲を
最大限に利用して、与えられた性能をフルに活用してい
る。

【００１５】

【発明が解決しようとする課題】しかしながら、画像入
力装置においては、たとえば、利用する画像処理によっ
て、画像データの明るさ情報よりも、明るさの変化、す
なわち、画像のＡＣ成分が重要となる場合がある。ま
た、高速な画像処理を行う場合には、出力対象のフレー
ムの画像データを用いて、出力条件（ゲイン補正、オフ
セット補正）の最適化を行ったほうがよい場合もある。
すなわち、これらのような２つの場合を考慮すると、先
に説明した従来の画像入力装置においては、以下のよう
な問題点があった。

【００１６】たとえば、図１２に示す画像入力装置にお
いては、光を入射しない状態の画像データと、最大入力
光を入射する状態の画像データが、Ａ／Ｄ変換の入力範
囲に収まるようにゲインを設定するだけで、その画像デ
ータの変化している部分（ＡＣ成分）に対して入力レン
ジを調整する機能、すなわち、ＡＣ成分を強調するよう
な機能は持っていない、という問題があった。また、こ
の画像入力装置におけるＡＣ成分の入力レンジの調整の
ためには、先に説明したように、複数サイクルのスキャ
ンが必要である、という問題があった。

【００１７】また、図１３に示す画像入力装置において
は、過去数フレームの画像データの平均レベルをもちい
て、Ａ／Ｄ変換器の入力範囲に対して最適となるよう
に、出力される画像データのレンジを設定するだけであ
り、上記同様、ＡＣ成分を強調するような機能は持って
いない、という問題があった。また、ここでも、正確に
ＡＣ成分の入力レンジを調整するためには、上記同様、
複数サイクルのスキャンが必要となる、という問題があ
った。

【００１８】本発明は、上記に鑑みてなされたものであ
って、出力条件の設定により、画像データの変化してい
る部分（ＡＣ成分）のレンジを調整可能な、すなわち、
ＡＣ成分を強調可能な画像入力装置を得ることを目的と
する。

【００１９】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、本発明にかかる画像入力装置に
あっては、画素アレイ部（後述する実施の形態の画素ア
レイ部１に相当）から出力されるアナログ信号を増幅す
る増幅率設定手段（増幅率調整機構８に相当）をもちい
て、Ａ／Ｄ変換における入力範囲を最大限に利用可能な
構成を備え、さらに、前記アナログ信号のＡＣ成分を強
調可能な出力条件として、前記増幅率、アナログ信号出
力の原点、およびオフセット量を演算する出力条件演算
手段（出力条件演算部７に相当）と、前記アナログ信号
出力の原点を設定する出力値原点設定手段（出力値原点
調整機構９に相当）と、前記オフセット量を設定するオ
フセット量設定手段（オフセット量調整機構１０に相
当）と、を備えることを特徴とする。

【００２０】この発明によれば、たとえば、出力条件演
算手段が、参照データである全画素の平均値をもちい
て、出力条件、すなわち、増幅率、出力値原点、および
オフセット量を演算し、その演算結果を、それぞれ、増
幅率設定手段、出力値原点設定手段、およびオフセット
量設定手段に設定する。そして、画像データの変化して
いるＡＣ成分だけを高精度に抽出し、その部分だけを強
調してＡ／Ｄ変換器に入力する。

【００２１】つぎの発明にかかる画像入力装置にあって
は、前記アナログ信号で表現された画像データ（射影デ
ータまたは画素データ）を記憶する画像データ記憶手段
（水平ラインメモリ１１に相当）と、前記アナログ信号
で表現された全画素の平均値を記憶する平均値記憶手段
（平均値メモリ１３に相当）と、前記各記憶手段を選択
的に出力する制御手段（タイミング制御部３に相当）
と、を備え、並列に演算された前記画像データと前記平
均値がそれぞれに対応する記憶手段に記憶された状態
で、前記制御手段が、該平均値だけを選択出力し、その
後、前記出力条件演算手段が、該平均値に基づいて前記
出力条件を演算し、その演算結果を各設定手段に設定し
た段階で、再度、前記制御手段が、ＡＣ成分が強調され
た画像データをＡ／Ｄ変換器に入力することを特徴とす
る。

【００２２】この発明によれば、選択的な出力を利用し
て、たとえば、画像データと全画素の平均値とを、それ
ぞれ画像データ記憶手段および平均値記憶手段に記憶し
た状態で、まず、全画素の平均値だけを選択し、出力す
る。そして、画像入力装置は、一旦、待機状態となり、
この状態で、画像データのＡＣ成分を強調するための最
適な出力条件（増幅率、出力値原点、オフセット量）を
演算し、各出力条件を増幅率設定手段、出力値原点設定
手段、およびオフセット量設定手段に設定した後、画像
データを選択し、出力する。

【００２３】つぎの発明にかかる画像入力装置にあって
は、前記出力値原点設定手段は、可変抵抗とボルテージ
フォロワ増幅器とを備え、抵抗値を変化させることによ
り出力値原点を任意に変更可能とすることを特徴とす
る。

【００２４】この発明によれば、リセットの電位と画像
データの電位との差を出力することにより、リセットレ
ベルのばらつきによる画像ノイズを除去する。その後、
出力値原点設定手段では、内部の可変抵抗の位置を変化
させることにより、出力値原点を調整する。

【００２５】つぎの発明にかかる画像入力装置におい
て、前記オフセット量設定手段は、オフセット量を調整
可能な可変電流源を備え、前記アナログ信号から、前記
可変電流源の出力する電流量に応じたオフセット電圧
（ＤＣ成分）を差し引くことを特徴とする。

【００２６】この発明によれば、リセットの電位と画像
データの電位との差から、さらにオフセット電圧（ΔＩ
Ｒ）を差し引くことにより、オフセット量を調整する。

【００２７】つぎの発明にかかる画像入力装置におい
て、前記オフセット量の調整は、光電変換素子とモノシ
リックに形成されたレジスタの内容を書き換えることに
より実現することを特徴とする。

【００２８】この発明によれば、レジスタ設定によりオ
フセット値を複数段階に設定可能とすることで、さらに
高精度なオフセット調整を行う。

【００２９】つぎの発明にかかる画像入力装置にあって
は、前記アナログ信号で表現された画像データ、全画素
の平均値、または画素の最大値を選択的に出力する画像
データ出力手段（水平ラインメモリ単位成分５３に相
当）と、前記アナログ信号で表現された画素の最小値を
出力する平均値出力手段（最小値出力回路５９に相当）
と、前記各記憶手段を制御する制御手段と、を備え、前
記制御手段が、前記平均値、最小値、および最大値を選
択出力し、その後、前記出力条件演算手段が、該平均
値、最小値、および最大値に基づいて前記出力条件を演
算し、その演算結果を各設定手段に設定した段階で、前
記制御手段が、ＡＣ成分が強調された画像データをＡ／
Ｄ変換器に入力することを特徴とする。

【００３０】この発明によれば、たとえば、参照データ
である全画素の平均値、画素データの最大値および最小
値をもちいて、最適な増幅率、出力値原点、およびオフ
セット量を演算し、その演算結果を、それぞれ、増幅率
設定手段、出力値原点設定手段、およびオフセット量設
定手段に設定する。そして、画像データの変化している
ＡＣ成分だけを高精度に抽出し、その部分だけを強調し
てＡ／Ｄ変換器に入力する。

【００３１】つぎの発明にかかる画像入力装置にあって
は、画素アレイ部からの画像データを用いて射影演算を
行い、その射影演算結果に基づいて、画像の中の明るい
部分の大まかな位置や、大きく動作している部分の情報
を抽出し、これらの情報により決定される出力領域に対
応する画像データだけをＡ／Ｄ変換器に入力し、アナロ
グの画像データをディジタル信号に変換して出力するこ
とを特徴とする。

【００３２】この発明によれば、たとえば、射影データ
をもちいた演算により最適な出力領域を決定し、その出
力領域に対応する画像データだけを画素アレイ部から読
み出す。そして、読み出された特定領域のアナログの画
像データをディジタル信号に変換後、最適なエリアに対
応する画像データだけを出力する。

【００３３】

【発明の実施の形態】以下に、本発明にかかる画像入力
装置の実施の形態を図面に基づいて詳細に説明する。な
お、この実施の形態によりこの発明が限定されるもので
はない。

【００３４】実施の形態１．図１は、本発明にかかる画
像入力装置の実施の形態１の構成を示す図である。ここ
では、アナログデータの流れを実線の矢印で、ディジタ
ルデータの流れを白抜きの矢印で表現する。図１におい
て、１は画像データ（アナログデータ）を出力する画素
アレイ部であり、２は基本的な画像処理演算（たとえ
ば、射影演算、画像データの平均値や最大値や最小値の
算出等）を行うアナログ演算部２であり、３は画像デー
タの出力および演算処理のタイミングを制御するタイミ
ング制御部であり、４は画像データとリセットとの差を
とるオフセット減算部であり、５はオフセット減算器４
との組み合わせで差動アンプとして動作する増幅器であ
り、６は増幅されたアナログの画像データをディジタル
データに変換するＡ／Ｄ変換器であり、７は受け取った
ディジタルデータに基づいて最適な出力条件を演算する
出力条件演算部であり、８は出力条件に基づいて増幅率
（可変抵抗）を調整する増幅率調整機構であり、９は出
力条件に基づいて出力値原点（可変抵抗）を調整する出
力値原点調整機構であり、１０は出力条件に基づいてオ
フセット量（電源電流）を調整するオフセット量調整機
構である。

【００３５】上記のように構成される画像入力装置にお
いて、アナログ演算部２では、タイミング制御部３の制
御により画素アレイ部１から出力される画像データを用
いて、画像処理演算を行う。演算処理結果（アナログデ
ータ）は、オフセット減算部４および増幅器５で構成さ
れるアナログ回路（差動アンプ）に入力され、このアナ
ログ回路では、増幅率調整機構８、出力値原点調整機構
９、およびオフセット量調整機構１０にて調整された最
適値に基づいて、前記アナログデータを増幅する。そし
て、Ａ／Ｄ変換器６では、増幅されたアナログデータを
ディジタルデータに変換し、これをディジタルの画像デ
ータとして出力する。

【００３６】なお、画像データの出力と同時に、Ａ／Ｄ
変換器６では、出力条件演算部７に同様のデータを出力
する。この画像データを受け取った出力条件演算部７で
は、後述する方法により最適な出力条件を演算し、その
演算結果を増幅率調整機構８、出力値原点調整機構９、
およびオフセット量調整機構１０に設定する。これによ
り、前記アナログ回路から最適なアナログデータが出力
されることになる。ただし、上記本発明にかかる画像入
力装置の構成は、一つの半導体集積回路装置上に集積化
する構成にすることとしてもよいし、または、二つ以上
の半導体集積回路装置で構成することとしてもよい。

【００３７】つぎに、本実施の形態における画像入力装
置の動作概要をフローチャートにしたがって説明する。
図２は、本実施の形態における画像入力装置の動作概要
を示すフローチャートである。まず、画像入力装置が撮
像シーケンスを開始すると（ステップＳ１）、アナログ
演算部２では、画素アレイ部１からの画像データを内部
のアナログメモリに蓄積し、保持する（ステップＳ
２）。この状態で、アナログ演算器２では、画像データ
出力における最適な出力条件を決定するための参照デー
タとして、たとえば、全画素の平均値を出力する（ステ
ップＳ３）。なお、ここでは、説明の便宜上、参照デー
タとして全画素の平均値を用いるが、これに限らず、ア
ナログ演算部２にて演算可能な他のデータを用いること
としてもよい。また、本実施の形態において、参照デー
タの出力時は、オフセット値を‘０’とし、増幅率を１
倍とする。

【００３８】最小データの出力後、画像入力装置は、一
旦待機状態となり、このとき、出力条件演算部７では、
参照データに基づいて、画像データのＡＣ成分を強調す
るための、すなわち、Ａ／Ｄ変換器の入力レンジを最大
限に活用するための、最適な出力条件の算出処理を行
う。具体的にいうと、後述する増幅率調整機構８、出力
値原点調整機構９、およびオフセット量調整機構１０の
設定値を算出する。その後、出力条件演算部７では、各
調整機構のレジスタに対して算出値を設定し（ステップ
Ｓ４）、画像入力装置は、待機状態を解除する（ステッ
プＳ５）。

【００３９】そして、出力条件演算部７にて算出された
出力条件に基づいて、オフセット減算部４および増幅器
５で構成されるアナログ回路では、アナログの画像デー
タ、たとえば、所望の射影データ（メインデータ）を出
力し（ステップＳ６）、さらに、Ａ／Ｄ変換器６では、
アナログデータをディジタルデータに変換して出力す
る。このように、本実施の形態における画像入力装置で
は、複数回の画像スキャンを行うことなく、さらに、最
適な出力条件に基づいて、高速化に対応した画像データ
を出力する。

【００４０】以下、上記画像入力装置における動作の具
体例として、全画素の平均値を前記参照データとして出
力し、この参照データを用いて画像のＡＣ成分を強調可
能な最適な出力条件を設定し、最後にメインデータとし
て射影データを出力する場合について、図面を用いて詳
細に説明する。

【００４１】図３は、図１の画素アレイ１、アナログ演
算部２、およびタイミング制御部３の回路構成を示す図
である。なお、図３は、特願平１０−３６５２５６号に
記載の画像処理装置を示しており、たとえば、図３に示
すアナログ演算部２は、画素データまたは射影データを
記憶するための水平ラインメモリ１１と、すべての画素
データを平均化するためのスイッチアレイ１２と、画素
データの平均値を記憶するための平均値メモリ１３から
構成され、タイミング制御部３は、画素データまたは射
影データを記憶するための制御を行う水平メモリ制御回
路と、記憶された画素データまたは射影データの出力を
制御する水平メモリ走査回路と、平均化に関する制御を
行う平均化回路から構成される。

【００４２】また、１５は画像データ（画素データ、射
影データ）が出力される画像データラインであり、１６
はリセットレベルデータが出力されるリセットデータラ
インであり、１７は差動アンプであり、１８は出力端子
である。ただし、図３における差動アンプ１７は、後述
する図４のアナログ回路（オフセット減算部４、増幅器
５）を簡略化したものであり、詳細は後述する。

【００４３】上記のように構成される画像処理装置（画
素アレイ１、アナログ演算部２、タイミング制御部３）
では、たとえば、画像データを出力する場合、水平メモ
リ制御回路の制御により、水平ラインメモリ１１にその
データを記憶し、一方、全画素の平均値を出力する場合
には、射影演算を行っているときにスイッチアレイ１２
をオンすることにより各射影データを接続し、その演算
結果である平均値を平均値メモリ１３に記憶する。そし
て、水平メモリ走査回路または平均化回路の制御によ
り、出力端子１８から、画像データまたは全画素の平均
値が選択的に出力される。

【００４４】本実施の形態においては、上記選択的な出
力を利用して、たとえば、射影データと全画素の平均値
とを、それぞれ水平ラインメモリ１２および平均値メモ
リに記憶した状態で、まず、全画素の平均値だけを選択
して出力端子１８から出力する（図２、ステップ１〜ス
テップ３に対応）。そして、画像入力装置は、一旦、待
機状態となり、この状態で、後述する方法により、画像
データのＡＣ成分を強調するための最適な出力条件（増
幅率、出力値原点、オフセット量）を演算し、各出力条
件を増幅率調整機構８、出力値原点調整機構９、および
オフセット量調整機構１０に設定した後、射影データを
選択して出力端子１８から出力する（図２、ステップ４
〜ステップ６に対応）。

【００４５】ここで、上記、画像データのＡＣ成分を強
調するための最適な出力条件（増幅率、出力値原点、オ
フセット量）の演算方法を、図面にしたがって詳細に説
明する。図４は、図１に示すアナログ回路（オフセット
減算部４、増幅器５）、増幅率調整機構８、出力値原点
調整機構９、およびオフセット量調整機構１０の構成を
示す図である。

【００４６】図４において、１９は図３の画像データラ
イン１５に対応する画像データ入力端子であり、２０は
図３のリセットデータライン１６に対応するリセットデ
ータ入力端子であり、２１はスイッチを介して画像デー
タの電位が格納される容量であり、２２はスイッチを介
してリセットの電位が格納される容量であり、２３，２
４はそれぞれの値をバッファリングするバッファであ
り、２５は上記アナログ回路および増幅率調整機構８を
備えた差動アンプである。なお、図４に示す出力値原点
調整機構９は、ラダー抵抗とボルテージフォロワ増幅器
によって構成され、オフセット量調整機構１０は、可変
電流源によって構成される。

【００４７】たとえば、出力値原点調整機構９により指
定する電位をＶ_refとし、バッファ２３を介して差動ア
ンプ２５に入力される画像データの電位をＶ_sとし、バ
ッファ２４を介して差動アンプ２５に入力されるリセッ
トデータの電位をＶ_rとし、オフセット量調整機構１０
を考慮しない場合、出力端子１８に出力される電位Ｖ
_outは、下記の（１）式のように表すことができる。Ｖ_out＝Ｖ_ref＋ｋ（Ｖ_r−Ｖ_s）・・・（１）

【００４８】なお、本実施の形態では、リセットレベル
を最大電位とし、入射光によりフォトダイオードの電位
が下がることを前提とする。すなわち、Ｖ_r≧Ｖ_s ・・・（２）が成立する。ただし、容量２１と容量２２の電位の大小
関係が逆になるような場合には、入力端子１９および２
０の位置関係を逆にする構成とする。また、入射光がな
い場合は、Ｖ_s＝Ｖ_r ・・・（３）が成立するため、（１）式から、Ｖ_out＝Ｖ_ref ・・・（４）となる。ここでは、出力値原点がＶ_refとなる。

【００４９】このように、本実施の形態では、リセット
の電位と信号レベル（画像データ）の電位との差を出力
することにより、リセットレベルのばらつきによる画像
ノイズを除去しながら画像データを出力する。具体的に
いうと、本実施の形態では、出力値原点調整機構２６の
ラダー抵抗の位置を変化させることにより、（１）式に
おける電位Ｖ_refを容易に変化させることができること
から、同時に出力値原点の調整が可能となる。また、
（１）式における差動アンプ２５の抵抗比ｋを変化させ
ることにより、容易に増幅率を変化させることも可能で
ある。

【００５０】一方、上記と同様の条件（Ｖ_erf，Ｖ_r，Ｖ
_s）でオフセット量調整機構１０を考慮した場合、出力
端子１８に出力される電位Ｖ_outは、可変電流源からの
電流ΔＩに基づいて、下記の（５）式のように表すこと
ができる。Ｖ_out＝Ｖ_ref＋ｋ（Ｖ_r−Ｖ_s−ΔＩＲ）・・・（５）

【００５１】このように、本実施の形態においては、上
記、出力値原点および増幅率の調整に加えて、さらに、
（Ｖ_r−Ｖ_s）からΔＩＲを差し引くことにより、オフセ
ット量をも調整することが可能となる。また、（Ｖ_r−
Ｖ_s）の最大値をＶ_rangeとした場合、０≦ΔＩＲ＜Ｖ_range ・・・（６）の範囲で、電流ΔＩを変化させられるようにしておけ
ば、さらに、Ａ／Ｄ変換器の入力レンジの全域にわたっ
てオフセット量を調整することが可能となる。

【００５２】なお、オフセット量調整機構１０の具体的
な回路構成としては、たとえば、図５に示すような構成
が考えられる。本実施の形態では、説明の便宜上、オフ
セット値が、０≦ΔＩＲ≦７Ｖ_range／８・・・（７）の８段階で設定可能な場合の構成について示している。
具体的にいうと、オフセット量調整機構１０は、入力段
に（Ｖ_range／８Ｒ）の定常電流源２８と、大きさＷ／
Ｌのトランジスタ２９と、が配置され、さらに、出力段
に大きさＷ／Ｌ、２Ｗ／Ｌ、４Ｗ／Ｌのトランジスタ３
０がそれぞれ配置され、レジスタ３１に設定された値に
より、０〜７Ｗ／Ｌの８段階に、電流値ΔＩを変化させ
ることができる。

【００５３】すなわち、出力端子３２からは、０≦ΔＩ≦７Ｖ_range／８Ｒ・・・（８）の電流が出力されることになる。たとえば、図示のとお
り、レジスタ３１の値を‘０１０’と設定した場合に
は、出力端子３２からは、定常電流源２８の２倍にあた
る（Ｖ_range／４Ｒ）の電流が出力されることになる。
なお、本実施の形態においては、オフセット量調整機構
１０の出力値を８段階としたが、これに限らず、たとえ
ば、出力段のトランジスタおよびレジスタのビット数を
増やすことにより、さらに高精度な調整が可能である。

【００５４】図６は、出力条件演算部７の演算結果をも
ちいて上記図４に示す回路構成に対して最適な出力条件
を設定することにより、画像データのＡＣ成分を強調し
た場合を示す図である。なお、ここでは、Ａ／Ｄ変換器
６の入力レンジが、たとえば、１Ｖ〜３Ｖである場合に
ついて説明する。

【００５５】たとえば、参照データである全画素の平均
値を出力するときは、出力条件として、下記の条件（デ
フォルト値）が出力される。（ａ）増幅率調整機構８の設定値：ｋ＝１倍（ｂ）出力値原点調整機構９の設定値：Ｖ_ref＝１Ｖ（ｃ）オフセット量調整機構１０の設定値：ΔＩＲ＝０

【００５６】このとき、本実施の形態におけるＡ／Ｄ変
換器６には、全画素の平均値として、たとえば、図６の
左側に示すデータ（斜線部）が入力される。ここで示さ
れている入力データの平均値は、Ａ／Ｄ変換レンジ：１
Ｖ〜３Ｖの上半分にあって十分な明るさの画像データに
なっていることから、通常のＡＧＣにおいては、既に適
正な値であるといえる。しかしながら、図示のような弱
いコントラストの画像データに基づいて動作を認識する
ような場合には、ＡＣ成分を高い精度で判別することが
必要となる。

【００５７】そして、このような場合には、通常、ゲイ
ンを上げることによりＡＣ成分を判別する、という手法
がとられるが、たとえば、従来のように、単純にゲイン
を上げる処理を行うと、画像データは、図６の左側に示
すように、Ａ／Ｄ変換器６の入力レンジを超えてしまう
ことになる。

【００５８】そこで、本実施の形態においては、前述の
方法で、下記のように、増幅率、出力値原点、およびオ
フセット量の出力条件を設定することにより、図６の右
側に示すような画像データを、Ａ／Ｄ変換器６に入力す
る。（ａ）増幅率調整機構８の設定値：ｋ＝４倍、または８倍（ｂ）出力値原点調整機構９の設定値：Ｖ_ref＝２Ｖ（ｃ）オフセット量調整機構１０の設定値：ΔＩＲ＝０．５Ｖ

【００５９】これは、図６の左側に示す画像データを、
ＤＣ成分（オフセット量）と、ＡＣ成分（コントラスト
成分）と、に分離し、さらに、ＡＣ成分だけにゲインを
かけることに相当する。これにより、本実施の形態にお
いては、もとの画像データをＡ／Ｄ変換した場合より
も、高いビット精度の画像データを得ることができるよ
うになる。なお、全画素の平均値をもちいて出力条件を
演算した場合における増幅率については、画像データの
分布量が所望の値となるように、予め画像データの状態
を予測して決める必要があるため、最適値に関する不確
定性は残るが、画像の平均値をＡ／Ｄ変換器６の入力レ
ンジの中心にした場合には、ゲインの最適値にロバスト
性が高まる。

【００６０】このように、本実施の形態によれば、参照
データである全画素の平均値をもちいて出力条件、すな
わち、増幅率、出力値原点、およびオフセット量を演算
し、その演算結果を、それぞれ、増幅率調整機構、出力
値原点調整機構、およびオフセット量調整機構に設定す
ることにより、画像データの変化しているＡＣ成分を高
精度に抽出し、その部分だけを強調してＡ／Ｄ変換器に
入力することが可能となる。なお、本実施の形態におい
ては、Ａ／Ｄ変換器６の入力レンジを固定とし、増幅
率、出力値原点、およびオフセット量を変化させる構成
としたが、たとえば、Ａ／Ｄ変換器６のレンジを変化さ
せた場合でも同様の効果が得られる。

【００６１】実施の形態２．図７は、本発明にかかる画
像入力装置の実施の形態２の構成を示す図である。前述
の実施の形態１においては、全画素の平均値（参照デー
タ）を用いて画像データのＡＣ成分だけを強調するよう
な、最適な出力条件を演算するための構成について説明
をおこなった。本実施の形態においては、参照データと
して、画像データの最大値、最小値を用いた場合につい
て説明をおこなう。なお、本実施の形態における図７の
構成は、先に出願された特願平１０−３６５２５６号に
記載の構成に、最小値を検出する回路を追加したもので
ある。

【００６２】図７において、４１は、アレイ状に配置さ
れ、それぞれが光入射の光量に応じた画素データを出力
ライン９に出力する複数の単位画素回路であり、５３
は、複数の単位画素回路における行単位および列単位に
備えられ、各単位画素回路の画素データ、または行単位
および列単位の射影演算結果、を読み出し可能な複数の
水平ラインメモリ単位成分であり、５９は、複数の単位
画素回路における行単位および列単位に備えられ、画素
データの最小値を読み出し可能な複数の最小値出力回路
であり、図示のとおり、行および列を構成する各単位画
素回路４１と、それらに対応する水平ラインメモリ単位
成分５３および最小値出力回路５９が、それぞれ画素デ
ータ出力ライン４９および最小値出力ライン５２に接続
されている。

【００６３】なお、本実施の形態では、アレイ状（ｍ×
ｎ：ｍ、ｎは任意の整数）に配置された複数の単位画素
回路のうち、ある特定の列（単位画素回路４１、水平ラ
インメモリ単位成分５３）に着目したものである。した
がって、図示されていない行、および他の列についても
同様の動作を行うものとする。

【００６４】また、単位画素回路４１において、４２は
光入射により各画素の電荷を蓄積してその光量により出
力電位を変化させるフォトダイオード（ＰＤ）であり、
４３はフォトダイオード４２をリセットするためのＰＤ
リセット用ＭＯＳトランジスタであり、４４はフォトダ
イオード４２の信号電荷をバッファリングするためのバ
ッファリング用ＭＯＳトランジスタであり、４５は画素
データのサンプリングを実行するためのスイッチ用ＭＯ
Ｓトランジスタであり、４６はバッファリング用ＭＯＳ
トランジスタ４４にてバッファリングされた信号電荷が
作るの電位を画素データとして記憶する画素内メモリ容
量であり、４７は画素内メモリ容量４６をリセットする
ためのメモリリセット用ＭＯＳトランジスタであり、４
８は画素内メモリ容量４６と出力ライン４９を接続する
ためのスイッチ用ＭＯＳトランジスタであり、５０は画
素データの最小値を検出するための最小値検出用ＭＯＳ
トランジスタであり、５１は最小値の検出を実行するた
めのスイッチ用ＭＯＳトランジスタである。

【００６５】なお、本実施の形態では、先に説明したよ
うに、ある特定の列に着目しているため、スイッチ用Ｍ
ＯＳトランジスタ４８が１つしか配置されていないが、
実際には、行の出力ラインに対応するスイッチ用ＭＯＳ
トランジスタが、スイッチ用ＭＯＳトランジスタ４８と
並列に配置されている。

【００６６】また、水平ラインメモリ単位成分５３にお
いて、５４は各単位画素回路４１の画素データ、また
は、図示の行の射影演算結果、を記憶するメモリ容量で
あり、５５はメモリ容量５４と出力ライン４９を接続す
るためのスイッチ用ＭＯＳトランジスタであり、５６は
出力ライン４９をリセットするための出力ラインリセッ
ト用ＭＯＳトランジスタであり、５７はメモリ容量５４
の信号値を読み出すための増幅用ＭＯＳトランジスタで
あり、５８は出力端子である。

【００６７】また、最小値出力回路５９において、６０
は出力ライン５２のリセット用ＭＯＳトランジスタであ
り、６１は出力ライン５２と出力端子６２を接続するた
めのスイッチ用ＭＯＳトランジスタである。

【００６８】上記のように構成される画像入力装置は、
たとえば、イメージセンサ上に投影された二次元画像を
出力する処理（一画素分の画素データを順に読み出す処
理）と、その二次元画像を射影演算により圧縮する処理
（斜影演算処理）と、を選択的に実行する機能を持ち、
さらに、画素データの最小値を出力する機能を持つ。

【００６９】以下、本実施の形態における画像入力装置
の動作について説明する。図８および図９は、上記画像
入力装置にて各種演算を行いながら画素データを読み出
すためのパルスパターンを示す図である。なお、以降で
説明する動作では、すべての駆動パルスが全画素に同時
に加えられるものとする。

【００７０】最初に、図８をもちいて、上記画像入力装
置にて各種演算を行いながら画素データを読み出す処理
の一例として、たとえば、射影データおよび全画素の平
均値、または画素データの最小値を出力する動作につい
て説明する。まず、φｃｈｇのパルスによりＰＤ４２を
リセットする。この状態で、光入射により各画素のＰＤ
４２に電荷が蓄積されると、その光量に応じて、バッフ
ァリング用トランジスタ４４のゲートにかかる電圧Ｖ_pd
が変化する。

【００７１】ここで、φｐｒｓｔによりメモリ容量４６
を電源電位にリセット後、スイッチ用ＭＯＳトランジス
タ４５にφｐｓｍｐｌのパルスを加えると、ＰＤ４２の
電位に応じた電位Ｖ_capが各画素のメモリ容量４６に蓄
えられる。そして、φｍｉｎをすべての画素に加える
と、各画素の容量電位Ｖ_capが、最小値検出用ＭＯＳト
ランジスタ５０のゲートを介して、最小値出力ライン５
２と接続するため、すべての電位Ｖ_capの中で最も高い
電位からしきい値電圧を引いた値が、最小値出力ライン
５２、さらには所定の処理で出力端子６２に現れる。Ｐ
Ｄ４２は、電位が高いほど暗い状態を表すため、この出
力は、最小光量の画素データ出力に相当する。

【００７２】つづいて、φｐｄａｔのパルスをスイッチ
用ＭＯＳトランジスタ４８に加えると、各画素の容量電
位Ｖ_capが、画素データ出力ライン４９上にあらあれる
ことになり、たとえば、射影演算結果または全画素の平
均値が、電荷の再配分による平均値Ｖ_dat、およびＶ_mと
して、出力端子６２に出力される。

【００７３】つぎに、図９をもちいて、上記画像入力装
置にて各種演算を行いながら画素データを読み出す処理
の一例として、たとえば、画素データの最大値を出力す
る動作について説明する。まず、φｃｈｇのパルスによ
りＰＤ４２をリセットする。この状態で、光入射により
各画素のＰＤ４２に電荷が蓄積されると、その光量に応
じて、バッファリング用トランジスタ４４のゲートにか
かる電圧Ｖ_pdが変化する。

【００７４】ここで、φｐｄａｔとφｍｄａｔによりメ
モリ容量４６とメモリ容量５４を出力ライン４９に接続
しておく。そして、この状態で、φｐｄａｔとφｍｄａ
ｔのパルスによりメモリ容量４６、出力ライン４９、お
よびメモリ容量５４をすべて電源電位にリセット後、ス
イッチ用ＭＯＳトランジスタ４５にφｐｓｍｐｌのパル
スを加えると、ＰＤ４２の電位に応じた電位Ｖ_pdが、バ
ッファリング用ＭＯＳトランジスタ４４のゲートを介し
て、画素データ出力ライン４９と接続する。そのため、
すべての電位Ｖ_pdの中で最も低い電位からしきい値電圧
分高い電位が、画素データ出力ライン４９およびメモリ
容量５４に現れる。ＰＤ４２は、電位が低いほど明るい
状態を表すため、この出力は、最小光量の画素データ出
力に相当する。

【００７５】このように、本実施の形態においては、図
７に示すような構成により、射影データ、全画素の平均
値、および画素データ最小値、または、画素データの最
大値を、選択的に読み出すことが可能となる。なお、上
記の各種演算は、図１に示す画素アレイ１、アナログ演
算部２、およびタイミング制御部３にて行われる演算に
相当する。また、出力端子５８と６２は、同一の電位レ
ベルとする。また、図８および図９に示す各出力動作に
ついては、一度の蓄積時間の中でシーケンシャルに実行
可能とする。

【００７６】つぎに、上記演算結果をもちいて、図１に
示す増幅率調整機構８、出力値原点調整機構９、および
オフセット量調整機構１０に対して、最適な出力条件を
設定する処理について説明する。なお、ここでは、Ａ／
Ｄ変換器６の入力レンジが、たとえば、１Ｖ〜３Ｖであ
る場合について説明する。

【００７７】図１０は、最適な出力条件を設定すること
により画像データのＡＣ成分を強調した場合を示す図で
ある。たとえば、参照データである全画素の平均値を出
力するときは、出力条件として、下記の条件（デフォル
ト値）が出力される。（ａ）増幅率調整機構８の設定値：ｋ＝１倍（ｂ）出力値原点調整機構９の設定値：Ｖ_ref＝１Ｖ（ｃ）オフセット量調整機構１０の設定値：ΔＩＲ＝０

【００７８】このとき、本実施の形態におけるＡ／Ｄ変
換器６には、全画素の平均値として、たとえば、図６の
左側に示すデータ（斜線部）が入力される。ここで示さ
れている入力値は、入力レンジ：１Ｖ〜３Ｖの範囲内に
あるため、通常のＡＧＣにおいては、既に適正な値であ
るといえる。しかしながら、弱いコントラストの画像デ
ータに基づいて動作を認識するような場合には、ＡＣ成
分を高い精度で判別することが必要となるため、本実施
の形態においては、前述した全画素の平均値、画素デー
タ最小値、および、最大値をもちいて出力条件を演算
し、増幅率、出力値原点、およびオフセット量の演算結
果を設定することにより、図１０に示すような画像デー
タを、Ａ／Ｄ変換器６に入力する。

【００７９】まず、実施の形態１と同様に、以下のよう
に出力値原点およびオフセット量を設定する。これによ
り、画像データのＡＣ成分が、２Ｖを中心に両側に振れ
ることになる。（ｂ）出力値原点調整機構９の設定値：Ｖ_ref＝２Ｖ（ｃ）オフセット量調整機構１０の設定値：ΔＩＲ＝Ｖ_ave

【００８０】つぎに、最適な増幅率ｋを画素データの最
大値Ｖ_max、および最小値Ｖ_minから決定する。本実施の
形態においては、たとえば、画像データのＡＣ成分にお
ける振幅の最適値が、Ａ／Ｄ変換器６の入力レンジの２
／３程度であると考え、最適な増幅率ｋは、（ａ）増幅率調整機構８の設定値：ｋ＝２／（３×ｍａｘ［Ｖ_max−Ｖ_ave，Ｖ_ave−Ｖ_min］）（９）となる。ただし、上記（９）式におけるｍａｘ［Ｖ_max
−Ｖ_ave，Ｖ_ave−Ｖ_min］は、（Ｖ_max−Ｖ_ave）と（Ｖ
_ave−Ｖ_min）のうち、大きい方の値を用いる、という意
味を示す。これにより、画像データのＡＣ成分だけが拡
大され、強調されるような、最適な出力条件が得られ
る。

【００８１】また、この他の方法としては、出力条件
を、たとえば、（ａ）増幅率調整機構８の設定値：ｋ＝２／（Ｖ_max−Ｖ_min）（ｂ）出力値原点調整機構９の設定値：Ｖ_ref＝１Ｖ（Ａ／Ｄ変換レンジの最小値）（ｃ）オフセット量調整機構１０の設定値：ΔＩＲ＝Ｖ_min（データの最低値を差し引くべきオフセット量とする）と設定する方法も考えられる。この方法では、画像デー
タの最小値から最大値の範囲が、そのままＡ／Ｄ変換に
おけるレンジとなる。

【００８２】このように、本実施の形態においては、も
との画像データをＡ／Ｄ変換した場合よりも、高いビッ
ト精度の画像データを得ることができるようになる。す
なわち、本実施の形態によれば、参照データである全画
素の平均値、画素データの最大値および最小値をもちい
て、最適な増幅率、出力値原点、およびオフセット量を
演算し、その演算結果を、それぞれ、増幅率調整機構、
出力値原点調整機構、およびオフセット量調整機構に設
定することにより、画像データの変化しているＡＣ成分
だけを高精度に抽出し、その部分だけを強調してＡ／Ｄ
変換器に入力することが可能となる。

【００８３】なお、本実施の形態においては、Ａ／Ｄ変
換器６の入力レンジを固定とし、増幅率、出力値原点、
およびオフセット量を変化させる構成としたが、たとえ
ば、Ａ／Ｄ変換器６のレンジを変化させた場合でも同様
の効果が得られる。

【００８４】実施の形態３．図１１は、本発明にかかる
画像入力装置の実施の形態３の構成を示す図である。前
述の実施の形態１および２においては、１個または複数
個の参照データを出力して、画像データのＡＣ成分だけ
を強調するような、最適な出力条件を演算するための構
成について説明をおこなった。本実施の形態において
は、参照データとして、射影データや適当な間隔で間引
きした粗い画像データをもちいて、最適な出力条件を演
算し、その演算結果に基づいて二次元画像における最適
なエリアの画像だけを、すなわち、動作のあったエリア
の画像だけを出力することにより、出力データ量を大幅
に削減可能な構成について説明をおこなう。

【００８５】図１１において、７１は画像データを出力
する画素アレイ部であり、７２は画素アレイ部７１から
受け取る二次元の画像データを記憶する２Ｄ画像メモリ
であり、７３は射影演算を行う射影演算部であり、７４
は射影演算部７３から受け取る射影データを記憶する射
影画像メモリであり、７５は各記憶部に記憶されたデー
タを出力する出力部であり、７６はアナログの画像デー
タをディジタル信号に変換するＡ／Ｄ変換器であり、７
７は最適な出力条件を演算する出力条件演算部であり、
７８は画像データの出力タイミングを制御するタイミン
グ制御部である。

【００８６】なお、ここでは、アナログデータの流れを
実線の矢印で、ディジタルデータの流れを白抜きの矢印
で表現する。また、上記本発明にかかる画像入力装置の
構成は、一つの半導体集積回路装置上に集積化する構成
にすることとしてもよいし、または、二つ以上の半導体
集積回路装置で構成することとしてもよい。

【００８７】以下、上記のように構成される画像入力装
置の基本的な動作について説明する。たとえば、画素ア
レイ部７１で得られた二次元の画像データは、タイミン
グ制御部７８の制御により、２D画像メモリ７２に記憶
されるか、または、射影演算部７３による射影演算後に
射影画像メモリ７４に記憶される。そして、各記憶に記
憶されたデータは、出力部７５を介してＡ／Ｄ変換器７
６に送られ、ここで、アナログ信号がディジタル信号に
変換され、変換後の信号が所望の画像データとして出力
される。

【００８８】つぎに、最適な出力条件最適な出力条件を
演算し、その演算結果に基づいて二次元画像における最
適なエリアの画像だけを出力する本実施の形態の動作を
説明する。まず、画像入力装置が撮像シーケンスを開始
すると、画素アレイ部７１では、タイミング制御部７８
の制御により射影演算部７３に対して画像データを出力
し、画像データを受け取った射影演算部７３では、タイ
ミング制御部７８の制御により射影演算を行い、演算結
果を射影画像メモリ７４に格納する。その後、画素アレ
イ部７１からのすべての画像データを２Ｄ画像メモリ７
２に格納する。

【００８９】この状態で、射影画像メモリ７４内の射影
データが参照データとして読み出され、出力条件演算部
７７では、受け取った射影データに基づいて、画像の大
まかな情報を判定する。なお、ここでいう大まかな情報
とは、たとえば、画像の中の明るい部分の大まかな位置
や、大きく動作している部分の情報のことをいう。これ
により、本実施の形態においては、画像データに基づい
て最適な出力条件を演算する場合と比較して、すなわ
ち、２Ｄ画像メモリ７２内のデータに基づいて出力条件
を演算する場合と比較して、大幅に演算量を低減でき
る。

【００９０】そして、本実施の形態においては、上記の
演算により、最適な出力領域（所望の画像だけに対応す
る領域）を決定し、その出力領域をフィードバックする
ことにより、タイミング制御部７８からのアクセスパタ
ーンで、前記出力領域に対応する画像データだけを２Ｄ
画像メモリ７２から読み出す。そして、Ａ／Ｄ変換器７
６にてアナログの画像データをディジタル信号に変換
後、その信号をメインデータとして外部に出力する。

【００９１】これにより、本実施の形態においては、出
力画像データが、最適なエリアに対応する画像データだ
けの出力となるため、２Ｄ画像メモリ７２に記憶された
全領域の画像データを出力する場合と比較して、出力デ
ータ数を大幅に削減させることができる。

【００９２】なお、上記の説明においては、参照データ
として射影データをもちいて、最適な出力領域を決定す
ることにより、出力データ数を大幅に削減させたが、こ
れに限らず、たとえば、参照データとして、適当な間隔
で間引きした粗い画像データをもちいて、上記のように
最適な出力領域を決定することにより、出力データ数を
大幅に削減させることとしてもよい。

【００９３】

【発明の効果】以上、説明したとおり、本発明によれ
ば、たとえば、出力条件演算手段が、参照データである
全画素の平均値をもちいて、出力条件、すなわち、増幅
率、出力値原点、およびオフセット量を演算し、その演
算結果を、それぞれ、増幅率設定手段、出力値原点設定
手段、およびオフセット量設定手段に設定する。これに
より、画像データの変化しているＡＣ成分を高精度に抽
出し、その部分だけを強調してＡ／Ｄ変換器に入力する
ことが可能な画像入力装置を得ることができる、という
効果を奏する。

【００９４】つぎの発明によれば、選択的な出力を利用
して、たとえば、画像データと全画素の平均値とを、そ
れぞれ画像データ記憶手段および平均値記憶手段に記憶
した状態で、まず、全画素の平均値だけを選択し、出力
する。そして、画像入力装置は、一旦、待機状態とな
り、この状態で、画像データのＡＣ成分を強調するため
の最適な出力条件（増幅率、出力値原点、オフセット
量）を演算し、各出力条件を増幅率設定手段、出力値原
点設定手段、およびオフセット量設定手段に設定した
後、画像データを選択し、出力する。これにより、複数
回の画像スキャンを行うことなく、高速化に対応した画
像データを出力することができる、という効果を奏す
る。

【００９５】つぎの発明によれば、出力値原点設定手段
にて内部の可変抵抗の位置を変化させることにより、容
易に出力値原点の調整を行うことができる、という効果
を奏する。

【００９６】つぎの発明によれば、リセットの電位と画
像データの電位との差から、さらにオフセット電圧を差
し引くことにより、容易にオフセット量の調整を行うこ
とができる、という効果を奏する。

【００９７】つぎの発明によれば、レジスタ設定によ
り、オフセット値を複数段階に設定できるため、高精度
なオフセット量の調整を行うことができる、という効果
を奏する。

【００９８】つぎの発明によれば、たとえば、参照デー
タである全画素の平均値、画素データの最大値および最
小値をもちいて、最適な増幅率、出力値原点、およびオ
フセット量を演算し、その演算結果を、それぞれ、増幅
率設定手段、出力値原点設定手段、およびオフセット量
設定手段に設定する。これにより、画像データの変化し
ているＡＣ成分だけを高精度に抽出し、その部分だけを
強調してＡ／Ｄ変換器に入力することが可能な画像入力
装置を得ることができる、という効果を奏する。

【００９９】つぎの発明によれば、たとえば、射影デー
タをもちいた演算により最適な出力領域を決定し、その
出力領域に対応する画像データだけを画素アレイ部から
読み出す。そして、読み出された特定領域のアナログの
画像データをディジタル信号に変換後、その信号をメイ
ンデータとして外部に出力する。これにより、出力画像
データが、最適なエリアに対応する画像データだけの出
力となるため、全領域の画像データを出力する場合と比
較して、出力データ数を大幅に削減させることが可能な
画像入力装置を得ることができる、という効果を奏す
る。

【図面の簡単な説明】

【図１】本発明にかかる画像入力装置の実施の形態１
の構成を示す図である。

【図２】本実施の形態における画像入力装置の動作概
要を示すフローチャートである。

【図３】図１の画素アレイ１、アナログ演算部２、お
よびタイミング制御部３の回路構成を示す図である。

【図４】図１に示すアナログ回路（オフセット減算部
４、増幅器５）、増幅率調整機構８、出力値原点調整機
構９、およびオフセット量調整機構１０の構成を示す図
である。

【図５】オフセット量調整機構１０の回路構成を示す
図である。

【図６】最適な出力条件を設定することにより画像デ
ータのＡＣ成分を強調した場合を示す図である。

【図７】本発明にかかる画像入力装置の実施の形態２
の構成を示す図である。

【図８】本実施の形態の画像入力装置にて各種演算を
行いながら画素データを読み出すためのパルスパターン
を示す図である。

【図９】本実施の形態の画像入力装置にて各種演算を
行いながら画素データを読み出すためのパルスパターン
を示す図である。

【図１０】最適な出力条件を設定することにより画像
データのＡＣ成分を強調した場合を示す図である。

【図１１】本発明にかかる画像入力装置の実施の形態
３の構成を示す図である。

【図１２】特開平５−６３９７５号公報に記載された
従来の画像入力装置の構成を示す図である。

【図１３】図１２とは異なる従来の画像入力装置の構
成を示す図である。

【符号の説明】

１画素アレイ部、２アナログ演算部、３タイミン
グ制御部、４オフセット減算部、５増幅器、６Ａ
／Ｄ変換器、７出力力条件演算部、８増幅率調整機
構、９出力値原点調整機構、１０オフセット量調整
機構、１１水平ラインメモリ、１２スイッチアレ
イ、１３平均値メモリ、１５画像データライン、１
６リセットデータライン、１７，２５差動アンプ、
１８，３２出力端子、１９，２０入力端子、２１，２
２容量、２３，２４バッファ、２８定常電流源、
２９，３０トランジスタ、３１レジスタ、４１単
位画素回路、５０最小値検出用ＭＯＳトランジスタ、
５１スイッチ用ＭＯＳトランジスタ、５２最小値出
力ライン、５３水平ラインメモリ単位成分、５９最小
値出力回路、６０リセット用ＭＯＳトランジスタ、６
１スイッチ用ＭＯＳトランジスタ、６２出力端子、
７１画素アレイ部、７２２Ｄ画像メモリ、７３射
影演算部、７４射影画像メモリ、７５出力部、７６
Ａ／Ｄ変換器、７７出力条件演算部、７８タイミ
ング制御部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者長渕洋二東京都千代田区丸の内二丁目２番３号三菱電機株式会社内Ｆターム(参考） 5C021 PA17 PA85 PA92 XA13 5C022 AA00 AB19 AC42 AC69

Claims

【特許請求の範囲】

【請求項１】画素アレイ部から出力されるアナログ信
号を増幅する増幅率設定手段をもちいて、Ａ／Ｄ変換に
おける入力範囲を最大限に利用可能な画像処理装置にお
いて、前記アナログ信号のＡＣ成分を強調可能な出力条件とし
て、前記増幅率、アナログ信号出力の原点、およびオフ
セット量を演算する出力条件演算手段と、前記アナログ信号出力の原点を設定する出力値原点設定
手段と、前記オフセット量を設定するオフセット量設定手段と、を備えることを特徴とする画像入力装置。
【請求項２】前記アナログ信号で表現された画像デー
タを記憶する画像データ記憶手段と、前記アナログ信号で表現された全画素の平均値を記憶す
る平均値記憶手段と、前記各記憶手段を選択的に出力する制御手段と、を備え、並列に演算された前記画像データと前記平均値がそれぞ
れに対応する記憶手段に記憶された状態で、前記制御手
段が、該平均値だけを選択出力し、その後、前記出力条
件演算手段が、該平均値に基づいて前記出力条件を演算
し、その演算結果を各設定手段に設定した段階で、再
度、前記制御手段が、ＡＣ成分が強調された画像データ
をＡ／Ｄ変換器に入力することを特徴とする請求項１に
記載の画像入力装置。
【請求項３】前記出力値原点設定手段は、可変抵抗と
ボルテージフォロワ増幅器とを備え、抵抗値を変化させ
ることにより出力値原点を任意に変更可能とすることを
特徴とする請求項１または２に記載の画像入力装置。
【請求項４】前記オフセット量設定手段は、オフセッ
ト量を調整可能な可変電流源を備え、前記アナログ信号
から、前記可変電流源の出力する電流量に応じたオフセ
ット電圧（ＤＣ成分）を差し引くことを特徴とする請求
項３に記載の画像入力装置。
【請求項５】前記オフセット量の調整は、光電変換素
子とモノシリックに形成されたレジスタの内容を書き換
えることにより実現することを特徴とする請求項４に記
載の画像入力装置。
【請求項６】前記アナログ信号で表現された画像デー
タ、全画素の平均値、または画素の最大値を選択的に出
力する画像データ出力手段と、前記アナログ信号で表現された画素の最小値を出力する
平均値出力手段と、前記各記憶手段を制御する制御手段と、を備え、前記制御手段が、前記平均値、最小値、および最大値を
選択出力し、その後、前記出力条件演算手段が、該平均
値、最小値、および最大値に基づいて前記出力条件を演
算し、その演算結果を各設定手段に設定した段階で、前
記制御手段が、ＡＣ成分が強調された画像データをＡ／
Ｄ変換器に入力することを特徴とする請求項１に記載の
画像入力装置。
【請求項７】画素アレイ部からの画像データを用いて
射影演算を行い、その射影演算結果に基づいて、画像の
中の明るい部分の大まかな位置や、大きく動作している
部分の情報を抽出し、これらの情報により決定される出
力領域に対応する画像データだけをＡ／Ｄ変換器に入力
し、アナログの画像データをディジタル信号に変換して
出力することを特徴とする画像入力装置。