JP2001057408A - Power module and manufacture thereof - Google Patents

Power module and manufacture thereof

Info

Publication number
JP2001057408A
JP2001057408A JP2000169388A JP2000169388A JP2001057408A JP 2001057408 A JP2001057408 A JP 2001057408A JP 2000169388 A JP2000169388 A JP 2000169388A JP 2000169388 A JP2000169388 A JP 2000169388A JP 2001057408 A JP2001057408 A JP 2001057408A
Authority
JP
Japan
Prior art keywords
power module
insulator layer
module according
thermosetting resin
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000169388A
Other languages
Japanese (ja)
Other versions
JP4421081B2 (en
JP2001057408A5 (en
Inventor
Seiichi Nakatani
誠一 中谷
Koichi Hirano
浩一 平野
Mitsuhiro Matsuo
光洋 松尾
Hiroyuki Handa
浩之 半田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000169388A priority Critical patent/JP4421081B2/en
Publication of JP2001057408A publication Critical patent/JP2001057408A/en
Publication of JP2001057408A5 publication Critical patent/JP2001057408A5/ja
Application granted granted Critical
Publication of JP4421081B2 publication Critical patent/JP4421081B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

PROBLEM TO BE SOLVED: To provide a power module which is excellent in radiation and suitable for high-density miniaturization and manufacture thereof. SOLUTION: There are provided an insulator layer 104, leads 102 formed in a surface of the insulator layer 104, a semiconductor chip 101 electrically connected with the leads 102, and a heat sink 105 formed on the rear surface of the insulator layer 104. The insulator layer 104 contains 70-95 weight parts of inorganic filler and 5-30 weight parts of thermosetting resin composition. The semiconductor chip 101 is sealed in the insulator layer 104 and mounted on the insulator layer side surface of the leads 102 by flip chip bonding.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップを実
装したパワーモジュールおよびその製造方法に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power module having a semiconductor chip mounted thereon and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、電子機器の高性能化、小型化の要
求に伴い、パワーエレクトロニクス分野の電源回路につ
いても小型化、省エネルギー化が望まれている。そのた
め、パワーモジュールの放熱構造が重要な課題となって
いる。
2. Description of the Related Art In recent years, along with demands for higher performance and smaller size of electronic equipment, power supply circuits in the field of power electronics have also been desired to be reduced in size and energy saving. Therefore, the heat dissipation structure of the power module is an important issue.

【0003】パワーモジュールの放熱性を改善する方法
としては、熱伝導性が良好な基板を使用し、半導体チッ
プをこの基板上に、半導体チップの背面(デバイス形成
面とは反対の面)を基板表面に接触させて実装すること
により、基板からの放熱を図る方法が提案されている。
As a method for improving the heat dissipation of a power module, a substrate having good thermal conductivity is used, and a semiconductor chip is placed on this substrate, and the back surface of the semiconductor chip (the surface opposite to the device formation surface) is placed on the substrate. There has been proposed a method of dissipating heat from a substrate by mounting it in contact with a surface.

【0004】このような方法としては、例えば、アルミ
ニウムなどの金属板表面に絶縁体層を介して配線パター
ンを形成した、金属ベース基板を使用する方法が提案さ
れている。また、酸化アルミニウム、窒化アルミニウム
などのセラミック板表面に銅板を接合した基板を使用す
る方法が提案されている。
As such a method, for example, a method using a metal base substrate in which a wiring pattern is formed on the surface of a metal plate of aluminum or the like via an insulating layer has been proposed. Further, a method using a substrate in which a copper plate is joined to the surface of a ceramic plate such as aluminum oxide or aluminum nitride has been proposed.

【0005】また、熱可塑性樹脂に無機フィラーを分散
させた基板表面にリードを形成し、これに半導体チップ
を実装する方法が提案されている。しかし、この基板
は、熱可塑性樹脂と無機フィラーとを溶融混練してこれ
を射出成形することにより作製されるため、無機フィラ
ーを高濃度に充填することが困難であり、熱伝導性の向
上には限界がある。
Further, a method has been proposed in which leads are formed on the surface of a substrate in which an inorganic filler is dispersed in a thermoplastic resin, and a semiconductor chip is mounted thereon. However, since this substrate is manufactured by melt-kneading a thermoplastic resin and an inorganic filler and injection-molding the same, it is difficult to fill the inorganic filler at a high concentration, and to improve the thermal conductivity. Has limitations.

【0006】また、熱硬化性樹脂組成物に無機フィラー
を分散させた基板表面にリードを形成し、これに半導体
チップを実装する方法が提案されている(特開平9−2
70005号公報)。この基板は、熱硬化性樹脂および
無機フィラーを含む未硬化状態で可撓性を有するシート
と、リードフレームとを積層した後、前記シートを硬化
することにより作製され、無機フィラーを高濃度に充填
することが可能であり、良好な熱伝導性を実現してい
る。
Further, a method has been proposed in which leads are formed on a substrate surface in which an inorganic filler is dispersed in a thermosetting resin composition, and a semiconductor chip is mounted thereon (Japanese Patent Laid-Open No. 9-2).
70005). This substrate is manufactured by laminating a sheet having flexibility in an uncured state including a thermosetting resin and an inorganic filler, and a lead frame, and then curing the sheet to fill the inorganic filler at a high concentration. And achieves good thermal conductivity.

【0007】[0007]

【発明が解決しようとする課題】信号回路分野における
半導体チップの実装方法としては、フリップチップボン
ディングまたはワイヤボンディングが採用されている。
フリップチップボンディングは、半導体チップを、基板
表面と半導体チップ表面(素子形成面)とが対向するよ
うに実装する、すなわちフェースダウンで実装するもの
であり、ワイヤボンディングよりも高密度の実装が可能
である。
As a method of mounting a semiconductor chip in the field of signal circuits, flip chip bonding or wire bonding has been adopted.
Flip chip bonding is a method in which a semiconductor chip is mounted such that the substrate surface and the semiconductor chip surface (element formation surface) face each other, that is, the semiconductor chip is mounted face down, and can be mounted at a higher density than wire bonding. is there.

【0008】しかしながら、電源回路分野においては、
半導体チップ背面からの放熱が必要とされる。そのた
め、従来のパワーモジュールにおいては、基板からの放
熱を図るために、基板表面と半導体チップ裏面とを接触
させる必要があった。従って、従来のパワーモジュール
では、フリップチップボンディングを採用した場合は放
熱性の改善が期待できなかった。
However, in the power supply circuit field,
Heat dissipation from the back of the semiconductor chip is required. Therefore, in the conventional power module, it is necessary to make the front surface of the substrate and the back surface of the semiconductor chip contact each other in order to release heat from the substrate. Therefore, in the conventional power module, when the flip chip bonding is adopted, improvement in heat dissipation cannot be expected.

【0009】そこで、従来のパワーモジュールにおいて
は、半導体チップ背面と基板表面とを接触させるよう
に、半導体チップを基板上に実装する、ワイヤーボンデ
ィングが採用されている。このワイヤーボンディングに
おいては、半導体チップの電極と、基板表面に形成され
たリードとが、金属細線を介して電気的に接続される。
しかし、金属細線の導体抵抗は半導体素子のオン抵抗に
比べて無視できないほど大きいため、半導体チップをワ
イヤーボンディングで実装すると電力損失が増大し、発
熱量が増大する。従って、ワイヤーボンディングを採用
する場合には、基板に対して、更なる放熱性が要求され
るという問題があった。
Therefore, in a conventional power module, wire bonding is employed in which a semiconductor chip is mounted on a substrate so that the back surface of the semiconductor chip and the surface of the substrate are in contact with each other. In this wire bonding, the electrodes of the semiconductor chip and the leads formed on the surface of the substrate are electrically connected via thin metal wires.
However, the conductor resistance of the thin metal wire is so large as to be negligible compared to the on-resistance of the semiconductor element. Therefore, when the semiconductor chip is mounted by wire bonding, the power loss increases, and the heat generation increases. Therefore, when the wire bonding is adopted, there is a problem that the substrate is required to have further heat dissipation.

【0010】本発明は、放熱性に優れ、且つ、高密度小
型化に適したパワーモジュールおよびその製造方法を提
供することを目的とする。
An object of the present invention is to provide a power module excellent in heat radiation and suitable for high-density miniaturization and a method for manufacturing the same.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、本発明のパワーモジュールは、無機フィラーおよび
熱硬化性樹脂組成物を含有する絶縁体層と、前記絶縁体
層の表面に形成されたリードと、前記リードの前記絶縁
体層側の面に実装された少なくとも1つの半導体チップ
と、前記絶縁体層の裏面に形成されたヒートシンクとを
備え、前記半導体チップが、フリップチップボンディン
グにより前記リードに実装されており、且つ、前記絶縁
体層内に封止されている。
In order to achieve the above object, a power module according to the present invention comprises an insulator layer containing an inorganic filler and a thermosetting resin composition, and an insulator layer formed on a surface of the insulator layer. A lead, at least one semiconductor chip mounted on a surface of the lead on the insulator layer side, and a heat sink formed on a back surface of the insulator layer, wherein the semiconductor chip is formed by flip-chip bonding. And sealed in the insulator layer.

【0012】このような構成のパワーモジュールにおい
ては、半導体チップが、その背面をヒートシンク側に向
けた状態で、熱伝導性を有する絶縁体層の内部に内蔵さ
れている。そのため、半導体チップ背面から絶縁体層を
介してヒートシンクへと、効率良く放熱することができ
る。加えて、半導体チップを吸湿などから保護すること
ができる。また、半導体チップがフリップチップボンデ
ィングにより実装されるため、ワイヤーボンディングに
よる実装に比べて、半導体チップ−リード間の接続部分
における抵抗ロスの低減および高密度実装が可能であ
る。
[0012] In the power module having such a configuration, the semiconductor chip is built in the insulator layer having thermal conductivity with its back surface facing the heat sink. Therefore, heat can be efficiently radiated from the back surface of the semiconductor chip to the heat sink via the insulator layer. In addition, the semiconductor chip can be protected from moisture absorption and the like. Further, since the semiconductor chip is mounted by flip-chip bonding, resistance loss at a connection portion between the semiconductor chip and the lead can be reduced and high-density mounting can be performed, as compared with mounting by wire bonding.

【0013】前記パワーモジュールにおいては、前記半
導体チップが、前記リード側の面に形成された第1の電
極と、前記ヒートシンク側の面に形成された第2の電極
とを有しており、前記第1の電極がフリップチップボン
ディングにより前記リードと接続されており、前記第2
の電極が、前記絶縁体層内に配置された内部リードを介
して、前記リードと接続されていることが好ましい。厚
み方向に電流が流れるように構成された半導体チップを
用いることにより、大電流化に対応することができるか
らである。
In the power module, the semiconductor chip has a first electrode formed on a surface on the lead side and a second electrode formed on a surface on the heat sink side. A first electrode connected to the lead by flip chip bonding;
Is preferably connected to the lead via an internal lead arranged in the insulator layer. By using a semiconductor chip configured to allow current to flow in the thickness direction, it is possible to cope with an increase in current.

【0014】前記パワーモジュールにおいては、前記絶
縁体層において、前記無機フィラーの割合が70〜95
重量%であり、前記熱硬化性樹脂組成物の割合が5〜3
0重量%であることが好ましい。この好ましい例によれ
ば、絶縁体層の熱伝導性を良好なものとし、放熱性を更
に向上させることができる。また、絶縁体層の熱膨張係
数を半導体と同程度とすることができ、信頼性に優れた
パワーモジュールとすることができる。
In the power module, the ratio of the inorganic filler in the insulator layer may be 70 to 95.
% By weight, and the ratio of the thermosetting resin composition is 5 to 3%.
It is preferably 0% by weight. According to this preferred example, the thermal conductivity of the insulator layer can be improved, and the heat dissipation can be further improved. Further, the thermal expansion coefficient of the insulator layer can be made approximately equal to that of the semiconductor, and a power module having excellent reliability can be obtained.

【0015】また、前記パワーモジュールにおいては、
前記絶縁体層の熱伝導率が、1〜10W/(m・K)の
範囲であることが好ましい。放熱性を更に向上させるこ
とができるからである。
Further, in the power module,
The thermal conductivity of the insulator layer is preferably in the range of 1 to 10 W / (m · K). This is because heat dissipation can be further improved.

【0016】また、前記パワーモジュールにおいては、
前記絶縁体層の熱膨張係数が、8〜20×10-6-1
範囲であることが好ましい。絶縁体層と半導体チップと
の熱膨張係数を同程度とすることにより、熱衝撃などに
対する信頼性に優れたパワーモジュールとすることがで
きるからである。
In the power module,
It is preferable that the thermal expansion coefficient of the insulator layer is in the range of 8 to 20 × 10 −6 K −1 . By making the thermal expansion coefficients of the insulator layer and the semiconductor chip approximately the same, a power module having excellent reliability against thermal shock and the like can be obtained.

【0017】また、前記パワーモジュールにおいては、
前記絶縁体層の弾性率が、20〜50MPaの範囲であ
ることが好ましい。熱衝撃などに対する信頼性に優れた
パワーモジュールとすることができるからである。
In the power module,
Preferably, the elastic modulus of the insulator layer is in the range of 20 to 50 MPa. This is because a power module having excellent reliability against thermal shock and the like can be obtained.

【0018】また、前記パワーモジュールにおいては、
前記リードの前記半導体チップが実装された面とは反対
の面に、電子部品が実装されていることが好ましい。パ
ワーモジュールの更なる高密度小型化を図ることができ
るからである。
In the power module,
It is preferable that an electronic component is mounted on a surface of the lead opposite to a surface on which the semiconductor chip is mounted. This is because further high-density miniaturization of the power module can be achieved.

【0019】また、前記パワーモジュールにおいては、
前記リードが、少なくとも一部を前記絶縁体層表面に露
出させた状態で、前記絶縁体層に埋め込まれていること
が好ましい。リード自体が放熱に寄与するため、放熱効
率を更に向上させることができるからである。また、リ
ードの絶縁体層側とは反対の面に電子部品を実装する場
合に、位置ずれが生じ難いという利点も有する。
In the power module,
It is preferable that the lead is embedded in the insulator layer with at least a part of the lead exposed on the surface of the insulator layer. This is because the lead itself contributes to heat dissipation, so that the heat dissipation efficiency can be further improved. Further, when the electronic component is mounted on the surface of the lead opposite to the insulator layer side, there is an advantage that displacement is hard to occur.

【0020】また、前記パワーモジュールにおいては、
配線層と基板層とが積層してなる回路基板が、前記配線
層の少なくとも一つを前記絶縁体層表面に露出させた状
態で、前記絶縁体層に埋め込まれていることが好まし
い。この好ましい例によれば、電源回路だけでなく、制
御回路や保護回路などの周辺回路をも一体化させること
ができ、更に高密度な実装が可能である。
In the power module,
It is preferable that a circuit board formed by laminating a wiring layer and a substrate layer is embedded in the insulator layer with at least one of the wiring layers exposed on the surface of the insulator layer. According to this preferred example, not only a power supply circuit but also peripheral circuits such as a control circuit and a protection circuit can be integrated, and mounting at a higher density is possible.

【0021】また、前記パワーモジュールにおいては、
前記熱硬化性樹脂組成物が、熱硬化性樹脂、硬化剤およ
び硬化促進剤を含有することが好ましい。
In the power module,
It is preferable that the thermosetting resin composition contains a thermosetting resin, a curing agent, and a curing accelerator.

【0022】この場合、前記熱硬化性樹脂組成物におい
て、熱硬化性樹脂の割合が50〜95重量%と、硬化剤
の割合が4.9〜45重量%と、硬化促進剤の割合が
0.1〜5重量%であることが好ましい。
In this case, in the thermosetting resin composition, the proportion of the thermosetting resin is 50 to 95% by weight, the proportion of the curing agent is 4.9 to 45% by weight, and the proportion of the curing accelerator is 0. It is preferably 0.1 to 5% by weight.

【0023】また、前記パワーモジュールにおいては、
前記熱硬化性樹脂組成物が、エポキシ樹脂、フェノール
樹脂およびシアネート樹脂からなる群より選ばれる少な
くとも一種の熱硬化性樹脂を含有することが好ましい。
これらの熱硬化性樹脂は、耐熱性、電気絶縁性に優れる
からである。
In the power module,
It is preferable that the thermosetting resin composition contains at least one thermosetting resin selected from the group consisting of an epoxy resin, a phenol resin and a cyanate resin.
This is because these thermosetting resins are excellent in heat resistance and electrical insulation.

【0024】また、前記パワーモジュールにおいては、
前記熱硬化性樹脂組成物が、エポキシ樹脂と、ノボラッ
ク樹脂と、イミダゾールとを含有することが好ましい。
特に、臭素化された多官能エポキシ樹脂と、ビスフェノ
ールA型ノボラック樹脂と、イミダゾールとを含有する
ことが好ましい。このような組成物は、耐熱性、電気絶
縁性および難燃性に優れるからである。
In the above power module,
It is preferable that the thermosetting resin composition contains an epoxy resin, a novolak resin, and imidazole.
In particular, it preferably contains a brominated polyfunctional epoxy resin, a bisphenol A type novolak resin, and imidazole. This is because such a composition is excellent in heat resistance, electrical insulation and flame retardancy.

【0025】この場合、前記熱硬化性樹脂組成物におい
て、エポキシ樹脂の割合が60〜80重量%であり、ノ
ボラック樹脂の割合が18〜39.9重量%であり、イ
ミダゾールの割合が0.1〜2重量%であることが好ま
しい。
In this case, in the thermosetting resin composition, the proportion of the epoxy resin is 60 to 80% by weight, the proportion of the novolak resin is 18 to 39.9% by weight, and the proportion of the imidazole is 0.1%. It is preferably about 2% by weight.

【0026】また、前記パワーモジュールにおいては、
前記無機フィラーが、Al23、SiO2、MgO、B
NおよびAlNからなる群より選ばれる少なくとも1種
であることが好ましい。これらの無機フィラーは、絶縁
体層の熱伝導率の向上に特に有効だからである。特に、
AlNおよびBNは、絶縁体層の熱伝導率の向上と、熱
膨張係数の低下に有効である。
In the power module,
The inorganic filler is Al 2 O 3 , SiO 2 , MgO, B
It is preferably at least one selected from the group consisting of N and AlN. This is because these inorganic fillers are particularly effective for improving the thermal conductivity of the insulator layer. In particular,
AlN and BN are effective in improving the thermal conductivity of the insulator layer and reducing the coefficient of thermal expansion.

【0027】また、前記パワーモジュールにおいては、
前記無機フィラーの平均粒子径が、0.1〜100μm
の範囲であることが好ましい。無機フィラーを高密度に
充填できるからである。特に、上記範囲内で異なる平均
粒子径を有する無機フィラーを組み合わせて使用すれ
ば、より高密度に充填することができ、熱伝導度が更に
改善できる。
In the power module,
The average particle diameter of the inorganic filler is 0.1 to 100 μm
Is preferably within the range. This is because the inorganic filler can be filled at a high density. In particular, when inorganic fillers having different average particle diameters within the above range are used in combination, the filler can be filled at a higher density, and the thermal conductivity can be further improved.

【0028】また、前記パワーモジュールにおいては、
前記リードが、銅、アルミニウム、ニッケルおよび鉄か
らなる群より選ばれる少なくとも1種の金属であること
が好ましい。導電率が高く、大電流を流しても抵抗ロス
が少ないからである。特に、銅は、導電性に優れるばか
りでなく、良好な熱伝導性を有しているため、放熱性の
向上に有利である。
In the power module,
It is preferable that the lead is at least one metal selected from the group consisting of copper, aluminum, nickel and iron. This is because the conductivity is high and the resistance loss is small even when a large current flows. In particular, copper is not only excellent in conductivity, but also has good thermal conductivity, which is advantageous in improving heat dissipation.

【0029】また、前記パワーモジュールにおいては、
前記リードの厚みが、0.05〜1.00mmの範囲で
あることが好ましい。大電流に対応できるからである。
In the power module,
It is preferable that the thickness of the lead is in the range of 0.05 to 1.00 mm. This is because a large current can be handled.

【0030】また、前記パワーモジュールにおいては、
前記リードの前記絶縁体層側の面に、ニッケル、錫、半
田および金からなる群より選ばれる少なくとも1種から
なる金属メッキ層が形成されていることが好ましい。絶
縁体層との密着性が良好となり、熱衝撃などの信頼性が
改善されるからである。
In the power module,
It is preferable that a metal plating layer made of at least one selected from the group consisting of nickel, tin, solder and gold is formed on the surface of the lead on the insulator layer side. This is because the adhesion to the insulator layer is improved, and the reliability such as thermal shock is improved.

【0031】また、前記パワーモジュールにおいては、
前記リードの前記絶縁体層側の面が、粗面化されている
ことが好ましい。絶縁体層との密着性が良好となり、熱
衝撃などの信頼性が改善されるからである。
In the power module,
It is preferable that a surface of the lead on the insulator layer side is roughened. This is because the adhesion to the insulator layer is improved, and the reliability such as thermal shock is improved.

【0032】また、前記パワーモジュールにおいては、
前記ヒートシンクが、アルミニウムまたは銅であること
が好ましい。これらの金属は、熱伝導性に優れるからで
ある。特に、銅は、熱伝導性に優れるため、良好な放熱
性を得ることができる。また、アルミニウムは、軽量で
安価に入手できるうえに、加工性に優れるため、ヒート
シンクを複雑な形状として表面積を大きくすることが可
能であり、良好な放熱性が得られる。
In the power module,
Preferably, the heat sink is aluminum or copper. This is because these metals have excellent thermal conductivity. In particular, copper is excellent in heat conductivity, so that good heat dissipation can be obtained. Further, aluminum is lightweight and inexpensive, and has excellent workability. Therefore, it is possible to increase the surface area by forming the heat sink into a complicated shape, and to obtain good heat dissipation.

【0033】また、前記パワーモジュールにおいては、
前記ヒートシンクが、放熱フィンを備えていることが好
ましい。放熱効率を更に改善することができるからであ
る。
In the power module,
It is preferable that the heat sink includes a radiation fin. This is because the heat radiation efficiency can be further improved.

【0034】また、前記パワーモジュールにおいては、
前記ヒートシンクの前記絶縁体層側の面が、粗面化され
ていることが好ましい。絶縁体層との密着性が良好とな
り、熱衝撃などの信頼性が改善されるからである。
In the power module,
Preferably, a surface of the heat sink on the insulator layer side is roughened. This is because the adhesion to the insulator layer is improved, and the reliability such as thermal shock is improved.

【0035】なお、前記半導体チップとしては、例え
ば、シリコン半導体、シリコンカーバイド半導体などの
チップを使用することができる。具体的には、IGBT
(インシュレーテッドゲートバイポーラトランジス
タ)、MOS−FET(メタルオキサイドセミコンダク
ター−フィールドエフェクトトランジスタ)などを使用
することができる。
As the semiconductor chip, for example, a chip such as a silicon semiconductor and a silicon carbide semiconductor can be used. Specifically, IGBT
(Insulated gate bipolar transistor), MOS-FET (metal oxide semiconductor-field effect transistor) and the like can be used.

【0036】前記目的を達成するため、本発明のパワー
モジュールの製造方法は、離型キャリア上にリードを形
成する工程と、前記リード上に半導体チップをフリップ
チップボンディングにより実装する工程と、前記離型キ
ャリア上に、無機フィラーおよび熱硬化性樹脂組成物を
含有する未硬化状態の絶縁体層を、前記リードおよび前
記半導体チップを被覆するように形成する工程と、前記
未硬化状態の絶縁体層上にヒートシンクを積層して積層
体を形成する工程と、前記積層体を加熱して前記絶縁体
層を硬化させる工程と、前記離型キャリアを剥離する工
程とを含むことを特徴とする。
To achieve the above object, a method of manufacturing a power module according to the present invention comprises the steps of: forming a lead on a release carrier; mounting a semiconductor chip on the lead by flip chip bonding; Forming an uncured insulator layer containing an inorganic filler and a thermosetting resin composition on a mold carrier so as to cover the leads and the semiconductor chip; and forming the uncured insulator layer. Forming a laminate by stacking a heat sink thereon; heating the laminate to cure the insulator layer; and peeling off the release carrier.

【0037】このような構成にしたことにより、本発明
のパワーモジュールを効率よく製造することができる。
また、本発明の製造方法においては、リードを離型キャ
リア上に形成するため、微細な配線パターンおよび独立
した配線パターンの形成が可能となり、モジュールの更
なる小型化を図ることができる。
With such a configuration, the power module of the present invention can be manufactured efficiently.
Further, in the manufacturing method of the present invention, since the leads are formed on the release carrier, a fine wiring pattern and an independent wiring pattern can be formed, and the module can be further downsized.

【0038】前記製造方法においては、前記絶縁体層に
おいて、前記無機フィラーの割合が70〜95重量%で
あり、前記熱硬化性樹脂組成物の割合が5〜30重量%
であることが好ましい。絶縁体層の熱伝導性を向上さ
せ、パワーモジュールの放熱性を更に向上できるからで
ある。
In the above manufacturing method, in the insulating layer, the proportion of the inorganic filler is 70 to 95% by weight, and the proportion of the thermosetting resin composition is 5 to 30% by weight.
It is preferable that This is because the thermal conductivity of the insulator layer can be improved, and the heat dissipation of the power module can be further improved.

【0039】また、前記製造方法においては、前記絶縁
体層を形成する工程が、前記無機フィラーおよび前記熱
硬化性樹脂組成物とを含有するペーストを、前記離型キ
ャリア上に塗布する工程であることが好ましい。絶縁体
層において無機フィラーを高濃度に充填することが可能
であり、パワーモジュールの放熱性を更に向上できるか
らである。
In the above-mentioned manufacturing method, the step of forming the insulator layer is a step of applying a paste containing the inorganic filler and the thermosetting resin composition on the release carrier. Is preferred. This is because the insulating layer can be filled with the inorganic filler at a high concentration, and the heat dissipation of the power module can be further improved.

【0040】この場合、前記ペーストの塗布が、スクリ
ーン印刷またはメタルマスク印刷によって実施されるこ
とが好ましい。絶縁体層を、簡易な設備で形成できるか
らである。
In this case, it is preferable that the application of the paste is performed by screen printing or metal mask printing. This is because the insulator layer can be formed with simple equipment.

【0041】また、前記製造方法においては、前記絶縁
体層を形成する工程が、前記無機フィラーおよび前記熱
硬化性樹脂組成物とを含有し、且つ、未硬化状態で可撓
性を有するシートを、前記離型キャリア上に積層する工
程であることが好ましい。絶縁体層において無機フィラ
ーを高濃度に充填することが可能であり、パワーモジュ
ールの放熱性を更に向上できるからである。
In the above-mentioned manufacturing method, the step of forming the insulator layer includes the step of forming a sheet containing the inorganic filler and the thermosetting resin composition and having flexibility in an uncured state. And a step of laminating on the release carrier. This is because the insulating layer can be filled with the inorganic filler at a high concentration, and the heat dissipation of the power module can be further improved.

【0042】また、前記製造方法においては、前記絶縁
体層を形成する工程を実施する間、または、前記絶縁体
層を形成する工程を実施した後であって前記絶縁体層を
硬化させる工程の前に、前記離型キャリア上に形成され
た形成物を真空中に曝すことが好ましい。絶縁耐圧の低
下の原因となる絶縁体層中のボイドを低減できるからで
ある。
Further, in the manufacturing method, during the step of forming the insulator layer, or after the step of forming the insulator layer is performed, and in the step of curing the insulator layer, Prior to this, it is preferable that the formed product formed on the release carrier is exposed to a vacuum. This is because voids in the insulator layer that cause a decrease in dielectric strength can be reduced.

【0043】また、前記製造方法においては、前記離型
キャリアを剥離する工程の後、前記リードの前記絶縁体
層側とは反対の面に、電子部品を実装する工程を含むこ
とが好ましい。パワーモジュールの更なる高密度小型化
を図れるからである。
Preferably, the method further comprises, after the step of removing the release carrier, a step of mounting an electronic component on a surface of the lead opposite to the insulator layer side. This is because a further high-density miniaturization of the power module can be achieved.

【0044】また、前記製造方法においては、前記離型
キャリア上に前記リードを形成した後、配線層と基板層
とが積層してなる回路基板を前記離型キャリア上に配置
し、前記絶縁体層を、前記回路基板を被覆するように形
成することが好ましい。制御回路や保護回路などの周辺
回路を回路基板上に形成することにより、モジュールの
更なる高密度小型化を実現することができるからであ
る。
Further, in the manufacturing method, after the leads are formed on the release carrier, a circuit board formed by laminating a wiring layer and a substrate layer is disposed on the release carrier, Preferably, a layer is formed so as to cover the circuit board. By forming peripheral circuits such as a control circuit and a protection circuit on a circuit board, it is possible to further reduce the size and size of the module.

【0045】また、前記製造方法においては、前記積層
体を加熱する工程において、加熱温度を130〜260
℃の範囲とすることが好ましい。絶縁体層を構成する熱
硬化性樹脂組成物を短時間で硬化できるからである。
In the above-mentioned manufacturing method, in the step of heating the laminate, the heating temperature is set to 130 to 260.
It is preferable to be in the range of ° C. This is because the thermosetting resin composition constituting the insulator layer can be cured in a short time.

【0046】また、前記製造方法においては、前記積層
体を加熱する工程において、前記積層体に19.6MP
a以下の圧力を加えることが好ましい。半導体チップと
リードとの間の間隙に、絶縁体層を構成する熱硬化性樹
脂組成物を容易に充填できるからである。
In the above-mentioned manufacturing method, in the step of heating the laminate, the laminate may have a thickness of 19.6 MPa.
It is preferable to apply a pressure equal to or less than a. This is because the gap between the semiconductor chip and the lead can be easily filled with the thermosetting resin composition constituting the insulator layer.

【0047】また、前記製造方法においては、前記熱硬
化性樹脂組成物が、熱硬化性樹脂、硬化剤および硬化促
進剤を含有することが好ましい。
Further, in the above-mentioned production method, it is preferable that the thermosetting resin composition contains a thermosetting resin, a curing agent and a curing accelerator.

【0048】この場合、前記熱硬化性樹脂組成物におい
て、熱硬化性樹脂の割合が50〜95重量%であり、硬
化剤の割合が4.9〜45重量%であり、硬化促進剤の
割合が0.1〜5重量%であることが好ましい。
In this case, in the thermosetting resin composition, the proportion of the thermosetting resin is 50 to 95% by weight, the proportion of the curing agent is 4.9 to 45% by weight, and the proportion of the curing accelerator is Is preferably 0.1 to 5% by weight.

【0049】また、前記製造方法においては、前記熱硬
化性樹脂組成物が、エポキシ樹脂、フェノール樹脂およ
びシアネート樹脂から選ばれる少なくとも一種の熱硬化
性樹脂を含有することが好ましい。耐熱性、電気絶縁性
に優れるからである。
In the above-mentioned production method, it is preferable that the thermosetting resin composition contains at least one thermosetting resin selected from an epoxy resin, a phenol resin and a cyanate resin. This is because it is excellent in heat resistance and electrical insulation.

【0050】また、前記製造方法においては、前記熱硬
化性樹脂組成物が、室温で液状の熱硬化性樹脂を含有す
ることが好ましい。塗布に適当な粘度を有するペース
ト、または、適度な可撓性を有するシートの作製が容易
だからである。なお、室温とは、通常20℃である。
In the above-mentioned production method, it is preferable that the thermosetting resin composition contains a thermosetting resin which is liquid at room temperature. This is because it is easy to produce a paste having appropriate viscosity for application or a sheet having appropriate flexibility. The room temperature is usually 20 ° C.

【0051】この場合、室温で液体の熱硬化性樹脂は、
ビスフェノールA型エポキシ樹脂、ビスフェノールF型
エポキシ樹脂および液状フェノール樹脂からなる群より
選ばれる少なくとも1種であることが好ましい。耐熱性
に優れた絶縁体層とすることができ、且つ、フリップチ
ップ実装された半導体チップとリードとの間の間隙にも
絶縁体を容易に充填できるからである。
In this case, the thermosetting resin liquid at room temperature is:
It is preferably at least one selected from the group consisting of bisphenol A type epoxy resin, bisphenol F type epoxy resin and liquid phenol resin. This is because an insulator layer having excellent heat resistance can be formed, and the gap between the flip-chip mounted semiconductor chip and the lead can be easily filled with the insulator.

【0052】また、前記製造方法においては、前記無機
フィラーが、Al23、SiO2、MgO、BNおよび
AlNからなる群より選ばれる少なくとも1種であるこ
とが好ましい。絶縁体層の熱伝導率の向上に特に有効だ
からである。
In the above-mentioned manufacturing method, it is preferable that the inorganic filler is at least one selected from the group consisting of Al 2 O 3 , SiO 2 , MgO, BN and AlN. This is because it is particularly effective for improving the thermal conductivity of the insulator layer.

【0053】また、前記製造方法においては、前記無機
フィラーの平均粒子径が、0.1〜100μmの範囲で
あることが好ましい。無機フィラーを高密度に充填でき
るからである。
In the above-mentioned production method, the average particle diameter of the inorganic filler is preferably in the range of 0.1 to 100 μm. This is because the inorganic filler can be filled at a high density.

【0054】また、前記製造方法においては、前記リー
ドが、銅、アルミニウム、ニッケルおよび鉄からなる群
より選ばれる少なくとも1種の金属であることが好まし
い。導電率が高く、抵抗ロスが少ないからである。
In the above-mentioned manufacturing method, it is preferable that the lead is made of at least one metal selected from the group consisting of copper, aluminum, nickel and iron. This is because the conductivity is high and the resistance loss is small.

【0055】また、前記製造方法においては、前記リー
ドの厚みが、0.05〜1.00mmの範囲であること
が好ましい。大電流に対応できるからである。
In the above-mentioned manufacturing method, it is preferable that the thickness of the lead is in the range of 0.05 to 1.00 mm. This is because a large current can be handled.

【0056】また、前記製造方法においては、前記絶縁
体層を形成する工程の前に、前記リードの前記絶縁体層
と接する面に、ニッケル、錫、半田および金からなる群
より選ばれる少なくとも1種の金属メッキ層を形成する
ことが好ましい。絶縁体層との接着強度が改善できるほ
か、半導体チップおよび電子部品実装時の半田濡れ性を
改善できるからである。
In the manufacturing method, before the step of forming the insulator layer, at least one of nickel, tin, solder and gold selected from the group consisting of nickel, tin, solder and gold is provided on the surface of the lead that is in contact with the insulator layer. It is preferable to form a seed metal plating layer. This is because the adhesive strength with the insulator layer can be improved and the solder wettability at the time of mounting the semiconductor chip and the electronic component can be improved.

【0057】また、前記製造方法においては、前記絶縁
体層を形成する工程の前に、前記リードの前記絶縁体層
と接する面を粗面化することが好ましい。絶縁体層との
接着強度を改善できるからである。
In the manufacturing method, it is preferable that a surface of the lead in contact with the insulator layer is roughened before the step of forming the insulator layer. This is because the adhesive strength with the insulator layer can be improved.

【0058】また、前記製造方法においては、前記ヒー
トシンクが、アルミニウムまたは銅であることが好まし
い。更に、前記ヒートシンクが、放熱フィンを備えてい
ることが好ましい。放熱効率が向上するからである。
In the above-mentioned manufacturing method, it is preferable that the heat sink is made of aluminum or copper. Further, it is preferable that the heat sink includes a radiation fin. This is because the heat radiation efficiency is improved.

【0059】また、前記製造方法においては、前記絶縁
体層上に前記ヒートシンクを積層する工程の前に、前記
ヒートシンクの前記絶縁体層と接する面を粗面化するこ
とが好ましい。絶縁体層との接着強度が改善されるから
である。
In the manufacturing method, preferably, before the step of laminating the heat sink on the insulator layer, a surface of the heat sink in contact with the insulator layer is roughened. This is because the adhesive strength with the insulator layer is improved.

【0060】また、前記製造方法において、前記離型キ
ャリアとしては、有機フィルムを使用することが好まし
い。絶縁体層およびリードからの剥離が容易であり、且
つ、低コストだからである。有機フィルムとしては、例
えば、ポリフェニレンオキサイド、ポリイミド、ポリエ
チレン、ポリエチレンテレフタレートおよびアラミドか
らなる群より選ばれる少なくとも1種の有機フィルムが
使用できる。
Further, in the above-mentioned production method, it is preferable to use an organic film as the release carrier. This is because peeling from the insulator layer and the lead is easy and the cost is low. As the organic film, for example, at least one organic film selected from the group consisting of polyphenylene oxide, polyimide, polyethylene, polyethylene terephthalate and aramid can be used.

【0061】また、前記製造方法において、前記離型キ
ャリアとしては、金属箔を使用することが好ましい。金
属箔は熱による寸法変化が少ないため、絶縁体層を硬化
させる工程において寸法変化することを抑制できるから
である。金属箔としては、例えば、銅箔、ニッケル箔お
よびアルミニウム箔からなる群より選ばれる少なくとも
1種の金属箔が使用できる。
In the above-mentioned manufacturing method, it is preferable to use a metal foil as the release carrier. This is because the dimensional change of the metal foil due to heat is small, so that the dimensional change in the step of curing the insulator layer can be suppressed. As the metal foil, for example, at least one metal foil selected from the group consisting of a copper foil, a nickel foil, and an aluminum foil can be used.

【0062】[0062]

【発明の実施の形態】図1は、本発明のパワーモジュー
ルの一例を示す断面図である。このパワーモジュール
は、半導体チップ101を内蔵した絶縁体層104と、
絶縁体層104表面に形成されたリードフレーム102
と、絶縁体層104裏面に形成されたヒートシンク10
5とを有している。半導体チップ101は、表面電極を
有しており、リードフレーム102の絶縁体層側の面に
フリップチップボンディングにより実装されている。す
なわち、半導体チップ101は、表面(デバイス形成
面)をリードフレーム側に、背面(デバイス形成面とは
反対側の面)をヒートシンク側に向けて配置されてお
り、半導体チップ101の表面電極とリードフレーム1
02とが、バンプ103を介して電気的に接続されてい
る。また、絶縁体層104表面には表面実装型電子部品
106が配置されており、リードフレーム102の半導
体チップ側とは反対の面に実装されている。
FIG. 1 is a sectional view showing an example of a power module according to the present invention. This power module includes an insulator layer 104 containing a semiconductor chip 101,
Lead frame 102 formed on surface of insulator layer 104
And a heat sink 10 formed on the back surface of the insulator layer 104.
5 is provided. The semiconductor chip 101 has a surface electrode, and is mounted on the surface of the lead frame 102 on the insulator layer side by flip chip bonding. That is, the semiconductor chip 101 is disposed with the front surface (device forming surface) facing the lead frame and the back surface (the surface opposite to the device forming surface) facing the heat sink. Frame 1
02 is electrically connected via the bump 103. A surface-mounted electronic component 106 is disposed on the surface of the insulator layer 104, and is mounted on the surface of the lead frame 102 opposite to the semiconductor chip side.

【0063】上記パワーモジュールにおいては、絶縁体
層104を構成する絶縁材料が、リードフレーム102
に実装された半導体チップ101を背面から被覆すると
ともに、半導体チップ101とリードフレーム102と
の間の間隙にも充填されている。これにより、半導体チ
ップ101は、絶縁層104内部に埋め込まれ、外気か
ら完全に遮断される。
In the above power module, the insulating material forming the insulator layer 104 is formed of the lead frame 102.
The semiconductor chip 101 mounted on the semiconductor chip 101 is covered from the back, and the gap between the semiconductor chip 101 and the lead frame 102 is also filled. As a result, the semiconductor chip 101 is embedded inside the insulating layer 104 and is completely shut off from the outside air.

【0064】また、絶縁体層104を構成する絶縁材料
は、リードフレーム102間の間隙にも充填されてい
る。これにより、リードフレーム102は、片面(半導
体チップが実装された面とは反対側の面)を外部に露出
させた状態で、絶縁体層104に埋め込まれる。
The gap between the lead frames 102 is filled with the insulating material constituting the insulator layer 104. As a result, the lead frame 102 is embedded in the insulator layer 104 with one surface (the surface opposite to the surface on which the semiconductor chip is mounted) exposed to the outside.

【0065】絶縁体層104は、熱硬化性樹脂組成物に
無機フィラーを分散させた層であり、好ましくは次のよ
うな特性を有する。絶縁体層104の熱伝導率は、1〜
10W/(m・K)、好ましくは3〜10W/(m・
K)、更に好ましくは5〜10W/(m・K)である。
また、絶縁体層104の熱膨脹係数は、8〜20×10
-6-1、好ましくは8〜17×10-6-1、更に好まし
くは8〜13×10-6 -1である。また、弾性率は、2
0〜50MPa、好ましくは20〜40MPa、更に好
ましくは20〜30MPaである。なお、熱伝導率、熱
膨張係数および弾性率などの特性は、絶縁体層104の
組成により調整することができる。
The insulating layer 104 is made of a thermosetting resin composition.
It is a layer in which an inorganic filler is dispersed.
It has such characteristics. The thermal conductivity of the insulator layer 104 is 1 to
10 W / (m · K), preferably 3 to 10 W / (m · K)
K), more preferably 5 to 10 W / (m · K).
The coefficient of thermal expansion of the insulator layer 104 is 8 to 20 × 10
-6K-1, Preferably 8 to 17 × 10-6K-1, Even more preferred
8 to 13 × 10-6K -1It is. The elastic modulus is 2
0 to 50 MPa, preferably 20 to 40 MPa, more preferably
Preferably it is 20 to 30 MPa. In addition, thermal conductivity, heat
The characteristics such as the expansion coefficient and the elastic modulus
It can be adjusted by the composition.

【0066】図2は、本発明に係るパワーモジュールの
別の一例を示す断面図である。このパワーモジュール
は、半導体チップ111を内蔵した絶縁体層114と、
絶縁体層114表面に形成されたリードフレーム112
と、絶縁体層114裏面に形成されたヒートシンク11
5とを備えている。半導体チップ111は、チップの厚
み方向に電流が流れるように構成されており、表面に表
面電極を、背面に背面電極を備えている。半導体チップ
111は、表面をリードフレーム側に、背面をヒートシ
ンク側に向けて配置されている。
FIG. 2 is a sectional view showing another example of the power module according to the present invention. The power module includes an insulator layer 114 containing a semiconductor chip 111,
Lead frame 112 formed on surface of insulator layer 114
And the heat sink 11 formed on the back surface of the insulator layer 114
5 is provided. The semiconductor chip 111 is configured so that a current flows in the thickness direction of the chip, and has a surface electrode on the front surface and a back electrode on the back surface. The semiconductor chip 111 is arranged with the front surface facing the lead frame and the rear surface facing the heat sink.

【0067】半導体チップ111の表面電極は、リード
フレーム112とバンプ113を介して接続、すなわち
フリップチップボンディングにより接続されている。一
方、半導体チップ111の背面電極は、リードフレーム
112と内部リード117を介して接続されている。こ
の内部リード117は、絶縁体層114内に埋め込まれ
ている。
The surface electrodes of the semiconductor chip 111 are connected to the lead frame 112 via bumps 113, that is, connected by flip chip bonding. On the other hand, the back electrode of the semiconductor chip 111 is connected to the lead frame 112 via the internal leads 117. The internal leads 117 are embedded in the insulator layer 114.

【0068】内部リード117としては、例えば、銅、
アルミニウム、ニッケル、鉄などを使用することができ
る。また、その表面には、例えば、ニッケル、錫、半
田、金などの金属メッキ層を形成しておくことが好まし
い。また、内部リード117の厚みは、例えば0.1〜
2.0mm、好ましくは0.4〜1.0mm、更に好ま
しくは0.5〜0.8mmである。
As the internal lead 117, for example, copper,
Aluminum, nickel, iron and the like can be used. It is preferable that a metal plating layer of, for example, nickel, tin, solder, gold, or the like be formed on the surface. The thickness of the internal lead 117 is, for example, 0.1 to
It is 2.0 mm, preferably 0.4 to 1.0 mm, and more preferably 0.5 to 0.8 mm.

【0069】前述したように、半導体チップ111は、
より大きな電流をスイッチングさせるため、その厚み方
向に電流を流す構成をとる。半導体チップ111の背面
電極から電流を取り出すためには、なるべく内部リード
117の電気抵抗を低くし、抵抗ロスを最小限に抑えな
ければならない。内部リード117の厚みは、半導体チ
ップ111の背面電極から取り出される電流の大きさに
よって適宜設定され、例えば、5A程度までの電流であ
れば0.2mm以上、20A程度では0.5mm以上、
40A程度では0.8mm以上である。
As described above, the semiconductor chip 111
In order to switch a larger current, a configuration is adopted in which the current flows in the thickness direction. In order to extract a current from the back electrode of the semiconductor chip 111, the electrical resistance of the internal lead 117 must be reduced as much as possible to minimize the resistance loss. The thickness of the internal lead 117 is appropriately set according to the magnitude of the current taken out from the back electrode of the semiconductor chip 111. For example, the current is up to about 5A and is 0.2 mm or more, and about 20A is 0.5 mm or more.
At about 40A, it is 0.8 mm or more.

【0070】なお、図2に示すパワーモジュールは、半
導体チップの背面電極が内部リードによりリードフレー
ムに接続されていること以外は、図1のパワーモジュー
ルとと同様である。
The power module shown in FIG. 2 is the same as the power module shown in FIG. 1 except that the back electrode of the semiconductor chip is connected to the lead frame by the internal leads.

【0071】図3は、本発明に係るパワーモジュールの
別の一例を示す断面図である。図3に示すパワーモジュ
ールは、半導体チップ201を内蔵した絶縁体層204
と、絶縁体層204表面に形成されたリードフレーム2
02と、絶縁体層204裏面に形成されたヒートシンク
205とを備え、更に、絶縁体層204表面に埋設され
た回路基板207を備えている。
FIG. 3 is a sectional view showing another example of the power module according to the present invention. The power module shown in FIG. 3 has an insulator layer 204 in which a semiconductor chip 201 is built.
And the lead frame 2 formed on the surface of the insulator layer 204
02, a heat sink 205 formed on the back surface of the insulator layer 204, and a circuit board 207 buried on the surface of the insulator layer 204.

【0072】絶縁体層204を構成する絶縁材料は、リ
ードフレーム202と回路基板207との間の間隙にも
充填されており、これにより、回路基板207は、片面
を外部に露出させて絶縁体層204の表面に埋め込まれ
ることとなる。
The insulating material constituting the insulator layer 204 is also filled in the gap between the lead frame 202 and the circuit board 207, so that the circuit board 207 has one side exposed to the outside and It will be embedded in the surface of the layer 204.

【0073】回路基板207は、絶縁性基板207a
に、配線パターンを構成する導体層207bが積層した
ものである。絶縁性基板207aとしては、例えば、ガ
ラス織布にエポキシ樹脂を含浸したガラス−エポキシ基
板、紙にフェノール樹脂を含浸した紙−フェノール基板
などを使用することができる。また、導体層207bと
しては、例えば、銅、アルミニウムなどを使用すること
ができる。なお、回路基板207は、図3に示すような
両面配線基板に限定されるものではなく、更に多層の配
線基板であってもよい。
The circuit board 207 is an insulating substrate 207a.
And a conductor layer 207b constituting a wiring pattern. As the insulating substrate 207a, for example, a glass-epoxy substrate in which a glass woven fabric is impregnated with an epoxy resin, a paper-phenol substrate in which paper is impregnated with a phenol resin, or the like can be used. Further, as the conductor layer 207b, for example, copper, aluminum, or the like can be used. The circuit board 207 is not limited to a double-sided wiring board as shown in FIG. 3, but may be a multilayer wiring board.

【0074】なお、図3に示すパワーモジュールは、回
路基板207を備えていること以外は、図1のパワーモ
ジュールと同様である。
The power module shown in FIG. 3 is the same as the power module shown in FIG. 1 except that it has a circuit board 207.

【0075】本発明のパワーモジュールは、例えば、次
に説明するような方法で製造することができる。図4
(a)〜図4(f)は、図1に示すパワーモジュールの
製造方法の一例を説明するための工程図である。
The power module of the present invention can be manufactured, for example, by the following method. FIG.
4A to 4F are process diagrams for explaining an example of a method for manufacturing the power module shown in FIG.

【0076】まず、離型キャリア301表面に、リード
フレーム302を形成する(図4(a))。
First, a lead frame 302 is formed on the surface of the release carrier 301 (FIG. 4A).

【0077】リードフレーム302としては、例えば、
銅、アルミニウム、ニッケルおよび鉄などの金属箔を使
用することができる。また、リードフレーム302表面
には、例えば、ニッケル、錫、半田および金などの金属
メッキによる酸化防止処理を施すことが好ましい。
As the lead frame 302, for example,
Metal foils such as copper, aluminum, nickel and iron can be used. Further, it is preferable that the surface of the lead frame 302 is subjected to an antioxidation treatment by metal plating such as nickel, tin, solder and gold.

【0078】更に、リードフレーム302表面には、粗
面化処理を施すことが好ましい。粗面化処理方法として
は、化学的処理方法および物理的処理方法のいずれも採
用可能である。化学的処理方法としては、例えば、塩化
鉄、塩化銅などの水溶液中にリードフレームを浸漬して
エッチングする方法が挙げられる。また、物理的処理方
法としては、例えば、酸化アルミニウムなどの粉末を圧
縮空気とともにリードフレーム表面に吹き付ける方法が
挙げられる。
Further, it is preferable that the surface of the lead frame 302 be subjected to a surface roughening treatment. As the surface roughening method, any of a chemical treatment method and a physical treatment method can be adopted. As a chemical treatment method, for example, a method of immersing a lead frame in an aqueous solution of iron chloride, copper chloride or the like and etching the lead frame can be mentioned. Further, as a physical treatment method, for example, a method of blowing a powder of aluminum oxide or the like onto a lead frame surface together with compressed air can be cited.

【0079】リードフレーム表面を粗面化することによ
り、絶縁体層との接着が大きく改善される。これは、粗
面化により表面積が増大し、アンカー効果により接着強
度が増すことによる。絶縁体層との接着が改善される結
果、ヒートサイクルなどの熱衝撃に対する信頼性が大幅
に向上する。このような効果が効率良く得られることか
ら、粗面化処理方法としては、前述したような物理的処
理方法を採用することが好ましい。
By roughening the surface of the lead frame, the adhesion to the insulator layer is greatly improved. This is because the surface area is increased by the roughening, and the bonding strength is increased by the anchor effect. As a result of the improved adhesion with the insulator layer, the reliability against thermal shock such as a heat cycle is greatly improved. Since such effects can be obtained efficiently, it is preferable to employ the above-described physical treatment method as the surface roughening treatment method.

【0080】また、リードフレームの粗面化において
は、粗面化の程度を表すRzが、2〜20μmの範囲で
あることが好ましく、2〜5μmであることが更に好ま
しい。ここで、Rzとは、粗面のプロファイルにおい
て、最も高い山から5番目の高さの山までの山の高さの
平均値と、最も深い谷から5番目に深い谷までの谷の深
さの平均値との差であり、Rzが大きいほど、粗い面で
あると言える。
Further, in the surface roughening of the lead frame, Rz representing the degree of surface roughening is preferably in the range of 2 to 20 μm, more preferably 2 to 5 μm. Here, Rz is the average value of the heights of the peaks from the highest peak to the fifth height in the profile of the rough surface, and the depth of the valley from the deepest valley to the fifth deepest valley. , And it can be said that the larger the Rz, the rougher the surface.

【0081】離型キャリア301として有機フィルムを
使用する場合、リードフレーム302の形成方法として
は、有機フィルム上に接着剤を塗布した後、その塗布面
に金属箔を積層し、これをフォトリソグラフィーおよび
エッチングによりパターニングする方法が採用できる。
接着剤としては、ゴム系接着剤などのタック性を有する
ものを使用することが好ましい。
When an organic film is used as the release carrier 301, the lead frame 302 is formed by applying an adhesive on the organic film, laminating a metal foil on the applied surface, and applying photolithography and A method of patterning by etching can be adopted.
It is preferable to use an adhesive having tackiness such as a rubber adhesive.

【0082】また、離型キャリア301として金属箔を
使用する場合、リードフレーム302の形成方法として
は、離型キャリアである金属箔上に接着剤を塗布し、そ
の塗布面にリードフレームとなる金属箔を積層し、これ
をフォトリソグラフィーおよびエッチングによりパター
ニングする方法を採用することができる。また、離型キ
ャリアである金属箔上に電解メッキ法などで金属層を形
成し、この金属層をリードフレーム302としてもよ
い。後者の方法によれば、リードフレーム表面におい
て、離型キャリア剥離後に接着剤が残存するおそれがな
く、清浄な表面を得ることができる。また、剥離工程も
容易である。
When a metal foil is used as the release carrier 301, the lead frame 302 may be formed by applying an adhesive onto a metal foil as a release carrier and applying a metal to be a lead frame on a surface to which the adhesive is applied. A method of stacking foils and patterning them by photolithography and etching can be employed. Further, a metal layer may be formed on a metal foil as a release carrier by an electrolytic plating method or the like, and this metal layer may be used as the lead frame 302. According to the latter method, there is no possibility that the adhesive remains on the lead frame surface after the release carrier is peeled off, and a clean surface can be obtained. Also, the peeling step is easy.

【0083】次に、リードフレーム302の所定の位置
に、半導体チップ303を実装する(図4(b))。こ
の工程は、フリップチップ実装により実施される。ま
ず、半導体チップ303の電極表面にバンプ304を形
成し、更にバンプ304表面に半田を形成する。次に、
この半導体チップ303をリードフレーム302上にフ
ェースダウンで搭載し、その状態で半田をリフローさ
せ、バンプ304とリードフレーム302とを接合す
る。または、半導体チップ303の電極表面にバンプ3
04を形成した後、この半導体チップ303をリードフ
レーム302上にフェースダウンで搭載し、その状態で
加熱加圧または超音波印加を実施して、バンプ304と
リードフレーム302とを直接接合してもよい。
Next, the semiconductor chip 303 is mounted at a predetermined position on the lead frame 302 (FIG. 4B). This step is performed by flip chip mounting. First, the bump 304 is formed on the surface of the electrode of the semiconductor chip 303, and solder is formed on the surface of the bump 304. next,
The semiconductor chip 303 is mounted face-down on the lead frame 302, and in this state, the solder is reflowed to join the bump 304 and the lead frame 302. Alternatively, a bump 3 may be formed on the surface of the electrode of the semiconductor chip 303.
After the formation of the semiconductor chip 303, the semiconductor chip 303 is mounted face down on the lead frame 302, and in this state, the bump 304 and the lead frame 302 are directly bonded by applying heat and pressure or applying ultrasonic waves. Good.

【0084】次に、リードフレーム302を備えた離型
キャリア301表面に、半導体チップ303を被覆する
ように絶縁体ペースト305を印刷し、未硬化の絶縁体
層を形成する(図4(c))。
Next, an insulating paste 305 is printed on the surface of the release carrier 301 provided with the lead frame 302 so as to cover the semiconductor chip 303 to form an uncured insulating layer (FIG. 4C). ).

【0085】絶縁体ペースト305は、無機フィラーと
熱硬化性樹脂組成物とを含む絶縁材料に、必要に応じて
溶媒を混合することによって調製される。
The insulating paste 305 is prepared by mixing a solvent with an insulating material containing an inorganic filler and a thermosetting resin composition, if necessary.

【0086】絶縁体材料を構成する熱硬化性樹脂組成物
は、熱硬化性樹脂を主成分とし、適宜、硬化剤および硬
化促進剤などの添加物を含有する組成物である。熱硬化
性樹脂としては、エポキシ樹脂、フェノール樹脂および
シアネート樹脂などが使用できる。特に、ビスフェノー
ルA型エポキシ樹脂、ビスフェノールF型エポキシ樹
脂、液状フェノール樹脂などの室温で液体状の熱硬化性
樹脂を単独で、または、室温で固体状の熱硬化性樹脂と
混合して使用することが好ましい。
The thermosetting resin composition constituting the insulator material is a composition containing a thermosetting resin as a main component and appropriately containing additives such as a curing agent and a curing accelerator. As the thermosetting resin, an epoxy resin, a phenol resin, a cyanate resin and the like can be used. In particular, use a thermosetting resin that is liquid at room temperature, such as a bisphenol A epoxy resin, a bisphenol F epoxy resin, or a liquid phenol resin, alone or in combination with a thermosetting resin that is solid at room temperature. Is preferred.

【0087】硬化剤および硬化促進剤は、使用する熱硬
化性樹脂の種類に応じて選択される。例えば、熱硬化性
樹脂としてエポキシ樹脂を使用する場合、硬化剤として
は、脂肪族ポリアミンおよび芳香族ポリアミンなどのア
ミン類、酸無水物類、ノボラックなどのフェノール樹
脂、アミノ樹脂などが挙げられ、硬化促進剤としては、
イミダゾール類、ベンジルジメチルアミンなどのアミン
類が挙げられる。
The curing agent and the curing accelerator are selected according to the type of the thermosetting resin used. For example, when an epoxy resin is used as the thermosetting resin, examples of the curing agent include amines such as aliphatic polyamines and aromatic polyamines, acid anhydrides, phenol resins such as novolak, and amino resins. As an accelerator,
Examples thereof include amines such as imidazoles and benzyldimethylamine.

【0088】また、熱硬化性樹脂組成物全体を100重
量部としたとき、上記各成分の含有量の好ましい範囲は
以下の通りである。室温で固体状の熱硬化性樹脂を0〜
45重量部、室温で液体状の熱硬化性樹脂を5〜50重
量部とし、両者の合計を50〜95重量部、好ましくは
65〜90重量部とする。また、硬化剤は4.9〜45
重量部、好ましくは9.9〜35重量部とする。また、
硬化促進剤は0.1〜5重量部、好ましくは0.5〜
3.5重量部とするのが適当である。
When the total amount of the thermosetting resin composition is 100 parts by weight, the preferred ranges of the contents of the above components are as follows. At room temperature, a solid thermosetting resin
45 parts by weight, the thermosetting resin liquid at room temperature is 5 to 50 parts by weight, and the total of both is 50 to 95 parts by weight, preferably 65 to 90 parts by weight. The curing agent is 4.9 to 45.
Parts by weight, preferably 9.9 to 35 parts by weight. Also,
0.1 to 5 parts by weight, preferably 0.5 to 5 parts by weight of a curing accelerator
It is appropriate to use 3.5 parts by weight.

【0089】無機フィラーとしては、各種の酸化物およ
び窒化物などを使用することができる。例えば、Al2
3、SiO2、MgO、BN、AlNなどが挙げられ
る。また、無機フィラーの平均粒子径は、0.1〜10
0μm、更には7〜12μmであることが好ましい。
As the inorganic filler, various oxides and nitrides can be used. For example, Al 2
O 3 , SiO 2 , MgO, BN, AlN and the like can be mentioned. The average particle diameter of the inorganic filler is 0.1 to 10
It is preferably 0 μm, more preferably 7 to 12 μm.

【0090】絶縁材料における各成分の含有量は、絶縁
材料全体を100重量部としたとき、熱硬化性樹脂組成
物を5〜30重量部、好ましくは7〜15重量部、更に
好ましくは9〜12重量部とし、無機フィラーを70〜
95重量部、好ましくは86〜93重量部、更に好まし
くは89〜93重量部とするのが適当である。
The content of each component in the insulating material is 5 to 30 parts by weight, preferably 7 to 15 parts by weight, more preferably 9 to 10 parts by weight based on 100 parts by weight of the whole insulating material. 12 parts by weight, the inorganic filler is 70 to
It is suitably 95 parts by weight, preferably 86 to 93 parts by weight, more preferably 89 to 93 parts by weight.

【0091】また、絶縁材料は、必要に応じて、カップ
リング剤、分散剤、着色剤、離型剤などの添加剤を含有
していることが好ましい。各種添加剤を含有することに
より、絶縁体層の特性の改善を図ることができるからで
ある。例えば、カップリング剤は、無機フィラーと熱硬
化性樹脂との接着性を改善するため、絶縁耐圧の向上に
有効である。また、分散剤は、無機フィラーの分散性を
改善し、絶縁層内の組成ムラの低減に有効である。ま
た、着色剤は、例えば、カーボン粉末などの黒色の着色
剤であれば、絶縁体層の熱放散性の改善に有効である。
It is preferable that the insulating material contains additives such as a coupling agent, a dispersant, a coloring agent, and a release agent, if necessary. This is because the properties of the insulator layer can be improved by containing various additives. For example, a coupling agent is effective in improving the dielectric strength in order to improve the adhesion between the inorganic filler and the thermosetting resin. Further, the dispersant improves the dispersibility of the inorganic filler and is effective in reducing the composition unevenness in the insulating layer. Further, if the colorant is, for example, a black colorant such as carbon powder, it is effective for improving the heat dissipation of the insulator layer.

【0092】この熱硬化性樹脂組成物および無機フィラ
ーを混練してなる絶縁材料は、塗布に適当な粘度を有す
る場合は、そのまま絶縁体ペースト305として使用す
ることができる。また、絶縁材料の粘度が高い場合は、
後工程で揮発させることが可能な溶媒を混合して、適当
な粘度に調整することができる。溶媒としては、沸点が
熱硬化性樹脂の硬化温度よりも低い溶媒を使用すること
ができる。また、絶縁体ペースト305の粘度は、特に
限定するものではないが、100〜300Pa・s程度
が適当である。
The insulating material obtained by kneading the thermosetting resin composition and the inorganic filler can be used as it is as the insulating paste 305 when it has a viscosity suitable for application. Also, if the viscosity of the insulating material is high,
A suitable solvent can be adjusted by mixing a solvent which can be volatilized in a later step. As the solvent, a solvent having a boiling point lower than the curing temperature of the thermosetting resin can be used. The viscosity of the insulator paste 305 is not particularly limited, but is suitably about 100 to 300 Pa · s.

【0093】絶縁体ペースト305を印刷する方法とし
ては、例えば、メタルマスク印刷法、スクリーン印刷法
などを採用できる。但し、スクリーン印刷法を採用する
場合は、所望層厚が得られるまで繰り返し印刷する必要
がある。また、リードフレーム302間の隙間にも確実
に絶縁体ペースト305を充填し、絶縁体層中のボイド
を低減するため、印刷を真空中で実施するか、または、
印刷後に真空中での熱処理を実施することが好ましい。
As a method of printing the insulator paste 305, for example, a metal mask printing method, a screen printing method, or the like can be adopted. However, when the screen printing method is adopted, it is necessary to repeatedly print until a desired layer thickness is obtained. In addition, in order to reliably fill the gap between the lead frames 302 with the insulating paste 305 and reduce voids in the insulating layer, printing is performed in a vacuum or
It is preferable to perform a heat treatment in a vacuum after printing.

【0094】次に、絶縁体ペースト305にヒートシン
ク306を積層する。その後、これを加熱加圧し、絶縁
体ペースト305を構成する熱硬化性樹脂を硬化させ
て、絶縁体層307とする(図4(d))。この工程に
より、絶縁体層307は、半導体チップ303、リード
フレーム302およびヒートシンク306と一体化され
る。
Next, a heat sink 306 is laminated on the insulator paste 305. Thereafter, this is heated and pressurized, and the thermosetting resin constituting the insulator paste 305 is cured to form an insulator layer 307 (FIG. 4D). By this step, the insulator layer 307 is integrated with the semiconductor chip 303, the lead frame 302, and the heat sink 306.

【0095】ヒートシンク306としては、例えば、ア
ルミニウム板、銅板などを使用することができ、特に、
放熱フィンを備えたものを使用することが好ましい。ま
た、ヒートシンク306の表面には、前述したリードフ
レーム表面の粗面化処理と同様にして、予め粗面化処理
を施すことが好ましい。ヒートシンクの粗面化の程度に
ついては、リードフレームの粗面化と同様である。この
ようなヒートシンクの粗面化により、リードフレームの
粗面化と同様の効果を得ることができる。
As the heat sink 306, for example, an aluminum plate, a copper plate or the like can be used.
It is preferable to use one provided with a radiation fin. Further, it is preferable that the surface of the heat sink 306 is previously subjected to a surface roughening treatment in the same manner as the above-described surface roughening treatment for the lead frame surface. The degree of surface roughening of the heat sink is the same as that of the lead frame. By such a roughening of the heat sink, the same effect as the roughening of the lead frame can be obtained.

【0096】また、加熱加圧するときの温度は、絶縁体
ペースト305を構成する熱硬化性樹脂の硬化温度以上
であればよく、通常130〜260℃、好ましくは17
0〜230℃とする。また、圧力は、通常は19.6M
Pa以下、好ましくは2.94〜14.7MPaが適当
である。
The temperature at the time of heating and pressing may be at least the curing temperature of the thermosetting resin constituting the insulating paste 305, and is usually 130 to 260 ° C., preferably 17 ° C.
0 to 230 ° C. The pressure is usually 19.6M
Pa or less, preferably 2.94 to 14.7 MPa is appropriate.

【0097】次に、離型キャリア301を、リードフレ
ーム302および絶縁体層307から剥離する(図4
(e))。このとき、離型キャリア301に塗布された
接着剤は、離型キャリア301と共にリードフレーム3
02から除去される。
Next, the release carrier 301 is separated from the lead frame 302 and the insulator layer 307 (FIG. 4).
(E)). At this time, the adhesive applied to the release carrier 301 and the release carrier 301 together with the lead frame 3
02 is removed.

【0098】更に、離型キャリア301が除去されたリ
ードフレーム302表面の所望箇所に、表面実装型電子
部品308を実装することにより、パワーモジュールが
作製される(図4(f))。表面実装型電子部品308
の実装方法は、特に限定するものではなく、例えば、表
面実装型電子部品308の電極表面に半田を形成した
後、この表面実装型電子部品308をリードフレーム3
02上に搭載し、その状態で半田をリフローさせること
により実施できる。この場合、半田としては、半田付け
した部分におけるクラックが発生し難いことから、鉛レ
ス半田を使用することが好ましい。また、半田の形成方
法としては、半田レジストを形成する方法、クリーム半
田を印刷する方法などを採用することができる。
Further, a power module is manufactured by mounting the surface mount type electronic component 308 at a desired position on the surface of the lead frame 302 from which the release carrier 301 has been removed (FIG. 4 (f)). Surface mount type electronic component 308
The mounting method is not particularly limited. For example, after solder is formed on the electrode surface of the surface-mounted electronic component 308, the surface-mounted electronic component 308 is connected to the lead frame 3.
02, and solder can be reflowed in that state. In this case, it is preferable to use lead-free solder as the solder because cracks are less likely to occur in the soldered portion. As a method for forming the solder, a method for forming a solder resist, a method for printing cream solder, or the like can be employed.

【0099】なお、上記製造方法によって、図2に示す
ようなパワーモジュールを製造する場合は、図4(b)
の工程において、半導体チップの表面電極とリードフレ
ームとを金属バンプを介して接続した後、半導体チップ
の背面電極とリードフレームとを内部リードを介して接
続する。その後、図4(c)の工程を実施すればよい。
In the case where the power module as shown in FIG. 2 is manufactured by the above manufacturing method, FIG.
In the step, after connecting the front electrode of the semiconductor chip and the lead frame via the metal bump, the back electrode of the semiconductor chip and the lead frame are connected via the internal lead. After that, the step of FIG.

【0100】また、上記製造方法によって、図3に示す
ようなパワーモジュールを製造する場合は、図4(a)
の工程において、離型キャリアの接着剤塗布面に、リー
ドフレームと重なり合わないように回路基板を配置し、
図4(c)の工程において、回路基板をも被覆するよう
に絶縁体ペーストを塗布すればよい。
When the power module as shown in FIG. 3 is manufactured by the above manufacturing method, the power module shown in FIG.
In the step of, the circuit board is arranged on the adhesive applied surface of the release carrier so as not to overlap with the lead frame,
In the step of FIG. 4C, an insulating paste may be applied so as to cover the circuit board.

【0101】また、上記製造方法においては、絶縁体層
形成のための印刷工程と、絶縁体層の硬化工程とを別々
に実施したが、これを一連の工程として連続して行うこ
とも可能である。
In the above-described manufacturing method, the printing step for forming the insulator layer and the curing step for the insulator layer are separately performed. However, these steps may be performed continuously as a series of steps. is there.

【0102】本発明に係るパワーモジュールは、以下に
説明するような方法で製造することもできる。図5
(a)〜図5(f)は、図1に示すパワーモジュールの
製造方法の別の一例を説明するための工程断面図であ
る。
The power module according to the present invention can be manufactured by a method as described below. FIG.
5A to 5F are process cross-sectional views for explaining another example of the method for manufacturing the power module shown in FIG.

【0103】まず、離型キャリア401表面にリードフ
レーム402を形成し(図5(a))、リードフレーム
402の所定の位置に半導体チップ403を実装する
(図5(b))。以上の工程は、図4(a)〜(b)と
同様にして実施できる。
First, a lead frame 402 is formed on the surface of the release carrier 401 (FIG. 5A), and a semiconductor chip 403 is mounted on a predetermined position of the lead frame 402 (FIG. 5B). The above steps can be carried out in the same manner as in FIGS.

【0104】次に、半導体チップ403を実装したリー
ドフレーム402表面に、絶縁体シート405を位置合
わせして積層し、未硬化の絶縁体層を形成する(図5
(c))。
Next, an insulator sheet 405 is aligned and laminated on the surface of the lead frame 402 on which the semiconductor chip 403 is mounted, to form an uncured insulator layer (FIG. 5).
(C)).

【0105】絶縁体シート405は、未硬化状態で可撓
性を有するものである。この絶縁体シート405は、無
機フィラーおよび熱硬化性樹脂組成物を含有する絶縁材
料に、適当な溶媒を混合してスラリーを調整し、このス
ラリーを造膜用離型キャリア表面に造膜した後、前記溶
媒を乾燥することによって作製できる。造膜方法は、特
に限定するものではなく、ドクターブレード法、コータ
ー法、押し出し成形法などを採用できる。また、スラリ
ーの粘度は、特に限定するものではないが、例えばドク
ターブレード方を採用する場合、5〜100Pa・s程
度が適当である。また、乾燥温度は、溶媒の沸点以上で
あって熱硬化性樹脂の硬化温度以下の温度とし、通常は
70〜100℃が適当である。
The insulating sheet 405 has flexibility in an uncured state. This insulator sheet 405 is prepared by mixing a suitable solvent with an insulating material containing an inorganic filler and a thermosetting resin composition to prepare a slurry, and forming the slurry on the surface of a release carrier for film formation. , By drying the solvent. The method for forming the film is not particularly limited, and a doctor blade method, a coater method, an extrusion method, or the like can be employed. Although the viscosity of the slurry is not particularly limited, for example, when a doctor blade is used, a viscosity of about 5 to 100 Pa · s is appropriate. The drying temperature is not lower than the boiling point of the solvent and not higher than the curing temperature of the thermosetting resin.

【0106】なお、絶縁材料としては、図4(c)工程
の説明において記載した絶縁材料と同様のものを使用す
ることができる。また、溶媒としては、例えばメチルエ
チルケトンなどの、沸点が100℃以下のものを使用す
ることが好ましい。また、絶縁材料が、造膜に適当な粘
度を有しており、且つ、溶媒乾燥後のシートが可撓性を
有する場合は、溶媒を添加しなくてもよい。
As the insulating material, the same insulating material as described in the description of the step of FIG. 4C can be used. It is preferable to use a solvent having a boiling point of 100 ° C. or lower, such as methyl ethyl ketone. Further, when the insulating material has an appropriate viscosity for forming a film and the sheet after solvent drying has flexibility, the solvent need not be added.

【0107】次に、絶縁体シート405上にヒートシン
ク406を積層した後、加熱加圧して絶縁体シート40
5を構成する熱硬化性樹脂を硬化させ、絶縁体層407
とする(図5(d))。この工程は、図4(d)の工程
と実質的の同様にして実施することができる。但し、加
熱加圧するときの圧力は、19.6MPa以下、更には
2.94〜14.7MPaとすることが好ましい。これ
により、絶縁体層407は、半導体チップ403、リー
ドフレーム402およびヒートシンク406と接着さ
れ、一体化される。
Next, after the heat sink 406 is laminated on the insulator sheet 405, the heat sink 406 is heated and pressurized to thereby form the insulator sheet 40.
5 is cured to form an insulating layer 407.
(FIG. 5D). This step can be performed substantially in the same manner as the step of FIG. However, the pressure at the time of heating and pressurizing is preferably 19.6 MPa or less, more preferably 2.94 to 14.7 MPa. Thus, the insulator layer 407 is bonded to and integrated with the semiconductor chip 403, the lead frame 402, and the heat sink 406.

【0108】その後、図4(e)および(f)の工程と
同様にして、離型キャリア401の剥離、表面実装型電
子部品408の実装が実施され、パワーモジュールが作
製される(図5(e)および(f))。
Thereafter, in the same manner as in the steps of FIGS. 4E and 4F, the release carrier 401 is peeled off, and the surface mount type electronic component 408 is mounted, whereby a power module is manufactured (FIG. 5 (C)). e) and (f)).

【0109】なお、上記製造方法によって、図2に示す
ようなパワーモジュールを製造する場合は、図5(b)
の工程において、半導体チップの表面電極とリードフレ
ームとを金属バンプを介して接続した後、半導体チップ
の背面電極とリードフレームとを内部リードを介して接
続する。その後、図5(c)の工程を実施すればよい。
In the case where the power module as shown in FIG. 2 is manufactured by the above-described manufacturing method, FIG.
In the step, after connecting the front electrode of the semiconductor chip and the lead frame via the metal bump, the back electrode of the semiconductor chip and the lead frame are connected via the internal lead. After that, the step of FIG. 5C may be performed.

【0110】また、上記製造方法によって、図3に示す
ようなパワーモジュールを製造する場合は、図5(a)
の工程において、離型キャリア401の接着剤塗布面
に、リードフレームと重なり合わないように回路基板を
配置し、図5(c)の工程において、回路基板をも被覆
するように絶縁体シートを積層すればよい。
When the power module as shown in FIG. 3 is manufactured by the above-described manufacturing method, the power module shown in FIG.
In the step, the circuit board is arranged on the adhesive applied surface of the release carrier 401 so as not to overlap with the lead frame, and in the step of FIG. 5C, the insulator sheet is covered so as to cover the circuit board. What is necessary is just to laminate.

【0111】[0111]

【実施例】(実施例1)図1と同様の構造を有するパワ
ーモジュールを、以下の要領で作製した。まず、離型キ
ャリアとして50μm厚のポリフェニレンサルファイド
(PPS)フィルムを使用し、その表面にゴム系接着剤
を10μm厚で塗布した。離型キャリアの接着剤塗布面
に、250μm厚の銅箔をロールラミネート法で接着し
た。更に、銅箔表面にドライフィルムを積層した後、配
線パターンを形成したマスクを介してドライフィルムを
露光し、露光部分以外のドライフィルムを除去するよう
に現像した。次いで、塩化第2鉄溶液中に浸漬して銅箔
の不要部分を除去し、更にドライフィルムを苛性ソーダ
で除去して、リードフレームを形成した。
EXAMPLE (Example 1) A power module having a structure similar to that of FIG. 1 was manufactured in the following manner. First, a 50 μm-thick polyphenylene sulfide (PPS) film was used as a release carrier, and a rubber-based adhesive was applied to the surface of the film at a thickness of 10 μm. A copper foil having a thickness of 250 μm was adhered to the adhesive-coated surface of the release carrier by a roll laminating method. Furthermore, after laminating a dry film on the copper foil surface, the dry film was exposed through a mask having a wiring pattern formed thereon, and developed so as to remove the dry film other than the exposed portions. Next, the copper foil was immersed in a ferric chloride solution to remove unnecessary portions, and the dry film was further removed with caustic soda to form a lead frame.

【0112】次に、リードフレーム上に半導体チップを
フリップチップ実装した。半導体チップとしては、電流
50A仕様のIGBT(松下電子工業社製)を使用し
た。半導体チップの電極に、直径100μm、高さ40
μmのバンプを金メッキ法によって形成し、更にバンプ
に共晶半田を印刷した。半導体チップをリードフレーム
上に配置し、半導体チップを固定した状態で半田リフロ
ー装置にて共晶半田を溶融させ、半導体チップの電極と
リードフレームとを電気的に接続した。
Next, the semiconductor chip was flip-chip mounted on the lead frame. As the semiconductor chip, an IGBT with a current of 50 A (Matsushita Electronics Corporation) was used. The diameter of the semiconductor chip electrode is 100 μm and the height is 40
A μm bump was formed by gold plating, and eutectic solder was printed on the bump. The semiconductor chip was placed on a lead frame, and the eutectic solder was melted with a solder reflow device while the semiconductor chip was fixed, and the electrodes of the semiconductor chip were electrically connected to the lead frame.

【0113】次に、リードフレームおよび半導体チップ
を備えた離型キャリア上に、絶縁体ペーストを印刷して
絶縁体層を形成した。絶縁体ペーストとしては、以下の
組成を有する樹脂組成物を3本ロールにて混練し、粘度
を100Pa・s(25℃)に調整したものを使用し
た。 (1)無機フィラー:Al23(昭和電工社製「AS−
40」(商品名)、球状、平均粒子径12μm)90重
量部 (2)熱硬化性樹脂組成物:エポキシ樹脂組成物(日本
ペルノックス社製「WE−3025(商品名)」、エポ
キシ樹脂50重量%、硬化剤(酸無水物)45重量%お
よび硬化促進剤(イミダゾール)5重量%を含む。)
9.5重量部 (3)添加剤:カーボンブラック(東洋カーボン社製)
0.3重量部、分散剤(第一工業製薬社製「プライサー
フ F−208F(商品名)」)0.2重量部 印刷は、印刷ステージ上にリードフレームをセットし、
所望の印刷部分を開口したSUSメタルマスク(0.7
mm厚)をリードフレームと接触する位置まで重ね、絶
縁体ペーストをメタルマスク上に滴下した後、SUS板
スキージにてマスク開口部に刷り込むことにより実施し
た。更に、メタルマスクを除去した後、真空中で熱処理
し、絶縁体層中のボイドを除去するとともに、絶縁体層
を構成する熱硬化性樹脂を未硬化でタック性を有しない
状態とした。
Next, an insulating paste was printed on a release carrier having a lead frame and a semiconductor chip to form an insulating layer. As the insulator paste, one obtained by kneading a resin composition having the following composition with a three-roll mill and adjusting the viscosity to 100 Pa · s (25 ° C.) was used. (1) Inorganic filler: Al 2 O 3 (“AS-” manufactured by Showa Denko KK)
90 "parts by weight (40) (trade name), spherical, average particle diameter 12 m) (2) Thermosetting resin composition: epoxy resin composition (" WE-3025 (trade name) "manufactured by Nippon Pernox Co., Ltd .; epoxy resin 50 weight %, Curing agent (acid anhydride) 45% by weight and curing accelerator (imidazole) 5% by weight.)
9.5 parts by weight (3) Additive: carbon black (manufactured by Toyo Carbon Co., Ltd.)
0.3 parts by weight, dispersant (Daiichi Kogyo Seiyaku Co., Ltd. “Plysurf F-208F (trade name)”) 0.2 parts by weight For printing, set a lead frame on a printing stage,
SUS metal mask (0.7
(thickness: mm) to a position where it comes into contact with the lead frame, an insulating paste was dropped on a metal mask, and then printed on the mask opening with a SUS plate squeegee. Further, after removing the metal mask, heat treatment was performed in vacuum to remove voids in the insulator layer, and the thermosetting resin constituting the insulator layer was uncured and had no tackiness.

【0114】次に、絶縁体層上にヒートシンクとしてア
ルミニウム板(1.0mm厚)を積層し、温度175
℃、圧力4.9MPaの条件で30分間加熱加圧し、絶
縁体層中の熱硬化性樹脂を硬化させるとともに、絶縁体
層、半導体チップ、リードフレームおよびヒートシンク
を一体化した。加熱加圧後の絶縁体層の厚みは0.63
mmであった。その後、離型キャリアを剥離し、パワー
モジュールを得た。
Next, an aluminum plate (1.0 mm thick) was laminated as a heat sink on the insulator layer, and a temperature of 175
The thermosetting resin in the insulator layer was cured by heating and pressing at 30 ° C. and a pressure of 4.9 MPa for 30 minutes, and the insulator layer, the semiconductor chip, the lead frame and the heat sink were integrated. The thickness of the insulator layer after heating and pressing is 0.63.
mm. Thereafter, the release carrier was peeled off to obtain a power module.

【0115】得られたパワーモジュールの熱伝導性を評
価したところ、0.8℃/Wの熱抵抗値が得られた。な
お、熱抵抗値は、半導体チップに電流を供給し発熱させ
て、ヒートシンク裏面の温度を測定しその測定値より算
出した。
When the thermal conductivity of the obtained power module was evaluated, a thermal resistance value of 0.8 ° C./W was obtained. The thermal resistance was calculated from the measured value by measuring the temperature of the back surface of the heat sink by supplying a current to the semiconductor chip to generate heat.

【0116】また、信頼性の評価として、最高温度が2
60℃で10秒間のリフロー試験を行った。このとき、
絶縁体層とリードフレームとの界面、および、絶縁体層
と半導体チップとの界面に、間隙発生などの異常は認め
られず、強固な密着が得られていることが確認できた。
As for the reliability evaluation, the maximum temperature was 2
A reflow test was performed at 60 ° C. for 10 seconds. At this time,
No abnormality such as generation of a gap was observed at the interface between the insulator layer and the lead frame and the interface between the insulator layer and the semiconductor chip, and it was confirmed that strong adhesion was obtained.

【0117】(実施例2)表1に示す各組成の絶縁体ペ
ーストを、PPSフィルム(75μm厚)上に印刷し乾
燥した後、更に別のPPSフィルムを積層し、熱プレス
により硬化させて板状の絶縁体を作製した。
Example 2 After printing and drying an insulator paste of each composition shown in Table 1 on a PPS film (75 μm thick), another PPS film was laminated and cured by hot pressing. An insulator in the shape of was prepared.

【0118】[0118]

【表1】 [Table 1]

【0119】ここで、エポキシ樹脂組成物としては、ビ
スフェノールF型エポキシ樹脂(油化シェルエポキシ社
製)90重量%、硬化剤としてアミン付加物(味の素社
製「MY−H(商品名)」)3重量%、硬化促進剤とし
てイミダゾール7重量%を含む組成物を使用した。
Here, as the epoxy resin composition, a bisphenol F type epoxy resin (manufactured by Yuka Shell Epoxy Co., Ltd.) 90% by weight, and an amine adduct as a curing agent (“MY-H (trade name)” manufactured by Ajinomoto Co.) A composition containing 3% by weight and 7% by weight of imidazole as a curing accelerator was used.

【0120】また、Al23としては昭和電工社製「A
S−40(商品名)」を、SiO2、MgOおよびBN
としては関東化学社製の試薬を使用した。着色剤として
は東洋カーボン社製のカーボンブラックを、分散剤とし
ては第一工業製薬社製「プライサーフ、F−208F
(商品名)」を、カップリング剤としてはチタネート系
カップリング剤である味の素社製「プレンアクト(商品
名)」を使用した。
As Al 2 O 3 , “A” manufactured by Showa Denko KK
S-40 (trade name) ", SiO 2 , MgO and BN
A reagent manufactured by Kanto Chemical Co. was used. As a coloring agent, carbon black manufactured by Toyo Carbon Co., Ltd., and as a dispersing agent, “Plysurf, F-208F” manufactured by Daiichi Kogyo Seiyaku Co., Ltd.
(Trade name) "and a titanate-based coupling agent" Plenact (trade name) "manufactured by Ajinomoto Co., Inc. was used as the coupling agent.

【0121】作製した板状絶縁体について、弾性率、熱
膨張係数および熱伝導率を測定した。なお、測定方法は
以下の通りである。
The elastic modulus, coefficient of thermal expansion, and thermal conductivity of the manufactured plate-like insulator were measured. In addition, the measuring method is as follows.

【0122】弾性率: JIS C 6481に記載の
方法に準じて測定した。
Elastic modulus: Measured according to the method described in JIS C6481.

【0123】熱膨張係数: 熱分析装置にて試験片(5
mm×5mm、厚み1.0mm)を、5℃/分の割合で
昇温させて厚み方向の熱膨張量を測定し、測定した熱膨
張量を1℃当たりの値に換算し、これを0℃における試
験片の寸法に対する百万分率で表した。測定は40〜1
00℃の温度で行い、前記温度範囲における平均値を求
めて熱膨張係数とした。
Coefficient of thermal expansion: Test pieces (5
(mm × 5 mm, thickness 1.0 mm) was heated at a rate of 5 ° C./min, the amount of thermal expansion in the thickness direction was measured, and the measured amount of thermal expansion was converted to a value per 1 ° C. Expressed in parts per million relative to the dimensions of the test specimen at ° C. Measurement is 40-1
The measurement was performed at a temperature of 00 ° C., and the average value in the above temperature range was determined to be the thermal expansion coefficient.

【0124】熱伝導率: 試験片(5mm×5mm、厚
み1.0mm)の表面を加熱ヒータに接触させ、試験片
の裏面を室温に冷却した放熱フィンに固定した。この状
態で試験片表面を一定電力で加熱し、試験片の表裏面の
温度差を測定し、電力当たりの温度差として熱抵抗値を
算出した。また、熱抵抗値の逆数をとり、熱伝導率を算
出した。
Thermal conductivity: The surface of the test piece (5 mm × 5 mm, thickness 1.0 mm) was brought into contact with a heater, and the back surface of the test piece was fixed to a radiation fin cooled to room temperature. In this state, the surface of the test piece was heated with a constant power, the temperature difference between the front and back surfaces of the test piece was measured, and the thermal resistance value was calculated as the temperature difference per power. In addition, the reciprocal of the thermal resistance was calculated to calculate the thermal conductivity.

【0125】また、表1に示す各組成の絶縁体ペースト
を使用すること以外は、実施例1と実質的に同様の方法
により10種のパワーモジュールを作製した。作製した
パワーモジュールについて、ヒートサイクル試験を行っ
た後、絶縁耐圧を測定した。なお、ヒートサイクル試験
は、パワーモジュールを−55℃の低温条件下で30分
間保持した後、125℃の高温条件下で30分間保持す
るという操作を、1000回繰り返すことにより実施し
た。
Further, ten kinds of power modules were produced in substantially the same manner as in Example 1 except that the insulating pastes having the respective compositions shown in Table 1 were used. After performing a heat cycle test on the manufactured power module, the withstand voltage was measured. The heat cycle test was performed by repeating the operation of holding the power module at a low temperature of −55 ° C. for 30 minutes and then holding it at a high temperature of 125 ° C. for 30 minutes 1000 times.

【0126】各測定結果を、表2に示す。Table 2 shows the measurement results.

【0127】[0127]

【表2】 [Table 2]

【0128】表2に示すように、無機フィラー70〜9
5重量部および熱硬化性樹脂組成物5〜30重量部を含
有する場合(試料番号2〜10)は、熱伝導率に優れる
うえに、弾性率が高く、半導体と同程度の熱膨張係数を
有する絶縁体を得られることが確認できた。また、この
ような絶縁体層を使用したパワーモジュールは、ヒート
サイクル信頼性が良好であることが確認できた。
As shown in Table 2, inorganic fillers 70 to 9
When 5 parts by weight and 5 to 30 parts by weight of the thermosetting resin composition are contained (Sample Nos. 2 to 10), they have excellent thermal conductivity, high elasticity, and a thermal expansion coefficient similar to that of a semiconductor. It was confirmed that an insulator having the same could be obtained. Also, it was confirmed that the power module using such an insulator layer had good heat cycle reliability.

【0129】(実施例3)図1に示す構造を有するパワ
ーモジュールを、以下の要領で作製した。まず、実施例
1と同様にして、離型キャリア上にリードフレームを形
成し、リードフレーム上に半導体チップをフリップチッ
プ実装した。
Example 3 A power module having the structure shown in FIG. 1 was manufactured in the following manner. First, in the same manner as in Example 1, a lead frame was formed on a release carrier, and a semiconductor chip was flip-chip mounted on the lead frame.

【0130】次に、下記の組成を有する樹脂組成物にメ
チルエチルケトン溶剤を加え、アルミナボールを入れた
ポット中で48時間500rpmの速度で回転混合させ
て、スラリーを調製した。なお、メチルエチルケトン溶
剤の添加量は、スラリーの粘度を約20Pa・sに調整
することができる量とした。 (1)無機フィラー:AlN(ダウケミカル社製、平均
粒子径12μm)85重量部 (2)熱硬化性樹脂組成物:シアネート樹脂組成物(旭
チバ社製、「AroCyM−30(商品名)」)14重
量部 (3)添加剤:カーボンブラック(東洋カーボン社製)
0.3重量部、分散剤(第一工業製薬社製「プライサー
フ F−208F(商品名)」)0.2重量部 次に、造膜用離型キャリアとして75μm厚のポリエチ
レンテレフタレート(PET)フィルムを準備し、この
造膜用離型キャリア上に、上記スラリーをドクターブレ
ード法でギャップ(ブレードと造膜用離型キャリアとの
間の距離)を約1.4mmとして造膜した。次に、造膜
シートを100℃の温度で1時間放置し、造膜シート中
のメチルエチルケトン溶剤を乾燥させた。次いで、造膜
用離型キャリアを剥離し、可撓性を有する絶縁体シート
(750μm厚)を得た。
Next, a methyl ethyl ketone solvent was added to the resin composition having the following composition, and the mixture was rotated and mixed at a speed of 500 rpm for 48 hours in a pot containing alumina balls to prepare a slurry. The amount of the methyl ethyl ketone solvent added was such that the viscosity of the slurry could be adjusted to about 20 Pa · s. (1) Inorganic filler: 85 parts by weight of AlN (manufactured by Dow Chemical Company, average particle size: 12 μm) (2) Thermosetting resin composition: cyanate resin composition (AroCyM-30 (trade name) manufactured by Asahi Ciba) ) 14 parts by weight (3) Additive: carbon black (manufactured by Toyo Carbon Co., Ltd.)
0.3 parts by weight, dispersant (Daiichi Kogyo Seiyaku Co., Ltd. “Plysurf F-208F (trade name)”) 0.2 parts by weight Next, a 75 μm-thick polyethylene terephthalate (PET) as a release carrier for film formation A film was prepared, and the slurry was formed on this release carrier for film formation by a doctor blade method with a gap (distance between the blade and the release carrier for film formation) of about 1.4 mm. Next, the film forming sheet was left at a temperature of 100 ° C. for 1 hour, and the methyl ethyl ketone solvent in the film forming sheet was dried. Next, the release carrier for film formation was peeled off to obtain a flexible insulating sheet (750 μm thick).

【0131】次いで、半導体チップを実装したリードフ
レームと、絶縁体シートと、ヒートシンクとしてのアル
ミニウム板とを積層した。この積層体を、温度260
℃、圧力9.8MPaの条件で1時間加熱加圧し、絶縁
体シートの熱硬化性樹脂を硬化させるとともに、絶縁体
層、半導体チップ、リードフレームおよびヒートシンク
を一体化した。その後、離型キャリアを剥離し、パワー
モジュールを得た。
Next, a lead frame on which a semiconductor chip was mounted, an insulator sheet, and an aluminum plate as a heat sink were laminated. This laminate is heated at a temperature of 260
Heating and pressurizing was performed for 1 hour at a temperature of 9.8 MPa and a temperature of 9.8 MPa to cure the thermosetting resin of the insulating sheet and to integrate the insulating layer, the semiconductor chip, the lead frame, and the heat sink. Thereafter, the release carrier was peeled off to obtain a power module.

【0132】得られたパワーモジュールの熱伝導性を評
価したところ、0.75℃/Wの熱抵抗値が得られた。
また、絶縁耐圧を測定したところ、10KV/mm以上
の耐圧が得られた。
When the thermal conductivity of the obtained power module was evaluated, a thermal resistance value of 0.75 ° C./W was obtained.
In addition, when the dielectric strength was measured, a dielectric strength of 10 KV / mm or more was obtained.

【0133】(実施例4)図2と同様の構造を有するパ
ワーモジュールを、次の要領で作製した。まず、離型キ
ャリアとして70μm厚の銅箔を使用し、その表面に電
解銅メッキ法により250μm厚の銅メッキ層を形成し
た。この離型キャリアの銅メッキ層表面にドライフィル
ムを接着した後、配線パターンを形成したマスクを介し
てドライフィルムを露光し、露光部分以外のドライフィ
ルムを除去するように現像した。次いで、塩化第2鉄溶
液中に浸漬して銅メッキ層をエッチング除去し、更にド
ライフィルムを苛性ソーダで除去して、離型キャリア上
に銅メッキ層によるリードフレーム配線パターンを形成
した。
Example 4 A power module having a structure similar to that of FIG. 2 was manufactured in the following manner. First, a copper foil having a thickness of 70 μm was used as a release carrier, and a copper plating layer having a thickness of 250 μm was formed on the surface thereof by electrolytic copper plating. After adhering a dry film to the surface of the copper plating layer of the release carrier, the dry film was exposed through a mask having a wiring pattern formed thereon, and developed to remove the dry film other than the exposed portions. Next, the copper plating layer was immersed in a ferric chloride solution to remove the copper plating layer by etching, and the dry film was further removed with caustic soda to form a lead frame wiring pattern using the copper plating layer on the release carrier.

【0134】次に、リードフレーム上に半導体チップを
フリップチップ実装した。半導体チップとしては、電流
50A仕様のIGBT(松下電子工業社製)を使用し
た。半導体チップの表面電極に、直径100μm、高さ
40μmのバンプを金メッキ法によって形成し、更にバ
ンプに共晶半田を印刷した。半導体チップを、表面電極
がリードフレーム側を向くように、リードフレーム上に
配置した。半導体チップを固定した状態で半田リフロー
装置にて共晶半田を溶融させ、半導体チップの表面電極
とリードフレームとを電気的に接続した。
Next, the semiconductor chip was flip-chip mounted on the lead frame. As the semiconductor chip, an IGBT with a current of 50 A (Matsushita Electronics Corporation) was used. A bump having a diameter of 100 μm and a height of 40 μm was formed on the surface electrode of the semiconductor chip by gold plating, and eutectic solder was printed on the bump. The semiconductor chip was placed on the lead frame such that the surface electrodes faced the lead frame. With the semiconductor chip fixed, the eutectic solder was melted by a solder reflow device, and the surface electrode of the semiconductor chip was electrically connected to the lead frame.

【0135】続いて、前記半導体チップの背面電極とリ
ードフレームとを、内部リードを介して接続した。内部
リードは、銅板を打ち抜き加工した後、その表面に1μ
m厚の金メッキ層を形成することにより作製した。超音
波ボンディング装置により、この内部リードを半導体チ
ップの背面電極およびリードフレームに接着させた。
Subsequently, the back electrode of the semiconductor chip and the lead frame were connected via internal leads. The inner lead is made by punching a copper plate and then
It was produced by forming an m-thick gold plating layer. The internal lead was bonded to the back electrode of the semiconductor chip and the lead frame by an ultrasonic bonding device.

【0136】次に、リードフレームおよび半導体チップ
を備えた離型キャリア上に、絶縁体ペーストを印刷して
絶縁体層を形成した。絶縁体ペーストとしては、実施例
1と同様のものを使用した。次に、絶縁体層上にヒート
シンクとしてアルミニウム板(1.0mm厚)を積層
し、温度175℃、圧力4.9MPaの条件で30分間
加熱加圧し、絶縁体層中の熱硬化性樹脂を硬化させると
ともに、絶縁体層、半導体チップ、リードフレームおよ
びヒートシンクを一体化した。その後、離型キャリアを
剥離し、パワーモジュールを得た。得られたパワーモジ
ュールにおいて、内部リードは絶縁体層内に埋設され、
且つ、絶縁体層の硬化による変形は認められなかった。
Next, an insulating paste was printed on a release carrier having a lead frame and a semiconductor chip to form an insulating layer. The same insulator paste as in Example 1 was used. Next, an aluminum plate (1.0 mm thick) is laminated on the insulator layer as a heat sink, and heated and pressed at a temperature of 175 ° C. and a pressure of 4.9 MPa for 30 minutes to cure the thermosetting resin in the insulator layer. At the same time, the insulator layer, the semiconductor chip, the lead frame and the heat sink were integrated. Thereafter, the release carrier was peeled off to obtain a power module. In the obtained power module, the internal leads are embedded in the insulator layer,
In addition, no deformation due to curing of the insulator layer was observed.

【0137】得られたパワーモジュールの熱伝導性を評
価したところ、0.75℃/Wの熱抵抗値が得られた。
また、信頼性の評価として、最高温度が260℃で10
秒間のリフロー試験を行った。このとき、絶縁体層とリ
ードフレームとの界面、絶縁体層と半導体チップとの界
面、および、絶縁体層と内部リードとの界面に、間隙発
生などの異常は認められず、強固な密着が得られている
ことが確認できた。
When the thermal conductivity of the obtained power module was evaluated, a thermal resistance value of 0.75 ° C./W was obtained.
As the reliability evaluation, the maximum temperature was 10
A second reflow test was performed. At this time, no abnormalities such as gaps were found at the interface between the insulator layer and the lead frame, the interface between the insulator layer and the semiconductor chip, and the interface between the insulator layer and the internal leads, and strong adhesion was observed. It could be confirmed that it was obtained.

【0138】[0138]

【発明の効果】以上説明したように、本発明のパワーモ
ジュールによれば、無機フィラーおよび熱硬化性樹脂組
成物を含有する絶縁体層と、前記絶縁体層の表面に形成
されたリードと、前記リードの前記絶縁体層側の面に実
装された少なくとも1つの半導体チップと、前記絶縁体
層の裏面に形成されたヒートシンクとを備え、前記半導
体チップが、フリップチップボンディングにより前記リ
ードに実装されており、且つ、前記絶縁体層内に封止さ
れているため、放熱効率に優れ、且つ、高密度実装が可
能なパワーモジュールとすることができる。
As described above, according to the power module of the present invention, an insulator layer containing an inorganic filler and a thermosetting resin composition, a lead formed on the surface of the insulator layer, At least one semiconductor chip mounted on the surface of the lead on the insulator layer side, and a heat sink formed on the back surface of the insulator layer, wherein the semiconductor chip is mounted on the lead by flip chip bonding In addition, since the power module is sealed in the insulator layer, a power module having excellent heat radiation efficiency and capable of high-density mounting can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のパワーモジュールの一例を示す断面
図である。
FIG. 1 is a sectional view showing an example of a power module of the present invention.

【図2】 本発明のパワーモジュールの別の一例を示す
断面図である。
FIG. 2 is a sectional view showing another example of the power module of the present invention.

【図3】 本発明のパワーモジュールの別の一例を示す
断面図である。
FIG. 3 is a sectional view showing another example of the power module of the present invention.

【図4】 本発明のパワーモジュールの製造方法の一例
を示す工程別断面図である。
FIG. 4 is a sectional view illustrating an example of a method for manufacturing a power module according to the present invention.

【図5】 本発明のパワーモジュールの製造方法の別の
一例を示す工程別断面図である。
FIG. 5 is a cross-sectional view illustrating another example of the method of manufacturing a power module according to the present invention.

【符号の説明】[Explanation of symbols]

101、111、201 半導体チップ 102、112、202 リード 103、113、203 バンプ 104、114、204 絶縁体層 105、115、205 ヒートシンク 106、116、206 表面実装型電子部品 117 内部リード 207 回路基板 301、401 離型キャリア 302、402 リードフレーム 303、403 半導体チップ 304、404 バンプ 305、405 未硬化の絶縁体層 306、406 ヒートシンク 307、407 硬化した絶縁体層 308、408 表面実装型電子部品 101, 111, 201 Semiconductor chip 102, 112, 202 Lead 103, 113, 203 Bump 104, 114, 204 Insulator layer 105, 115, 205 Heat sink 106, 116, 206 Surface mount type electronic component 117 Internal lead 207 Circuit board 301 , 401 Release carrier 302, 402 Lead frame 303, 403 Semiconductor chip 304, 404 Bump 305, 405 Uncured insulator layer 306, 406 Heat sink 307, 407 Cured insulator layer 308, 408 Surface mounted electronic components

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松尾 光洋 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 半田 浩之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Mitsuhiro Matsuo 1006 Kazuma Kadoma, Osaka Pref.Matsushita Electric Industrial Co., Ltd.

Claims (51)

【特許請求の範囲】[Claims] 【請求項1】 無機フィラーおよび熱硬化性樹脂組成物
を含有する絶縁体層と、前記絶縁体層の表面に形成され
たリードと、前記リードの前記絶縁体層側の面に実装さ
れた少なくとも1つの半導体チップと、前記絶縁体層の
裏面に形成されたヒートシンクとを備え、前記半導体チ
ップが、フリップチップボンディングにより前記リード
に実装されており、且つ、前記絶縁体層内に封止されて
いるパワーモジュール。
1. An insulator layer containing an inorganic filler and a thermosetting resin composition, a lead formed on a surface of the insulator layer, and at least a lead mounted on a surface of the lead on the insulator layer side. A semiconductor chip and a heat sink formed on a back surface of the insulator layer, wherein the semiconductor chip is mounted on the lead by flip chip bonding, and is sealed in the insulator layer. Power module.
【請求項2】 前記半導体チップが、前記リード側の面
に形成された第1の電極と、前記ヒートシンク側の面に
形成された第2の電極とを有しており、前記第1の電極
がフリップチップボンディングにより前記リードと接続
されており、前記第2の電極が、前記絶縁体層内に配置
された内部リードを介して、前記リードと接続されてい
る請求項1に記載のパワーモジュール。
2. The semiconductor device according to claim 1, wherein the semiconductor chip has a first electrode formed on the lead side surface and a second electrode formed on the heat sink side surface. 2. The power module according to claim 1, wherein the second electrode is connected to the lead by flip chip bonding, and the second electrode is connected to the lead via an internal lead arranged in the insulator layer. .
【請求項3】 前記絶縁体層において、前記無機フィラ
ーの割合が70〜95重量%であり、前記熱硬化性樹脂
組成物の割合が5〜30重量%である請求項1または2
に記載のパワーモジュール。
3. The insulator layer according to claim 1, wherein the proportion of the inorganic filler is 70 to 95% by weight, and the proportion of the thermosetting resin composition is 5 to 30% by weight.
The power module according to 1.
【請求項4】 前記絶縁体層の熱伝導率が、1〜10W
/(m・K)の範囲である請求項1〜3のいずれかに記
載のパワーモジュール。
4. The thermal conductivity of the insulator layer is 1 to 10 W
The power module according to any one of claims 1 to 3, wherein the power module has a range of / (m · K).
【請求項5】 前記絶縁体層の熱膨張係数が、8〜20
×10-6-1の範囲である請求項1〜4のいずれかに記
載のパワーモジュール。
5. The thermal expansion coefficient of the insulator layer is from 8 to 20.
The power module according to claim 1, wherein the power is in the range of × 10 −6 K −1 .
【請求項6】 前記絶縁体層の弾性率が、20〜50M
Paの範囲である請求項1〜5のいずれかに記載のパワ
ーモジュール。
6. The insulating layer has an elastic modulus of 20 to 50 M.
The power module according to claim 1, wherein the power module has a range of Pa.
【請求項7】 前記リードの前記半導体チップが実装さ
れた面とは反対の面に、電子部品が実装されている請求
項1〜6のいずれかに記載のパワーモジュール。
7. The power module according to claim 1, wherein an electronic component is mounted on a surface of the lead opposite to a surface on which the semiconductor chip is mounted.
【請求項8】 前記リードが、少なくともその一部を前
記絶縁体層表面に露出させた状態で、前記絶縁体層に埋
め込まれている請求項1〜7のいずれかに記載のパワー
モジュール。
8. The power module according to claim 1, wherein said leads are embedded in said insulator layer with at least a part thereof being exposed on a surface of said insulator layer.
【請求項9】 配線層と基板層とが積層してなる回路基
板が、少なくとも一つの前記配線層を前記絶縁体層表面
に露出させた状態で、前記絶縁体層に埋め込まれている
請求項1〜8のいずれかに記載のパワーモジュール。
9. A circuit board formed by laminating a wiring layer and a substrate layer, wherein the circuit board is embedded in the insulator layer with at least one of the wiring layers exposed on the surface of the insulator layer. A power module according to any one of claims 1 to 8.
【請求項10】 前記熱硬化性樹脂組成物が、熱硬化性
樹脂、硬化剤および硬化促進剤を含有する請求項1〜9
のいずれかに記載のパワーモジュール。
10. The thermosetting resin composition contains a thermosetting resin, a curing agent and a curing accelerator.
A power module according to any one of the above.
【請求項11】 前記熱硬化性樹脂組成物において、熱
硬化性樹脂の割合が50〜95重量%であり、硬化剤の
割合が4.9〜45重量%であり、硬化促進剤の割合が
0.1〜5重量%である請求項10に記載のパワーモジ
ュール。
11. The thermosetting resin composition, wherein the proportion of the thermosetting resin is 50 to 95% by weight, the proportion of the curing agent is 4.9 to 45% by weight, and the proportion of the curing accelerator is The power module according to claim 10, wherein the content is 0.1 to 5% by weight.
【請求項12】 前記熱硬化性樹脂組成物が、エポキシ
樹脂、フェノール樹脂およびシアネート樹脂から選ばれ
る少なくとも一種の熱硬化性樹脂を含有する請求項1〜
11のいずれかに記載のパワーモジュール。
12. The thermosetting resin composition according to claim 1, wherein the thermosetting resin composition contains at least one thermosetting resin selected from an epoxy resin, a phenol resin, and a cyanate resin.
12. The power module according to any one of 11.
【請求項13】 前記熱硬化性樹脂組成物が、エポキシ
樹脂と、ノボラック樹脂と、イミダゾールとを含有する
請求項1〜12のいずれかに記載のパワーモジュール。
13. The power module according to claim 1, wherein the thermosetting resin composition contains an epoxy resin, a novolak resin, and imidazole.
【請求項14】 前記熱硬化性樹脂組成物において、エ
ポキシ樹脂の割合が60〜80重量%であり、ノボラッ
ク樹脂の割合が18〜39.9重量%であり、イミダゾ
ールの割合が0.1〜2重量%である請求項13に記載
のパワーモジュール。
14. The thermosetting resin composition, wherein the proportion of epoxy resin is 60 to 80% by weight, the proportion of novolak resin is 18 to 39.9% by weight, and the proportion of imidazole is 0.1 to 10% by weight. The power module according to claim 13, which is 2% by weight.
【請求項15】 前記無機フィラーが、Al23、Si
2、MgO、BNおよびAlNからなる群より選ばれ
る少なくとも1種である請求項1〜14のいずれかに記
載のパワーモジュール。
15. The method according to claim 15, wherein the inorganic filler is Al 2 O 3 , Si
O 2, MgO, power module according to any one of claims 1 to 14 is at least one selected from the group consisting of BN and AlN.
【請求項16】 前記無機フィラーの平均粒子径が、
0.1〜100μmの範囲である請求項1〜15のいず
れかに記載のパワーモジュール。
16. The average particle diameter of the inorganic filler is as follows:
The power module according to claim 1, wherein the power module has a range of 0.1 to 100 μm.
【請求項17】 前記リードが、銅、アルミニウム、ニ
ッケルおよび鉄からなる群より選ばれる少なくとも1種
の金属である請求項1〜16のいずれかに記載のパワー
モジュール。
17. The power module according to claim 1, wherein the lead is at least one metal selected from the group consisting of copper, aluminum, nickel and iron.
【請求項18】 前記リードの厚みが、0.05〜1.
00mmの範囲である請求項1〜17のいずれかに記載
のパワーモジュール。
18. The lead having a thickness of 0.05 to 1.
The power module according to any one of claims 1 to 17, which has a range of 00 mm.
【請求項19】 前記リードの前記絶縁体層側の面に、
ニッケル、錫、半田および金からなる群より選ばれる少
なくとも1種の金属メッキ層が形成されている請求項1
〜18のいずれかに記載のパワーモジュール。
19. A lead-side surface on the insulator layer side,
2. The method according to claim 1, wherein at least one metal plating layer selected from the group consisting of nickel, tin, solder and gold is formed.
19. The power module according to any one of claims 18 to 18.
【請求項20】 前記リードの前記絶縁体層側の面が、
粗面化されている請求項1〜19のいずれかに記載のパ
ワーモジュール。
20. The surface of the lead on the insulator layer side,
The power module according to any one of claims 1 to 19, which is roughened.
【請求項21】 前記ヒートシンクが、アルミニウムま
たは銅である請求項1〜20のいずれかに記載のパワー
モジュール。
21. The power module according to claim 1, wherein the heat sink is made of aluminum or copper.
【請求項22】 前記ヒートシンクが、放熱フィンを備
えている請求項1〜21のいずれかに記載のパワーモジ
ュール。
22. The power module according to claim 1, wherein the heat sink includes a radiation fin.
【請求項23】 前記ヒートシンクの前記絶縁体層側の
面が、粗面化されている請求項1〜22のいずれかに記
載のパワーモジュール。
23. The power module according to claim 1, wherein a surface of the heat sink on the insulator layer side is roughened.
【請求項24】 離型キャリア上にリードを形成する工
程と、前記リード上に半導体チップをフリップチップボ
ンディングにより実装する工程と、前記離型キャリア上
に、無機フィラーおよび熱硬化性樹脂組成物を含有する
未硬化状態の絶縁体層を、前記リードおよび前記半導体
チップを被覆するように形成する工程と、前記未硬化状
態の絶縁体層上にヒートシンクを積層して積層体を形成
する工程と、前記積層体を加熱して前記絶縁体層を硬化
させる工程と、前記離型キャリアを剥離する工程とを含
むことを特徴とするパワーモジュールの製造方法。
24. A step of forming a lead on a release carrier, a step of mounting a semiconductor chip on the lead by flip chip bonding, and a step of disposing an inorganic filler and a thermosetting resin composition on the release carrier. A step of forming an uncured insulator layer to cover the leads and the semiconductor chip, and a step of laminating a heat sink on the uncured insulator layer to form a laminate, A method for manufacturing a power module, comprising: a step of heating the laminate to cure the insulator layer; and a step of removing the release carrier.
【請求項25】 前記絶縁体層において、前記無機フィ
ラーの割合が70〜95重量%であり、前記熱硬化性樹
脂組成物の割合が5〜30重量%である請求項24に記
載のパワーモジュールの製造方法。
25. The power module according to claim 24, wherein in the insulator layer, the proportion of the inorganic filler is 70 to 95% by weight, and the proportion of the thermosetting resin composition is 5 to 30% by weight. Manufacturing method.
【請求項26】 前記絶縁体層を形成する工程が、前記
無機フィラーおよび前記熱硬化性樹脂組成物を含有する
ペーストを、前記離型キャリア上に塗布する工程である
請求項24または25に記載のパワーモジュールの製造
方法。
26. The method according to claim 24, wherein the step of forming the insulator layer is a step of applying a paste containing the inorganic filler and the thermosetting resin composition on the release carrier. Method of manufacturing power module.
【請求項27】 前記ペーストの塗布が、スクリーン印
刷またはメタルマスク印刷によって実施される請求項2
6に記載のパワーモジュールの製造方法。
27. The method according to claim 2, wherein the application of the paste is performed by screen printing or metal mask printing.
7. The method for manufacturing a power module according to item 6.
【請求項28】 前記絶縁体層を形成する工程が、前記
無機フィラーおよび前記熱硬化性樹脂組成物を含有し、
且つ、未硬化状態で可撓性を有するシートを、前記離型
キャリア上に積層する工程である請求項24または25
に記載のパワーモジュールの製造方法。
28. The step of forming the insulator layer contains the inorganic filler and the thermosetting resin composition,
26. A step of laminating a flexible sheet in an uncured state on the release carrier.
3. The method for manufacturing a power module according to claim 1.
【請求項29】 前記絶縁体層を形成する工程を実施す
る間、または、前記絶縁体層を形成する工程を実施した
後であって前記絶縁体層を硬化させる工程の前に、前記
離型キャリア上に形成された形成物を真空中に曝す請求
項24〜28のいずれかに記載のパワーモジュールの製
造方法。
29. The mold release during the step of forming the insulator layer or after the step of forming the insulator layer and before the step of curing the insulator layer. The method for manufacturing a power module according to any one of claims 24 to 28, wherein the formed product formed on the carrier is exposed to a vacuum.
【請求項30】 前記離型キャリアを剥離する工程の
後、前記リードの前記絶縁体層側とは反対の面に、電子
部品を実装する工程を含む請求項24〜29のいずれか
に記載のパワーモジュールの製造方法。
30. The method according to claim 24, further comprising, after the step of removing the release carrier, a step of mounting an electronic component on a surface of the lead opposite to the insulator layer side. Power module manufacturing method.
【請求項31】 前記離型キャリア上に前記リードを形
成した後、配線層と基板層とが積層してなる回路基板を
前記離型キャリア上に配置し、前記絶縁体層を、前記回
路基板を被覆するように形成する請求項24〜30のい
ずれかに記載のパワーモジュールの製造方法。
31. After the leads are formed on the release carrier, a circuit board formed by laminating a wiring layer and a substrate layer is disposed on the release carrier, and the insulator layer is attached to the circuit board. The method for manufacturing a power module according to any one of claims 24 to 30, wherein the power module is formed so as to cover.
【請求項32】 前記積層体を加熱する工程において、
加熱温度を130〜260℃の範囲とする請求項24〜
31のいずれかに記載のパワーモジュールの製造方法。
32. The step of heating the laminate,
The heating temperature is in the range of 130 to 260 ° C.
31. The method for manufacturing a power module according to any one of the items 31.
【請求項33】 前記積層体を加熱する工程において、
前記積層体に19.6MPa以下の圧力を加える請求項
24〜32のいずれかに記載のパワーモジュールの製造
方法。
33. The step of heating the laminate,
The method for manufacturing a power module according to any one of claims 24 to 32, wherein a pressure of 19.6 MPa or less is applied to the laminate.
【請求項34】 前記熱硬化性樹脂組成物が、熱硬化性
樹脂、硬化剤および硬化促進剤を含有する請求項24〜
33のいずれかに記載のパワーモジュールの製造方法。
34. The thermosetting resin composition contains a thermosetting resin, a curing agent and a curing accelerator.
34. The method for manufacturing a power module according to any one of items 33.
【請求項35】 前記熱硬化性樹脂組成物において、熱
硬化性樹脂の割合が50〜95重量%であり、硬化剤の
割合が4.9〜45重量%であり、硬化促進剤の割合が
0.1〜5重量%である請求項34に記載のパワーモジ
ュールの製造方法。
35. The thermosetting resin composition, wherein the proportion of the thermosetting resin is 50 to 95% by weight, the proportion of the curing agent is 4.9 to 45% by weight, and the proportion of the curing accelerator is The method for manufacturing a power module according to claim 34, wherein the content is 0.1 to 5% by weight.
【請求項36】 前記熱硬化性樹脂組成物が、エポキシ
樹脂、フェノール樹脂およびシアネート樹脂からなる群
より選ばれる少なくとも一種の熱硬化性樹脂を含有する
請求項24〜35のいずれかに記載のパワーモジュール
の製造方法。
36. The power according to claim 24, wherein the thermosetting resin composition contains at least one thermosetting resin selected from the group consisting of an epoxy resin, a phenol resin, and a cyanate resin. Module manufacturing method.
【請求項37】 前記熱硬化性樹脂組成物が、室温で液
状の熱硬化性樹脂を含有する請求項24〜36のいずれ
かに記載のパワーモジュールの製造方法。
37. The method for manufacturing a power module according to claim 24, wherein the thermosetting resin composition contains a thermosetting resin that is liquid at room temperature.
【請求項38】 前記室温で液体の熱硬化性樹脂が、ビ
スフェノールA型エポキシ樹脂、ビスフェノールF型エ
ポキシ樹脂および液状フェノール樹脂からなる群より選
ばれる少なくとも1種の樹脂である請求項37に記載の
パワーモジュールの製造方法。
38. The thermosetting resin which is liquid at room temperature is at least one resin selected from the group consisting of a bisphenol A epoxy resin, a bisphenol F epoxy resin and a liquid phenol resin. Power module manufacturing method.
【請求項39】 前記無機フィラーが、Al23、Si
2、MgO、BNおよびAlNからなる群より選ばれ
る少なくとも1種である請求項24〜38のいずれかに
記載のパワーモジュールの製造方法。
39. The method according to claim 39, wherein the inorganic filler is Al 2 O 3 , Si
O 2, MgO, method for producing a power module according to any one of claims 24 to 38 is at least one selected from the group consisting of BN and AlN.
【請求項40】 前記無機フィラーの平均粒子径が、
0.1〜100μmの範囲である請求項24〜39のい
ずれかに記載のパワーモジュールの製造方法。
40. An average particle diameter of the inorganic filler,
The method for manufacturing a power module according to any one of claims 24 to 39, wherein the thickness is in a range of 0.1 to 100 µm.
【請求項41】 前記リードが、銅、アルミニウム、ニ
ッケルおよび鉄からなる群より選ばれる少なくとも1種
の金属である請求項24〜40のいずれかに記載のパワ
ーモジュールの製造方法。
41. The method for manufacturing a power module according to claim 24, wherein the lead is at least one metal selected from the group consisting of copper, aluminum, nickel and iron.
【請求項42】 前記リードの厚みが、0.05〜1.
00mmの範囲である請求項24〜41のいずれかに記
載のパワーモジュールの製造方法。
42. The lead having a thickness of 0.05 to 1.
The method for manufacturing a power module according to any one of claims 24 to 41, wherein the distance is in a range of 00 mm.
【請求項43】 前記絶縁体層を形成する工程の前に、
前記リードの前記絶縁体層と接する面に、ニッケル、
錫、半田および金から選ばれる少なくとも1種の金属メ
ッキ層を形成する請求項24〜42のいずれかに記載の
パワーモジュールの製造方法。
43. Before the step of forming the insulator layer,
Nickel on the surface of the lead that contacts the insulator layer,
43. The method for manufacturing a power module according to claim 24, wherein at least one type of metal plating layer selected from tin, solder, and gold is formed.
【請求項44】 前記絶縁体層を形成する工程の前に、
前記リードの前記絶縁体層と接する面を粗面化する請求
項24〜43のいずれかに記載のパワーモジュールの製
造方法。
44. The method according to claim 1, wherein before the step of forming the insulator layer,
The method for manufacturing a power module according to any one of claims 24 to 43, wherein a surface of the lead in contact with the insulator layer is roughened.
【請求項45】 前記ヒートシンクが、アルミニウムま
たは銅である請求項24〜44のいずれかに記載のパワ
ーモジュールの製造方法。
45. The method for manufacturing a power module according to claim 24, wherein the heat sink is made of aluminum or copper.
【請求項46】 前記ヒートシンクが、放熱フィンを備
えている請求項24〜45のいずれかに記載のパワーモ
ジュールの製造方法。
46. The method for manufacturing a power module according to claim 24, wherein the heat sink includes a radiation fin.
【請求項47】 前記絶縁体層上に前記ヒートシンクを
積層する工程の前に、前記ヒートシンクの前記絶縁体層
と接する面を粗面化する請求項24〜46のいずれかに
記載のパワーモジュールの製造方法。
47. The power module according to claim 24, wherein a surface of the heat sink in contact with the insulator layer is roughened before the step of laminating the heat sink on the insulator layer. Production method.
【請求項48】 前記離型キャリアが、有機フィルムで
ある請求項24〜47のいずれかに記載のパワーモジュ
ールの製造方法。
48. The method according to claim 24, wherein the release carrier is an organic film.
【請求項49】 前記離型キャリアが、ポリフェニレン
オキサイド、ポリイミド、ポリエチレン、ポリエチレン
テレフタレートおよびアラミドからなる群より選ばれる
少なくとも1種の有機フィルムである請求項48に記載
のパワーモジュールの製造方法。
49. The method according to claim 48, wherein the release carrier is at least one organic film selected from the group consisting of polyphenylene oxide, polyimide, polyethylene, polyethylene terephthalate and aramid.
【請求項50】 前記離型キャリアが、金属箔である請
求項24〜47のいずれかに記載のパワーモジュールの
製造方法。
50. The method according to claim 24, wherein the release carrier is a metal foil.
【請求項51】 前記離型キャリアが、銅箔、ニッケル
箔およびアルミニウム箔からなる群より選ばれる少なく
とも1種の金属箔である請求項50に記載のパワーモジ
ュールの製造方法。
51. The method for manufacturing a power module according to claim 50, wherein the release carrier is at least one metal foil selected from the group consisting of a copper foil, a nickel foil, and an aluminum foil.
JP2000169388A 1999-06-09 2000-06-06 Power module and manufacturing method thereof Expired - Fee Related JP4421081B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000169388A JP4421081B2 (en) 1999-06-09 2000-06-06 Power module and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16254199 1999-06-09
JP11-162541 1999-06-09
JP2000169388A JP4421081B2 (en) 1999-06-09 2000-06-06 Power module and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2001057408A true JP2001057408A (en) 2001-02-27
JP2001057408A5 JP2001057408A5 (en) 2007-04-19
JP4421081B2 JP4421081B2 (en) 2010-02-24

Family

ID=26488297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000169388A Expired - Fee Related JP4421081B2 (en) 1999-06-09 2000-06-06 Power module and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4421081B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004091266A1 (en) * 2003-04-02 2004-10-21 Matsushita Electric Industrial Co., Ltd. Circuit board and process for producing the same
WO2007037190A1 (en) 2005-09-27 2007-04-05 Matsushita Electric Industrial Co., Ltd. Heat dissipating wiring board, method for manufacturing same, and electric device using heat dissipating wiring board
JP2008210919A (en) * 2007-02-26 2008-09-11 Matsushita Electric Ind Co Ltd Heat conduction substrate for hybrid mounting, manufacturing method thereof and circuit module
JP2009071059A (en) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd Semiconductor device
JP2009158910A (en) * 2007-12-27 2009-07-16 Samsung Electro Mech Co Ltd Light emitting diode unit
JP2010161425A (en) * 2010-04-26 2010-07-22 Panasonic Corp Manufacturing method of module, and manufacturing facility therefor
JP2012099697A (en) * 2010-11-04 2012-05-24 Denki Kagaku Kogyo Kk Circuit board, electronic apparatus
JP2012169440A (en) * 2011-02-14 2012-09-06 Fujitsu Semiconductor Ltd Semiconductor device and manufacturing method of the same
JP2013110264A (en) * 2011-11-21 2013-06-06 Fujitsu Semiconductor Ltd Semiconductor device and semiconductor device manufacturing method
TWI420606B (en) * 2005-02-01 2013-12-21 Nagraid Sa Placement method of an electronic module on a substrate and device produced by said method
JP2016103538A (en) * 2014-11-27 2016-06-02 株式会社豊田自動織機 Electronic apparatus

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563650B2 (en) 2003-04-02 2009-07-21 Panasonic Corporation Circuit board and the manufacturing method
CN100379323C (en) * 2003-04-02 2008-04-02 松下电器产业株式会社 Circuit board and process for producing the same
WO2004091266A1 (en) * 2003-04-02 2004-10-21 Matsushita Electric Industrial Co., Ltd. Circuit board and process for producing the same
TWI420606B (en) * 2005-02-01 2013-12-21 Nagraid Sa Placement method of an electronic module on a substrate and device produced by said method
WO2007037190A1 (en) 2005-09-27 2007-04-05 Matsushita Electric Industrial Co., Ltd. Heat dissipating wiring board, method for manufacturing same, and electric device using heat dissipating wiring board
US8263870B2 (en) 2005-09-27 2012-09-11 Panasonic Corporation Heat dissipating wiring board, method for manufacturing same, and electric device using heat dissipating wiring board
JP2008210919A (en) * 2007-02-26 2008-09-11 Matsushita Electric Ind Co Ltd Heat conduction substrate for hybrid mounting, manufacturing method thereof and circuit module
JP2009071059A (en) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd Semiconductor device
JP2009158910A (en) * 2007-12-27 2009-07-16 Samsung Electro Mech Co Ltd Light emitting diode unit
JP2010161425A (en) * 2010-04-26 2010-07-22 Panasonic Corp Manufacturing method of module, and manufacturing facility therefor
JP2012099697A (en) * 2010-11-04 2012-05-24 Denki Kagaku Kogyo Kk Circuit board, electronic apparatus
JP2012169440A (en) * 2011-02-14 2012-09-06 Fujitsu Semiconductor Ltd Semiconductor device and manufacturing method of the same
JP2013110264A (en) * 2011-11-21 2013-06-06 Fujitsu Semiconductor Ltd Semiconductor device and semiconductor device manufacturing method
JP2016103538A (en) * 2014-11-27 2016-06-02 株式会社豊田自動織機 Electronic apparatus

Also Published As

Publication number Publication date
JP4421081B2 (en) 2010-02-24

Similar Documents

Publication Publication Date Title
JP3312723B2 (en) Heat conductive sheet, method of manufacturing the same, heat conductive substrate using the same, and method of manufacturing the same
KR100404562B1 (en) Thermoconductive substrate and semiconductor module using the same
US6358351B1 (en) Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same
US7059042B2 (en) Method of manufacturing a thermal conductive circuit board with grounding pattern connected to a heat sink
US6486006B2 (en) Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
US7394663B2 (en) Electronic component built-in module and method of manufacturing the same
US7041535B2 (en) Power module and method of manufacturing the same
JP3375555B2 (en) Circuit component built-in module and method of manufacturing the same
JP4261713B2 (en) Thermally conductive substrate and manufacturing method thereof
US7038310B1 (en) Power module with improved heat dissipation
JPH09298369A (en) Multilayer wiring board and its manufacture
JP2001203313A (en) Thermal conduction substrate and manufacturing method therefor
JP4421081B2 (en) Power module and manufacturing method thereof
JP3312876B2 (en) Semiconductor package and manufacturing method thereof
JP2002246542A (en) Power module and manufacturing method therefor
JP2003051573A (en) Power module and its manufacturing method
JP3418617B2 (en) Heat conductive substrate and semiconductor module using the same
JP4231229B2 (en) Semiconductor package
JP3614844B2 (en) Thermal conductive substrate
JP2005051204A (en) Module for mounting electrical component and method for manufacturing the same
JP3505170B2 (en) Thermal conductive substrate and method of manufacturing the same
JP3432330B2 (en) Joint structure
JP4123544B2 (en) Circuit board
JP2003060346A (en) Manufacturing method of circuit board, the circuit board and power conversion module using the board
JP3934249B2 (en) Method for manufacturing thermal conductive substrate and manufacturing jig therefor

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4421081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees