JP2001053200A - Semiconductor device and manufacturing method of the semiconductor device - Google Patents

Semiconductor device and manufacturing method of the semiconductor device

Info

Publication number
JP2001053200A
JP2001053200A JP11230050A JP23005099A JP2001053200A JP 2001053200 A JP2001053200 A JP 2001053200A JP 11230050 A JP11230050 A JP 11230050A JP 23005099 A JP23005099 A JP 23005099A JP 2001053200 A JP2001053200 A JP 2001053200A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
sealing resin
resin film
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11230050A
Other languages
Japanese (ja)
Other versions
JP4211149B2 (en
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23005099A priority Critical patent/JP4211149B2/en
Publication of JP2001053200A publication Critical patent/JP2001053200A/en
Application granted granted Critical
Publication of JP4211149B2 publication Critical patent/JP4211149B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

PROBLEM TO BE SOLVED: To enable thinning the overall device, while ensuring mechanical strength of the overall device. SOLUTION: Thinning made possible, while strength is ensured by installing a semiconductor substrate 2, wherein a circuit element and an electrode pad 3 are formed on the surface side and thinning work is performed from the rear side, a surface protecting film 4 covering the surface of the substrate 2, in such a manner that the pad 3 is made to face the outside, a metal multilayer film 6 formed in the upper part of the pad 3, a solder bump 7 formed in the upper part of the multilayer film 6, a first sealing resin film 8 covering the surface side of the substrate 2, in such a manner that the bump 7 is surrounded by the height of the bump, and a second sealing resin film 9 covering the rear side of the substrate 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、配線基板に直接実
装されるフリップチップ型の半導体装置及びこの半導体
装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip-chip type semiconductor device directly mounted on a wiring board and a method for manufacturing the semiconductor device.

【0002】[0002]

【従来の技術】従来、ディジタルビデオカメラ、携帯型
電話、ノート型パーソナルコンピュータ、携帯型情報端
末等の携帯型電子機器においては、更なる小型化、軽量
化が要請されている。このため、携帯型電子機器の筐体
内に配設されるプリント配線基板には、従来から内部に
半導体チップが内蔵されたフラット型パッケージを実装
する代わりに、フリップチップ型の半導体装置が直接実
装されたものがある。このフリップチップ型の半導体装
置は、回路素子が形成された半導体基板の表面側に電極
パッドが形成され、この電極パッドを外方に臨ませるよ
うにして半導体基板表面に表面保護膜が形成され、この
電極パッド上にバリアメタルが形成されてなる。このよ
うなフリップチップ型の半導体装置は、バリアメタル上
に半田バンプが形成され、この半田バンプをプリント配
線基板のランド部に半田付けすることでプリント配線基
板に実装される。
2. Description of the Related Art Conventionally, portable electronic devices such as digital video cameras, portable telephones, notebook personal computers, and portable information terminals have been required to be further reduced in size and weight. For this reason, a flip-chip type semiconductor device is directly mounted on a printed wiring board disposed in the housing of a portable electronic device, instead of a conventional flat type package having a semiconductor chip built therein. There are things. In this flip-chip type semiconductor device, an electrode pad is formed on a surface side of a semiconductor substrate on which circuit elements are formed, and a surface protective film is formed on the surface of the semiconductor substrate so that the electrode pad faces outward. A barrier metal is formed on the electrode pad. In such a flip-chip type semiconductor device, a solder bump is formed on a barrier metal, and the solder bump is soldered to a land portion of the printed wiring board to be mounted on the printed wiring board.

【0003】[0003]

【発明が解決しようとする課題】ところで、このフリッ
プチップ型の半導体装置は、プリント配線基板への実装
密度を更に高めるために、実装面積を小さくするととも
に、薄型化を図る必要がある。
However, in order to further increase the mounting density on a printed wiring board, it is necessary to reduce the mounting area and the thickness of the flip-chip type semiconductor device.

【0004】この種の半導体装置の薄型化は、例えば半
導体基板の裏面側を薄型化することにより行われる。し
かしながら、半導体基板を薄くすると、半導体基板自体
が割れやすくなり、その後の取り扱いが非常に面倒にな
る。また、生産効率の向上を図るため半導体基板の大口
径化を図る場合には、半導体基板の機械的強度を十分に
確保する必要がある。
[0004] Thinning of this type of semiconductor device is performed, for example, by thinning the back surface side of the semiconductor substrate. However, when the semiconductor substrate is thinned, the semiconductor substrate itself is easily broken, and subsequent handling becomes very troublesome. In addition, when increasing the diameter of a semiconductor substrate in order to improve production efficiency, it is necessary to ensure sufficient mechanical strength of the semiconductor substrate.

【0005】そこで、本発明は、全体の機械的強度を維
持しつつ、全体の薄型化を図ることができる新規な半導
体装置及びこの半導体装置の製造方法を提供することを
目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a novel semiconductor device capable of reducing the overall thickness while maintaining the overall mechanical strength, and a method of manufacturing the semiconductor device.

【0006】[0006]

【課題を解決するための手段】本発明に係る半導体装置
は、上述した課題を解決すべく、表面側に回路素子と電
極部が形成され、裏面側が薄型化加工された半導体基板
と、電極部を外方に臨ませるように半導体基板表面を被
覆する保護膜と、電極部の上部に形成されるバリアメタ
ル膜と、バリアメタル膜の上部に形成される半田バンプ
と、半導体基板の表面側を少なくとも半田バンプの高さ
で半田バンプを囲むように被覆する第1の封止樹脂膜
と、半導体基板の裏面側を被覆する第2の封止樹脂膜と
を備える。
In order to solve the above-mentioned problems, a semiconductor device according to the present invention includes a semiconductor substrate having a circuit element and an electrode portion formed on a front surface side and a thinned back surface, and an electrode portion. A protective film that covers the surface of the semiconductor substrate so that the semiconductor substrate faces outward, a barrier metal film that is formed above the electrode portion, a solder bump that is formed above the barrier metal film, and a surface side of the semiconductor substrate. The semiconductor device includes a first sealing resin film that covers at least the solder bumps at the height of the solder bumps, and a second sealing resin film that covers the back surface of the semiconductor substrate.

【0007】また、この半導体装置の本発明に係る製造
方法は、上述した課題を解決すべく、回路素子が形成さ
れる半導体基板上に形成された電極部上に半田バンプを
形成する工程と、半田バンプを形成した後、半導体基板
の裏面側を薄型化加工する工程と、半導体基板を薄型化
加工した後、半導体基板の表面側を半田バンプを囲むよ
うに被覆する第1の封止樹脂膜を形成する工程と、半導
体基板の裏面を被覆する第2の封止樹脂膜を形成する工
程と、第1の封止樹脂膜と第2の封止樹脂膜とを同時に
硬化する工程とを備える。
In order to solve the above-mentioned problems, a method of manufacturing a semiconductor device according to the present invention includes the steps of: forming a solder bump on an electrode portion formed on a semiconductor substrate on which a circuit element is formed; A step of thinning the back surface of the semiconductor substrate after forming the solder bumps, and a first sealing resin film covering the front surface of the semiconductor substrate so as to surround the solder bumps after thinning the semiconductor substrate. Forming, forming a second sealing resin film covering the back surface of the semiconductor substrate, and simultaneously curing the first sealing resin film and the second sealing resin film. .

【0008】更に、この半導体装置は、次のように製造
することもできる。すなわち、本発明に係る半導体装置
の製造方法は、上述した課題を解決すべく、回路素子が
形成される半導体基板上に形成された電極部上に半田バ
ンプを形成する工程と、半田バンプを形成した後、半導
体基板の表面側を半田バンプを囲むように被覆する第1
の封止樹脂膜を形成する工程と、第1の封止樹脂膜を形
成した後、半導体基板の裏面側を薄型化加工する工程
と、半導体基板を薄型化加工した後、半導体基板の裏面
を被覆する第2の封止樹脂膜を形成する工程と、第1の
封止樹脂膜と第2の封止樹脂膜とを同時に硬化する工程
とを備える。
Further, the semiconductor device can be manufactured as follows. That is, a method of manufacturing a semiconductor device according to the present invention includes, in order to solve the above-described problems, a step of forming a solder bump on an electrode portion formed on a semiconductor substrate on which a circuit element is formed; After that, a first step of covering the front side of the semiconductor substrate so as to surround the solder bumps is performed.
Forming a first sealing resin film, forming a first sealing resin film, and then thinning the back surface of the semiconductor substrate, The method includes a step of forming a second sealing resin film to be coated, and a step of simultaneously curing the first sealing resin film and the second sealing resin film.

【0009】[0009]

【発明の実施の形態】以下、本発明が適用されたフリッ
プチップ型の半導体装置及び半導体装置の製造方法につ
いて図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A flip-chip type semiconductor device to which the present invention is applied and a method for manufacturing the semiconductor device will be described below with reference to the drawings.

【0010】図1に示すように、このフリップチップ型
の半導体装置1は、表面側に複数の回路素子が形成され
たシリコン等からなる半導体基板2に、外部接続端子と
なるAl−Cu合金等により形成された電極パッド3が
スパッタリング、エッチング等により形成されている。
この半導体基板2は、回路素子が形成された表面側と対
向する裏面側が機械研削、エッチング等により薄型化加
工され、半導体装置1の全体の薄型化を図っている。具
体的に、半導体基板2は、半導体基板2の表面に形成さ
れた回路素子にダメージを与えることのない程度の厚
さ、すなわち50μm〜200μmになるまで薄型化さ
れている。そして、回路素子が形成された半導体基板2
の表面には、回路素子が形成された半導体基板2の表面
を保護する表面保護膜4が形成されている。表面保護膜
4は、ポリイミド膜、シリコン窒化膜等により形成され
ている。この表面保護膜4には、半導体基板2上に形成
された電極パッド3の上部に、電極パッド3と半導体装
置1が実装されるプリント配線基板のランド部との接続
を図る半田バンプを設けるための開口部5が形成され、
電極パッド3は、この開口部5より外方に臨まされてい
る。
As shown in FIG. 1, a flip-chip type semiconductor device 1 includes a semiconductor substrate 2 made of silicon or the like having a plurality of circuit elements formed on a front surface side, and an Al-Cu alloy or the like serving as an external connection terminal. Are formed by sputtering, etching, or the like.
The semiconductor substrate 2 is thinned by mechanical grinding, etching, or the like on the back surface opposite to the front surface on which the circuit elements are formed, thereby reducing the overall thickness of the semiconductor device 1. Specifically, the semiconductor substrate 2 is thinned to a thickness that does not damage circuit elements formed on the surface of the semiconductor substrate 2, that is, 50 μm to 200 μm. Then, the semiconductor substrate 2 on which the circuit elements are formed
A surface protection film 4 for protecting the surface of the semiconductor substrate 2 on which the circuit elements are formed is formed on the surface of the substrate. The surface protection film 4 is formed of a polyimide film, a silicon nitride film, or the like. This surface protective film 4 is provided with solder bumps for connecting the electrode pads 3 to the lands of the printed wiring board on which the semiconductor device 1 is mounted, above the electrode pads 3 formed on the semiconductor substrate 2. Opening 5 is formed,
The electrode pad 3 faces outward from the opening 5.

【0011】この開口部5には、開口部5の底面を構成
する電極パッド3と接して金属多層膜6が形成されてい
る。この金属多層膜6は、半田と電極パッド3との密着
性を向上させるとともに、後述する半田バンプ7からの
半田の拡散を防止するバリアメタルとして機能する。ま
た、金属多層膜6は、半田バンプの大きさ、形状等を規
制するBLM(Ball Limitting Metal)としても機能す
る。具体的に、この金属多層膜6は、Cr膜、Cu膜、
Au膜をスパッタリング等により順次積層して形成され
ている。電極パッド3と接触するCr膜は、主として電
極パッド3との密着性を確保し、中間膜となるCu膜
は、主として後に金属多層膜6上に形成される半田バン
プからの半田の拡散を防止し、Au膜は、Cu膜の酸化
を防止する。
In the opening 5, a metal multilayer film 6 is formed in contact with the electrode pad 3 constituting the bottom of the opening 5. The metal multilayer film 6 functions as a barrier metal for improving the adhesion between the solder and the electrode pads 3 and preventing the diffusion of the solder from the solder bumps 7 described later. The metal multilayer film 6 also functions as a BLM (Ball Limiting Metal) that regulates the size, shape, and the like of the solder bump. Specifically, the metal multilayer film 6 includes a Cr film, a Cu film,
It is formed by sequentially laminating Au films by sputtering or the like. The Cr film in contact with the electrode pad 3 mainly secures the adhesion to the electrode pad 3, and the Cu film as the intermediate film mainly prevents the diffusion of solder from the solder bump formed later on the metal multilayer film 6. Then, the Au film prevents oxidation of the Cu film.

【0012】この金属多層膜6上には、半導体装置1が
実装されるプリント配線基板のランド部と半田付けによ
り接続するための高融点半田からなる半田バンプ7が略
球状に形成されている。具体的に、この半田バンプ7
は、高さが50μm〜100μm程度となるように形成
される。
On the metal multilayer film 6, a solder bump 7 made of a high melting point solder for connecting to a land portion of a printed wiring board on which the semiconductor device 1 is mounted by soldering is formed in a substantially spherical shape. Specifically, the solder bump 7
Are formed such that the height is about 50 μm to 100 μm.

【0013】この半田バンプ7の周囲には、エポキシ系
樹脂等の樹脂材料によりなる第1の封止樹脂膜8が形成
されている。この第1の封止樹脂膜8は、半田バンプ7
の高さとほぼ同じ高さの膜厚を有するように形成され、
多層金属膜6上に形成された略球状の半田バンプ7を補
強している。また、第1の封止樹脂膜8は、半導体基板
2に形成された表面保護膜4の全面に亘って形成される
ことで、薄型化された半導体基板2の強度補強をしてい
る。第1の封止樹脂膜8は、表面側が研磨されること
で、半田バンプ7を外方に臨ませている。そして、第1
の封止樹脂膜8の表面より外方に臨まされた半田バンプ
7には、プリント配線基板のランド部と接続を図るため
の共晶半田が取り付けられている。なお、第1の封止樹
脂膜8は、厚みが半田バンプ7の高さより薄く形成し
て、半田バンプ7の頂部を予め外方に臨ませておいても
よい。
A first sealing resin film 8 made of a resin material such as an epoxy resin is formed around the solder bumps 7. This first sealing resin film 8 is
Is formed to have a film thickness substantially equal to the height of
The substantially spherical solder bumps 7 formed on the multilayer metal film 6 are reinforced. In addition, the first sealing resin film 8 is formed over the entire surface of the surface protection film 4 formed on the semiconductor substrate 2 to reinforce the strength of the thinned semiconductor substrate 2. The surface of the first sealing resin film 8 is polished so that the solder bumps 7 face outward. And the first
Eutectic solder is attached to the solder bumps 7 facing outward from the surface of the sealing resin film 8 to establish connection with the lands of the printed wiring board. Note that the first sealing resin film 8 may be formed to have a thickness smaller than the height of the solder bump 7, and the top of the solder bump 7 may be exposed to the outside in advance.

【0014】また、薄型化加工された半導体基板2の裏
面側には、上述した第1の封止樹脂膜8とほぼ同じ厚み
を有し、同じ樹脂材料で形成された第2の封止樹脂膜9
が形成されている。この第2の封止樹脂膜9は、半導体
基板2の表面側に形成された第1の封止樹脂膜8ととも
に、薄型化された半導体基板2の機械的強度の向上を図
っている。また、この第2の封止樹脂膜9は、第1の封
止樹脂膜8と同時に硬化される。具体的に、第1及び第
2の封止樹脂膜8,9は、略150℃で3時間程度熱処
理を施すことにより硬化される。半導体基板2と第1及
び第2の封止樹脂膜8,9は、熱膨張率が異なり、半導
体基板2には、応力ストレスが加わることになる。この
とき、半導体基板2の両面には、第1及び第2の封止樹
脂膜8,9が形成されている。したがって、第1及び第
2の封止樹脂膜8,9は、半導体基板2のそれぞれの面
側に生じる応力ストレスを打ち消すことができ、半導体
基板2が熱処理により変形することを防止している。
On the back side of the thinned semiconductor substrate 2, a second sealing resin having substantially the same thickness as that of the first sealing resin film 8 and formed of the same resin material is provided. Membrane 9
Are formed. The second sealing resin film 9 works together with the first sealing resin film 8 formed on the front surface side of the semiconductor substrate 2 to improve the mechanical strength of the thinned semiconductor substrate 2. Further, the second sealing resin film 9 is cured at the same time as the first sealing resin film 8. Specifically, the first and second sealing resin films 8 and 9 are cured by performing a heat treatment at about 150 ° C. for about 3 hours. The semiconductor substrate 2 and the first and second sealing resin films 8 and 9 have different coefficients of thermal expansion, and a stress is applied to the semiconductor substrate 2. At this time, the first and second sealing resin films 8 and 9 are formed on both surfaces of the semiconductor substrate 2. Therefore, the first and second sealing resin films 8 and 9 can cancel the stress generated on each surface side of the semiconductor substrate 2 and prevent the semiconductor substrate 2 from being deformed by the heat treatment.

【0015】また、半導体基板2の表面側には、第1の
封止樹脂膜8より外方に臨まされた高融点半田により形
成された半田バンプ7上に、プリント配線基板のランド
部に半田付けするための共晶半田ボール10が被着され
ている。共晶半田ボール10は、半田バンプ7を構成す
る半田より融点の低い半田が用いられ、プリント配線基
板のランド部に接続するため加熱処理を行う際、半田バ
ンプ7が溶融しないようにしている。
On the front side of the semiconductor substrate 2, a solder bump 7 formed of a high-melting-point solder exposed to the outside of the first sealing resin film 8 is placed on a land portion of the printed wiring board. A eutectic solder ball 10 for attachment is attached. The eutectic solder ball 10 is made of a solder having a lower melting point than the solder constituting the solder bump 7, and prevents the solder bump 7 from being melted when performing a heat treatment for connecting to the land portion of the printed wiring board.

【0016】以上のようなフリップチップ型の半導体装
置1は、半導体基板2の裏面側が薄型化加工されている
ことから、全体の薄型化が図られている。また、この半
導体装置1は、半導体基板2のそれぞれの主面側に第1
及び第2の封止樹脂膜8,9が形成されていることか
ら、第1及び第2の封止樹脂膜8,9により薄型化が図
られた半導体基板2の強度補強がされ、半導体基板2の
薄型化に伴う装置全体の機械的強度が落ちることを防止
することができる。さらに、この半導体装置1は、半導
体基板2の両側に、第1及び第2の封止樹脂膜8,9が
形成されていることから、半導体基板2のそれぞれの面
側に生じる応力ストレスを打ち消すことができ、第1及
び第2の封止樹脂膜8,9を硬化させるときの加熱処理
により半導体基板2が変形することを防止することがで
きる。
In the flip-chip type semiconductor device 1 as described above, since the back surface of the semiconductor substrate 2 is thinned, the overall thickness is reduced. In addition, the semiconductor device 1 has a first surface on each main surface side of the semiconductor substrate 2.
Since the first and second sealing resin films 8 and 9 are formed, the strength of the thinned semiconductor substrate 2 is enhanced by the first and second sealing resin films 8 and 9 and the semiconductor substrate is strengthened. It is possible to prevent the mechanical strength of the entire device from dropping due to the reduction in thickness of 2. Further, in the semiconductor device 1, since the first and second sealing resin films 8 and 9 are formed on both sides of the semiconductor substrate 2, the stress generated on each surface of the semiconductor substrate 2 is canceled. Thus, the semiconductor substrate 2 can be prevented from being deformed by the heat treatment for curing the first and second sealing resin films 8 and 9.

【0017】次に、以上のように構成されたフリップチ
ップ型の半導体装置1の製造方法について、図面を参照
して説明する。
Next, a method of manufacturing the flip-chip type semiconductor device 1 configured as described above will be described with reference to the drawings.

【0018】先ず、図2に示すように、既に複数の回路
素子が形成されたSi等からなる半導体基板2には、外
部接続端子である電極パッド3がスパッタリング、エッ
チング等により形成される。ここで、半導体基板2は、
通常400μm〜625μmの基板厚を有している。次
いで、半導体基板2上の全面には、回路素子が形成され
た表面を保護するためのポリイミド膜、シリコン窒化膜
等からなる表面保護膜4が形成される。そして、表面保
護膜4には、電極パッド3を外方に臨ませるための開口
部5が形成される。この開口部5は、この開口部5の底
面を構成する電極パッド3と半導体装置1が実装される
プリント配線基板のランド部とを接続するための接続孔
として機能する。そして、この開口部5には、開口部5
の底面を構成する電極パッド3と接して金属多層膜6が
形成される。具体的に、この金属多層膜6は、Cr膜、
Cu膜、Au膜をスパッタリング等により順次積層して
形成される。
First, as shown in FIG. 2, an electrode pad 3 as an external connection terminal is formed on a semiconductor substrate 2 made of Si or the like on which a plurality of circuit elements are already formed by sputtering, etching, or the like. Here, the semiconductor substrate 2
Usually, it has a substrate thickness of 400 μm to 625 μm. Next, a surface protection film 4 made of a polyimide film, a silicon nitride film or the like for protecting the surface on which the circuit elements are formed is formed on the entire surface of the semiconductor substrate 2. An opening 5 is formed in the surface protection film 4 so that the electrode pad 3 faces outward. The opening 5 functions as a connection hole for connecting the electrode pad 3 forming the bottom surface of the opening 5 to the land of the printed wiring board on which the semiconductor device 1 is mounted. The opening 5 has an opening 5.
The metal multilayer film 6 is formed in contact with the electrode pad 3 constituting the bottom surface of the substrate. Specifically, this metal multilayer film 6 is made of a Cr film,
It is formed by sequentially laminating a Cu film and an Au film by sputtering or the like.

【0019】次いで、図3に示すように、表面保護膜4
上には、全面に十分に厚いフォトレジスト膜11が形成
され、このフォトレジスト膜11には、プリント配線基
板のランド部と電極パッド3との電気的な接続を図るた
めの半田バンプ7を形成するための開口部12がフォト
リソグラフィにより形成される。この開口部12は、開
口部12の底面の多層金属膜6及び多層金属膜6の周囲
の表面保護膜4上に、所定の大きさの半田バンプ7を立
体的、例えば球状に形成するために必要な半田蒸着膜を
被着できる程度の大きさに形成される。
Next, as shown in FIG.
A sufficiently thick photoresist film 11 is formed on the entire surface, and solder bumps 7 for electrically connecting the land portions of the printed wiring board and the electrode pads 3 are formed on the photoresist film 11. Opening 12 is formed by photolithography. The opening 12 is used to form a three-dimensional, for example, spherical, solder bump 7 of a predetermined size on the multilayer metal film 6 on the bottom surface of the opening 12 and on the surface protection film 4 around the multilayer metal film 6. It is formed in such a size that a required solder vapor deposition film can be applied.

【0020】次いで、図4に示すように、フォトレジス
ト膜11上並びに開口部12より外方に臨まされた表面
保護膜4及び金属多層膜6上には、半田バンプ7を形成
するための半田蒸着膜7a,7bが形成される。この半
田蒸着膜7a,7bは、Pb及びSnより組成された高
融点半田である。このような半田蒸着膜7a,7bは、
フォトレジスト膜11と開口部12内の表面保護膜4及
び金属多層膜6上とで分断して形成される。
Next, as shown in FIG. 4, a solder for forming a solder bump 7 is formed on the photoresist film 11 and on the surface protection film 4 and the metal multilayer film 6 which are exposed outside the opening 12. The deposition films 7a and 7b are formed. These solder deposited films 7a and 7b are high melting point solders composed of Pb and Sn. Such solder deposition films 7a and 7b are
The photoresist film 11 and the surface protection film 4 in the opening 12 and the metal multilayer film 6 are formed separately.

【0021】次いで、図5に示すように、不要部分であ
るフォトレジスト膜11及びフォトレジスト膜11上に
形成された半田蒸着膜7bは、リフトオフにより除去さ
れ、半田蒸着膜7aのみが、開口部12内の表面保護膜
4及び金属多層膜6上に残存される。続いて、図6に示
すように、半田蒸着膜7aは、加熱されることで溶融さ
れ、金属多層膜6上には、溶融された半田の表面張力に
より高さが約100μmの略球状の半田バンプ7が形成
される。
Next, as shown in FIG. 5, the photoresist film 11 and the solder deposited film 7b formed on the photoresist film 11, which are unnecessary portions, are removed by lift-off, and only the solder deposited film 7a is opened. 12 on the surface protective film 4 and the metal multilayer film 6. Subsequently, as shown in FIG. 6, the solder vapor deposition film 7a is melted by being heated, and a substantially spherical solder having a height of about 100 μm is formed on the metal multilayer film 6 by the surface tension of the melted solder. The bump 7 is formed.

【0022】次いで、図7に示すように、半田バンプ7
が表面側に形成された半導体基板2は、エッチング等に
より半導体基板2の表面に形成された回路素子にダメー
ジを与えることがない程度の厚さまで裏面側から薄型化
加工される。例えば薄型化加工前において、厚さが40
0μm〜625μmの半導体基板が、この薄型化加工に
より50μm〜200μm程度にされる。また、この薄
型化加工により半導体基板2の裏面側に不可避的に形成
されていた傷が除去される。
Next, as shown in FIG.
Is formed on the back side to a thickness that does not damage circuit elements formed on the surface of the semiconductor substrate 2 by etching or the like. For example, before the thinning process, the thickness is 40
A semiconductor substrate having a thickness of 0 μm to 625 μm is reduced to about 50 μm to 200 μm by the thinning process. In addition, the slimming process removes unavoidable scratches formed on the back surface of the semiconductor substrate 2.

【0023】ここで、図8に、半導体基板2の裏面側を
エッチングするスピンエッチング装置21を示す。この
スピンエッチング装置21は、図8に示すように、プロ
セス室22内で回転駆動されるウェハキャリア23と、
ウェハキャリア23内に薬液を供給する薬液供給管24
と、プロセス室22内に空気(窒素)を供給する空気供
給管25と、プロセス室22内から薬液を排出する薬液
排出管26と、プロセス室22内から空気を排出する空
気排出管27とを備える。このスピンエッチング装置2
1は、ウェハキャリア23に半導体基板2が裏返しに載
置され、ウェハキャリア23が回転駆動された状態で、
プロセス室22内に薬液供給管24を介して薬液として
フッ酸、硝酸及び水の混合液が供給されるとともに、空
気供給管25より空気が供給される。これにより、半導
体基板2の裏面には、プロセス室22内に供給された薬
液が付着し、半導体基板2の裏面に付着した薬液は、ウ
ェハキャリア23が回転駆動されることで遠心力により
飛散し、半導体基板2の裏面は、均一にエッチングされ
る。
FIG. 8 shows a spin etching apparatus 21 for etching the back side of the semiconductor substrate 2. As shown in FIG. 8, the spin etching apparatus 21 includes a wafer carrier 23 that is rotationally driven in a process chamber 22;
Chemical supply pipe 24 for supplying a chemical into wafer carrier 23
And an air supply pipe 25 for supplying air (nitrogen) into the process chamber 22, a chemical discharge pipe 26 for discharging the chemical from the process chamber 22, and an air discharge pipe 27 for discharging air from the process chamber 22. Prepare. This spin etching device 2
1 is a state in which the semiconductor substrate 2 is placed upside down on the wafer carrier 23 and the wafer carrier 23 is rotationally driven.
A mixed solution of hydrofluoric acid, nitric acid and water is supplied as a chemical into the process chamber 22 via a chemical supply pipe 24, and air is supplied from an air supply pipe 25. As a result, the chemical supplied to the process chamber 22 adheres to the back surface of the semiconductor substrate 2, and the chemical adhered to the back surface of the semiconductor substrate 2 is scattered by centrifugal force due to the rotation of the wafer carrier 23. The back surface of the semiconductor substrate 2 is uniformly etched.

【0024】この場合、スピンエッチング装置21の動
作条件は、例えば次のように設定される。
In this case, the operating conditions of the spin etching apparatus 21 are set, for example, as follows.

【0025】ウェハキャリアの回転速度 2000rp
m 薬液組成 HF:HNO3=1:9 薬液供給量 40 l/分 エッチング後の 半導体基板の基板厚 125μm(削り代 約500μ
m) スピンエッチング装置21は、以上のような動作条件に
より、半導体基板2のエッチング処理を行ったところ、
これまでの様々な工程で不可避的に形成された半導体基
板2の裏面側に形成された傷が除去されるとともに、半
導体基板2を所定の厚さに薄くすることができる。
Rotation speed of wafer carrier 2000 rpm
m Chemical composition HF: HNO 3 = 1: 9 Chemical supply rate 40 l / min Substrate thickness of the semiconductor substrate after etching 125 μm (shaving allowance about 500 μ)
m) The spin etching apparatus 21 performs an etching process on the semiconductor substrate 2 under the above operating conditions.
The scratches formed on the back surface side of the semiconductor substrate 2 unavoidably formed in the various steps up to now are removed, and the semiconductor substrate 2 can be thinned to a predetermined thickness.

【0026】次いで、図9に示すように、半導体基板2
の表面側に形成された表面保護膜4上には、半田バンプ
7を囲むようにして、エポキシ樹脂等の樹脂材料により
形成される液状封止樹脂がスピンコーティングされる。
この後、液状封止樹脂は、約100℃で1時間程度予備
加熱をすることで、半田バンプ7と同じ高さ、すなわち
100μmの第1の封止樹脂膜8を形成する。この第1
の封止樹脂膜8は、半導体基板2の表面側を保護すると
ともに、前工程において、薄型化された半導体基板2の
強度補強をする。
Next, as shown in FIG.
A liquid sealing resin formed of a resin material such as an epoxy resin is spin-coated on the surface protective film 4 formed on the front surface side of the substrate so as to surround the solder bumps 7.
Thereafter, the liquid sealing resin is pre-heated at about 100 ° C. for about 1 hour to form the first sealing resin film 8 having the same height as the solder bumps 7, that is, 100 μm. This first
The sealing resin film 8 protects the surface side of the semiconductor substrate 2 and reinforces the strength of the thinned semiconductor substrate 2 in the previous step.

【0027】なお、半導体基板2を薄型化加工するに際
しては、上述したスピンエッチング装置21によりエッ
チングするほか、機械研削(グラインド)、化学的機械
研磨(ケミカルメカニカルポリッシュ)、プラズマ処理
装置を用いたドライエッチング等によって行っても良
い。
When the semiconductor substrate 2 is thinned, the semiconductor substrate 2 is etched by the above-described spin etching apparatus 21, and is mechanically polished (grinded), chemically mechanically polished (chemical mechanical polished), and dried using a plasma processing apparatus. It may be performed by etching or the like.

【0028】次いで、半導体基板2の裏面側には、半導
体基板2の表面側の第1の封止樹脂膜8と同じ材料、す
なわちエポキシ樹脂等の樹脂材料よりなる液状封止樹脂
がスピンコーティングされる。この後、液状封止樹脂
は、約150℃で3時間程度加熱処理がなされること
で、半導体基板2の表面側に形成された第1の封止樹脂
膜8とともに完全に硬化され、第1の封止樹脂膜8と同
じ厚さの第2の封止樹脂膜9が形成される。この第2の
封止樹脂膜9は、半導体基板2の表面側に形成された第
1の封止樹脂膜8とともに、薄型化された半導体基板2
の機械的強度の向上を図っているとともに、前工程にお
いて、裏面側がエッチングされた半導体基板2の裏面側
に新たな傷が付かないように、半導体基板2の裏面を保
護している。さらに、この第2の封止樹脂膜9は、第1
の封止樹脂膜8と同時に同時に硬化される。半導体基板
2と第1及び第2の封止樹脂膜8,9は、熱膨張率が異
なり、半導体基板2には、応力ストレスが加わることに
なる。このとき、半導体基板2の裏面側には、表面側に
形成された第1の封止樹脂膜8と同じ材料で形成され、
同じ厚さの第2の封止樹脂膜9が形成されていることか
ら、第1及び第2の封止樹脂膜8,9を形成するための
加熱処理の際、第1及び第2の封止樹脂膜8,9は、半
導体基板2のそれぞれの面側に生じる応力ストレスを打
ち消すことができ、半導体基板2が熱処理により変形す
ることを防止することができる。
Next, the same material as the first sealing resin film 8 on the front surface side of the semiconductor substrate 2, that is, a liquid sealing resin made of a resin material such as an epoxy resin is spin-coated on the back surface side of the semiconductor substrate 2. You. Thereafter, the liquid sealing resin is completely cured together with the first sealing resin film 8 formed on the surface side of the semiconductor substrate 2 by performing a heat treatment at about 150 ° C. for about 3 hours. A second sealing resin film 9 having the same thickness as that of the sealing resin film 8 is formed. The second sealing resin film 9 is formed together with the first sealing resin film 8 formed on the surface side of the semiconductor substrate 2 together with the thinned semiconductor substrate 2.
In addition to improving the mechanical strength of the semiconductor substrate 2, the back surface of the semiconductor substrate 2 is protected in the previous step so that the back surface of the semiconductor substrate 2 whose back surface has been etched is not damaged. Further, the second sealing resin film 9 is
And at the same time as the sealing resin film 8. The semiconductor substrate 2 and the first and second sealing resin films 8 and 9 have different coefficients of thermal expansion, and a stress is applied to the semiconductor substrate 2. At this time, on the back side of the semiconductor substrate 2, the first sealing resin film 8 formed on the front side is formed of the same material,
Since the second sealing resin film 9 having the same thickness is formed, the first and second sealing resin films 9 and 9 are subjected to heat treatment for forming the first and second sealing resin films 8 and 9. The resin films 8 and 9 can cancel the stress generated on each surface side of the semiconductor substrate 2 and can prevent the semiconductor substrate 2 from being deformed by the heat treatment.

【0029】そして、図9中点線で示すように、半導体
基板2の表面側に形成された第1の封止樹脂膜8は、半
田バンプ7の一部を外方に臨ませるため、表面が研磨さ
れる。ここで、図10に、第1の封止樹脂膜8の表面を
研磨する研磨装置31を示す。この研磨装置31は、図
10に示すように、回転軸32ににより回転駆動される
定盤33と、定盤33の上面に貼り付けられた研磨布3
4と、半導体基板2を支持しながら回転駆動するウェハ
キャリア35と、定盤33上に研磨溶剤を滴下するノズ
ル36とを備える。そして、研磨装置31は、ウェハキ
ャリア35に半導体基板2を第1の封止樹脂膜8を定盤
33に貼り付けられた研磨布34に対向させるように取
り付け、第1の封止樹脂膜8を研磨布34に押圧しなが
ら半導体基板2を回転駆動することで、第1の封止樹脂
膜8を所定量研磨する。これにより、第1の封止樹脂膜
8の表面側の一部及び半田バンプ7の頂部側が所定量研
磨され、第1の封止樹脂膜8の表面からは、半田バンプ
7の一部が外方に臨まされる。
Then, as shown by the dotted line in FIG. 9, the first sealing resin film 8 formed on the front surface side of the semiconductor substrate 2 has a surface facing a part of the solder bump 7 to the outside. Polished. Here, FIG. 10 shows a polishing apparatus 31 for polishing the surface of the first sealing resin film 8. As shown in FIG. 10, the polishing apparatus 31 includes a surface plate 33 driven to rotate by a rotation shaft 32 and a polishing cloth 3 attached to the upper surface of the surface plate 33.
4, a wafer carrier 35 that rotates while supporting the semiconductor substrate 2, and a nozzle 36 that drops a polishing solvent on the surface plate 33. Then, the polishing apparatus 31 attaches the semiconductor substrate 2 to the wafer carrier 35 so that the first sealing resin film 8 faces the polishing cloth 34 attached to the platen 33, and the first sealing resin film 8 The first sealing resin film 8 is polished by a predetermined amount by rotating the semiconductor substrate 2 while pressing the semiconductor substrate 2 against the polishing cloth 34. As a result, a part of the surface side of the first sealing resin film 8 and the top side of the solder bump 7 are polished by a predetermined amount, and a part of the solder bump 7 is outside the surface of the first sealing resin film 8. To face you.

【0030】この後、第1の封止樹脂膜8より外方に臨
まされた高融点半田により形成された半田バンプ7上に
は、図1に示すように、プリント配線基板のランド部に
半田付けするための共晶半田ボール10が被着形成され
る。この共晶半田ボール10は、半田バンプ7を構成す
る半田より融点の低い半田が用いられ、プリント配線基
板のランド部に接続するため加熱処理を行う際、半田バ
ンプ7が溶融しないようにしている。この共晶半田ボー
ル10は、スクリーン印刷等により半田バンプ7上に共
晶半田膜を形成し、この共晶半田膜を半田バンプ7を構
成する高融点半田の融点より低温で加熱処理し溶融する
ことで、表面張力により略球状に形成されるとともに、
半田バンプ7と接続される。
Thereafter, as shown in FIG. 1, the solder bumps 7 formed of the high melting point solder exposed to the outside of the first sealing resin film 8 are soldered to the lands of the printed wiring board. A eutectic solder ball 10 for attachment is formed. The eutectic solder ball 10 is made of a solder having a lower melting point than the solder constituting the solder bump 7, and prevents the solder bump 7 from being melted when performing a heat treatment for connecting to a land portion of a printed wiring board. . The eutectic solder balls 10 are formed by forming a eutectic solder film on the solder bumps 7 by screen printing or the like, and heating and melting the eutectic solder film at a temperature lower than the melting point of the high melting point solder forming the solder bumps 7. As a result, while being formed into a substantially spherical shape by surface tension,
Connected to solder bump 7.

【0031】この後、半田バンプ7や第1及び第2の封
止樹脂膜8,9等が形成された半導体基板2は、IC毎
にチップ状にダイシング等により切り出され、図1に示
すような半導体装置1が形成される。
Thereafter, the semiconductor substrate 2 on which the solder bumps 7 and the first and second sealing resin films 8 and 9 are formed is cut out by dicing or the like into chips for each IC, as shown in FIG. Semiconductor device 1 is formed.

【0032】以上のような半導体装置1の製造方法によ
れば、半導体基板2の裏面側が薄型化加工がなされた
後、先ず半導体基板2の表面側に予備加熱されること
で、第1の封止樹脂膜8が形成され、続いて、半導体基
板2の裏面側に第2の封止樹脂膜9を形成するための液
状封止樹脂がスピンコーティングされ、この後、高熱で
第1及び第2の封止樹脂膜8,9は、同時に加熱硬化さ
れる。したがって、半導体基板2と第1及び第2の封止
樹脂膜8,9は、熱膨張率が異なり、半導体基板2に
は、応力ストレスが加わることになるが、半導体基板2
の両面には、第1の封止樹脂膜8及び第2の封止樹脂膜
9が形成されていることから、第1及び第2の封止樹脂
膜8,9を硬化するための加熱処理の際、第1及び第2
の封止樹脂膜8,9は、半導体基板2のそれぞれの面側
に生じる応力ストレスを打ち消すことができ、半導体基
板2が熱処理により変形することを防止することができ
る。
According to the method of manufacturing the semiconductor device 1 as described above, after the back surface side of the semiconductor substrate 2 is thinned, first, the front surface side of the semiconductor substrate 2 is preheated, so that the first sealing is performed. A stopper resin film 8 is formed, and subsequently, a liquid sealing resin for forming a second sealing resin film 9 is spin-coated on the back surface side of the semiconductor substrate 2, and thereafter, the first and second liquid sealing resins are heated with high heat. Are simultaneously cured by heating. Therefore, the semiconductor substrate 2 and the first and second sealing resin films 8 and 9 have different coefficients of thermal expansion, and a stress is applied to the semiconductor substrate 2.
Since the first sealing resin film 8 and the second sealing resin film 9 are formed on both surfaces of the substrate, a heat treatment for curing the first and second sealing resin films 8 and 9 is performed. The first and second
The sealing resin films 8 and 9 can cancel the stress generated on each surface side of the semiconductor substrate 2 and can prevent the semiconductor substrate 2 from being deformed by the heat treatment.

【0033】また、半導体装置1は、次のように形成す
ることができる。なお、図2から図6に示した半田バン
プ7を半導体基板2上に形成するまでの工程は、上述し
た製造方法と同一であるため詳細は省略する。上述した
半導体装置1の製造方法は、半導体基板2の薄型化を図
った後、表面側に第1の封止樹脂膜8を形成し、裏面側
に第2の封止樹脂膜9を形成したものであるが、以下に
説明する半導体装置1の製造方法は、半導体基板2の表
面側に液状封止樹脂8aを塗布し、流動性を抑える程度
に硬化させた後に、半導体基板2の薄型化を図り、この
後に、半導体基板2の裏面側に液状封止樹脂を塗布し、
続いて加熱処理することで第1及び第2の封止樹脂膜
8,9を同時に形成することを特徴とする。
The semiconductor device 1 can be formed as follows. The steps up to the formation of the solder bumps 7 shown in FIGS. 2 to 6 on the semiconductor substrate 2 are the same as those of the above-described manufacturing method, and thus the details are omitted. In the method of manufacturing the semiconductor device 1 described above, the first sealing resin film 8 is formed on the front surface side and the second sealing resin film 9 is formed on the rear surface side after the semiconductor substrate 2 is reduced in thickness. However, in the method of manufacturing the semiconductor device 1 described below, the liquid sealing resin 8a is applied to the front surface side of the semiconductor substrate 2 and cured so as to suppress the fluidity. After that, a liquid sealing resin is applied to the back surface side of the semiconductor substrate 2,
Subsequently, the first and second sealing resin films 8 and 9 are simultaneously formed by performing a heat treatment.

【0034】すなわち、回路素子が形成された半導体基
板2上に電極パッド3が形成され、次いで、半導体基板
2上に表面保護膜4が形成され、次いで、電極パッド3
を外方に臨ませる表面保護膜4に形成された開口部5に
多層金属膜6が形成され、この多層金属膜6上に半田バ
ンプ7が形成されると、図11に示すように、半導体基
板2の表面側に形成された表面保護膜4上には、半田バ
ンプ7を囲むようにして、エポキシ樹脂等の樹脂材料に
より形成される液状封止樹脂8aがスピンコーティング
される。この後、液状封止樹脂8aは、予備加熱がなさ
れ、流動性を抑える程度に硬化される。
That is, the electrode pads 3 are formed on the semiconductor substrate 2 on which the circuit elements are formed, then the surface protection film 4 is formed on the semiconductor substrate 2, and then the electrode pads 3 are formed.
When the multilayer metal film 6 is formed in the opening 5 formed in the surface protection film 4 that exposes the outside, and the solder bumps 7 are formed on the multilayer metal film 6, as shown in FIG. A liquid sealing resin 8a formed of a resin material such as an epoxy resin is spin-coated on the surface protection film 4 formed on the front surface side of the substrate 2 so as to surround the solder bumps 7. Thereafter, the liquid sealing resin 8a is pre-heated and hardened to the extent that fluidity is suppressed.

【0035】次いで、図12に示すように、表面側に液
状封止樹脂8aが塗布された半導体基板2は、例えば図
8に示すスピンエッチング装置21により半導体基板2
の表面に形成された回路素子にダメージを与えることが
ない程度の厚さまで薄型化される。また、このエッチン
グにより半導体基板2の裏面側は、不可避的に形成され
ていた傷が除去される。
Next, as shown in FIG. 12, the semiconductor substrate 2 having the liquid sealing resin 8a applied on the front surface side is separated from the semiconductor substrate 2 by, for example, a spin etching apparatus 21 shown in FIG.
The thickness is reduced to a thickness that does not damage circuit elements formed on the surface of the substrate. In addition, the unavoidably formed scratch is removed from the back surface of the semiconductor substrate 2 by this etching.

【0036】次いで、図12及び図13に示すように、
半導体基板2の裏面側には、半導体基板2の表面側の第
1の封止樹脂膜8と同じ材料、すなわちエポキシ樹脂等
の樹脂材料よりなる液状封止樹脂がスピンコーティング
される。この後、液状封止樹脂は、約150℃で3時間
程度加熱処理がなされることで、半導体基板2の表面側
に形成された第1の封止樹脂膜8とともに硬化され、第
1の封止樹脂膜8と同じ厚さの第2の封止樹脂膜9が形
成される。
Next, as shown in FIGS. 12 and 13,
The same material as the first sealing resin film 8 on the front surface side of the semiconductor substrate 2, that is, a liquid sealing resin made of a resin material such as an epoxy resin is spin-coated on the back surface side of the semiconductor substrate 2. Thereafter, the liquid sealing resin is subjected to a heat treatment at about 150 ° C. for about 3 hours, thereby being cured together with the first sealing resin film 8 formed on the surface side of the semiconductor substrate 2, and the first sealing resin is formed. A second sealing resin film 9 having the same thickness as the stopper resin film 8 is formed.

【0037】そして、上述した図9に示すように、半導
体基板2の表面側に形成された第1の封止樹脂膜8は、
半田バンプ7の一部を外方に臨ませるため、表面が研磨
される。この後、第1の封止樹脂膜8より外方に臨まさ
れた高融点半田により形成された半田バンプ7上には、
図1に示すように、プリント配線基板のランド部に半田
付けするための共晶半田ボール10が被着形成される。
続いて、半田バンプ7や第1及び第2の封止樹脂膜8,
9等が形成された半導体基板2は、IC毎にチップ状に
ダイシング等により切り出され、図1に示すような半導
体装置1が形成される。
Then, as shown in FIG. 9 described above, the first sealing resin film 8 formed on the front side of the semiconductor substrate 2
The surface is polished to expose a part of the solder bump 7 to the outside. Thereafter, on the solder bumps 7 formed of the high melting point solder exposed to the outside of the first sealing resin film 8,
As shown in FIG. 1, a eutectic solder ball 10 for soldering to a land portion of a printed wiring board is formed.
Subsequently, the solder bumps 7, the first and second sealing resin films 8,
The semiconductor substrate 2 on which the components 9 and the like are formed is cut out into chips for each IC by dicing or the like, thereby forming the semiconductor device 1 as shown in FIG.

【0038】以上のような半導体装置1の製造方法によ
れば、半田バンプ7が形成された後、先ず半田バンプ7
の周囲に液状封止樹脂8aが塗布され、流動性が抑えら
れる程度に硬化された後、半導体基板2の薄型化加工が
施される。したがって、半導体基板2の薄型化加工を行
うとき、半田バンプ7は、液状封止樹脂8aにより保護
され、汚損することが防止される。
According to the method of manufacturing the semiconductor device 1 as described above, after the solder bumps 7 are formed, first, the solder bumps 7 are formed.
A liquid sealing resin 8a is applied to the periphery of the semiconductor substrate 2 and cured to such an extent that the fluidity is suppressed, and then the semiconductor substrate 2 is thinned. Therefore, when the semiconductor substrate 2 is thinned, the solder bumps 7 are protected by the liquid sealing resin 8a and are prevented from being stained.

【0039】以上のような製造方法により製造された半
導体装置1は、次のようにプリント配線基板に実装され
る。すなわち、図14に示すように、フリップチップ型
の半導体装置1は、プリント配線基板16の接点部とな
るランド部17に、半田バンプ7上に形成された共晶半
田ボール10が対向される。ここで、プリント配線基板
16は、Cu等で形成されたランド部17を除く表面が
半田レジスト18に被覆されているとともに、ランド部
17上に、半導体装置1の共晶半田ボール10と同じ共
晶半田19がプリコートされている。そして、図14及
び図15に示すように、半導体装置1がプリント配線基
板16に近接する方向に移動され、リフロー工程によ
り、半導体装置1側の共晶半田ボール10とプリント配
線基板16側の共晶半田19がともに溶融され、接合さ
れる。
The semiconductor device 1 manufactured by the above manufacturing method is mounted on a printed wiring board as follows. That is, as shown in FIG. 14, in the flip-chip type semiconductor device 1, the eutectic solder balls 10 formed on the solder bumps 7 are opposed to the lands 17 serving as the contact portions of the printed wiring board 16. Here, the surface of the printed wiring board 16 except for the land portion 17 formed of Cu or the like is covered with the solder resist 18, and the printed wiring board 16 has the same shape as the eutectic solder ball 10 of the semiconductor device 1 on the land portion 17. Crystal solder 19 is pre-coated. Then, as shown in FIGS. 14 and 15, the semiconductor device 1 is moved in a direction approaching the printed wiring board 16, and the eutectic solder balls 10 on the semiconductor device 1 side and the shared The crystal solder 19 is melted and joined together.

【0040】かくして、半導体装置1は、プリント配線
基板16の所定位置に実装される。半導体装置1の共晶
半田ボール10とプリント配線基板16のランド部17
上に被着された共晶半田19とは、同じ半田材料で形成
されていることから、互いに良く馴染み、確実に半田接
合することができる。また、半導体基板2が薄型加工さ
れた半導体装置1がプリント配線基板16に実装される
ことから、半導体装置1が実装されたプリント配線基板
16は、小型化、軽量化される。したがって、電子機器
の小型化軽量化を図ることができる。
Thus, the semiconductor device 1 is mounted at a predetermined position on the printed wiring board 16. Eutectic solder ball 10 of semiconductor device 1 and land portion 17 of printed wiring board 16
Since the eutectic solder 19 deposited on the upper surface is formed of the same solder material, the eutectic solder 19 is well adapted to each other and can be securely soldered. Further, since the semiconductor device 1 in which the semiconductor substrate 2 is thinned is mounted on the printed wiring board 16, the printed wiring board 16 on which the semiconductor device 1 is mounted is reduced in size and weight. Therefore, the size and weight of the electronic device can be reduced.

【0041】なお、半導体装置1のプリント配線基板1
6への実装方法としては、Auスタッドバンプ、異方性
導電膜、導電性ペースト等の接合手段を用いるようにし
ても良い。
The printed wiring board 1 of the semiconductor device 1
As a method of mounting on 6, a bonding means such as an Au stud bump, an anisotropic conductive film, or a conductive paste may be used.

【0042】[0042]

【発明の効果】本発明に係る半導体装置によれば、半導
体基板の裏面側が薄型化加工されていることから、装置
全体の薄型化を図ることができる。また、この半導体装
置は、半導体基板のそれぞれの主面側に第1及び第2の
封止樹脂膜が形成されていることから、第1及び第2の
封止樹脂膜により薄型化が図られた半導体基板の強度補
強がされ、半導体基板の薄型化に伴う装置全体の機械的
強度が落ちることを防止することができる。さらに、こ
の半導体装置は、半導体基板の両面側に、第1及び第2
の封止樹脂膜が形成されていることから、半導体基板の
それぞれの面側に生じる応力ストレスを打ち消すことが
でき、第1及び第2の封止樹脂膜を硬化させるときの加
熱処理、半田付け時の熱等により半導体基板が変形する
ことを防止することができる。
According to the semiconductor device of the present invention, since the back side of the semiconductor substrate is thinned, the overall thickness of the device can be reduced. Further, in this semiconductor device, since the first and second sealing resin films are formed on the respective main surface sides of the semiconductor substrate, the thickness is reduced by the first and second sealing resin films. Thus, the strength of the semiconductor substrate is reinforced, and it is possible to prevent the mechanical strength of the entire device from decreasing due to the thinning of the semiconductor substrate. Further, the semiconductor device has first and second surfaces on both sides of the semiconductor substrate.
Is formed, the stress generated on each surface side of the semiconductor substrate can be canceled, and the heat treatment and the soldering when the first and second sealing resin films are cured. It is possible to prevent the semiconductor substrate from being deformed due to heat at the time.

【0043】また、本発明に係る半導体装置の製造方法
によれば、半導体基板と第1及び第2の封止樹脂膜は、
熱膨張率が異なり、半導体基板には、第1及び第2の封
止樹脂膜を硬化させるときの加熱処理、半田付け時の熱
等により応力ストレスが加わることになるが、半導体基
板の裏面側には、表面側に形成された第1の封止樹脂膜
8と同じ材料で形成され、同じ厚さの第2の封止樹脂膜
9が形成されていることから、第1及び第2の封止樹脂
膜は、半導体基板のそれぞれの面側に生じる応力ストレ
スを打ち消すことができ、半導体基板が熱処理により変
形し破損することを防止することができる。
According to the method of manufacturing a semiconductor device of the present invention, the semiconductor substrate and the first and second sealing resin films are
Although the thermal expansion coefficient is different, stress stress is applied to the semiconductor substrate by heat treatment for curing the first and second sealing resin films, heat at the time of soldering, etc. Is formed of the same material as the first sealing resin film 8 formed on the front surface side, and the second sealing resin film 9 having the same thickness is formed. The sealing resin film can cancel the stress generated on each surface side of the semiconductor substrate, and can prevent the semiconductor substrate from being deformed and damaged by heat treatment.

【0044】加えて、本発明に係る半導体装置の製造方
法によれば、半田バンプが形成された後、先ず半田バン
プ7の周囲に第1の封止樹脂膜が形成され、この後、半
導体基板2の薄型化加工が行われることから、半田バン
プは、第1の封止樹脂膜により保護され、汚損すること
が防止される。
In addition, according to the method of manufacturing a semiconductor device according to the present invention, after the solder bumps are formed, first, the first sealing resin film is formed around the solder bumps 7, and thereafter, the semiconductor substrate is formed. Since the thinning process 2 is performed, the solder bumps are protected by the first sealing resin film and are prevented from being stained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明が適用されたフリップチップ型の半導体
装置の要部断面図である。
FIG. 1 is a sectional view of a main part of a flip-chip type semiconductor device to which the present invention is applied.

【図2】半導体基板上に電極パッドとバリアメタル膜が
形成された状態を示す要部断面図である。
FIG. 2 is a cross-sectional view of a principal part showing a state where an electrode pad and a barrier metal film are formed on a semiconductor substrate.

【図3】フォトレジスト膜にバリアメタル上に半田蒸着
膜を形成するための開口部が形成された状態を示す要部
断面図である。
FIG. 3 is a sectional view of a principal part showing a state in which an opening for forming a solder deposition film on a barrier metal is formed in the photoresist film;

【図4】フォトレジスト膜及び開口部内に半田蒸着膜が
被着された状態を示す要部断面図である。
FIG. 4 is a cross-sectional view of a principal part showing a state where a photoresist film and a solder vapor deposition film are applied in openings.

【図5】半導体基板表面に形成された表面保護膜上に形
成されたフォトレジスト膜が除去され、バリアメタル膜
上に半田蒸着膜が残存した状態を示す要部断面図であ
る。
FIG. 5 is a cross-sectional view of a principal part showing a state where a photoresist film formed on a surface protective film formed on the surface of the semiconductor substrate is removed and a solder vapor-deposited film remains on a barrier metal film.

【図6】バリアメタル上に半田バンプが形成された状態
を示す要部断面図である。
FIG. 6 is a fragmentary cross-sectional view showing a state where a solder bump is formed on a barrier metal.

【図7】半導体基板の裏面側が薄型化加工された状態を
示す要部断面図である。
FIG. 7 is a cross-sectional view of a main part showing a state where the back surface side of the semiconductor substrate has been thinned.

【図8】半導体基板の裏面側を薄型化加工するためのス
ピンエッチング装置の一部切り欠き斜視図である。
FIG. 8 is a partially cutaway perspective view of a spin etching apparatus for thinning the back surface side of the semiconductor substrate.

【図9】半導体基板の表面側と裏面側に封止樹脂膜が形
成された状態を示す要部断面図である。
FIG. 9 is a cross-sectional view of a principal part showing a state where a sealing resin film is formed on the front side and the back side of the semiconductor substrate.

【図10】半導体基板の表面側に形成された封止樹脂膜
の表面を除去する研磨装置の側面図である。
FIG. 10 is a side view of a polishing apparatus for removing a surface of a sealing resin film formed on a front surface side of a semiconductor substrate.

【図11】半導体装置の製造方法の他の例を示し、薄型
化加工されていない半導体基板の表面側に封止樹脂膜が
形成された状態を示す要部断面図である。
FIG. 11 is a fragmentary cross-sectional view showing another example of the method of manufacturing a semiconductor device, showing a state in which a sealing resin film is formed on the front surface side of a semiconductor substrate that has not been thinned;

【図12】半導体装置の製造方法の他の例を示し、表面
側に封止樹脂膜が形成された半導体基板の裏面側が薄型
化加工された状態を示す要部断面図である。
FIG. 12 is a cross-sectional view of a principal part showing another example of a method of manufacturing a semiconductor device, showing a state where the back surface side of a semiconductor substrate having a sealing resin film formed on the front surface side is thinned.

【図13】半導体装置の製造方法の他の例を示し、半導
体基板の表面側と裏面側の両側に封止樹脂膜が形成され
た状態を示す要部断面図である。
FIG. 13 is a fragmentary cross-sectional view showing another example of a method for manufacturing a semiconductor device, showing a state in which a sealing resin film is formed on both the front surface side and the back surface side of the semiconductor substrate.

【図14】半導体装置をプリント配線基板に実装する直
前の状態を示す要部断面図である。
FIG. 14 is a fragmentary cross-sectional view showing a state immediately before mounting the semiconductor device on the printed wiring board;

【図15】半導体装置がプリント配線基板に実装された
状態を示す要部断面図である。
FIG. 15 is a fragmentary cross-sectional view showing a state where the semiconductor device is mounted on a printed wiring board.

【符号の説明】[Explanation of symbols]

1 半導体装置、2 半導体基板、3 電極パッド、4
表面保護膜、5 開口部、6 金属多層膜、7 半田
バンプ、8 第1の封止樹脂膜、9 第2の封止樹脂
膜、10 共晶半田ボール、11 フォトレジスト膜、
12 開口部、16プリント配線基板、17 ランド
部、18 半田レジスト、19 共晶半田、21 スピ
ンエッチング装置、31、研磨装置
1 semiconductor device, 2 semiconductor substrate, 3 electrode pads, 4
Surface protective film, 5 opening, 6 metal multilayer film, 7 solder bump, 8 first sealing resin film, 9 second sealing resin film, 10 eutectic solder ball, 11 photoresist film,
12 opening, 16 printed wiring board, 17 land, 18 solder resist, 19 eutectic solder, 21 spin etching device, 31, polishing device

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 表面側に回路素子と電極部が形成され、
裏面側が薄型化加工された半導体基板と、 上記電極部を外方に臨ませるように上記半導体基板表面
を被覆する保護膜と、 上記電極部の上部に形成されるバリアメタル膜と、 上記バリアメタル膜の上部に形成される半田バンプと、 上記半導体基板の表面側を少なくとも上記半田バンプの
高さで上記半田バンプを囲むように被覆する第1の封止
樹脂膜と、 上記半導体基板の裏面側を被覆する第2の封止樹脂膜と
を備える半導体装置。
1. A circuit element and an electrode part are formed on a surface side,
A semiconductor substrate having a thinned back surface, a protective film covering the surface of the semiconductor substrate so that the electrode portion faces outward, a barrier metal film formed on the electrode portion, and the barrier metal A solder bump formed on an upper portion of the film; a first sealing resin film covering the front surface of the semiconductor substrate so as to surround the solder bump at least at the height of the solder bump; and a back surface of the semiconductor substrate. A second sealing resin film for covering the semiconductor device.
【請求項2】 プリント配線基板の所定位置に直接実装
されることを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the semiconductor device is directly mounted on a predetermined position on a printed wiring board.
【請求項3】 回路素子が形成される半導体基板上に形
成された電極部上に半田バンプを形成する工程と、 上記半田バンプを形成した後、上記半導体基板の裏面側
を薄型化加工する工程と、 上記半導体基板を薄型化加工した後、上記半導体基板の
表面側を上記半田バンプを囲むように被覆する第1の封
止樹脂膜を形成する工程と、 上記半導体基板の裏面を被覆する第2の封止樹脂膜を形
成する工程と、 上記第1の封止樹脂膜と上記第2の封止樹脂膜とを同時
に硬化する工程とを備える半導体装置の製造方法。
3. A step of forming a solder bump on an electrode portion formed on a semiconductor substrate on which a circuit element is formed, and a step of thinning the back surface of the semiconductor substrate after forming the solder bump. Forming a first sealing resin film covering the front surface side of the semiconductor substrate so as to surround the solder bumps after thinning the semiconductor substrate; and forming a first sealing resin film covering the back surface of the semiconductor substrate. 2. A method of manufacturing a semiconductor device, comprising: a step of forming a second sealing resin film; and a step of simultaneously curing the first sealing resin film and the second sealing resin film.
【請求項4】 上記半導体基板は、50μm〜200μ
mの厚さになるまで薄型化加工されることを特徴とする
請求項3記載の半導体装置の製造方法。
4. The semiconductor substrate according to claim 1, wherein said semiconductor substrate has a thickness of
4. The method according to claim 3, wherein the semiconductor device is thinned to a thickness of m.
【請求項5】 回路素子が形成される半導体基板上に形
成された電極部上に半田バンプを形成する工程と、 上記半田バンプを形成した後、上記半導体基板の表面側
を上記半田バンプを囲むように被覆する第1の封止樹脂
膜を形成する工程と、 上記第1の封止樹脂膜を形成した後、上記半導体基板の
裏面側を薄型化加工する工程と、 上記半導体基板を薄型化加工した後、上記半導体基板の
裏面を被覆する第2の封止樹脂膜を形成する工程と、 上記第1の封止樹脂膜と上記第2の封止樹脂膜とを同時
に硬化する工程とを備える半導体装置の製造方法。
5. A step of forming a solder bump on an electrode portion formed on a semiconductor substrate on which a circuit element is formed, and after forming the solder bump, surround a surface of the semiconductor substrate around the solder bump. Forming a first encapsulating resin film to cover the semiconductor substrate, forming a first encapsulating resin film, and then thinning the back surface of the semiconductor substrate, and reducing the thickness of the semiconductor substrate. After processing, a step of forming a second sealing resin film covering the back surface of the semiconductor substrate; and a step of simultaneously curing the first sealing resin film and the second sealing resin film. The manufacturing method of the semiconductor device provided.
JP23005099A 1999-08-16 1999-08-16 Manufacturing method of semiconductor device Expired - Fee Related JP4211149B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23005099A JP4211149B2 (en) 1999-08-16 1999-08-16 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23005099A JP4211149B2 (en) 1999-08-16 1999-08-16 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2001053200A true JP2001053200A (en) 2001-02-23
JP4211149B2 JP4211149B2 (en) 2009-01-21

Family

ID=16901787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23005099A Expired - Fee Related JP4211149B2 (en) 1999-08-16 1999-08-16 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4211149B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109496A (en) * 2003-09-29 2005-04-21 Phoenix Precision Technology Corp Semiconductor package substrate for forming pre-solder structure, the semiconductor package substrate in which pre-solder structure is formed, and the manufacturing methods
US9536849B2 (en) 2015-04-30 2017-01-03 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109496A (en) * 2003-09-29 2005-04-21 Phoenix Precision Technology Corp Semiconductor package substrate for forming pre-solder structure, the semiconductor package substrate in which pre-solder structure is formed, and the manufacturing methods
JP4660643B2 (en) * 2003-09-29 2011-03-30 欣興電子股▲分▼有限公司 Semiconductor package substrate for forming pre-solder structure, semiconductor package substrate on which pre-solder structure is formed, and manufacturing method thereof
US9536849B2 (en) 2015-04-30 2017-01-03 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP4211149B2 (en) 2009-01-21

Similar Documents

Publication Publication Date Title
JP4547728B2 (en) Semiconductor device and manufacturing method thereof
JP4057017B2 (en) Electronic device and manufacturing method thereof
US6504241B1 (en) Stackable semiconductor device and method for manufacturing the same
JP4653447B2 (en) Manufacturing method of semiconductor device
US20040245623A1 (en) Semiconductor device, circuit substrate and electronic instrument
JP4542768B2 (en) Solid-state imaging device and manufacturing method thereof
JP3975569B2 (en) Mounting substrate and manufacturing method thereof
JP3450238B2 (en) Semiconductor device and manufacturing method thereof
JP2001144204A (en) Semiconductor device and manufacture thereof
JP2000031185A (en) Manufacture of semiconductor device
JP2003347441A (en) Semiconductor element, semiconductor device, and method for producing semiconductor element
JP2003051580A (en) Semiconductor device and its manufacturing method
JP3439144B2 (en) Semiconductor device and manufacturing method thereof
US6590293B2 (en) Electronic component, having projection electrodes and methods for manufacturing thereof
US20020068425A1 (en) Method for bumping and backlapping a semiconductor wafer
JP2000340736A (en) Semiconductor device, packaging structure thereof and manufacturing method of them
JP2002110714A (en) Chip-integrating board, its manufacturing method, chip- like electronic component, its manufacturing method, and electronic equipment and its manufacturing method
JP4211149B2 (en) Manufacturing method of semiconductor device
JP2000138260A (en) Manufacture of semiconductor device
JP4135284B2 (en) Semiconductor module and electronic circuit device
JP4103255B2 (en) Semiconductor device chip and semiconductor device manufacturing method
JP3723364B2 (en) Manufacturing method of semiconductor device
JP3975592B2 (en) Semiconductor device and manufacturing method thereof
JP2000243774A (en) Manufacture of semiconductor device
JP3515449B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees